KR20120096948A - 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법 - Google Patents

실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법 Download PDF

Info

Publication number
KR20120096948A
KR20120096948A KR1020127021740A KR20127021740A KR20120096948A KR 20120096948 A KR20120096948 A KR 20120096948A KR 1020127021740 A KR1020127021740 A KR 1020127021740A KR 20127021740 A KR20127021740 A KR 20127021740A KR 20120096948 A KR20120096948 A KR 20120096948A
Authority
KR
South Korea
Prior art keywords
polishing
silicon film
film
cmp slurry
weight
Prior art date
Application number
KR1020127021740A
Other languages
English (en)
Other versions
KR101349437B1 (ko
Inventor
타케노리 나리타
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120096948A publication Critical patent/KR20120096948A/ko
Application granted granted Critical
Publication of KR101349437B1 publication Critical patent/KR101349437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

실리콘막 연마용 CMP 슬러리를, 지립, 산화제, 양이온성 계면활성제 및 물을 함유하는 연마용 조성물로 하여, 뛰어난 평탄성과, 잔막 두께 제어성이 얻어지고, 반도체소자의 수율, 신뢰성의 향상 및, 제조 비용 저감이 가능한, 반도체소자의 실리콘막의 CMP 공정에 적절한, 연마용 조성물을 제공한다.

Description

실리콘막 연마용 ＣＭＰ 슬러리 및 연마방법{CMP SLURRY FOR SILICON FILM POLISHING AND POLISHING METHOD}
본 발명은, 반도체소자의 제조에 있어서의 실리콘막의 CMP(화학 기계 연마：Chemical Mechanical Polishing)에 적절한, 뛰어난 평탄성이 얻어지는 실리콘막 연마용 슬러리 및 그것을 이용한 연마방법에 관한 것이다.
DRAM의 컨택트 플러그 형성 공정이나, 플래쉬 메모리에 있어서의 플로팅 게이트(floating gates)의 형성 공정에 있어서, 폴리실리콘막이나 아몰퍼스 실리콘막 등의 실리콘막의 CMP가 적용되고 있다. 이들의 반도체소자에서는, 미세화를 진행시키기 위해, CMP 후의 평탄성에 대한 요구가 보다 엄격해지고 있다. 그 때문에, 종래의 실리콘막 연마용 슬러리로는 충분한 평탄성을 얻는 것이 곤란하게 되고 있다.
DRAM에 있어서의 컨택트 플러그의 형성 공정에서는, 도 5에 나타낸 바와 같이, 게이트 구조(3)의 사이를 매립한 게이트간 절연막(7)을 에칭하고 개구하여 컨택트홀을 형성한 후, 컨택트 플러그용 도전재(8)를 퇴적한다. 컨택트 플러그용 도전재(8)로서는, 폴리실리콘이나 아몰퍼스 실리콘 등이 이용된다. 뒤이어, CMP에 의해서 불필요한 컨택트 플러그용 도전재(8)를 제거함으로써, 도 6에 나타낸 바와 같이 컨택트 플러그가 형성된다. 이 CMP 공정에서는, 게이트 구조(3)나 게이트간 절연막(7)상에 불필요한 컨택트 플러그용 도전재(8)가 남지 않도로 오버 연마를 행할 필요가 있지만, 그 때에 게이트간 절연막(7)의 개구부분인 컨택트홀 부분에서는 컨택트 플러그용 도전재(8)가 지나치게 깎여져, 컨택트 플러그의 톱(top)이 오목상으로 되어 디싱(dishing)이나 부식(erosion)이 발생하여, 평탄성이 손상된다. 디싱에 의한 평탄성의 열화는, 컨택트 플러그의 높이의 편차를 일으키고, 리소그래피의 마진 저하나 CMP에 있어서의 연마 잔사 등을 일으켜서, 수율 저하의 원인으로 된다.
다음에, 플래쉬 메모리에 있어서의 CMP를 이용한 플로팅 게이트의 형성 방법에 관하여 설명한다. 도 7로부터 도 9는, CMP를 이용한 플로팅 게이트 형성의 각 공정에 있어서의 평면도와 단면도를 나타내고 있다. 단면도는 평면도에 나타내는 단면 1 및 단면 2의 이방향의 단면도를 나타내고 있다.
실리콘 기판(1)의 표면에 확산층(도시하지 않음)을 형성한 후, 기판 전면에 형성한 소자 분리용 절연막(20)을, 포토레지스트 패턴을 마스크로 한 드라이 에칭에 의해 가공하여, 불필요한 레지스트를 제거한다. 소자 분리용 절연막(20)의 두께는, 50~200nm 정도이다. 그 후, 노출한 실리콘 기판(1)의 표면에 게이트 절연막(2)을 형성한 상태를 도 7에 나타내고 있다.
도 8은, 플로팅 게이트용의 실리콘막(30)을 CVD(화학기상성장：Chemical Vapor Deposition)에 의해 형성한 후의 단면을 나타내고 있다. 실리콘막(30)으로서는, 폴리실리콘이나 아몰퍼스실리콘이 이용된다. 실리콘막(30)의 막두께는, 소자 분리용 절연막(20)의 막두께의 2배 정도로 한다. 실리콘막(30)을 형성한 후도 소자 분리막(20)의 패턴의 단차는 그대로 유지된다. 이와 같은 단차를 가진 상태에서, 실리콘막(30)을 가공하기 위한 포토레지스트 패턴을 형성하면, 패턴의 해상 불량 등을 일으키기 쉽고, 미세화한 반도체 디바이스에서는, 수율 저하의 원인으로 된다. 또한, 도 8의(b) 단면 1에 나타낸 바와 같이, 실리콘막(30)이 콘포멀(conformal)하게 형성되기 때문에, 소자 분리 절연막(20)의 패턴의 측벽 부분의 수직 방향의 막두께가 두꺼워진다. 이 때문에, 이방성의 드라이 에칭에 의해서, 실리콘막을 가공할 때에, 소자 분리 절연막(20)의 패턴의 측벽 부분에 에칭 잔사가 발생하기 쉽고, 게이트간의 쇼트가 일어나기 쉽다. 이 에칭 잔사를 제거하기 위해서 오버 에칭을 행하지만, 그 시간을 길게 하면, 얇은 게이트 절연막(2)이 데미지를 받아, 디바이스의 신뢰성을 저하시킨다. 미세화한 반도체 디바이스에서는 이와 같은 문제가 심각화되고 있다.
이와 같은 문제를 회피하기 위해서, 실리콘막(30)의 볼록부를 CMP에 의해서 제거하는 방법이 제안되고 있다. 도 9는, 실리콘막(30)의 CMP 후의 상태를 나타내고 있다. 이 때 소자 분리 절연막(20)의 상층부의 실리콘막(30)의 볼록부는 제거되고 있지만, 소자 분리 절연막(20)은 노출하고 있지 않는 상태로 할 필요가 있다. 소자 분리 절연막(20)의 상층부의 실리콘막(30)의 잔막 두께는, 소자 분리 절연막(20)의 막두께의 1/4~1/2 정도이다.
이와 같이 실리콘막(30)이 평탄화된 상태에서, 포토레지스트(40)의 패턴의 형성(도 10), 이방성 드라이 에칭에 의한 가공(도 11)을 행함으로써, 포토레지스트 패턴의 해상 불량이나, 에칭 잔사에 의한 게이트간의 쇼트, 오버 에칭에 의한 게이트 절연막의 신뢰성 저하 등의 문제를 회피할 수 있다.
반도체소자에 있어서의 실리콘막의 CMP 공정에서는, 상기와 같이, 컨택트 플러그의 형성 공정에 있어서의, 하지(예를 들면, 게이트 구조 및 게이트간 절연막)가 노출할 때까지 CMP를 행하는 경우와, 플로팅 게이트의 형성 공정에 있어서의, 기판 표면의 요철이 해소된 후, 하지(예를 들면, 소자 분리 절연막)가 노출하기 전에 연마를 정지하는 경우가 있다. 어느 용도에 있어서도, 소자의 미세화 때문에, 피연마면의 평탄성에 대한 요구는 엄격함을 증가시키고 있다. 그 때문에, 종래의 슬러리보다 뛰어난 단차 해소성, 오버 연마내성, 잔막 두께 제어성을 가지는 슬러리의 개발이 강하게 요구되고 있다.
일본특허 제3457144호 공보에는, 실리콘막 연마용 슬러리로서, 염기성 유기 화합물을 포함하는 폴리실리콘 연마용 조성물이 개시되어 있다. 이러한 연마용 조성물은 폴리실리콘막에 대한 연마 속도가 크고, 폴리실리콘막에 대한 연마는, 이산화 규소막에 대한 연마에 비해 연마 속도가 크지만, 피연마면의 평탄성은 불충분하고, 미세화한 LSI에의 대응은 어렵다. 또한, 일본 특허공개공보 2005-175498에는, 다른 실리콘막 연마용 슬러리로서, 피연마면의 평탄성을 개량하기 위해서, 비이온성 계면활성제를 포함하는 연마 슬러리 조성물이 개시되어 있다. 그러나, 이 연마 슬러리 조성물에서도 비이온 계면활성제에 의한 실리콘막 표면의 보호 능력이 불충분하다는 이유에서, 평탄성은 충분하다고는 말할 수 없다고 예상된다.
또한, 상기의 문헌에 나타나는 실리콘막 연마용 슬러리는, 하지의 산화막이나 질화막이 노출할 때까지 CMP하는 것이 전제로 되어 있어, 하지를 노출시키지 않고 CMP를 정지하는 경우의 잔막 두께의 제어는 곤란했다.
발명의 과제는, 피연마면의 평탄성 및 잔막 두께 제어성이 뛰어나는 실리콘막 연마용 CMP 슬러리 및 그것을 이용하는 연마방법을 제공하는 것이다.
본 발명은, (1) 지립, 산화제, 양이온성 계면활성제 및 물을 함유하는 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (2) 상기 양이온성 계면활성제가, 지방족 아민, 모노알킬트리메틸암모늄염, 메토늄디히드록시드 또는 그 염으로부터 선택되는 적어도 1종인 상기 (1) 기재의 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (3) 상기 산화제가, 과산화수소인 상기 (1) 또는 (2) 기재의 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (4) pH가 4~10인 상기 (1)~(3)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (5) 상기 산화제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.1~20.0중량부인 상기 (1)~(4)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (6) 상기 양이온성 계면활성제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.0001~0.1중량부인 상기 (1)~(5)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (7) 피연마막이 폴리실리콘막 또는 아몰퍼스 실리콘막인 상기 (1)~(6)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리에 관한 것이다.
또한, 본 발명은, (8) 피연마막이 형성된 기판을 연마 정반의 연마포에 눌러 가압하여, 상기 (1)~(7)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리를 피연마막과 연마포와의 사이에 공급하면서, 상기 피연마막이 형성된 기판과 연마 정반을 움직여 피연마막을 연마하는, 기판의 연마방법에 관한 것이다.
또한, 본 발명은, (9) 오목부 및 볼록부로 이루어지는 하지와 상기 하지를 표면을 따라서 피복하는 실리콘막을 가지는 기판의, 상기 실리콘막을 연마하여 상기 하지의 볼록부를 노출시키는 연마 공정에 있어서, 상기 (1)~(7)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리를 이용하여 연마를 행하는 것을 특징으로 하는 기판의 연마방법에 관한 것이다.
또한, 본 발명은, (10) 상기 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량이, 0.1~5.0중량부인 것을 특징으로 하는 상기 (9) 기재의 연마방법에 관한 것이다.
또한, 본 발명은, (11) 상기 오목부 및 볼록부로 이루어지는 하지의 상층에 형성된 실리콘막을 가지는 기판의, 상기 실리콘막을 연마하여, 상기 하지가 노출하기 전에 연마를 정지하는 연마 공정에 있어서, 상기 (1)~(7)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리를 이용하여 연마를 행하는 것을 특징으로 하는 기판의 연마방법에 관한 것이다.
또한, 본 발명은, (12) 상기 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량이, 0.3~20.0중량부인 것을 특징으로 하는 상기 (11) 기재의 연마방법에 관한 것이다.
또한, 본 발명은, (13) 오목부 및 볼록부를 가지고, 연마되어야 할 실리콘막의 막두께가, 상기 오목부 및 볼록부의 초기 단차의 2배를 넘는 막두께로 실리콘막이 형성된 기판의, 상기 실리콘막을 연마하는 방법으로서,
산화제의 함유량이 낮은 상기 (1)~(7)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리를 이용하여, 실리콘막의 잔막 두께가 상기 초기 단차의 0.5~1.5배로 될 때까지 연마를 행하는 제 1의 공정,
뒤이어, 산화제의 함유량이 많은 상기 (1)~(7)의 어느 하나에 기재된 실리콘막 연마용 CMP 슬러리를 이용하여 실리콘막의 연마를 행하는 제2의 공정
을 포함하는 연마방법에 관한 것이다.
또한, 본 발명은, (14) 상기 제 1의 공정에서 이용하는 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량이 0.1중량부 미만이며, 상기 제2의 공정에서 이용하는 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량이 0.1~20중량부인 것을 특징으로 하는 상기 (13) 기재의 연마방법에 관한 것이다.
발명을 실시하기 위한 최선의 형태
본 발명의 실리콘막 연마용 CMP 슬러리는, 지립, 산화제, 양이온성 계면활성제 및 물을 함유하는 것을 특징으로 한다. 후술하지만, 본 발명의 실리콘막 연마용 CMP 슬러리는, 폴리실리콘막 또는 아몰퍼스 실리콘막 등의 실리콘막을 피연마막으로 한다.
<1> 실리콘막 연마용 CMP 슬러리
<지립>
본 발명에서 이용되는 지립은, 물에 분산 가능하고, 슬러리 조제 전후에서 평균 입경의 변화가 작은 지립이면 특별히 제한은 없고, 예를 들면, 세리아, 실리카, 알루미나, 지르코니아 등을 들 수 있다. 이들은 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 이들 중에서도, 비용의 관점에서 실리카가 바람직하고, 예를 들면 퓸드 실리카나 콜로이달 실리카 등의 실리카가 바람직하고, 그 중에서도피연마면의 연마손상 저감의 관점에서 콜로이달 실리카가 보다 바람직하다.
콜로이달 실리카는, 실리콘알콕시드의 가수분해 또는 규산나트륨의 이온 교환에 의한 공지의 제조 방법에 의해 얻을 수 있고, 입경 제어성이나 알칼리 금속 불순물의 점에서, 실리콘알콕시드의 가수분해에 의한 제조 방법에 의한 것이 가장 많이 이용된다. 실리콘알콕시드로서는, TEMS(테트라메톡시실란) 또는 TEOS(테트라에톡시실란)가 일반적으로 이용된다. 알코올 용매 중에서 가수분해하는 방법에 있어서, 입경에 영향을 주는 파라미터로서는, 실리콘알콕시드의 농도, 촉매로서 이용되는 암모니아 농도와 pH, 반응 온도, 알코올 용매의 종류(분자량) 및 반응 시간 등이 있다. 이들의 파라미터를 조정하는 것에 의해서, 소망하는 입경 및 응집도의 콜로이달 실리카 분산액을 얻을 수 있다.
실리콘막 연마용 CMP 슬러리 조제 전후에서의 지립의 평균 입경의 변화가 큰 경우는, 폴리실리콘의 잔막 두께 및 피연마면의 평탄성이 변화하여, 소망하는 결과가 얻어지지 않을 가능성이 있기 때문에, 슬러리 조제 전후에서의 상기 평균 입경의 변화는 0~30nm의 범위인 것이 바람직하고, 0~20nm의 범위인 것이 보다 바람직하다.지립으로서 콜로이달 실리카를 이용하면, 지립이 침강하기 어렵고, 재분산시킬 필요가 없다는 점에서 바람직하다.
실리콘막 연마용 CMP 슬러리 중의 지립의 평균 입경은, 연마 속도와 연마손상의 관점에서 1~200nm가 바람직하고, 5~100nm가 보다 바람직하다. 또한, 여기에서 말하는 지립의 평균 입경은, 실리콘막 연마용 CMP 슬러리 조제 후의 것이다. CMP 슬러리 조제 후란, CMP 슬러리 조제로부터 약 24시간 경과후를 가리킨다. 지립의 평균 입경이 작아지는 것에 따라 실리콘막의 연마 속도가 저하하여, 필요한 연마 속도가 얻어지기 어렵게 되는 경향이 있기 때문에, 지립의 평균 입경은, 바람직하게는 1nm 이상, 보다 바람직하게는 5nm 이상, 더욱 보다 바람직하게는 10nm 이상, 특히 바람직하게는 15nm 이상이다. 또한, 지립의 평균 입경이 커지는 것에 따라, 피연마면의 연마손상의 수가 증대하여, 반도체 소자의 수율, 신뢰성의 저하를 초래하기 쉬워지는 경향이 있기 때문에, 지립의 평균 입경은, 바람직하게는 200nm 이하, 보다 바람직하게는 100nm 이하, 더욱 보다 바람직하게는 75nm 이하, 특히 바람직하게는 50nm 이하이다. 이와 같이, 피연마면의 연마손상 저감을 위해서는, 평균 입경이 작은 지립를 사용하는 것이 바람직하지만, 예를 들면 평균 입경이 100nm 이하의 지립이 저렴하게 입수 가능하다는 점에서도 콜로이달 실리카가 뛰어나다. 또한, 콜로이달 실리카의 표면을 수식(修飾)하는 것에 의해, 통상보다도 제타 전위를 낮춘 지립도 이용하는 것이 가능하다. 이와 같은 지립에서는, 적은 지립 농도로 연마가 가능하기 때문에, 슬러리 비용의 저감이 가능하다.
지립의 평균 입경은 동적 광산란식의 입도 분포계에 의해 측정할 수 있다. 구체적으로는, 베크만 코울터(주)제의 서브 미크론 입자 애널라이저 N5 등에 의해 측정할 수 있다.
실리콘막 연마용 CMP 슬러리 100중량부 중의 지립의 농도는, 연마 속도와 경제성의 관점에서, 바람직하게는 0.1~10중량부, 보다 바람직하게는 0.2~8중량부, 특히 바람직하게는 0.3~6중량부이다. 상기 지립의 농도가 0.1중량부 미만에서는, 연마 속도가 저하하는 경향이 있고, 10중량부를 넘는 경우는, 경제성이 손상될 가능성이 있다.
<산화제>
본 발명에서 이용되는 산화제로서는, 실리콘막의 표면을 산화할 수 있으면 특별히 제한은 없고, 구체적으로는, 예를 들면, 과산화수소, 퍼옥소이황산(과황산), 퍼옥소이황산염(과황산염), 오르토과요오드산, 오르토과요오드산염 등을 들 수 있다. 이들 중에서도, 취급이 용이하고, 실리콘막 연마용 CMP 슬러리 조제 후의 안정성이 양호한 점에서, 과산화수소를 사용하는 것이 바람직하다. 과산화수소는, 첨가하는 것에 의한 pH의 변화가 작기 때문에, 첨가량을 변화시켰을 때에 pH조정이 불필요한 점도 뛰어나다. 또한, 연마되어야 할 기판이 집적회로용 소자를 포함하는 실리콘 기판인 경우, 알칼리 금속, 알칼리토류 금속, 천이 금속에 의한 오염은 바람직하지 않기 때문에 이들을 포함하지 않는 산화제가 바람직하다. 다만, 적용 대상의 기체(基體)가 반도체소자를 포함하지 않는 유리 기판 등인 경우는 이들의 금속을 포함하는 산화제이어도 상관 없다. 이들 산화제는 1종류 단독으로, 혹은 2종류 이상을 혼합하여 이용할 수 있다.
본 발명의 실리콘막 연마용 CMP 슬러리에서는, 산화제에 의해서 실리콘막의 표면이 산화되어 실리콘 산화막이 되는 것으로, 피연마면의 양호한 단차 해소성이 얻어진다고 생각된다. 상세하게는, 이하의 대로이다. 패턴의 오목부는 실리콘막이 연마되기 어렵기 때문에, 산화제에 의해서 실리콘막의 표면의 산화가 진행되어, 연마 속도가 늦은 실리콘 산화막이 형성되기 쉽다. 이것에 대해서, 패턴의 볼록부는 실리콘막이 연마되기 쉽기 때문에, 산화되는 것보다도 연마가 진행되어 실리콘 산화막이 형성되기 어렵다. 따라서, 산화제를 첨가하지 않는 경우에 비해 산화제를 첨가했을 경우는, 패턴의 오목부와 볼록부의 실리콘막의 연마 속도 차이가 커지게 되어, 피연마면의 단차가 해소되기 쉬워진다고 생각된다.
본 발명에 있어서의 실리콘막 연마용 CMP 슬러리 중의 산화제의 배합량을 많이 하면, 피연마면의 단차가 해소된 후에 연마 속도가 저하하는 연마의 자동 정지 특성이 얻어지고, 재현성 좋게 연마를 정지하는 것이 가능하며, 잔막 두께를 제어할 수 있다. 예를 들면 플래쉬 메모리의 플로팅 게이트 형성 공정에 있어서, 산화제의 배합량을 조정하는 것에 의해, 실리콘막의 하지인 소자 분리 절연막의 상층부의 실리콘막의 볼록부가 제거되어 요철이 해소된 후, 소자 분리 절연막이 노출하기 전에 연마를 자동 정지하는 것이 가능하게 된다. 종래의 CMP 슬러리에서는, 이와 같은 연마의 자동 정지 특성이 없기 때문에, 잔막 두께의 제어가 곤란하고, 피연마면의 평탄성도 불충분하였다.
한편, 산화제의 배합량이 적을 수록, 연마되기 어려운 실리콘 산화막의 형성이 일어나기 어려워지기 때문에, 실리콘막의 연마가 진행하여 실리콘막의 잔막 두께는 얇아진다. 그리고, 산화제의 배합량이 더욱 적은 경우는, 예를 들면 게이트 구조, 게이트간 절연막, 소자 분리 절연막과 같은 하지가 노출할 때까지 실리콘막이 연마되고, 뒤이어 오버 연마를 하는 것에 의해 불필요한 실리콘막을 제거하여 피연마 표면의 양호한 평탄성이 얻어진다. 실리콘막의 하지로서는, 소자 분리 절연막, 게이트간 절연막과 같은 산화막이나, 게이트 캡층과 같은 질화막을 들 수 있고, 이들의 연마 속도는, 실리콘막의 연마 속도에 대해서 충분히 작고 선택비가 크기 때문에, 오버 연마에 의한 실리콘막의 하지의 연마량도 작다. 예를 들면, DRAM의 컨택트 플러그 형성에 있어서, 컨택트 플러그용 도전재인 실리콘막의 CMP는, 하지가 노출할 때까지 연마가 진행하도록 산화제의 첨가량을 조정하는 것이 바람직하다. 불필요한 실리콘막을 완전히 제거하기 위해서 오버 연마를 행할 필요가 있지만, 오목부의 컨택트홀 부분의 실리콘막의 표면은 산화제에 의해 산화막이 형성되어 연마 속도가 저하하기 때문에, 디싱이나 부식의 발생이 억제되어 피연마면의 양호한 평탄성을 얻을 수 있다. 종래의 CMP 슬러리에서는, 오목부의 컨택트홀 부분의 실리콘막이 지나치게 깎여서 부식이나 디싱이 진행하여, 피연마면의 평탄성을 얻을 수 없었다.
상기와 같은 관점에서, 산화제의 함유량은, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 바람직하게는 0.1~20중량부이다. 상기 산화제의 함유량이 0.1중량부 이상이면, 연마 후의 피연마면의 평탄성이 양호하게 되는 경향이 있고, 이 점에서 보다 바람직하게는 0.3중량부 이상, 특히 바람직하게는 0.6중량부 이상이다. 상기 산화제의 함유량이 20중량부 이하이면, 실리콘막의 연마 속도의 과잉의 저하를 방지하기 쉬워지고, 이 점에서 보다 바람직하게는 15.0중량부 이하, 특히 바람직하게는 10.0중량부 이하이다. 또한, 산화제로서 매우 적절한 과산화수소는, 통상은 과산화수소수의 농도가 30중량% 이하의 수용액(과산화수소수)으로서 시판되고 있으므로, 그 중에 포함되는 과산화수소의 양을 계산하여 상기 범위로 되도록 첨가한다.
본 발명에서는, 목적으로 하는 연마 특성에 따라서, 산화제의 함유량을 적절히 조정하는 것이 바람직하다. 즉, 플래쉬 메모리의 플로팅 게이트 형성 공정에 있어서의, 소자 분리 절연막의 노출 전에 실리콘막의 연마를 자동 정지시키는 경우와 같이, 실리콘막의 잔막 두께를 제어하고, 연마를 자동 정지하는 것을 목적으로 하는 CMP에서는, 산화제의 함유량은, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 바람직하게는 0.3~20.0중량부, 보다 바람직하게는 0.6~15.0중량부, 특히 바람직하게는 0.9~10.0중량부이다.
DRAM의 컨택트 플러그 형성에 있어서의 실리콘막의 연마와 같이, 오목부의 실리콘막의 양호한 평탄성을 목적으로 하는 CMP에서는, 산화제의 함유량은, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 바람직하게는 0.1~5.0중량부, 보다 바람직하게는 0.1~4.0중량부, 특히 바람직하게는 0.1~3.0중량부이다. 또한, 본 발명에서는 산화제의 함유량을 상기와 같이 적절히 선택하는 것에 더하여, 실리콘막용 연마 슬러리의 조성, 피연마막의 막질, 연마 조건을 적절히 조정하는 것에 의해, 소망으로 하는 연마 특성에 응할 수 있다.
실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 산화제의 함유량이 0.3~5.0중량부의 경우는, 하지가 노출할 때까지, 혹은 자동 정지할 때까지의 양쪽 의 연마 상태가 될 수 있다.이 함유량 범위내에 있어서는, 산화제의 함유량이 같아도, 피연마막으로서의 실리콘막에 도핑을 첨가하거나 연마 압력을 내리거나 실리콘막용 연마 슬러리의 지립 농도를 내리거나 하는 것으로, 하지의 노출전에 연마가 자동 정지해, 실리콘막의 잔막 두께를 제어하기 쉬워지고, 한편, 피연마막으로서의 실리콘막에 도핑의 첨가를 억제하거나 연마 압력을 올리거나 실리콘막용 연마 슬러리의 지립 농도를 늘리거나 하는 것으로, 하지가 노출할 때까지 연마되어 양호한 평탄성이 얻어지기 쉬워진다.
실리콘막용 연마 슬러리 중의 산화제 함유량 이외의 조성이 동일하고, 피연마막의 막질이 동일하며, 또한 동일한 연마 조건이었을 경우, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 산화제의 함유량이 0.3~5.0중량부의 범위에 있어서는, 산화제의 함유량이 많을 수록 자동 정지하기 쉬워진다.
본 발명에 있어서 산화제의 첨가는, 실리콘막 연마용 CMP 슬러리의 제조시에 다른 성분과 함께 첨가해도 좋지만, 목적으로 하는 연마 특성에 맞추어 산화제의 함유량을 조절할 수 있도록 하기 위하여, 실리콘막 연마용 CMP 슬러리 사용시에 산화제와, 산화제 이외의 다른 성분(이하, 「산화제 첨가전의 슬러리」라 부른다.)을 혼합하는 것이 바람직하다. 또한, 실리콘막 연마용 CMP 슬러리의 보존 안정성의 면에서도 산화제는 사용시에 혼합하는 것이 바람직하다. 산화제로서, 과산화수소수와 같은 산화제의 수용액을 첨가하는 경우, 지립 및 양이온성 계면활성제가 희석되기 때문에, 산화제 첨가전의 슬러리 중의 지립 및 양이온성 계면활성제의 농도를 사용시의 농도보다 높게 설정할 필요가 있다. 산화제의 첨가에 의해서, 사용시의 지립 및 양이온성 계면활성제의 농도가 저하하면, 연마 속도의 저하나 평탄성의 열화가 일어나기 쉽기 때문에, 산화제 첨가전의 슬러리 중의 지립 및 양이온성 계면활성제의 각 농도는, 사용시의 농도의 1.1배 이상이 바람직하고, 1.5배 이상이 보다 바람직하고, 2배 이상이 특히 바람직하다. 상기 산화제 첨가전의 슬러리 중의 지립 및 양이온성 계면활성제의 농도가 높을 수록, 산화제의 첨가량을 증가시키는 것이 가능하게 되어 산화제 첨가량의 조정 범위가 넓어진다. 또한, 슬러리의 비용도 저감되기 때문에, 농도는 높을 수록 좋지만, 농도가 20배보다 높아지면, 산화제 첨가전의 슬러리의 보존 안정성이 나빠지게 되어, 실리콘막 연마용 CMP 슬러리로서 사용했을 경우에 피연마면의 평탄성의 열화를 초래할 가능성이 있으므로, 20배 이하가 바람직하고, 15배 이하가 보다 바람직하고, 10배 이하가 특히 바람직하다.
연마되어야 할 실리콘막의 막두께가, 초기 단차(실리콘막의 오목부와 볼록부의 막두께 차이)보다 상당히 큰 경우, 예를 들면, 연마되어야 할 실리콘막의 막두께가 초기 단차의 2배를 넘는 경우, 산화제의 함유량이 다른 실리콘막 연마용 CMP 슬러리를 이용하여 실리콘막의 연마를 2단계로 나누어 행하는 것이 바람직하다. 즉, 우선, 실리콘막 연마용 CMP 슬러리 100중량부에 대한 산화제의 함유량이 0.1중량부 미만인 CMP 슬러리를 이용하여, 실리콘막의 잔막 두께가 초기 단차의 0.5~1.5배로 될 때까지 실리콘막의 연마를 행한다. 이어서 실리콘막 연마용 CMP 슬러리 100중량부에 대한 산화제의 함유량이 0.1~20중량부인 CMP 슬러리를 이용하여 연마함으로써, 평탄성을 유지하면서 연마 시간의 단축이 가능해진다. 이 방법은, 실리콘막 하층의 하지를 노출시키는 경우에도, 노출시키지 않은 경우에도 적용 가능하다. 이 본 발명의 실리콘막 연마용 CMP 슬러리를 이용하는 2단계 연마는, 연마되어야 할 실리콘막의 막두께가 두꺼운 반도체소자의 CMP에 적용하는 경우, 쓰루풋(throughput)을 개선할 수 있어 효율 좋게 연마할 수 있다는 점에서 매우 유효하다.
<양이온성 계면활성제>
본 발명에서 이용되는 양이온성 계면활성제로서는, 물에 용해 가능한 특성을 가지는 것을 사용할 수 있고, 예를 들면, 지방족 아민 또는 그 염, 알킬아미드아민염(R1CONH(CH2)nN(R2)(R3)ㆍX), 모노알킬트리메틸암모늄염(R(CH3)3NㆍX), 디알킬디메틸암모늄염((R)2N(CH3)2ㆍX), 알킬벤질디메틸암모늄염(R(CH2Ph)(CH3)2NㆍX), 알킬피리디늄염(PyRㆍX), 염화벤제토늄염(RㆍPhO(CH2)2O(CH2)N(CH3)2CH2PhㆍX) 등의 제 4급 암모늄염형 양이온성 계면활성제 등을 들 수 있다. 이들 중에서도, 모노알킬트리메틸암모늄염이 바람직하다.
이 외에, 소수성기로 되는 알킬쇄의 양 말단에, 양이온성 친수성기를 가지는 지방족 디아민 또는 그 염, 메토늄디히드록시드 또는 그 염(N(CH3)3X)CnH2n(N(CH3)3X) 등을 이용할 수 있다. 이와 같은 양 말단에 양이온성 친수성기를 가지는 계면활성제는, 한쪽 말단에 양이온성 친수성기를 가지는 계면활성제와 비교하여, 연마 특성은 동등하지만, 슬러리의 거품 일어남이 없는 점이 뛰어나다. 이들의 양이온성 계면활성제는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.
모노알킬트리메틸암모늄염(R(CH3)3NㆍX), 디알킬디메틸암모늄염((R)2N(CH3)2ㆍX), 알킬벤질디메틸암모늄염(R(CH2Ph)(CH3)2NㆍX), 알킬피리디늄염(PyRㆍX), 염화 벤제토늄염(RㆍPh0(CH2)20(CH2)N(CH3)2CH2PhㆍX) 등의 R부분, 메토늄디히드록시드 또는 그 염(N(CH3)3X)CnH2n(N(CH3)3X)의 CnH2n부분은, 연마 속도와 슬러리의 보존 안정성의 점에서 탄소수 8~18의 알킬기 또는 알킬렌기인 것이 바람직하다. 탄소수가 증가할 수록 실리콘막의 연마 속도가 빨라지는 경향이 있으므로, 바람직하게는 8 이상, 보다 바람직하게는 10 이상이다. 탄소수가 너무 증가하면 지립이 응집하기 쉬워서 보존 안정성이 나빠지는 경향이 있으므로, 바람직하게는 18 이하, 보다 바람직하게는 16 이하, 특히 바람직하게는 14 이하이다. 알킬아미드아민염(R1CONH(CH2)nN(R2)(R3)ㆍX) 중 R1, R2, R3은 각각, R1은 탄소수 8~18의 알킬기, R2, R3은 탄소수 1~4의 알킬기가 바람직하다. 또한 상기식 중, X는 마이너스 이온이 되는 것이면 특별히 제한은 없고, 예를 들면, Cl, Br, I, NO3, CH3COO, OH(모두 마이너스 이온) 등을 들 수 있다.
이러한 양이온성 계면활성제의 구체적인 예로서는, 옥틸아민, 데실아민, 도데실아민, 테트라데실아민, 헥사데실아민, 메틸도데실아민, 디메틸도데실아민 등의 지방족 아민；브롬화옥틸트리메틸암모늄, 브롬화데실트리메틸암모늄, 염화라우릴트리메틸암모늄, 염화미리스틸트리메틸암모늄, 염화세틸트리메틸암모늄, 브롬화스테아릴트리메틸암모늄 등의 모노알킬트리메틸암모늄염；1,8-디아미노옥탄, 1,10-디아미노데칸, 1,12-디아미노도데칸, 1,14-디아미노테트라데칸, 1,16-디아미노헥사데칸 등의 지방족 디아민；염화옥타메토늄, 브롬화데카메토늄, 브롬화도데카메토늄, 염화테트라데카메토늄, 염화헥사데카메토늄 등의 메토늄디히드록시드의 염；등을 들 수 있다.
양이온성 계면활성제의 함유량은, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서, 바람직하게는 0.0001~0.1중량부, 보다 바람직하게는 0.0005~0.05중량부이다. 상기 양이온성 계면활성제의 함유량이 0.0001중량부 미만에서는, 실리콘막의 연마 속도가 낮고, 충분한 연마 속도가 얻어지지 않기 때문에, 바람직하게는 0.0001중량부 이상, 보다 바람직하게는 0.0005중량부 이상, 특히 바람직하게는 0.001중량부 이상이다. 상기 양이온성 계면활성제의 함유량이 0.1중량부를 넘는 경우는, 지립의 응집이 일어나, 슬러리의 보존 안정성이 악화되기 때문에, 바람직하게는 0.1중량부 이하, 보다 바람직하게는 0.05중량부 이하, 특히 바람직하게는 0.025중량부 이하이다.
<실리콘막 연마용 CMP 슬러리의 그 외의 성분>
본 발명의 실리콘막 연마용 CMP 슬러리의 pH는, 지립의 분산성의 관점에서, 4~10의 범위내에서 적절히 조절하는 것이 바람직하다. 상기 pH가 4 미만이면, 실리콘 산화막의 연마 속도가 증대하여, 연마의 자동 정지 특성이 얻어지기 어려워지기 때문에, pH는 바람직하게는 4 이상, 보다 바람직하게는 5 이상, 특히 바람직하게는 5.5 이상이다. 상기 pH가 10을 넘으면, 슬러리의 취급이 곤란하게 되기 때문에, pH는 바람직하게는 10 이하, 보다 바람직하게는 9 이하, 특히 바람직하게는 8 이하이다. 산화제로서 과산화수소를 이용하는 경우, 알칼리성의 슬러리 중에서는, 과산화수소가 불안정하게 되는 경우가 있기 때문에, pH는 9 이하로 하는 것이 바람직하다. 본 발명에 있어서의 pH는, pH미터(예를 들면, 토아디케이케이주식회사제 상품명 「HM-21P」)를 이용하여 측정할 수 있다.
pH를 소망하는 값으로 조정하는 방법으로서는, 예를 들면, 산이나 알칼리를 적절히 첨가하는 방법을 들 수 있다. 산으로서는 특별히 제한은 없고, 염산, 질산, 황산 등의 무기산, 옥살산, 아세트산, 말산 등의 유기산을 이용할 수 있다. 또한, 알칼리로 하여도 특별히 제한은 없고, 암모니아, 아민, 4급 암모늄히드록시드, 수산화칼륨 등을 이용할 수 있다.
또한, 실리콘막 연마용 CMP 슬러리에 있어서의 물의 배합량은 잔부이어도 좋고, 함유되어 있으면 특별히 제한은 없다.
<2> 실리콘막 연마용 CMP 슬러리를 이용한 연마방법
이상과 같은 본 발명의 실리콘막용 CMP 슬러리는, 폴리실리콘막 또는 아몰퍼스 실리콘막 등의 실리콘막의 CMP에 적용할 수 있다.
본 발명의 실리콘막 연마용 CMP 슬러리를 이용한 연마방법은, 시판의 CMP 장치를 이용하여 실시할 수 있다. 피연마막으로서의 실리콘막이 형성된 기판을 연마 정반의 연마 패드에 눌러 가압하여, 연마 패드상에 실리콘막 연마용 CMP 슬러리를 적하하면서, 연마 정반과, 상기 피연마막이 형성된 기판을 동방향으로 회전시킴으로써 CMP를 실시한다. 산화제를 사용시에 첨가하는 경우, 공급 장치의 탱크내에서 미리 혼합하여 연마 패드상에 적하하여도, 산화제 수용액과 산화제 첨가전의 슬러리를 다른 공급 라인을 통해 공급하여 개별적으로 연마 패드상에 적하하여도, 연마 패드에 적하하기 직전에 배관내에서 혼합하여 공급해도 좋다.
연마 조건에는 제한은 없지만, 정반의 회전 속도는 기판이 튀어 나오지 않도록 200rpm 이하의 저회전이 바람직하다. 피연마면을 가지는 기판의 연마포에의 누르는 압력이 1~100kPa인 것이 바람직하고, 연마 속도의 피연마면내 균일성 및 패턴의 평탄성을 만족하기 위해서는, 5~50kPa인 것이 보다 바람직하다. 연마하고 있는 동안, 연마 패드에는 본 발명의 실리콘막 연마용 CMP 슬러리를 펌프 등으로 연속적으로 공급한다. 이 공급량에 제한은 없지만, 연마 패드의 표면이 항상 연마액으로 덮여 있는 것이 바람직하다.
연마의 종점 판정에는, 광학적 방법 또는 토크 계측법 등의 종점 검출 방법을 이용할 수 있다. 이들의 종점 검출 방법은, 실리콘막의 하층에 형성되는 하지를 노출시키는 경우에도, 하지를 노출시키지 않는 경우에도 적용 가능하다. 종점 검출기의 신호 강도의 변화가 없어져서 일정치가 되었을 때가 연마 종점이며, 그 후는 적절한 오버 연마를 행함으로써 연마를 완료한다. 연마 장치에 종점 검출 기능이 없는 경우에는, 일정한 연마 시간을 설정해 연마하는 것도 가능하다. 본 발명의 실리콘막 연마용 CMP 슬러리는, 오버 연마 내성이 높기 때문에, 연마 시간의 마진이 크고, 동일 구조의 반도체소자의 연마를 하는 경우는, 종점 검출은 이용하지 않아도 생산에 적용 가능하다.
연마 종료후의 기판은, 유수중에서 잘 세정 후, 스핀 드라이 등을 이용하여 기판상에 부착한 물방울을 떨어뜨리고 나서 건조시키는 것이 바람직하다.
본 발명의 기판의 연마방법은, 피연마막으로서의 실리콘막이 형성된 기판을 연마 정반의 연마포에 눌러 가압하여, 본 발명의 실리콘막 연마용 CMP 슬러리를 피연마막과 연마포와의 사이에 공급하면서, 피연마막으로서의 실리콘막이 형성된 기판과 연마 정반을 움직여서 피연마막을 연마하는 것을 특징으로 한다.
또한, 본 발명의 기판의 연마방법은, 표면이 오목부 및 볼록부로 이루어지는 하지와, 상기 하지를 표면을 따라서 피복하는 실리콘막을 가지는 기판의 실리콘막을 연마하여 상기 하지의 볼록부를 노출시키는 연마 공정에 있어서, 본 발명의 실리콘막 연마용 CMP 슬러리를 이용하여 연마를 행하는 것을 특징으로 하는 연마방법이며, 그 연마방법에 있어서 상기 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량은, 바람직하게는 0.1~5.0중량부, 보다 바람직하게는 0.1~4.0중량부이다.
또한, 본 발명의 기판의 연마방법은, 하지의 상층에 형성된 실리콘막을 가지는 기판의 실리콘막을 연마하여 상기 하지가 노출하기 전에 연마를 정지하는 연마 공정에 있어서, 본 발명의 실리콘막 연마용 CMP 슬러리를 이용하여 연마를 행하는 것을 특징으로 하는 연마방법이며, 그 연마방법에 있어서 상기 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량은, 바람직하게는 0.3~20.0중량부, 보다 바람직하게는 0.6~15.0중량부이다.
또한, 본 발명의 연마방법은, 오목부 및 볼록부를 가지고, 연마해야 할 실리콘막의 막두께가 초기 단차의 2배를 넘는 실리콘막이 형성된 기판의 실리콘막을 연마하는 방법으로서, 산화제의 함유량이 낮은 본 발명의 실리콘막 연마용 CMP 슬러리를 이용하여 실리콘막의 잔막 두께가 초기 단차의 0.5~1.5배로 될때까지 연마를 행하는 제 1의 공정, 뒤이어, 산화제의 함유량이 많은 본 발명의 실리콘막 연마용 CMP 슬러리를 이용하여 실리콘막의 연마를 행하는 제2의 공정으로 이루어지는 연마방법이며, 그 연마방법의 상기 제 1의 공정에서 이용하는 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량은, 바람직하게는 0.1중량부 미만, 보다 바람직하게는 0.05중량부 미만이며, 상기 제2의 공정에서 이용하는 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량은, 바람직하게는 0.1~20.0중량부, 보다 바람직하게는 0.5~15.0중량부이다.
도 1은 평탄성 평가 패턴의 개관도이다.
도 2는 CMP 후의 평가 패턴의 단면 구조도이다.
도 3은 광학식 종점 검출기의 파형의 개관도이다.
도 4는 볼록부 연마량과 평탄성의 관계를 나타낸 도면이다.
도 5는 DRAM의 컨택트 플러그용 도전재 CMP 전의 반도체소자의 단면도이다.
도 6은 DRAM의 컨택트 플러그용 도전재 CMP 후의 반도체소자의 단면도이다.
도 7은 폴리실리콘막의 CMP를 이용한 플로팅 게이트의 형성 공정도이다.
도 8은 폴리실리콘막의 CMP를 이용한 플로팅 게이트의 형성 공정도이다.
도 9는 폴리실리콘막의 CMP를 이용한 플로팅 게이트의 형성 공정도이다.
도 10은 폴리실리콘막의 CMP를 이용한 플로팅 게이트의 형성 공정도이다.
도 11은 폴리실리콘막의 CMP를 이용한 플로팅 게이트의 형성 공정도이다.
이하, 본 발명의 실시예를 설명한다. 본 발명은 이들의 실시예에 의해 제한되는 것은 아니다.
(실시예 1~9)
<실리콘 연마용 CMP 슬러리(I)~(IX)의 제작>
표 1에 나타내는 각 성분을 혼합하여, pH6.7의 실리콘 연마용 CMP 슬러리(I)~(IX)를 제작했다.
pH는, pH미터(토아디케이케이주식회사제의 제품번호 HM-21P)로 측정했다. 표준 완충액(프탈산염 pH완충액 pH4.01(25℃), 중성 인산염 pH완충액 pH6.86(25℃), 붕산염 표준액 pH9.18(25℃))을 이용하여, 3점 교정한 후, 전극을 실리콘 연마용 CMP 슬러리에 넣고, 10분 이상 경과하여 안정된 후의 값을 측정했다.
실리콘 연마용 CMP 슬러리 100중량부 중의 과산화수소의 농도는 실시예 1~5가 0.9중량부, 실시예 6이 1.2중량부, 실시예 7이 1.8중량부, 실시예 8 및 9가 1.5중량부이며, 양이온성 계면활성제의 농도는 실시예 1~4, 및 실시예 6~8이 0.005중량부, 실시예 5 및 9가 0.002중량부이다. 지립 농도는 모두 4.0중량부로 했다.
또한, 실리콘 연마용 CMP 슬러리(I)~(IX)에 있어서 이용한 콜로이달 실리카(A)는 pH7에 있어서의 제타 전위가 -25mV이며, 콜로이달 실리카의 2차 입자의 평균 입경은 실리콘 연마용 CMP 슬러리 제작 전이 15nm 정도, 제작 직후는 15~30nm 정도, 제작 후 1개월 실온 방치 후도 15~30nm 정도로 대부분 변화하지 않았다.
<실리콘 연마용 CMP 슬러리(I)~(IX)의 평가>
상기 실시예 1~9에서 제작한 실리콘 연마용 CMP 슬러리(I)~(IX)를 정반에 첩부한 연마 패드에 적하하면서, 도 1의 (b)에 나타내는 단면을 가지는 패턴 부착의 기판(10)을 연마했다. 패턴 부착의 기판(10)은, 이하에 의해 제작한 것을 사용했다. 처음에, 직경(Φ) 8인치의 Si기판(70)에 SiN막(80)을 20nm 형성 후, 그 위에 SiO막(90)을 100nm 형성했다. 다음에, 포토레지스트 패턴을 마스크로 하여, SiO막(90)을 에칭함으로써 홈을 형성했다. 이 때 SiN막(80)이 에칭 스톱퍼막으로 된다. 최후에, 포토레지스트 패턴을 제거한 후, CVD(Chemical Vapor Deposition)에 의해서 폴리실리콘막(95)을 200nm 형성했다.
도 1의 (a)에 패턴 부착의 기판(10)의 평면도를 나타낸다. 홈과 스페이스가 함께 100㎛의 라인 앤드 스페이스 패턴으로 되어 있고, 단차는 100nm이다.
도 2에 연마 후의 기판의 단면을 나타낸다. 도 2의 (a)는, 하지인 SiO막(90)이 노출할 때까지 폴리실리콘막(95)을 연마한 상태, 도 2의 (b)는 하지 SiO막(90)이 노출하기 전에 폴리실리콘막(95)의 연마가 자동 정지한 상태를 나타낸다.
연마 조건은 이하의 조건을 이용했다. 연마의 종점 판정은 광학적 종점 검출 방법을 이용했다. 광학적 종점 검출 방법은, 연마 패드에 개구된 창을 통하여 정반측으로부터 웨이퍼 표면에 레이저광을 조사하고, 그 반사광의 강도 변화로부터 연마의 종점을 검출하는 방법이다. 도 3에 종점 검출의 파형의 개략을 나타낸다. 도 3의 (a)은, 하지인 SiO막(90)이 노출할 때까지 폴리실리콘막(95)을 연마했을 경우, 도 3의 (b)는 하지인 SiO막(90)이 노출하기 전에 폴리실리콘막(95)의 연마가 자동 정지했을 경우를 나타내고 있다. 연마가 진행하고, 막두께가 변화하면 레이저 반사광 강도가 변화하지만, 하지인 SiO막(90)이 노출하거나, 폴리실리콘막(95)의 연마가 자동 정지하면 레이저 반사광 강도는 일정하게 된다. 본 실시예에서는, 레이저 반사광 강도가 거의 일정하게 되고 나서 5초 후를 종점 검출 시간으로 하고, 그 후 오버 연마를 30초 행했다.
(연마 조건)
연마 장치：로터리 타입(어플라이드 머티리얼즈사제, Mirra)
연마 패드：발포 폴리우레탄 수지제 연마 패드
패드 그루브：동심원
연마 압력：140hPa
웨이퍼 기판의 회전수：90회/분
연마 정반의 회전수：90회/분
슬러리 유량：200ml/분
연마 시간：광학식 종점 검출 방법에 의한 종점 검출 후, 30초간 오버 연마.
표 1 및 표 2에 평가 결과를 나타낸다.
하지인 SiO막(90)이 노출할 때까지 폴리실리콘막(95)이 연마된 경우는, 도 2의 (a)에 나타내는 디싱량을 측정했다. 또한, 하지인 SiO막(90)이 노출하기 전에 폴리실리콘막(95)의 연마가 자동 정지했을 경우는, 도 2의 (b)에 나타내는 잔단 차이와 잔막 두께를 측정했다. 디싱량과 잔단 차이의 측정에는 촉침식 단차계를 이용하고, 잔막 두께의 측정에는 광간섭식 막후계를 이용했다. 디싱량은 웨이퍼 면내 5점에 관하여 디싱량을 측정하여 그 평균치를 구했다. 잔막 두께의 측정은 웨이퍼 면내 9점에 관하여 잔막 두께를 측정하여 그 평균치를 구했다. 디싱량 또는 잔단 차이로서는, 초기 단차의 반 이하의 50nm 이하가 바람직하다.
Figure pat00001
Figure pat00002
표 1 및 표 2로부터, 과산화수소의 첨가량이 0.9중량부인 실시예 1~5에서는, 하지인 SiO막(90)이 노출할 때까지 폴리실리콘막(95)의 연마가 진행했다. 어느 경우도 30초의 오버 연마로, 불필요한 폴리실리콘막(95)은 완전하게 제거되고, 디싱량도 45nm 이하이며, 단차 해소성, 오버 연마 내성 모두 양호하다라고 생각된다. 또한, 연마 시간은 기판 1매당 2분 정도로 생산에 적용 가능한 연마 속도가 얻어지고 있다.
표 1 및 표 2에는, 종점 검출 시간부터 계산한 연마 속도(nm/분)를 나타내고 있다. 실시예 1~5에서는 폴리실리콘막(95)의 초기 막두께(200nm)를 종점 검출 시간으로 나누어 계산하고, 실시예 6~9에서는 폴리실리콘막(95)의 초기 막두께(200nm)와 잔막 두께의 차이를 종점 검출 시간으로 나누어 계산하여, 연마 속도를 산출했다.
별도로 패턴 부착 웨이퍼와 동일하게, 직경(Φ) 8인치의 Si기판에, SiO막 100nm 형성한 패턴 없는 웨이퍼를 이용하여 실시예 1~5의 실리콘막 연마용 CMP 슬러리로 연마를 행하여 SiO막의 연마 속도를 측정한 결과, 각 슬러리 모두 SiO막의 연마 속도는 1nm/min 정도로, 폴리실리콘막의 연마 속도/SiO막의 연마 속도의 비는 100보다 크고, SiO막에 대해서 폴리실리콘막의 연마 선택성이 높은 것을 알 수 있었다. 따라서, 오버 연마에 의한 SiO막의 연삭량도 작다고 말할 수 있다.
실리콘막 연마용 CMP 슬러리 중의 과산화수소의 농도가 높은 실시예 6~9에서는, 폴리실리콘막(95)의 잔단 차이가 50nm 정도에서 연마가 자동 정지했다. 자동 정지한 것은 종점 검출의 파형으로부터 알 수 있다. 실시예 2, 6 및 7의 실리콘막 연마용 CMP 슬러리는, 과산화수소 및 물의 농도 이외는 동일한 조성이며, 과산화수소의 농도에 의해서 폴리실리콘막의 평탄성과 잔막 두께가 변화하는 것을 알 수 있다.
도 4에 폴리실리콘막의 볼록부 연마량(잔막 두께 측정 부분의 연마량)과 평탄성의 관계를 나타낸다. 직선의 기울기는, 볼록부의 연마량에 대한 단차의 해소 비율, 즉 평탄화 효율에 대응하고 있다. 도 4로부터, 과산화수소의 농도가 높을 수록 직선의 기울기가 크고, 평탄화 효율이 큰 것을 알 수 있다. 이와 같이 연마가 자동 정지할 때의 폴리실리콘막의 잔막 두께를 용이하게 제어할 수 있는 특성은, 플래쉬 메모리의 플로팅 게이트의 CMP에 있어서 극히 유효하다.
(실시예 10~12)
<실리콘 연마용 CMP 슬러리(X)~(XII)의 제작>
표 3에 나타내는 각 성분을 혼합하여, 실리콘 연마용 CMP 슬러리(X)~(XIII)을 제작했다.
또한, 실리콘 연마용 CMP 슬러리(X)~(XI)에 있어서 이용한 콜로이달 실리카(A)는 pH7에 있어서의 제타 전위가 -25mV이며, 콜로이달 실리카의 2차 입자의 평균 입경은 실리콘 연마용 CMP 슬러리 제작 전이 15nm 정도, 제작 직후는 15~30nm 정도, 제작 후 1개월 실온 방치 후도 15~30nm 정도로 대부분 변화하지 않았다. 실리콘 연마용 CMP 슬러리(XII)에 있어서 이용한 콜로이달 실리카(B)는 pH7에 있어서의 제타 전위가 -35mV이며, 콜로이달 실리카의 2차 입자의 평균 입경은 실리콘 연마용 CMP 슬러리 제작 전이 15nm 정도, 제작 직후는 15~30nm 정도, 제작 후 1개월 실온 방치 후도 15~30nm 정도로 대부분 변화하지 않았다.
또한, 산화제로서 이용한 과산화수소는 30중량%의 농도의 과산화수소수, 과황산암모늄((NH4)2S2O8)은 분말을 물에 용해한 것을 이용했다. 실리콘 연마용 CMP 슬러리 100중량부 중의 산화제의 농도는 실시예 10이 6.0중량부, 실시예 11이 2.0중량부, 실시예 12가 0.9중량부이다. 또한, 양이온성 계면활성제의 농도는, 실시예 10~11이 0.005중량부, 실시예 12가 0.002중량부이다.
<실리콘 연마용 CMP 슬러리(X)~(XII)의 평가>
상기 실시예 10~12에서 제작한 실리콘 연마용 CMP 슬러리(X)~(XII)를 이용해 실시예 1과 동일하게 평가를 행했다. 결과를 표 3에 나타낸다.
Figure pat00003
pH를 5.5로 조정한 실시예 10에서는, 과산화수소를 6.0중량부 첨가함으로써, 연마가 자동 정지했다. 평탄성, 연마 속도 모두 양호한 것을 알 수 있다. 실시예 11로부터, 산화제로서 과황산암모늄을 이용했을 경우도 연마의 자동 정지가 일어나서, 양호한 결과가 얻어지는 것을 알 수 있다. 실시예 12에서는, 콜로이달 실리카(B)를 이용하여 지립 농도를 0.5중량부로 하고 있지만, 다른 실시예와 동일한 양호한 결과가 얻어졌다. 콜로이달 실리카(A)보다도 제타 전위가 낮은 (B)를 이용함으로써, 지립의 양을 적게 할 수 있고, 슬러리 비용의 저감이 가능한 것을 알 수 있다.
(비교예 1~3)
<실리콘 연마용 CMP 슬러리(XIII)~(XV)의 제작>
표 4에 나타내는 각 성분을 혼합하여, 실리콘 연마용 CMP 슬러리(XIII)~(XV)를 제작했다.
또한, 실리콘 연마용 CMP 슬러리(XIII)~(XV)에 있어서 이용한 콜로이달 실리카는, 실시예 1과 동일한 것을 사용하고, 슬러리 중의 콜로이달 실리카의 농도는, 실리콘 연마용 CMP 슬러리(XIII)가 4.0중량부, 실리콘 연마용 CMP 슬러리(XIV) 및 (XV)이 5.0중량부로 했다. 폴리아크릴산은 폴리스티렌 환산의 중량 평균 분자량이 5000의 것을 이용했다.
<실리콘 연마용 CMP 슬러리(XIII)~(XV)의 평가>
상기 비교예 1~3에서 제작한 실리콘 연마용 CMP 슬러리(XIII)~(XV)를 이용하여 실시예 1과 동일하게 평가를 행했다. 결과를 표 4에 나타낸다.
Figure pat00004
표 4로부터, 산화제를 함유하지 않은 비교예 1에서는, 하지인 SiO막이 노출할 때까지 폴리실리콘막의 연마가 진행되어, 디싱량은 80nm이며 평탄성이 나쁜 것을 알 수 있다. 양이온성 계면활성제를 함유하지 않고, 과산화수소의 농도가 0.3중량부인 비교예 2에서는, 하지가 노출할 때까지 연마되어, 디싱량 80nm이며 평탄성이 나쁜 것을 알 수 있다. 양이온성 계면활성제를 함유하지 않고, 과산화수소의 농도가 0.9중량부인 비교예 3에서는, 180초간 연마했지만 자동 정지는 일어나지 않고, 종점은 검출되지 않고(표 중에서는 종점 검출 시간(180)으로 나타낸다), 연마 속도가 늦고, 평탄성도 나쁜 것을 알 수 있다. 음이온 계면활성제로서, 폴리아크릴산 대신에, 라우린산 등을 이용해도 동일한 결과가 얻어지는 것으로 예상되어, 본 발명의 계면활성제로서 음이온 계면활성제는 유효하지 않은 것을 알 수 있다.
(비교예 4~8)
<실리콘 연마용 CMP 슬러리(XVI)~(XX)의 제작>
표 5에 나타내는 각 성분을 혼합하여, 실리콘 연마용 CMP 슬러리(XVI)~(XX)를 제작했다.
또한, 실리콘 연마용 CMP 슬러리(XVI)~(XX)에 있어서 이용한 콜로이달 실리카는, 실시예 1과 동일한 것을 사용하고, 슬러리 중의 콜로이달 실리카의 농도는 5.0중량부로 했다. 폴리아크릴산은 폴리스티렌 환산의 중량 평균 분자량이 5000의 것을 이용했다. 실리콘 연마용 CMP 슬러리 중의 과산화수소의 농도는 비교예 4가 0중량부, 비교예 5가 0.03중량부, 비교예 6 및 7이 0.15중량부, 비교예 8이 0.45중량부이다.
<실리콘 연마용 CMP 슬러리(XVI)~(XX)의 평가>
상기 비교예 4~8에서 제작한 실리콘 연마용 CMP 슬러리(XVI)~(XX)를 이용하여 실시예 1과 동일하게 평가를 행했다. 결과를 표 5에 나타낸다.
Figure pat00005
표 5로부터, 슬러리 중의 과산화수소의 농도가 0중량부인 비교예 4와 0.03중량부인 비교예 5는, 하지인 SiO막이 노출할 때까지 폴리실리콘막이 연마되어, 디싱량이 80nm로 큰 것을 알 수 있다. 또한, 슬러리 중의 과산화수소의 농도가 0.15중량부인 비교예 6은, 180초간 연마했지만 자동 정지는 일어나지 않고, 종점은 검출되지 않고(표 중에서는 종점 검출 시간(180)으로 나타낸다), 연마 속도가 늦고, 평탄성도 나쁜 것을 알 수 있다. 이와 같이, 양이온성 계면활성제를 함유하지 않은 슬러리에서는, 소량의 과산화수소의 첨가에 의해서, 폴리실리콘막의 연마 속도가 큰 폭으로 감소하기 때문에, 연마량의 제어가 곤란하다는 것을 알 수 있다.
pH를 7.5로 조정한 비교예 7, 8에서는, 과산화수소의 첨가에 의한 연마 속도의 저하는, pH9.9의 경우와 비교하여 완만하지만, 비교예 7은, 하지인 SiO막이 노출할 때까지 폴리실리콘막의 연마가 진행하여, 연마 후의 디싱량이 85nm로 큰 것을 알 수 있다. 슬러리 중의 과산화수소의 농도가 0.45중량부인 비교예 8에서는, 180초간 연마했지만 자동 정지는 일어나지 않고, 종점은 검출되지 않고(표 중에서는 종점 검출 시간(180)으로 나타낸다), 연마 속도가 늦고, 평탄성도 나쁜 것을 알 수 있다.
비교예 4~8은, 종래 기술인 특허 제 3457144호에 나타나는 염기성 유기물을 첨가한 폴리실리콘막용 연마용 조성물에, 산화제를 첨가했을 경우에 관하여 검토를 행한 것이고, 산화제를 첨가하면 폴리실리콘막의 연마 속도는 저하하지만, 평탄성은 개선되지 않는 것을 알았다. 따라서, 산화제를 첨가하여 평탄성을 개선하기 위해서는, 양이온성 계면활성제가 필요하다.
또한, 본 발명은 상기 각 실시예에 한정되지 않고, 본 발명의 기술 사상의 범위내에 있어서, 각 실시예는 CMP 가공을 적용할 수 있는 다른 분야에 있어서도 적절히 변경되어 이용할 수 있는 것은 분명하다.
산업상의 이용 가능성
본 발명에 의하면, 피연마면의 평탄성 및 잔막 두께 제어성이 뛰어난 실리콘막 연마용 CMP 슬러리 및 그것을 이용하는 연마방법을 제공할 수 있다. 그것에 의해, 본 발명에 의하면, 반도체소자의 수율, 신뢰성의 향상 및 제조 비용의 저감이 가능하게 된다.

Claims (24)

  1. 실리카를 포함하는 지립, 산화제, 양이온성 계면활성제 및 물을 함유하는 실리콘막 연마용 CMP 슬러리.
  2. 제 1항에 있어서, 상기 양이온성 계면활성제가, 제4급 암모늄염형 양이온성 계면활성제인 실리콘막 연마용 CMP 슬러리.
  3. 제 1항에 있어서, 상기 양이온성 계면활성제가, 탄소수 8~18의 알킬기 또는 알킬렌기를 가지는 실리콘막 연마용 CMP 슬러리.
  4. 제 1항에 있어서, 상기 양이온성 계면활성제가, 지방족 아민, 지방족 아민염, 알킬아미드아민염, 모노알킬트리메틸암모늄염, 디알킬디메틸암모늄염, 알킬벤질디메틸암모늄염, 알킬피리디늄염, 염화벤제토늄염, 알킬쇄의 양 말단에 양이온성 친수성기를 가지는 지방족 디아민, 알킬쇄의 양 말단에 양이온성 친수성기를 가지는 지방족 디아민염, 메토늄디히드록시드 및 메토늄디히드록시드염으로 이루어지는 군으로부터 선택되는 적어도 1종인 실리콘막 연마용 CMP 슬러리.
  5. 제 1항에 있어서, 상기 양이온성 계면활성제가, 지방족 아민, 모노알킬트리메틸암모늄염, 메토늄디히드록시드 또는 그 염으로부터 선택되는 적어도 1종인 실리콘막 연마용 CMP 슬러리.
  6. 제 1항에 있어서, 상기 산화제가, 과산화수소인 실리콘막 연마용 CMP 슬러리.
  7. 제 1항에 있어서, pH가 4 이상인 실리콘막 연마용 CMP 슬러리.
  8. 제1항에 있어서, pH가 10 이하인 실리콘막 연마용 CMP 슬러리.
  9. 제 1항에 있어서, 상기 산화제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.1~20.0중량부인 실리콘막 연마용 CMP 슬러리.
  10. 제 1항에 있어서, 상기 양이온성 계면활성제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.0001~0.1중량부인 실리콘막 연마용 CMP 슬러리.
  11. 제 1항에 있어서, 피연마막이 폴리실리콘막 또는 아몰퍼스 실리콘막인 실리콘막 연마용 CMP 슬러리.
  12. 피연마막이 형성된 기판을 연마 정반의 연마포에 눌러 가압하여, 제 1항에 기재된 실리콘막 연마용 CMP 슬러리를 피연마막과 연마포와의 사이에 공급하면서, 상기 피연마막이 형성된 기판과 연마 정반을 움직여 피연마막을 연마하는, 기판의 연마방법.
  13. 실리카를 포함하는 지립, 산화제, 양이온성 계면활성제 및 물을 함유하는 실리콘막 연마용 CMP 슬러리를 사용하여, 오목부 및 볼록부로 이루어지는 하지와 상기 하지를 표면을 따라서 피복하는 실리콘막을 가지는 기판의, 상기 실리콘막을 연마하여 상기 하지의 볼록부를 노출시키는 연마 공정을 포함하는 것을 특징으로 하는 기판의 연마방법.
  14. 제 13항에 있어서, 상기 실리콘막 연마용 CMP 슬러리 100중량부 중의 산화제의 함유량이, 0.1~5.0중량부인 것을 특징으로 하는 연마방법.
  15. 제 13항에 있어서, 상기 양이온성 계면활성제가, 제4급 암모늄염형 양이온성 계면활성제인 연마방법.
  16. 제 13항에 있어서, 상기 양이온성 계면활성제가, 탄소수 8~18의 알킬기 또는 알킬렌기를 가지는 연마방법.
  17. 제 13항에 있어서, 상기 양이온성 계면활성제가, 지방족 아민, 지방족 아민염, 알킬아미드아민염, 모노알킬트리메틸암모늄염, 디알킬디메틸암모늄염, 알킬벤질디메틸암모늄염, 알킬피리디늄염, 염화벤제토늄염, 알킬쇄의 양 말단에 양이온성 친수성기를 가지는 지방족 디아민, 알킬쇄의 양 말단에 양이온성 친수성기를 가지는 지방족 디아민염, 메토늄디히드록시드 및 메토늄디히드록시드염으로 이루어지는 군으로부터 선택되는 적어도 1종인 연마방법.
  18. 제 13항에 있어서, 상기 양이온성 계면활성제가, 지방족 아민, 모노알킬트리메틸암모늄염, 메토늄디히드록시드 또는 그 염으로부터 선택되는 적어도 1종인 연마방법.
  19. 제 13항에 있어서, 상기 산화제가, 과산화수소인 연마방법.
  20. 제 13항에 있어서, pH가 4 이상인 연마방법.
  21. 제 13항에 있어서, pH가 10 이하인 연마방법.
  22. 제 13항에 있어서, 상기 산화제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.1~20.0중량부인 연마방법.
  23. 제 13항에 있어서, 상기 양이온성 계면활성제의 함유량이, 실리콘막 연마용 CMP 슬러리 100중량부에 대해서 0.0001~0.1중량부인 연마방법.
  24. 제 13항에 있어서, 피연마막이 폴리실리콘막 또는 아몰퍼스 실리콘막인 연마방법.
KR1020127021740A 2007-09-21 2008-06-06 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법 KR101349437B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-245354 2007-09-21
JP2007245354 2007-09-21
JP2007337158 2007-12-27
JPJP-P-2007-337158 2007-12-27
PCT/JP2008/060460 WO2009037903A1 (ja) 2007-09-21 2008-06-06 シリコン膜研磨用ｃｍｐスラリー及び研磨方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004850A Division KR101243517B1 (ko) 2007-09-21 2008-06-06 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법

Publications (2)

Publication Number Publication Date
KR20120096948A true KR20120096948A (ko) 2012-08-31
KR101349437B1 KR101349437B1 (ko) 2014-01-08

Family

ID=40467727

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107004850A KR101243517B1 (ko) 2007-09-21 2008-06-06 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법
KR1020127021740A KR101349437B1 (ko) 2007-09-21 2008-06-06 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107004850A KR101243517B1 (ko) 2007-09-21 2008-06-06 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법

Country Status (5)

Country Link
US (1) US8778803B2 (ko)
JP (1) JP5333222B2 (ko)
KR (2) KR101243517B1 (ko)
TW (1) TWI413680B (ko)
WO (1) WO2009037903A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9982165B2 (en) 2015-11-20 2018-05-29 Samsung Display Co., Ltd. Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate
WO2021023748A1 (en) * 2019-08-08 2021-02-11 Basf Se Compositions for tungsten etching inhibition

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102093816B (zh) * 2009-12-11 2017-02-22 安集微电子（上海）有限公司 一种化学机械抛光液
JP5554121B2 (ja) * 2010-03-31 2014-07-23 富士フイルム株式会社 研磨液及び研磨方法
JP5601922B2 (ja) 2010-07-29 2014-10-08 富士フイルム株式会社 研磨液及び研磨方法
JP6272842B2 (ja) * 2012-06-11 2018-01-31 キャボット マイクロエレクトロニクス コーポレイション モリブデン研磨のための組成物および方法
JP5854230B2 (ja) 2012-12-13 2016-02-09 栗田工業株式会社 基板洗浄液および基板洗浄方法
JP6107357B2 (ja) * 2013-04-16 2017-04-05 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2015086355A (ja) * 2013-09-27 2015-05-07 株式会社フジミインコーポレーテッド 研磨用組成物、研磨方法、及び基板の製造方法
US10358579B2 (en) * 2013-12-03 2019-07-23 Cabot Microelectronics Corporation CMP compositions and methods for polishing nickel phosphorous surfaces
US9850402B2 (en) * 2013-12-09 2017-12-26 Cabot Microelectronics Corporation CMP compositions and methods for selective removal of silicon nitride
US9631122B1 (en) 2015-10-28 2017-04-25 Cabot Microelectronics Corporation Tungsten-processing slurry with cationic surfactant
US11826876B2 (en) * 2018-05-07 2023-11-28 Applied Materials, Inc. Hydrophilic and zeta potential tunable chemical mechanical polishing pads
KR20230096741A (ko) * 2021-12-23 2023-06-30 주식회사 케이씨텍 연마 슬러리 조성물
JP7201117B1 (ja) 2022-04-26 2023-01-10 信越半導体株式会社 研磨用組成物、シリコンウェーハの研磨方法、及び研磨装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136766A (ja) * 1989-10-24 1991-06-11 Sumitomo Metal Mining Co Ltd 半導体基板の研磨方法
US6478977B1 (en) * 1995-09-13 2002-11-12 Hitachi, Ltd. Polishing method and apparatus
JP3457144B2 (ja) 1997-05-21 2003-10-14 株式会社フジミインコーポレーテッド 研磨用組成物
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
JP2001135601A (ja) * 1999-11-09 2001-05-18 Speedfam Co Ltd 半導体デバイス平坦化の研磨方法
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
KR100506056B1 (ko) 2002-06-24 2005-08-05 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 형성 방법
KR100474537B1 (ko) 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
JP2004266155A (ja) 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
JP2005064285A (ja) 2003-08-14 2005-03-10 Hitachi Chem Co Ltd Ｃｍｐ用研磨液及び研磨方法
KR100640600B1 (ko) 2003-12-12 2006-11-01 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
JP2006190750A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2006344786A (ja) * 2005-06-09 2006-12-21 Hitachi Chem Co Ltd ポリシリコン用研磨材およびその研磨方法
US7554199B2 (en) * 2005-11-22 2009-06-30 Consortium For Advanced Semiconductor Materials And Related Technologies Substrate for evaluation
JP2007180451A (ja) 2005-12-28 2007-07-12 Fujifilm Corp 化学的機械的平坦化方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9982165B2 (en) 2015-11-20 2018-05-29 Samsung Display Co., Ltd. Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate
WO2021023748A1 (en) * 2019-08-08 2021-02-11 Basf Se Compositions for tungsten etching inhibition

Also Published As

Publication number Publication date
US20100210184A1 (en) 2010-08-19
JPWO2009037903A1 (ja) 2011-01-06
US8778803B2 (en) 2014-07-15
KR101349437B1 (ko) 2014-01-08
TWI413680B (zh) 2013-11-01
WO2009037903A1 (ja) 2009-03-26
JP5333222B2 (ja) 2013-11-06
KR20100033437A (ko) 2010-03-29
TW200914591A (en) 2009-04-01
KR101243517B1 (ko) 2013-03-20

Similar Documents

Publication Publication Date Title
KR101349437B1 (ko) 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법
US6267909B1 (en) Planarization composition for removing metal films
US10647887B2 (en) Tungsten buff polishing compositions with improved topography
CN101016440B (zh) 多组分阻挡层抛光液
KR100402442B1 (ko) 화학적 기계적 연마용 슬러리
JP4554363B2 (ja) 半導体用研磨剤、その製造方法及び研磨方法
US20060175295A1 (en) Abrasive partilcle for chemical mechanical polishing
JP2011151405A (ja) 半導体素子の表面平坦化方法
TWI798345B (zh) 研磨用組成物
KR101371853B1 (ko) 연마슬러리
KR102366907B1 (ko) Cmp 연마제 및 그 제조 방법, 그리고 기판의 연마 방법
US20130000214A1 (en) Abrasive Particles for Chemical Mechanical Polishing
JP4027929B2 (ja) 半導体基板用研磨液組成物
WO2018124017A1 (ja) 酸化セリウム砥粒
JP2008112970A (ja) 研磨用組成物
KR100827594B1 (ko) 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
JP5397218B2 (ja) シリコン膜用ｃｍｐスラリー
JP7209583B2 (ja) 酸化珪素膜用研磨液組成物
KR100746917B1 (ko) 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물
KR100497410B1 (ko) 연마성능이 개선된 산화막 연마용 슬러리 조성물
JPWO2004100243A1 (ja) ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法
KR100740898B1 (ko) 절연막 연마 속도를 증가시킨 ｃｍｐ 연마용 슬러리 조성물
JP2024058420A (ja) 酸化珪素膜用研磨液組成物
JP2007073596A (ja) 研磨剤、その製造方法、研磨方法および半導体集積回路装置の製造方法
JP2017014354A (ja) 研磨液

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee