JP5323505B2 - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタおよび電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP5323505B2
JP5323505B2 JP2009005154A JP2009005154A JP5323505B2 JP 5323505 B2 JP5323505 B2 JP 5323505B2 JP 2009005154 A JP2009005154 A JP 2009005154A JP 2009005154 A JP2009005154 A JP 2009005154A JP 5323505 B2 JP5323505 B2 JP 5323505B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
carrier
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009005154A
Other languages
English (en)
Other versions
JP2009188397A (ja
Inventor
義浩 佐藤
宏 神林
勇樹 新山
剛彦 野村
清輝 吉田
江 李
正之 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2009005154A priority Critical patent/JP5323505B2/ja
Publication of JP2009188397A publication Critical patent/JP2009188397A/ja
Application granted granted Critical
Publication of JP5323505B2 publication Critical patent/JP5323505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる窒化物系化合物からなる電界効果トランジスタおよびその製造方法に関するものである。
ＩＩＩ−Ｖ族窒化物系化合物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ構造を有する電界効果トランジスタ（ＦＥＴ）は、ピエゾ効果によって、界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、多くの注目を集めている。また、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合ＦＥＴ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
通常のＡｌＧａＮ／ＧａＮ ＨＦＥＴは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。
ノーマリオフ型デバイスを実現するためには、ＭＯＳ構造を採用する必要がある。たとえば、特許文献１には、ＡｌＧａＮ等からなるキャリア供給層をゲート部分においてエッチオフし、キャリア走行層のエッチング表面上に絶縁層を形成してＭＯＳ構造とした電界効果トランジスタ（ＭＯＳＦＥＴ）が開示されている。
国際公開第２００３／０７１６０７号パンフレット
しかしながら、特許文献１に開示される電界効果トランジスタは、エッチオフしたキャリア供給層の側壁がキャリア走行層のエッチング表面に対してほぼ垂直に形成される。その結果、ゲート−ドレイン間において、キャリア供給層の側壁とキャリア走行層のエッチング表面が形成する直角の角部に電界が集中するため、耐圧性が低下するという問題がある。
本発明は、上記に鑑みてなされたものであって、耐圧性が高い電界効果トランジスタおよび電界効果トランジスタの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された、リセス部を有する半導体動作層と、前記リセス部を含む前記半導体動作層上に形成された絶縁膜と、前記リセス部における前記絶縁膜上に形成されたゲート電極と、前記半導体動作層上に前記リセス部を挟んで形成され、前記半導体動作層に電気的に接続されたソース電極およびドレイン電極と、を備え、前記リセス部が前記半導体動作層に対して傾斜して立ち上がっている側壁部を有することを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、アンドープのキャリア走行層と該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とが順次積層して形成され、前記キャリア走行層および前記キャリア供給層の一部を前記下部半導体層に到る深さまで除去して形成したリセス部を有することを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記ソース電極および前記ドレイン電極の直下にコンタクト領域を有することを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記コンタクト領域は、前記半導体動作層に不純物イオンを注入して形成されたものであることを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、ｎ型またはｐ型の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とが順次積層して形成され、前記キャリア走行層および前記コンタクト層の一部を前記キャリア走行層に到る深さまで除去して形成したリセス部を有することを特徴とする。
また、本発明に係る電界効果トランジスタは、ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、ｎ型またはｐ型の導電型を有する基板上に形成された、前記基板と同一の導電型を有し該基板よりもキャリア濃度が小さい下部半導体層と、前記下部半導体層上の一部の領域に、前記下部半導体層とは反対の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とが順次積層して形成され、前記下部半導体層の表面から傾斜して立ち上がる側壁を有する半導体動作層と、前記半導体動作層上に、前記キャリア走行層および前記コンタクト層の両方に接続するように形成したソース電極と、前記基板の裏面に形成されたドレイン電極と、前記半導体動作層の表面と前記側壁と前記下部半導体層の表面とにわたって形成されたゲート絶縁膜と、前記側壁上を覆うように前記ゲート絶縁膜上に形成されたゲート電極と、を備えたことを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層の側壁の立ち上がりの角度は、３０°以上７５°以下であることを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層の側壁の立ち上がりの角度は、６５°以下であることを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、基板上に半導体動作層を形成する半導体動作層形成工程と、前記半導体動作層上に、開口部を有するマスク層を形成し、前記開口部における前記マスク層の側壁をエッチングしながら該開口部内に露出した前記半導体動作層を所定の深さまでエッチングしてリセス部を形成するリセス部形成工程と、前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース／ドレイン電極形成工程と、前記半導体動作層上と前記リセス部内における表面とにわたってゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記半導体動作層形成工程において、アンドープのキャリア走行層と該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを順次積層することを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記半導体動作層形成工程において、ｎ型またはｐ型の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とを順次積層することを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、ｎ型またはｐ型の導電型を有する基板上に、前記基板と同一の導電型を有し該基板よりもキャリア濃度が小さい下部半導体層を形成する下部半導体層形成工程と、前記下部半導体層上に、前記下部半導体層とは反対の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とを順次積層する半導体動作層形成工程と、前記半導体動作層上の一部領域にマスク層を形成し、前記マスク層の側壁をエッチングしながら前記一部領域以外の半導体動作層を前記下部半導体層に到る深さまでエッチングするエッチング工程と、前記半導体動作層上に、前記キャリア走行層および前記コンタクト層の両方に接続するようにソース電極を形成するソース電極形成工程と、前記基板の裏面にドレイン電極を形成するドレイン電極形成工程と、前記半導体動作層の表面と前記側壁と前記下部半導体層の表面とにわたってゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記側壁上を覆うように前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
本発明によれば、ゲート−ドレイン間における局所的な電界集中が緩和されるので、耐圧性が高い電界効果トランジスタを実現できるという効果を奏する。
以下に、図面を参照して本発明に係る電界効果トランジスタおよび電界効果トランジスタの製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
（実施の形態１）
図１は、本発明の実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ１００は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１０１上に、ＡｌＮ層１０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層１０３と、ｐ−ＧａＮからなる下部半導体層１０４とが形成されている。さらに、下部半導体層１０４上には、半導体動作層１０５が形成されている。半導体動作層１０５は、アンドープＧａＮからなるキャリア走行層１０５ａと、キャリア走行層１０５ａとはバンドギャップエネルギーが異なるｎ−ＡｌＧａＮからなるキャリア供給層１０５ｂとを順次積層し、キャリア走行層１０５ａおよびキャリア供給層１０５ｂの一部を下部半導体層１０４に到る深さまで除去してリセス部１０５ｃを形成したものである。さらに、半導体動作層１０５上には、リセス部１０５ｃを挟んでソース電極１０６およびドレイン電極１０７が形成されている。さらに、半導体動作層１０５上とリセス部１０５ｃ内における下部半導体層１０４の表面１０４ａとにわたってＳｉＯ２などからなるゲート絶縁膜１０８が形成され、さらにリセス部１０５ｃにおいてゲート絶縁膜１０８上にはゲート電極１０９が形成されている。
このＭＯＳＦＥＴ１００は、ノーマリオフ型として動作するとともに、キャリア走行層１０５ａのキャリア供給層１０５ｂとの界面に発生した２次元電子ガスによって、低いオン抵抗と、高速のスイッチング動作とを実現できる。
また、このＭＯＳＦＥＴ１００においては、リセス部１０５ｃのドレイン電極１０７側の側壁１０５ｄが、下部半導体層１０４の表面１０４ａから角度θ１だけ傾斜して立ち上がっているので、従来のように側壁が下部半導体層の表面から垂直に立ち上がる場合とは異なり、ゲート−ドレイン間の電界の局所的集中が緩和される。その結果、ＭＯＳＦＥＴ１００は、耐圧性が高いＭＯＳＦＥＴとなる。
さらに、このＭＯＳＦＥＴ１００においては、側壁１０５ｄが傾斜しているので、キャリア供給層１０５ｂの厚さがドレイン電極１０７側から徐々に薄くなっている。したがって、キャリア走行層１０５ａに発生する２次元電子ガスの密度も、キャリア供給層１０５ｂの厚さの減少に対応して徐々に小さくなる。その結果、ゲート電極１０９の直下において電界集中を緩和するＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）領域が形成され、耐圧がさらに向上する。
なお、角度θ１は、９０°未満であれば電界の局所的集中を緩和できるが、７５°以下であればオン抵抗が低くなるので好ましく、６５°以下であれば局所的集中をさらに十分に緩和できるので好ましい。また、角度θ１が３０°以上であれば、オン抵抗が低いことに加え、ソース−ドレイン間距離が長くなりすぎず、素子の小型化、低コスト化の点で好ましい。
また、このＭＯＳＦＥＴ１００においては、リセス部１０５ｃのソース電極１０６側の側壁１０５ｅも、下部半導体層１０４の表面１０４ａから角度θ２だけ傾斜して立ち上がっており、角度θ２の値は角度θ１の値と同じである。しかし、側壁１０５ｅについては、角度θ２の値が角度θ１の値と異なってもよいし、表面１０４ａから垂直に立ち上がっていてもよい。
つぎに、このＭＯＳＦＥＴ１００の製造方法について説明する。図２〜７は、ＭＯＳＦＥＴ１００の製造方法の一例を説明する説明図である。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いた場合について説明するが、特に限定はされない。
はじめに、図２に示すように、（１１１）面を主表面とするＳｉからなる基板１０１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１００μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、基板１０１上に、ＡｌＮ層１０２、バッファ層１０３、ｐ−ＧａＮからなる下部半導体層１０４を順次エピタキシャル成長させる。なお、下部半導体層１０４に対するｐ型のドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、Ｍｇの濃度が１×１０１７ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。つぎに、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、下部半導体層１０４上にアンドープＧａＮからなるキャリア走行層１０５ａをエピタキシャル成長させ、さらに、ＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１２５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、キャリア走行層１０５ａ上にＡｌ組成が２５％のｎ−ＡｌＧａＮからなるキャリア供給層１０５ｂをエピタキシャル成長させ、半導体動作層１０５を形成する。なお、キャリア供給層１０５ｂに対するｎ型のドーピング源としてＳｉＨ４を用いる。
なお、上記において、バッファ層１０３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層だけ積層したものとする。また、ＡｌＮ層１０２、下部半導体層１０４、キャリア走行層１０５ａ、キャリア供給層１０５ｂの厚さは、それぞれ１００ｎｍ、５００ｎｍ、１００ｎｍ、２０ｎｍとする。
つぎに、図３に示すように、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、キャリア供給層１０５ｂ上に、アモルファスシリコン（ａ−Ｓｉ）からなるマスク層１１０を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、開口部１１０ａを形成する。
つぎに、マスク層１１０をマスクとして、エッチングガスであるＣｌ２ガスを用いてキャリア走行層１０５ａおよびキャリア供給層１０５ｂの一部をエッチング除去してリセス部１０５ｃを形成する。ここで、図４に示すように、Ｃｌ２ガスは、開口部１１０ａ内に露出したキャリア供給層１０５ｂの表面とともに、開口部１１０ａの側壁１１０ｂもエッチングするので、側壁１１０ｂは徐々に後退する。
側壁１１０ｂが後退するにつれて、キャリア供給層１０５ｂの表面が新たに露出して行くが、キャリア供給層１０５ｂの新たに露出した表面は、早く露出した部分ほど長い時間エッチングされるためエッチング深さが深くなり、遅く露出した部分ほどエッチング深さが浅くなる。側壁１１０ｂの後退は連続的に進行するため、キャリア供給層１０５ｂ、キャリア走行層１０５ａのエッチング深さも連続して変化し、新たに露出した表面がエッチングされたエッチング面は傾斜したものになる。一方、開口部１１０ａにおいて当初より露出していたキャリア供給層１０５ｂの表面の部分は、ほぼ均一な深さでエッチングされる。このエッチングを下部半導体層１０４に到る深さ約１２０ｎｍまで行なうと、図５に示すように、平坦な下部半導体層１０４の表面１０４ａを底面とし、この表面１０４ａから側壁１０５ｄ、１０５ｅが角度θ１、θ２で傾斜して立ち上がっている形状のリセス部１０５ｃが形成される。
ここで、側壁１０５ｄ、１０５ｅの表面１０４ａに対する立ち上がりの角度θ１、θ２の値は、半導体動作層１０５とマスク層１１０とのエッチングレートの比によって決定される。上記のように、半導体動作層１０５がＧａＮ系の材料であり、エッチングガスがＣｌ２ガスであり、マスク層１１０がａ−Ｓｉからなる場合は、角度θ１、θ２の値は約６５°となる。また、マスク層１１０をノボラック系のポジ型レジスト樹脂とした場合は、角度θ１、θ２の値は約４３°となる。また、マスク層のエッチングレートをａｎｍ／ｍｉｎ、半導体動作層のエッチングレートをｂｎｍ／ｍｉｎとした場合、立ち上がりの角度θは、θ＝ｔａｎ−１（ｂ／ａ）程度となる。
なお、マスク層１１０は、開口部１１０ａの側壁１１０ｂだけでなく、表面からもエッチングされる。したがって、マスク層１１０の厚さは、エッチングを下部半導体層１０４が露出するまで行なった場合に、開口部１１０ａ以外の位置のキャリア供給層１０５ｂが露出してしまわないように、十分に厚くする。
つぎに、図６に示すように、マスク層１１０を除去し、ＳｉＨ４とＮ２Ｏを原料ガスとしたＰＣＶＤ法を用いて、半導体動作層１０５上とリセス部１０５ｃ内における下部半導体層１０４の表面１０４ａとにわたってＳｉＯ２からなる厚さ６０ｎｍのゲート絶縁膜１０８を形成する。なお、側壁１０５ｄ、１０５ｅが傾斜しているので、側壁が垂直に立ち上がる場合と比較して、ゲート絶縁膜１０８がいっそう均一な厚さに形成される。
つぎに、図７に示すように、ゲート絶縁膜１０８の一部をフッ酸で除去し、リフトオフ法を用いて半導体動作層１０５上にソース電極１０６、ドレイン電極１０７を形成する。なお、ソース電極１０６、ドレイン電極１０７は、いずれも厚さ２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極１０６、ドレイン電極１０７を形成後、６００℃、１０分のアニールを行なう。
つぎに、リフトオフ法を用いて、リセス部１０５ｃにＴｉ／Ａｌ／Ｔｉ構造のゲート電極１０９を形成し、図１に示すＭＯＳＦＥＴ１００が完成する。
以上説明したように、本実施の形態１に係るＭＯＳＦＥＴ１００は、耐圧性が高いＭＯＳＦＥＴとなる。
（実施例１、比較例１）
本発明の実施例１−１、１−２、比較例１として、図１に示すＭＯＳＦＥＴ１００と同様の構造のＭＯＳＦＥＴを製造した。なお、実施例１−１のＭＯＳＦＥＴは、上述した製造方法にしたがい製造した。また、実施例１−２のＭＯＳＦＥＴは、ほとんど上述した製造方法に従って製造したが、ノボラック系のポジ型レジスト樹脂（東京応化製ＴＳＭ８９００）からなるマスク層を形成してパターニングを行なった点が異なる。また、比較例１のＭＯＳＦＥＴは、ほとんど上述した製造方法に従って製造したが、ＰＣＶＤ法を用いてＳｉＯ２からなるマスク層を厚さ３００ｎｍで形成し、フォトリソグラフィとＣＨＦ３ガスを用いてパターニングを行なった点が異なる。なお、実施例１−１、１−２、比較例１の各ＭＯＳＦＥＴは、ゲート−ドレイン電極間の距離を２４μｍとし、ＭＯＳＦＥＴの基板からキャリア供給層までの厚さに対して十分に大きくした。そして、実施例１−１、１−２、比較例１の各ＭＯＳＦＥＴのオン抵抗と耐圧を測定し、さらに、各ＭＯＳＦＥＴの断面を観察し、リセス部における半導体動作層のドレイン電極側の側壁の立ち上がりの角度を測定した。
図８は、実施例１−１、１−２、比較例１の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。図８に示すように、比較例１の場合、マスク層であるＳｉＯ２はＣｌ２ガスによってはほとんどエッチングされないので、立ち上がりの角度が９０°であって傾斜していないが、オン抵抗は２５ｍΩｃｍ２と高く、耐圧は３００Ｖと低かった。一方、実施例１−１、１−２の場合、立ち上がりの角度がそれぞれ６５°、４３°と傾斜していたが、オン抵抗はそれぞれ１２ｍΩｃｍ２、１７ｍΩｃｍ２と低かった。また、耐圧はそれぞれ６５０Ｖ、７００Ｖと高く、基板からバッファ層を介してキャリア供給層までの積層構造および厚さから見積もられる耐圧である７００Ｖとほぼ同程度の値であった。すなわち、実施例１−１、１−２のＭＯＳＦＥＴにおいては、ゲート−ドレイン間において局所的な電界集中が発生していないことが確認された。
（実施の形態２）
つぎに、本発明の実施の形態２に係るＭＯＳＦＥＴについて説明する。本実施の形態２に係るＭＯＳＦＥＴは、図１に示すＭＯＳＦＥＴ１００と同様の構造を有するが、半導体動作層が、ソース電極およびドレイン電極の直下にコンタクト領域を有する点が異なる。
図９は、本発明の実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴ１００と同様に、基板２０１上に、ＡｌＮ層２０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層２０３と、ｐ−ＧａＮからなる下部半導体層２０４とが形成されている。さらに、下部半導体層２０４上には、半導体動作層２０５が形成されている。半導体動作層２０５は、アンドープＧａＮからなるキャリア走行層２０５ａと、ｎ−ＡｌＧａＮからなるキャリア供給層２０５ｂとを順次積層し、キャリア走行層２０５ａおよびキャリア供給層２０５ｂの一部を下部半導体層２０４に到る深さまで除去してリセス部２０５ｃを形成したものである。さらに、半導体動作層２０５上には、リセス部２０５ｃを挟んでソース電極２０６およびドレイン電極２０７が形成されている。さらに、半導体動作層２０５上とリセス部２０５ｃ内における下部半導体層２０４の表面２０４ａとにわたってゲート絶縁膜２０８が形成され、さらにリセス部２０５ｃにおいてゲート絶縁膜２０８上にはゲート電極２０９が形成されている。
また、このＭＯＳＦＥＴ２００においては、リセス部２０５ｃのドレイン電極２０７側の側壁２０５ｄおよびソース電極２０６側の側壁２０５ｅが、下部半導体層２０４の表面２０４ａからそれぞれ角度θ３、θ４だけ傾斜して立ち上がっている。その結果、ＭＯＳＦＥＴ１００と同様に、ゲート−ドレイン間の電界の局所的集中が緩和され、耐圧性が高いＭＯＳＦＥＴとなる。なお、角度θ３、θ４の好ましい角度としては、実施の形態１に係るＭＯＳＦＥＴ１００における角度θ１、θ２のそれぞれと同様である。
さらに、このＭＯＳＦＥＴ２００は、ソース電極２０６およびドレイン電極２０７のそれぞれの直下に、導電型がｎ＋型のコンタクト領域２１１、２１２を有しており、ソース電極２０６およびドレイン電極２０７のコンタクト抵抗が低くなっている。なお、このコンタクト領域２１１、２１２は、半導体動作層２０５から下部半導体層２０４にいたる深さまで形成されているが、形成深さは適宜設定できる。
つぎに、このＭＯＳＦＥＴ２００の製造方法について説明する。図１０〜１２は、ＭＯＳＦＥＴ２００の製造方法の一例を説明する説明図である。
はじめに、上述したＭＯＳＦＥＴ１００の製造方法と同様にして、基板２０１上に、ＡｌＮ層２０２と、バッファ層２０３と、下部半導体層２０４と、半導体動作層２０５とを形成する。
つぎに、ＰＣＶＤ法を用いて、半導体動作層２０５上に、厚さ２μｍのＳｉＯ２層２１３を形成し、フォトリソグラフィとフッ酸とを用いて、ＳｉＯ２層２１３の一部を除去する。つぎに、図１０に示すように、ｎ型不純物であるＳｉイオンのイオン注入を行なう。すると、ＳｉＯ２層２１３を除去した領域にＳｉイオンが打ち込まれ、打ち込み領域２１４、２１５が形成される。つぎに、ＳｉＯ２層２１３をフッ酸で除去した後、半導体動作層２０５上に、活性化アニール用の保護膜としてのＳｉＯ２膜を厚さ５００ｎｍで成膜する。そして、打ち込んだＳｉイオンを活性化させるために、窒素ガスを流しながら、１１５０℃、４分の活性化アニールを行なう。その結果、打ち込み領域２１４、２１５はそれぞれコンタクト領域２１１、２１２となる。
つぎに、図１１に示すように、ＰＣＶＤ法を用いて、キャリア供給層２０５ｂ上に、ａ−Ｓｉからなるマスク層２１０を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、開口部２１０ａを形成する。
つぎに、マスク層２１０をマスクとして、Ｃｌ２ガスを用いてキャリア走行層２０５ａおよびキャリア供給層２０５ｂの一部を下部半導体層２０４に到る深さまでエッチング除去してリセス部２０５ｃを形成する。このとき、実施の形態１と同様に、マスク層２１０の側壁もエッチングされる。その結果、図１２に示すように、リセス部２０５ｃは、平坦な下部半導体層２０４の表面２０４ａを底面とし、この表面２０４ａから側壁２０５ｄ、２０５ｅが角度θ３、θ４で傾斜して立ち上がっている形状となる。
つぎに、上述したＭＯＳＦＥＴ１００の製造方法と同様にして、ゲート絶縁膜２０８、ソース電極２０６、ドレイン電極２０７、ゲート電極２０９を順次形成し、図９に示すＭＯＳＦＥＴ２００が完成する。
以上説明したように、本実施の形態２に係るＭＯＳＦＥＴ２００は、耐圧性が高く、さらにソースおよびドレイン電極のコンタクト抵抗が低いＭＯＳＦＥＴとなる。
なお、上述した製造方法では、イオン注入法を用いてコンタクト領域を形成したが、たとえば拡散法を用いてコンタクト領域を形成してもよい。また、ｎ型不純物はＳｉに限られず、Ｇｅ、Ｓｎでもよい。
（実施例２、比較例２）
本発明の実施例２−１、２−２、比較例２として、図９に示すＭＯＳＦＥＴ２００と同様の構造のＭＯＳＦＥＴを製造した。なお、実施例２−１のＭＯＳＦＥＴは、上述した製造方法にしたがい製造した。また、実施例２−２のＭＯＳＦＥＴは、ほとんど上述した製造方法にしたがって製造したが、実施例１−２と同様のポジ型レジスト樹脂からなるマスク層を形成してパターニングを行なった点が異なる。また、比較例２のＭＯＳＦＥＴは、ほとんど上述した製造方法にしたがって製造したが、比較例１と同様のＳｉＯ２からなるマスク層を形成してパターニングを行なった点が異なる。なお、実施例２−１、２−２、比較例２の各ＭＯＳＦＥＴは、ゲート−ドレイン電極間の距離を２４μｍとし、ＭＯＳＦＥＴの基板からキャリア供給層までの厚さに対して十分に大きくした。そして、実施例２−１、２−２、比較例２の各ＭＯＳＦＥＴのオン抵抗と耐圧を測定し、さらに、リセス部における半導体動作層のドレイン電極側の側壁の立ち上がりの角度を測定した。
図１３は、実施例２−１、２−２、比較例２の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。図１３に示すように、比較例２の場合、オン抵抗は２４ｍΩｃｍ２と高く、耐圧は２９５Ｖと低かった。一方、実施例２−１、２−２の場合、オン抵抗はそれぞれ１２ｍΩｃｍ２、１８ｍΩｃｍ２と低かった。また、耐圧はそれぞれ６３８Ｖ、６９４Ｖと高かった。すなわち、実施例２−１、２−２のＭＯＳＦＥＴにおいては、ゲート−ドレイン間において局所的な電界集中が発生していないことが確認された。
（実施の形態３）
つぎに、本発明の実施の形態３に係るＭＯＳＦＥＴについて説明する。本実施の形態３に係るＭＯＳＦＥＴは、縦型構造を有するＭＯＳＦＥＴである。
図１４は、本発明の実施の形態３に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ３００は、ｎ−ＧａＮからなる基板３０１上に、下部半導体層としての、キャリア濃度が低いｎ−−ＧａＮからなるドリフト層３０４が形成されている。さらに、ドリフト層３０４上の一部の領域には、半導体動作層３０５が形成されている。この傾斜形成層３０５は、ｐ−ＧａＮからなるキャリア走行層３０５ａと、ｎ＋−ＧａＮからなるコンタクト層３０５ｂとを順次積層したものである。さらに、この半導体動作層３０５は、ドリフト層３０４の表面３０４ａから傾斜して立ち上がるように側壁３０５ｄを形成したものである。さらに、半導体動作層３０５上に、キャリア走行層３０５ａおよびコンタクト層３０５ｂの両方に接続するようにソース電極３０６が形成されている。なお、コンタクト層３０５ｂは、導電型がｎ＋型であるため、ソース電極３０６のコンタクト抵抗は低くなる。また、基板３０１の裏面にはドレイン電極３０７が形成されている。さらに、半導体動作層３０５の表面と傾斜した側壁３０５ｄとドリフト層３０４の表面３０４ａとにわたってＳｉＯ２などからなるゲート絶縁膜３０８が形成され、さらにゲート絶縁膜３０８上には、側壁３０５ｄ上を覆うようにゲート電極３０９が形成されている。
このＭＯＳＦＥＴ３００においては、チャネルはキャリア走行層３０５ａにおいて側壁３０５ｄに沿って形成されるが、側壁３０５ｄはドリフト層３０４の表面３０４ａから角度θ５だけ傾斜して立ち上がっているので、側壁がドリフト層の表面から垂直に立ち上がる場合とは異なり、ゲート−ドレイン間の電界の局所的集中が緩和される。その結果、耐圧性が高いＭＯＳＦＥＴとなる。なお、角度θ５の好ましい角度としては、実施の形態１に係るＭＯＳＦＥＴ１００における角度θ１と同様である。
つぎに、このＭＯＳＦＥＴ３００の製造方法について説明する。図１５〜１８は、ＭＯＳＦＥＴ３００の製造方法の一例を説明する説明図である。
はじめに、ｎ−ＧａＮからなる基板３０１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、ＴＭＧａとＮＨ３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、基板３０１上に、ドリフト層３０４、キャリア走行層３０５ａ、コンタクト層３０５ｂを順次エピタキシャル成長させる。なお、キャリア走行層３０５ａに対するｐ型のドーピング源としてＣｐ２Ｍｇを用い、Ｍｇの濃度が１×１０１７ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。また、ドリフト層３０４、コンタクト層３０５ｂに対するｎ型のドーピング源としてＳｉＨ４を用い、Ｓｉの濃度が、ドリフト層３０４において５×１０１６ｃｍ−３程度、コンタクト層３０５ｂにおいて５×１０１８ｃｍ−３程度になるようにＳｉＨ４の流量を調整する。また、ドリフト層３０４、キャリア走行層３０５ａ、コンタクト層３０５ｂの厚さは、それぞれ１０μｍ、５００ｎｍ、１００ｎｍとする。
つぎに、図１５に示すように、ＰＣＶＤ法を用いて、コンタクト層３０５ｂ上に、ａ−Ｓｉを厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行って、コンタクト層３０５ｂ上の一部領域にマスク層３１０を形成する。
つぎに、マスク層３１０をマスクとして、Ｃｌ２ガスを用いてキャリア走行層３０５ａおよびコンタクト層３０５ｂをドリフト層３０４に到る深さまでエッチング除去する。このとき、実施の形態１、２と同様に、マスク層３１０の側壁もエッチングされる。その結果、図１６に示すように、ドリフト層３０４の表面３０４ａが露出し、半導体動作層３０５は、側壁３０５ｄが表面３０４ａから角度θ５で傾斜して立ち上がる形状となる。
つぎに、図１７に示すように、マスク層３１０を除去し、ＰＣＶＤ法を用いて、半導体動作層３０５の表面と傾斜した側壁３０５ｄとドリフト層３０４の表面３０４ａとにわたってＳｉＯ２からなる厚さ６０ｎｍのゲート絶縁膜３０８を形成する。なお、側壁３０５ｄが傾斜しているため、ゲート絶縁膜３０８がいっそう均一な厚さに形成される。
つぎに、図１８に示すように、ゲート絶縁膜３０８の一部をフッ酸で除去し、さらにコンタクト層３０５ｂの一部を除去する。そして、リフトオフ法を用いてソース電極３０６を形成するとともに、基板３０１の裏面全面にドレイン電極３０７を形成する。なお、ソース電極３０６、ドレイン電極３０７は、いずれも厚さ２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極３０６、ドレイン電極３０７を形成後、６００℃、１０分のアニールを行なう。さらに、リフトオフ法を用いて、側壁３０５ｄ上を覆うようにＴｉ／Ａｕ／Ｔｉ構造のゲート電極３０９を形成し、図１４に示すＭＯＳＦＥＴ３００が完成する。
以上説明したように、本実施の形態３に係るＭＯＳＦＥＴ３００は、耐圧性が高い縦型のＭＯＳＦＥＴとなる。
（実施例３、比較例３）
本発明の実施例３−１、３−２、比較例３として、図１４に示すＭＯＳＦＥＴ３００と同様の構造のＭＯＳＦＥＴを製造した。なお、実施例３−１のＭＯＳＦＥＴは、上述した製造方法にしたがい製造した。また、実施例３−２のＭＯＳＦＥＴは、ほとんど上述した製造方法にしたがって製造したが、実施例１−２と同様のポジ型レジスト樹脂からなるマスク層を形成してパターニングを行なった点が異なる。また、比較例３のＭＯＳＦＥＴは、ほとんど上述した製造方法にしたがって製造したが、比較例１と同様のＳｉＯ２からなるマスク層を形成してパターニングを行なった点が異なる。そして、実施例３−１、３−２、比較例３の各ＭＯＳＦＥＴのオン抵抗と耐圧を測定し、さらに、傾斜形成層の側壁の立ち上がりの角度を測定した。
図１９は、実施例３−１、３−２、比較例３の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。図１９に示すように、比較例３の場合、オン抵抗は１６ｍΩｃｍ２と高く、耐圧は２００Ｖと低かった。一方、実施例３−１、３−２の場合、オン抵抗はそれぞれ５ｍΩｃｍ２、９ｍΩｃｍ２と低かった。また、耐圧はそれぞれ５３０Ｖ、５５０Ｖと高く、ドリフト層の厚さから見積もられる耐圧である６００Ｖとほぼ同程度の値であった。すなわち、実施例３−１、３−２のＭＯＳＦＥＴにおいては、ゲート−ドレイン間において局所的な電界集中が発生していないことが確認された。
（実施の形態４）
図２０は、本発明の実施の形態４に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ４００は、実施の形態１に係るＭＯＳＦＥＴ１００と同様に、基板４０１上に、ＡｌＮ層４０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層４０３とが形成されている。さらに、バッファ層４０３上には、半導体動作層４０５が形成されている。半導体動作層４０５は、ｐ−ＧａＮからなるキャリア走行層４０５ａと、キャリア走行層４０５ａとは反対の導電型を有するｎ−ＧａＮからなるコンタクト層４０５ｂとを順次積層し、キャリア走行層４０５ａおよびコンタクト層４０５ｂの一部をキャリア走行層４０５ａに到る深さまで除去してリセス部４０５ｃを形成したものである。さらに、半導体動作層４０５上には、リセス部４０５ｃを挟んでソース電極４０６およびドレイン電極４０７が形成されている。さらに、半導体動作層４０５上とリセス部４０５ｃ内におけるキャリア走行層４０５ａの表面４０５ａａとにわたってゲート絶縁膜４０８が形成され、さらにリセス部４０５ｃにおいてゲート絶縁膜４０８上にはゲート電極４０９が形成されている。
このＭＯＳＦＥＴ４００は、リセス部４０５ｃがキャリア走行層４０５ａに到る深さまで形成されているため、ノーマリオフ型として動作する。また、このＭＯＳＦＥＴ４００においては、リセス部４０５ｃのドレイン電極４０７側の側壁４０５ｄが、キャリア走行層４０５ａの表面４０５ａａから角度θ６だけ傾斜して立ち上がっているので、ＭＯＳＦＥＴ１００と同様に、ゲート−ドレイン間の電界の局所的集中が緩和され、耐圧性が高いＭＯＳＦＥＴとなる。また、このＭＯＳＦＥＴ４００においては、リセス部４０５ｃのソース電極４０６側の側壁４０５ｅも、キャリア走行層４０５ａの表面４０５ａａから角度θ７だけ傾斜して立ち上がっている。角度θ６、θ７の好ましい角度としては、実施の形態１に係るＭＯＳＦＥＴ１００における角度θ１、θ２のそれぞれと同様である。
なお、このＭＯＳＦＥＴ４００は、上述したＭＯＳＦＥＴ１００の製造方法と同様の方法を用いて製造することができる。また、キャリア走行層４０５ａの厚さおよびキャリア濃度は、それぞれたとえば６００ｎｍ、１×１０１６ｃｍ−３程度とする。また、コンタクト層４０５ｂの厚さおよびキャリア濃度は、それぞれたとえば１００ｎｍ、３×１０１８ｃｍ−３程度とする。また、キャリア走行層４０５ａにおけるリセス部４０５ｃの深さは、たとえば１５０ｎｍ程度とする。
（実施の形態５）
図２１は、本発明の実施の形態５に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ５００は、実施の形態４に係るＭＯＳＦＥＴ４００と同様に、基板５０１上に、ＡｌＮ層５０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層５０３とが形成されている。さらに、バッファ層５０３上には、半導体動作層５０５が形成されている。半導体動作層５０５は、ｐ−ＧａＮからなるキャリア走行層５０５ａと、ｎ−ＧａＮからなるコンタクト層５０５ｂとを順次積層し、キャリア走行層５０５ａおよびコンタクト層５０５ｂの一部をキャリア走行層５０５ａに到る深さまで除去してリセス部５０５ｃを形成したものである。さらに、半導体動作層５０５上には、リセス部５０５ｃを挟んでソース電極５０６およびドレイン電極５０７が形成されている。さらに、半導体動作層５０５上とリセス部５０５ｃ内におけるキャリア走行層５０５ａの表面５０５ａａとにわたってゲート絶縁膜５０８が形成され、さらにリセス部５０５ｃにおいてゲート絶縁膜５０８上にはゲート電極５０９が形成されている。さらに、ドレイン電極５０７側のコンタクト層５０５ｂには、ゲート電極５０９の直下から所定の長さにわたって、コンタクト層５０５ｂのドレイン電極５０７の直下の部分よりもキャリア濃度が低いＲＥＳＵＲＦ領域５０５ｂａが形成されている。
このＭＯＳＦＥＴ５００も、上述したＭＯＳＦＥＴ４００と同様に、リセス部５０５ｃがキャリア走行層５０５ａに到る深さまで形成されているため、ノーマリオフ型として動作し、リセス部５０５ｃのドレイン電極５０７側の側壁５０５ｄが、キャリア走行層５０５ａの表面５０５ａａから角度θ８だけ傾斜して立ち上がっているので、耐圧性が高いＭＯＳＦＥＴとなる。さらに、このＭＯＳＦＥＴ５００は、ＲＥＳＵＲＦ領域５０５ｂａが形成されているため、耐圧がさらに向上する。
なお、このＭＯＳＦＥＴ５００において、リセス部５０５ｃのソース電極５０６側の側壁５０５ｅは、キャリア走行層５０５ａの表面５０５ａａから角度θ９だけ傾斜して立ち上がっている。角度θ８、θ９の好ましい角度としては、実施の形態１に係るＭＯＳＦＥＴ１００における角度θ１、θ２のそれぞれと同様である。また、このＭＯＳＦＥＴ５００は、上述したＭＯＳＦＥＴ１００の製造方法と同様の方法を用いて製造することができる。また、キャリア走行層５０５ａの厚さおよびキャリア濃度は、それぞれたとえば６００ｎｍ、１×１０１６ｃｍ−３程度とする。また、コンタクト層５０５ｂの厚さおよびキャリア濃度は、それぞれたとえば１００ｎｍ、５×１０１９ｃｍ−３程度とし、ＲＥＳＵＲＦ領域５０５ｂａのキャリア濃度はたとえば３×１０１７ｃｍ−３程度とする。
ここで、シミュレーション計算結果を参照して、ＭＯＳＦＥＴにおけるリセス部の側壁の傾斜角度と特性との関係についてさらに具体的に説明する。なお、計算に用いたシミュレーションソフトはシノプシス(ＳＹＮＯＰＳＹＳ)社のＴＣＡＤである。
はじめに、計算モデル１として、図２０に示すＭＯＳＦＥＴ４００の構造のＭＯＳＦＥＴを用いて、このＭＯＳＦＥＴのソース電位を０Ｖとして、ドレイン電圧およびゲート電圧を２０Ｖとし、角度θ６、θ７を１５°〜９０°の間で変化させながら、各角度でのオン抵抗と最大電流値とを求めた。
なお、計算モデル１においては、角度θ６と角度θ７を同一とし、コンタクト層４０５ｂの上面におけるリセス部４０５ｃの幅を一定値にしながら角度θ６、θ７を変化させた。また、キャリア走行層４０５ａの厚さおよびキャリア濃度は、それぞれ６００ｎｍ、１×１０１６ｃｍ−３とした。また、コンタクト層４０５ｂの厚さおよびキャリア濃度は、それぞれ１００ｎｍ、３×１０１８ｃｍ−３とした。また、キャリア走行層４０５ａにおけるリセス部４０５ｃの深さは、１５０ｎｍとした。
図２２は、計算モデル１における角度θ６、θ７の角度とオン抵抗との関係を示す図である。また、図２３は、計算モデル１における角度θ６、θ７の角度と最大電流値との関係を示す図である。図２２、２３に示すように、角度θ６、θ７が３０°〜７５°の場合に、オン抵抗が５ｍΩｃｍ２以下と低くなり、最大電流値が０．２５Ａ／ｍｍ以上と大きくなるので、好適である。なお、この計算モデル１について耐圧を計算したところ、角度θ６、θ７が３０°〜７５°の場合に、耐圧は角度によらずほぼ一定の約５０Ｖであった。
つぎに、計算モデル２として、図２１に示すＭＯＳＦＥＴ５００の構造のＭＯＳＦＥＴを用いて、このＭＯＳＦＥＴのソース電位を０Ｖとして、ドレイン電圧およびゲート電圧を２０Ｖとし、角度θ８、θ９を１５°〜９０°の間で変化させながら、各角度でのオン抵抗と最大電流値とを求めた。
なお、計算モデル２においては、角度θ８と角度θ９を同一とし、コンタクト層５０５ｂの上面におけるリセス部５０５ｃの幅を一定値にしながら角度θ８、θ９を変化させた。また、キャリア走行層５０５ａの厚さおよびキャリア濃度は、それぞれ６００ｎｍ、１×１０１６ｃｍ−３とした。また、コンタクト層５０５ｂの厚さおよびキャリア濃度は、それぞれ１００ｎｍ、５×１０１９ｃｍ−３とし、ＲＥＳＵＲＦ領域５０５ｂａのキャリア濃度は３×１０１７ｃｍ−３とした。また、キャリア走行層５０５ａにおけるリセス部５０５ｃの深さは、１５０ｎｍとした。
図２４は、計算モデル２における角度θ８、θ９の角度とオン抵抗との関係を示す図である。また、図２５は、計算モデル２における角度θ８、θ９の角度と最大電流値との関係を示す図である。図２４、２５に示すように、角度θ８、θ９が３０°〜７５°の場合に、オン抵抗が２０ｍΩｃｍ２以下と低くなり、最大電流値が０．２Ａ／ｍｍ以上と大きくなるので、好適である。なお、この計算モデル２について耐圧を計算したところ、角度θ８、θ９が３０°〜７５°の場合に、耐圧は角度によらずほぼ一定の約８００Ｖであった。
また、上記計算結果は、図２０、２１に示すＭＯＳＦＥＴ４００、５００に対するものであるが、図１、９、１４に示すＭＯＳＦＥＴ１００〜３００に対しても、そのオン抵抗および最大電流値については上記計算結果とは異なるものの、オン抵抗および最大電流値の角度θ１〜θ５の角度依存性に関しては、上記計算結果と同様の結果となり、角度θ１〜θ５についても３０°〜７５°の場合が好適であることが確認された。
なお、上記実施の形態１、２では、半導体動作層の側壁は、下部半導体層の表面に対する角度が双方向で一様であったが、たとえばキャリア走行層の部分とキャリア供給層の部分とで角度が異なっていてもよいし、直線状でなく湾曲していてもよい。実施の形態３〜５におけるキャリア走行層、コンタクト層についても同様である。また、上記実施の形態３〜５において、ＭＯＳＦＥＴはキャリアが電子であるｎ型であるが、本発明はこれに限らず、ｐ型のＭＯＳＦＥＴに対しても適用できる。
実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 実施例１−１、１−２、比較例１の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。 実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。 図９に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図９に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図９に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 実施例２−１、２−２、比較例２の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。 実施の形態３に係るＭＯＳＦＥＴの模式的な断面図である。 図１４に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１４に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１４に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１４に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 実施例３−１、３−２、比較例３の各ＭＯＳＦＥＴの立ち上がりの角度、オン抵抗、および耐圧を示す図である。 実施の形態４に係るＭＯＳＦＥＴの模式的な断面図である。 実施の形態５に係るＭＯＳＦＥＴの模式的な断面図である。 計算モデル１における角度とオン抵抗との関係を示す図である。 計算モデル１における角度と最大電流値との関係を示す図である。 計算モデル２における角度とオン抵抗との関係を示す図である。 計算モデル２における角度と最大電流値との関係を示す図である。
１００〜５００ ＭＯＳＦＥＴ
１０１〜５０１ 基板
１０２、２０２、４０２、５０２ ＡｌＮ層
１０３、２０３、４０３、５０３ バッファ層
１０４、２０４ 下部半導体層
１０４ａ〜３０４ａ、４０５ａａ、５０５ａａ 表面
１０５〜５０５ 半導体動作層
１０５ａ〜５０５ａ キャリア走行層
１０５ｂ、２０５ｂ キャリア供給層
３０５ｂ〜５０５ｂ コンタクト層
１０５ｃ、２０５ｃ、４０５ｃ、５０５ｃ リセス部
１０５ｄ、１０５ｅ、１１０ｂ、２０５ｄ、２０５ｅ、３０５ｄ、４０５ｄ、４０５ｅ、５０５ｄ、５０５ｅ 側壁
１０６〜５０６ ソース電極
１０７〜５０７ ドレイン電極
１０８〜５０８ ゲート絶縁膜
１０９〜５０９ ゲート電極
１１０〜３１０ マスク層
１１０ａ、２１０ａ 開口部
２１１、２１２ コンタクト領域
２１３ ＳｉＯ２層
２１４、２１５ 打ち込み領域
３０４ ドリフト層
θ１〜θ９ 角度

Claims (11)

  1. ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、
    基板と、
    前記基板上に形成された、キャリア走行層およびリセス部を有する半導体動作層と、
    前記リセス部を含む前記半導体動作層上に形成された絶縁膜と、
    前記リセス部における前記絶縁膜上に形成されたゲート電極と、
    前記半導体動作層上に前記リセス部を挟んで形成され、前記半導体動作層に電気的に接続されたソース電極およびドレイン電極と、
    を備え、前記リセス部は、前記半導体動作層の一部を少なくとも前記キャリア走行層に到る深さまで除去して形成され、前記半導体動作層に対して傾斜して立ち上がっている側壁部を有することを特徴とする電界効果トランジスタ。
  2. 前記基板上に形成され、前記半導体動作層の下部に位置する下部半導体層を備え、
    前記半導体動作層は、アンドープの前記キャリア走行層と該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とが順次積層して形成され、前記キャリア走行層および前記キャリア供給層の一部を前記下部半導体層に到る深さまで除去して形成した前記リセス部を有することを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記半導体動作層は、前記ソース電極および前記ドレイン電極の直下にコンタクト領域を有することを特徴とする請求項２に記載の電界効果トランジスタ。
  4. 前記コンタクト領域は、前記半導体動作層に不純物イオンを注入して形成されたものであることを特徴とする請求項３に記載の電界効果トランジスタ。
  5. 前記半導体動作層は、ｎ型またはｐ型の導電型を有する前記キャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とが順次積層して形成され、前記キャリア走行層および前記コンタクト層の一部を前記キャリア走行層に到る深さまで除去して形成した前記リセス部を有することを特徴とする請求項１に記載の電界効果トランジスタ。
  6. ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、
    ｎ型またはｐ型の導電型を有する基板上に形成された、前記基板と同一の導電型を有し該基板よりもキャリア濃度が小さい下部半導体層と、
    前記下部半導体層上の一部の領域に、前記下部半導体層とは反対の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とが順次積層して形成され、前記キャリア走行層および前記コンタクト層の一部を前記下部半導体層に至る深さまで除去して前記下部半導体層の表面から傾斜して立ち上がるように形成した側壁を有する半導体動作層と、
    前記半導体動作層上に、前記キャリア走行層および前記コンタクト層の両方に接続するように形成したソース電極と、
    前記基板の裏面に形成されたドレイン電極と、
    前記半導体動作層の表面と前記側壁と前記下部半導体層の表面とにわたって形成されたゲート絶縁膜と、
    前記側壁上を覆うように前記ゲート絶縁膜上に形成されたゲート電極と、
    を備えたことを特徴とする電界効果トランジスタ。
  7. 前記半導体動作層の側壁の立ち上がりの角度は、３０°以上７５°以下であることを特徴とする請求項１〜６のいずれか１つに記載の電界効果トランジスタ。
  8. 前記半導体動作層の側壁の立ち上がりの角度は、６５°以下であることを特徴とする請求項７に記載の電界効果トランジスタ。
  9. ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
    基板上に下部半導体層を形成し、前記下部半導体層上に、アンドープのキャリア走行層と該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを順次積層して半導体動作層を形成する半導体動作層形成工程と、
    前記半導体動作層上に、開口部を有するマスク層を形成し、前記開口部における前記マスク層の側壁をエッチングしながら該開口部内に露出した前記半導体動作層を前記下部半導体層に至る深さまでエッチングしてリセス部を形成するリセス部形成工程と、
    前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース／ドレイン電極形成工程と、
    前記半導体動作層上と前記リセス部内における表面とにわたってゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
    を含むことを特徴とする電界効果トランジスタの製造方法。
  10. ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
    基板上に、ｎ型またはｐ型の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とを順次積層して半導体動作層を形成する半導体動作層形成工程と、
    前記半導体動作層上に、開口部を有するマスク層を形成し、前記開口部における前記マスク層の側壁をエッチングしながら該開口部内に露出した前記半導体動作層を前記キャリア走行層に至る深さまでエッチングしてリセス部を形成するリセス部形成工程と、
    前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース／ドレイン電極形成工程と、
    前記半導体動作層上と前記リセス部内における表面とにわたってゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
    を含むことを特徴とする電界効果トランジスタの製造方法。
  11. ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
    ｎ型またはｐ型の導電型を有する基板上に、前記基板と同一の導電型を有し該基板よりもキャリア濃度が小さい下部半導体層を形成する下部半導体層形成工程と、
    前記下部半導体層上に、前記下部半導体層とは反対の導電型を有するキャリア走行層と該キャリア走行層とは反対の導電型を有するコンタクト層とを順次積層する半導体動作層形成工程と、
    前記半導体動作層上の一部領域にマスク層を形成し、前記マスク層の側壁をエッチングしながら前記一部領域以外の半導体動作層を前記下部半導体層に到る深さまでエッチングするエッチング工程と、
    前記半導体動作層上に、前記キャリア走行層および前記コンタクト層の両方に接続するようにソース電極を形成するソース電極形成工程と、
    前記基板の裏面にドレイン電極を形成するドレイン電極形成工程と、
    前記半導体動作層の表面と前記側壁と前記下部半導体層の表面とにわたってゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記側壁上を覆うように前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
    を含むことを特徴とする電界効果トランジスタの製造方法。
JP2009005154A 2008-01-11 2009-01-13 電界効果トランジスタおよび電界効果トランジスタの製造方法 Active JP5323505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009005154A JP5323505B2 (ja) 2008-01-11 2009-01-13 電界効果トランジスタおよび電界効果トランジスタの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008004950 2008-01-11
JP2008004950 2008-01-11
JP2009005154A JP5323505B2 (ja) 2008-01-11 2009-01-13 電界効果トランジスタおよび電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009188397A JP2009188397A (ja) 2009-08-20
JP5323505B2 true JP5323505B2 (ja) 2013-10-23

Family

ID=40930799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005154A Active JP5323505B2 (ja) 2008-01-11 2009-01-13 電界効果トランジスタおよび電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US9048302B2 (ja)
JP (1) JP5323505B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8455860B2 (en) * 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
JP2011082216A (ja) 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101092467B1 (ko) 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
KR101200274B1 (ko) 2009-12-24 2012-11-14 경북대학교 산학협력단 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
CN103222056B (zh) * 2010-09-27 2016-08-10 Abb技术有限公司 双极非穿通功率半导体装置
GB201112330D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
KR101608494B1 (ko) * 2011-12-19 2016-04-01 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
JP6024579B2 (ja) * 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
JP6220188B2 (ja) * 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2015130374A (ja) * 2014-01-06 2015-07-16 日本電信電話株式会社 窒化物半導体装置の製造方法
CN105633143B (zh) * 2014-10-31 2018-09-14 财团法人工业技术研究院 增强型氮化镓晶体管器件
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
US10680094B2 (en) * 2018-08-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode
JP7204491B2 (ja) * 2019-01-08 2023-01-16 株式会社東芝 半導体装置
US20220130988A1 (en) * 2020-10-27 2022-04-28 Texas Instruments Incorporated Electronic device with enhancement mode gallium nitride transistor, and method of making same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
KR880010509A (ko) * 1987-02-11 1988-10-10 오레그 이. 앨버 전계효과 트랜지스터
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
JP2000208760A (ja) * 1999-01-13 2000-07-28 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
US20090194790A1 (en) 2009-08-06
US9048302B2 (en) 2015-06-02
JP2009188397A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5323505B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP4737471B2 (ja) 半導体装置およびその製造方法
TWI528549B (zh) 氮化物半導體裝置及其製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
WO2007097264A1 (ja) 半導体素子
JP5144326B2 (ja) 電界効果トランジスタ
JP2014207287A (ja) Ｈｅｍｔを備えた半導体装置
TWI433319B (zh) Compound semiconductor device
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
JP2011049521A (ja) 半導体装置及びその製造方法
JP2005183733A (ja) 高電子移動度トランジスタ
JP4748501B2 (ja) 高電子移動度トランジスタ
US10373833B2 (en) Semiconductor device and method for manufacturing the same
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
CN116153993A (zh) 半导体结构及其形成方法
JP5655333B2 (ja) 半導体構造及びその製造方法
JP5619854B2 (ja) 電界効果トランジスタ
JP2006060071A (ja) ＧａＮ系電界効果トランジスタ
JP5460087B2 (ja) 電界効果トランジスタ
US12002879B2 (en) High electron mobility transistor and method of manufacturing the same
JP5275773B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R151 Written notification of patent or utility model registration

Ref document number: 5323505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350