JP5310409B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP5310409B2
JP5310409B2 JP2009205129A JP2009205129A JP5310409B2 JP 5310409 B2 JP5310409 B2 JP 5310409B2 JP 2009205129 A JP2009205129 A JP 2009205129A JP 2009205129 A JP2009205129 A JP 2009205129A JP 5310409 B2 JP5310409 B2 JP 5310409B2
Authority
JP
Japan
Prior art keywords
etching
plasma
substrate
film
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009205129A
Other languages
English (en)
Other versions
JP2011054909A (ja
Inventor
康彦 吹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009205129A priority Critical patent/JP5310409B2/ja
Priority to KR1020100083889A priority patent/KR101124810B1/ko
Priority to TW099129910A priority patent/TW201126597A/zh
Priority to CN2010102779106A priority patent/CN102013396B/zh
Publication of JP2011054909A publication Critical patent/JP2011054909A/ja
Application granted granted Critical
Publication of JP5310409B2 publication Critical patent/JP5310409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Description

本発明は、LCD用基板などの被処理体に対し、プラズマ化されたガスを用いてエッチングするプラズマエッチング方法に関する。
液晶表示装置(LCD:Liquid Crystal Display)などのFPD(Flat Panel Display)に使用される例えば薄膜トランジスタ(TFT:Thin Film Transistor)は、ガラス基板などの被処理基板上に、ゲート電極やゲート絶縁膜、半導体膜などをパターニングしながら順次積層していくことにより形成される。
被処理基板上へのTFTの形成後、最上層に形成された表面保護膜(パッシベーション膜)を例えばプラズマエッチングし、配線接続用のコンタクトホールを形成する。このコンタクトホールには、上部から下部へ向かって開口面積が徐々に小さくなるテーパ面を備えているものがあり、これによりパッシベーション膜の表面と、前記テーパ面との交差角が鈍角となるようにしてホール内に埋め込まれる配線の断線を防止している。
コンタクトホールのテーパ面は、パッシベーション膜上に形成されたレジストパターンを予め加熱処理しテーパ面を形成して、このレジストパターン側のテーパ面の形状をエッチングによりパッシベーション膜側に転写する、いわゆるレジスト後退法などによって形成される。
ここで上述のパッシベーション膜が例えばケイ素と窒素とからなる窒化シリコン膜(以下、SiN膜という)である場合には、例えば六フッ化硫黄(SF)などのエッチングガスをプラズマ化してプラズマエッチングが行われる。
通常、プラズマエッチングは減圧雰囲気で行われるが、例えば減圧雰囲気の圧力を高くするほどSiN膜のエッチング速度を大きくすることができる。一方で減圧雰囲気の圧力が高くなると、レジストのアッシング速度と比較してSiN膜のエッチング速度が大きくなり、後述するアンダーカットの状態が発生してしまい、コンタクトホールの形状制御、即ち、レジストパターンの形状をパッシベーション膜に精度よく転写することが難しくなってしまう。
このように、SiN膜をエッチングする際のエッチング速度と、コンタクトホールの形状制御との間にはトレードオフの関係がある。このため例えばテーパ面の形状制御を優先させる場合には、エッチング速度を十分に上げることが難しく、エッチング処理のスループットを向上させることが困難であるといった問題がある。
ここで特許文献1には、1.33Pa(10mTorr)〜133Pa(1000mTorr)の範囲の圧力雰囲気下でSFをプラズマ化し、SiN膜をエッチングする技術が記載されており、特許文献2には、フッ素ガス及び酸素ガスの混合ガスを1Pa〜100Paの範囲の圧力雰囲気下でプラズマ化し、SiN膜をエッチングする技術が記載されている。また、特許文献3には、二フッ化カルボニルと酸素との混合ガスを利用してSiN膜をプラズマエッチングする技術が記載されている。
しかしながら上記特許文献1〜特許文献3に記載のいずれの技術においても、SiN膜のエッチング速度とテーパ面の形状制御との関係については着目されておらず、例えばテーパ面の形状を良好に保ちつつエッチング速度を向上させるための条件は開示されていない。
特開平01−146328号公報:第3ページ右上欄11行目〜16行目 特開2008−300478号公報:0014段落、0027段落 特開2002−158181号公報:0043段落、0061段落
本発明はこのような事情に鑑みておりなされたものであり、その目的は、良好な形状制御が可能であり、且つ、高速で窒化シリコン膜のエッチングを行うことの可能なプラズマエッチング方法を提供することにある。
本発明に係るプラズマエッチング方法は、上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に六フッ化硫黄と酸素との混合ガスを供給し、当該混合ガスを133Pa以上、200Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とする。
前記混合ガスは、六フッ化硫黄と酸素との体積比が1:6以上、1:20以下の範囲内であることが好ましい。
また他の発明に係るプラズマエッチング方法は、上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に二フッ化カルボニルと酸素との混合ガスを供給し、当該混合ガスを133Pa以上、267Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とする。
前記混合ガスは、二フッ化カルボニルと酸素との体積比が1:2以上、3:20以下の範囲内であることが好ましい。
また上記の各プラズマエッチング方法は、エッチングにより形成される前記窒化シリコン膜の開口部が、上部から下部へ向かって開口面積が徐々に小さくなる形状である場合に好適である。
本発明によれば、六フッ化硫黄や二フッ化カルボニルに酸素を混合した混合ガスを用いてプラズマエッチングを行うことにより、133Pa(1000mTorr)以上の高い圧力雰囲気下であっても安定なプラズマが得られ、高速で窒化シリコン膜のエッチングを行うことができる。また混合ガスがレジストパターンをアッシングする能力有する酸素を含んでいることにより、窒化シリコン膜のエッチング速度とレジストパターンのアッシング速度との比を調整することが可能であり、上部から下部へ向かって開口面積が徐々に小さくなる開口部の形状をレジストパターンから窒化シリコン膜に精度よく転写することができる。
本実施の形態に係るプラズマエッチング方法が適用される被処理基板の一例を示す縦断側面図である。 前記被処理基板上のTFTにコンタクトホールを形成する工程を示す縦断側面図である。 前記コンタクトホールにテーパ面を形成する手法を模式的に示す説明図である。 前記プラズマエッチング方法を実施するためのプラズマエッチング装置を示す断面側面図である。 プラズマエッチングに係る実験結果を示す第1の説明図である。 プラズマエッチングに係る実験結果を示す第2の説明図である。 プラズマエッチングに係る実験結果を示す第3の説明図である。 前記実験に用いられた被処理基板におけるエッチング速度の計測点を示す説明図である。 プラズマエッチングに係る実験結果を示す第4の説明図である。 プラズマエッチングに係る実験結果を示す第5の説明図である。 プラズマエッチングに係る実験結果を示す第6の説明図である。 プラズマエッチングに係る実験結果を示す第7の説明図である。 プラズマエッチングに係る実験結果を示す第8の説明図である。 プラズマエッチングに係る実験結果を示す第9の説明図である。
図1は、本実施の形態に係るプラズマエッチング方法が適用される被処理基板の一部の領域を拡大した縦断側面図を示している。図1に示した被処理基板は、例えばアクティブマトリックス方式のLCDであり、図中、1aは各画素に設けられたTFT部の縦断側面であり、1bはTFT部1aに設けられた例えばゲート電極をLCDの駆動回路に接続するためのコンタクト部の縦断面図である。
TFT部1aは、ガラス基板11上にゲート配線膜12を形成し、その上にSiN膜などからなるゲート絶縁膜13を設け、さらにその上層にアモルファスシリコン膜14やn+アモルファスシリコン膜15、ならびに信号線膜を順次形成して、エッチングにより信号線膜及びn+アモルファスシリコン膜15を左右に分離して、ソース電極161、ドレイン電極162ならびにこれらの電極161、162間に設けられたチャネル部を形成している。
このようにして形成されたTFT構造の上面側には、TFT部1aの表面を保護するための、例えばSiN膜からなるパッシベーション膜17が設けられている。パッシベーション膜17には、ソース電極161、ドレイン電極162との接触部にコンタクトホール103が設けられ、このコンタクトホール103を介して例えばITO(Indium Tin Oxide)などの透明電極からなる電極膜18を接続し、例えばソース電極161はソース電極161側の駆動回路、ドレイン電極162は各液晶画素の駆動電極に接続される。
一方、コンタクト部1bは、例えばTFT部1aのゲート配線膜12に接続されたゲート配線膜12の上面側に、いずれもSiN膜からなる既述のゲート絶縁膜13及びパッシベーション膜17が下方側からこの順に積層された構造となっている。そしてこれら2層の膜13、17を貫通するコンタクトホール103を設けて当該コンタクトホール103内に電極膜18を形成し、ゲート配線膜12をゲート配線膜12側の駆動回路へと接続する。また本実施の形態においては、TFT部1a及びコンタクト部1bに設けられたコンタクトホール103は、背景技術にて説明したように電極膜18の断線を防止する目的から、上部から下部へ向かって開口面積が徐々に小さくなるテーパ面が形成されている。
以上に説明した構成を備えるTFT部1a、コンタクト部1bにおいて、各部1a、1bに設けられたコンタクトホール103は、レジストの消費削減と製造工程の削減などの観点から一括してエッチングが行われる。例えば図2(a)、図2(b)に示した例では、TFT部1a及びコンタクト部1bの全体を覆うようにレジスト膜101を塗布してエッチング用の開口部102をパターニングしレジストパターンを形成する。そしてこれらの開口部102を介してパッシベーション膜17、ゲート絶縁膜13をエッチングし各部1a、1bにコンタクトホール103を形成している。
このようにTFT部1a、コンタクト部1bにて一括してコンタクトホール103をエッチングする場合には、TFT部1a側においてはパッシベーション膜17のみのエッチングが行われる一方、コンタクト部1b側ではパッシベーション膜17及びゲート絶縁膜13をエッチングする必要があり、厚さの異なるSiN膜をエッチングすることになる。このため、TFT部1a側でコンタクトホール103が形成されて各電極161、162へのコンタクトが可能となった後も、コンタクト部1b側においてはまだコンタクトホール103がゲート配線膜12に到達しておらず、エッチングの継続が必要な場合がある。このためコンタクトホール103の一括エッチングに使用するエッチングガスは、TFT部1a側の信号線膜(ソース電極161、ドレイン電極162)をエッチングしてしまわない性質のものである必要がある。
また既述のようにコンタクト部1b側のコンタクトホール103には電極膜18の断線を防止するためのテーパ面が設けられるが、このテーパ面はレジスト後退法などにより形成される。塗布されたレジスト膜101に開口部102をパターニングした後、加熱処理することにより、図3(a)に模式的に拡大して示すように開口部102の内端面はテーパ形状となる。
このようにレジスト膜101にテーパ面が形成された状態でパッシベーション膜17をエッチングすると、レジスト膜101の薄い領域側からパッシベーション膜17がエッチングされ始めるので、図3(b)に示すようにレジスト膜101のテーパ面の形状をパッシベーション膜17に転写することができる。ここで背景技術にて述べたように、パッシベーション膜17をプラズマエッチングにてエッチングする場合において、そのエッチング速度を大きくする目的でプラズマエッチングが行われる減圧雰囲気の圧力を高くすると、レジスト膜101側のアッシング速度と比較してパッシベーション膜17のエッチング速度が大きくなる。この結果、図3(c)に示すようにレジスト膜101の下面にてパッシベーション膜17のエッチングが進行してしまい、レジスト膜101のテーパ形状をパッシベーション膜17に正確に転写できないアンダーカットの状態が発生してしまう。またこのアンダーカットは、TFT部1a側のコンタクトホール103でも発生する可能性がある。
また本実施の形態に係るプラズマエッチング方法が適用される被処理基板は、例えば長辺が2m以上の大型の角型基板として構成されている。このように大型の被処理基板に対してプラズマエッチングを行う場合には、当該被処理基板を格納可能な大型の処理容器内にて、エッチングガスを均一にプラズマ化することが必要となる。特に、エッチング速度を大きくする観点から、処理容器内の減圧雰囲気の圧力を高くすると、偏ったプラズマが形成されてしまい被処理基板面内で均一なエッチングを行うことが困難となってしまうといった問題もある。
以上に説明したように、図1に示した被処理基板にコンタクトホール103を形成するプラズマエッチングにおいて、エッチング速度を上げてスループットを向上させるにあたっては、(1)TFT部1a、コンタクト部1bの異なる領域にて厚さの異なるSiN膜のエッチングにあたり、SiN膜が薄いTFT部1a側の信号線膜(ソース電極161、ドレイン電極162)におけるエッチングの進行を抑制すること、(2)アンダーカットの発生を抑えること、(3)被処理基板の全面に亘って均一なプラズマを形成させること、などを考慮してエッチングガスの選定や処理条件の設定を行う必要がある。本実施の形態に係るプラズマエッチング方法は、これらの要請を満たしつつ、従来法よりも高速でSiN膜のエッチングを行うことができるようになっている。以下、その詳細な内容について説明する。
以下、図4は本実施の形態に係るプラズマエッチング方法を実施するプラズマエッチング装置の構成例を示している。図4の縦断側面図に示したプラズマエッチング装置2は、例えば図3(a)に示すように開口部102のパターニングされたレジスト膜101が最上面に塗布された被処理基板Sに対して、プラズマエッチングによりTFT部1a及びコンタクト部1bにコンタクトホール103を形成する役割を果たす。
プラズマエッチング装置2は、その内部において被処理基板Sをプラズマエッチングするための真空チャンバである処理容器20を備えている。本実施の形態に係わるプラズマエッチング装置2は、既述のように例えば長辺が2m以上の大型の角型基板を処理することが可能となっており、処理容器20についても例えば水平断面の一辺が3.5m、他辺が3.0m程度の大きさの角型となっている。
処理容器20は例えばアルミニウムなどの熱伝導性及び導電性の良好な材質により構成されていると共に当該処理容器20は接地されている。また処理容器20の一つの側壁部21には、処理容器20内に被処理基板Sを搬入するための搬入出口22が形成されており、この搬入出口22はゲートバルブ23により開閉自在に構成されている。
処理容器20の内部には、その上面に被処理基板Sを載置するための載置台3が配置されている。載置台3は、処理容器20の底面上に電気的に接続されて配置されており、下部電極としての役割を果たし、アノード電極として機能する。
また載置台3の周縁部及び側面は、載置台3上方にてプラズマを均一に形成するための、例えばセラミック材料により構成されたフォーカスリング33により覆われている。フォーカスリング33は被処理基板Sの周縁の領域のプラズマ状態を調整する役割、例えば被処理基板S上にプラズマを集中させてエッチング速度を向上させる役割を果たす。本実施の形態では、被処理基板Sが載置される載置領域は、例えば載置台3の上面と、その周囲のフォーカスリング33の上面の一部とを含む領域にまたがって形成されている。
載置台3には、外部に設けられた図示しない搬送装置と当該載置台3との間で被処理基板Sの受け渡しを行うための昇降ピン34が設けられている。昇降ピン34は、昇降機構35と接続されており、載置台3の表面から自在に突没し、被処理基板Sの受け渡しが行われる位置と、既述の載置領域との間で被処理基板Sを昇降させることができる。図中、36は処理容器20内を真空に保つために昇降ピン34を覆うベローズである。
一方載置台3の上方には、この載置台3の上面と対向するように、平板状の上部電極4が設けられており、この上部電極4は角板状の上部電極ベース41に支持されている。これら上部電極4及び上部電極ベース41は、例えばアルミニウムにより構成され互いに導通している。上部電極ベース41の上面は絶縁部材411を介して処理容器20の天井部に取り付けられ、処理容器20から電気的に浮いた状態となっている。上部電極ベース41には、プラズマ発生用の高周波電源部48が接続されており、結果的に上部電極4はカソード電極として機能する。また、これら上部電極ベース41及び上部電極4により囲まれた空間はエッチングガスの拡散空間42を構成している。以下、これら上部電極4、上部電極ベース41を纏めてガスシャワーヘッド40と呼ぶ。
処理容器20の天井部には、前記拡散空間42に接続されるようにガス供給路43が設けられており、このガス供給路43は2本に分岐して一方側のエッチングガス供給路431にはエッチングガス供給部45が接続され、他方側の酸素供給路432には酸素供給部46が接続されている。エッチングガス供給部45には、被処理基板SのSiN膜をエッチングするための六フッ化硫黄(以下、SFと記す)が貯蔵されており、SFを気体の状態で処理容器20へ向けて供給することができる。一方、酸素供給部46には処理容器20内で発生するプラズマを安定化させると共に、レジスト膜101のアッシング速度を調節してアンダーカットの発生を抑えるための酸素(以下、Oと記す)が貯蔵されていて、SFと混合された状態のOを処理容器20へと供給する役割を果たす。
エッチングガス供給部45、酸素供給部46と拡散空間42との間の各供給路431、432には例えばマスフローコントローラなどからなる流量調節部44が介設されている。流量調節部44は、後述する制御部6からの指示に基づいて処理容器20へのSF及びOの供給量を調節する機能を備え、これによりSFとOとの混合比を調節する役割を果たしている。
本実施の形態に係るプラズマエッチング方法において流量調節部44は、SFとOとを例えば1:6以上、1:20以下の範囲の体積比に混合した状態で処理容器20に供給することができる。具体例を挙げると、本例において流量調節部44は例えばSFの流量を100sccm(sccm:ml/min(0℃、1気圧)、以下同じ)、Oの流量を600sccmに調節して1:6の体積比に混合された混合ガスを処理容器20へと供給するように制御される。
このようにして混合されたガスが拡散空間42に供給されると、当該混合ガスは上部電極4に設けられたガス供給孔47を介して被処理基板S上方の処理空間に供給され、プラズマ化されて被処理基板Sに対するエッチング処理を行うことができる。
一方、処理容器20の底面には処理容器20内の雰囲気を排気する排気路24の一端側が接続されており、その他端側には圧力調節弁511を介して真空ポンプ51が接続されていて、処理容器20内のガスはこの排気路24から例えば工場共通の除害装置52へ向けて排気されるようになっている。
ここで従来のプラズマエッチング方法においては、処理容器20内の圧力は例えば133Pa(1000mTorr)未満の例えば13.3Pa(100mTorr)程度まで減圧された高真空雰囲気の処理容器20内に、例えばOを混合していないSFを供給してSiN膜のエッチングが行われていた。この程度の高真空雰囲気においては、本例のような大型の処理容器20でもプラズマは安定し、またアンダーカットの発生も抑制することができる場合もある。しかしながら、高真空雰囲気ではSiN膜のエッチング速度が遅く、十分なスループットを得ることができないという問題があった。
一方で、SFを単独で供給しながら処理容器20内の圧力を上げると、安定なプラズマを形成することが困難であると共に、アンダーカットの発生が顕著になってしまうおそれが高かった。そこで、従来のプラズマエッチング装置は、例えば133Pa(1000mTorr)以上といった比較的低真空の圧力雰囲気下でエッチングを実行する設計とはなっておらず、真空ポンプについても高真空雰囲気を形成可能で比較的高価なターボ分子ポンプなどの真空ポンプが採用されていた。
これに対して本実施の形態に係るプラズマエッチング方法においては、既述のようにSFにOを例えば体積比で1:6〜1:20の範囲で混合し、これにより比較的圧力の高い雰囲気下でも安定してプラズマを形成すると共に、SiN膜のエッチング速度とレジスト膜101のアッシング速度との比を調節してアンダーカットの発生しにくい状態とすることができる。
処理容器20内にこのような圧力雰囲気を形成するため、本実施の形態に係る真空ポンプ51及び圧力調節弁511は、不図示の圧力計の指示に基づいて圧力調節弁511の開度を調節することにより、処理容器20内の圧力を例えば133Pa(1000mTorr)以上、200Pa(1500mTorr)以下の範囲内の例えば133Pa(1000mTorr)に調節することができる。このように、従来の高真空雰囲気と比較して低真空の状態にてプラズマエッチングを行うことが可能なことから、真空ポンプ51は例えばターボ分子ポンプのように高真空状態を作り出すことはできないが、比較的安価なドライポンプなどにより構成される。
またプラズマエッチング装置2は制御部6と接続されている。制御部6は例えば図示しないCPUとプログラムとを備えたコンピュータからなり、プログラムには当該プラズマエッチング装置2の動作、つまり、処理容器20内に被処理基板Sを搬入し、処理容器20へのSF及びOの供給量、供給比、並びに処理容器20内の圧力を調節してからエッチングガス(SFとOとの混合ガス)をプラズマ化し、被処理基板Sにエッチング処理を施してから搬出するまでの動作に係わる制御などについてのステップ(命令)群が組まれている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカードなどの記憶媒体に格納され、そこからコンピュータにインストールされる。
以下、本実施の形態に係わるプラズマエッチング装置2の動作について説明する。初めに不図示の操作部を介し、ユーザが目的のプラズマエッチング処理のプロセスレシピを選択して制御部6に入力すると、制御部6ではこのプロセスレシピに基づいてプラズマエッチング装置2の各部に制御信号を出力し、こうして被処理基板Sに対して所定のプラズマエッチング処理が行われる。
先ずゲートバルブ23を開き、図示しない外部の搬送手段により、図2(a)に示したように、コンタクトホール103に対応する開口部102を備えたレジスト膜101が表面に形成された被処理基板Sを処理容器20内に搬入し、載置台3上方の受け渡し位置まで搬送する。
被処理基板Sが受け渡し位置に到達したら、昇降ピン34を上昇させて搬送手段から昇降ピン34に被処理基板Sを受け渡し、搬送手段は処理容器20外に退出させ、昇降ピン34を下降させて被処理基板Sを載置領域に載置する。その後搬入出口22を閉じたら、真空ポンプ51を稼動させて圧力調節弁511により処理容器20内を例えば133Pa(1000mTorr)の圧力に調整すると共に、流量調節部44にてSFの流量が100sccm、Oの流量が600sccm(体積比1:6)となるように流量調整してエッチングガス供給部45及び酸素供給部46から両ガスを処理容器20へと供給する。
SF及びOは、ガス供給路43及び拡散空間42内で十分に混合され、ガス供給孔47介して処理容器20内に吐出される。そして高周波電源部48から上部電極4に高周波電力を供給して被処理基板Sの上方側の空間にプラズマを形成しSiN膜に対するプラズマエッチングを実行する。
ここでSFは絶縁性のガスであり、大型の被処理基板Sを格納する処理容器20内で均一なプラズマを形成し難い特性を持っているが、SFの解離を促進させる効果をもつOを、SFとOとの体積比で1:6〜1:20という高い比率で混合することにより、処理容器20の全面に亘って均一なプラズマを形成することができる。これは処理容器20内のプラズマ状態を目視で確認すること、及び後述する実施例における実験でも確認している。
一方で、OにはSiN膜をエッチングする能力はないため、Oの混合比を高くするとSiN膜のエッチング速度は遅くなる可能性もある。しかし本例では処理容器20内の圧力を例えば133Pa(1000mTorr)〜200Pa(1500mTorr)と比較的高い圧力雰囲気とすることにより、Oの混合比を高くした場合でも処理容器20内のSFの分子数は従来の場合より少なくならないか、むしろ増える場合もある。そして、Oとの混合ガスでは既述のように安定したプラズマが形成されるので、SFの活性種も多く生成されてエッチング速度の向上に寄与する。このようにSiN膜のエッチング速度が向上する点についても後述の実施例における実験で確認している。
また、SFに混合されるOは、SiN膜をエッチングする能力はないが、レジスト膜101をアッシングする能力を持っているため、SiN膜のエッチング速度の向上分を補ってレジスト膜101のアッシング速度も高くすることができる。この結果、SiN膜とレジスト膜101とが例えば均等に削り取られて、アンダーカットを発生させずにSiN膜を形成し、コンタクトホール103の形状制御を良好に行うことができる。この点についても後述の実施例における実験で確認している。
さらに、ソース電極161やドレイン電極162を構成する信号線膜が、MoとAlを積層させたMo/Al/Mo積層膜の様にMoを含む場合は、SFがMoをエッチングするためにSiN膜との選択比(Moのエッチング速度に対するSiN膜のエッチング速度の割合)が重要となる。しかし、Oの混合比を高くすることにより、この選択比も大きくすることができる。
プラズマ化したガスは、処理容器20内を降下して被処理基板Sに到達し、その表面にてエッチング処理が進行する。そして当該ガスは被処理基板Sの表面を伝いながら周縁部側へと流れ、フォーカスリング33と処理容器20との間の空間を通って排気路24に流れ込み、処理容器20の外へと排気される。このようにしてプロセスレシピに基づいて所定時間プラズマエッチング処理を行ったら、SF、Oや高周波電力の供給を停止し、処理容器20内の圧力を元の状態に戻した後、搬入時とは逆の順序で被処理基板Sを載置台3から外部の搬送手段に受け渡してプラズマエッチング装置2から搬出し、一連のエッチング処理を終了する。
本実施の形態に係るプラズマエッチング方法によれば以下の効果がある。SFとOとを混合した混合ガスを用いてプラズマエッチングを行うことにより、133Pa(1000mTorr)以上の高い圧力雰囲気下であっても安定なプラズマが得られ、高速でSiN膜をエッチングすることができる。また混合ガスがレジスト膜101をアッシングする能力を有するOを含んでいることにより、SiN膜のエッチング速度とレジスト膜101のアッシング速度との比を調整することが可能であり、上部から下部へ向かって開口面積が徐々に小さくなる開口部102の形状をレジスト膜101からSiN膜に転写し、コンタクトホール103を形成するにあたって、良好な形状制御を行うことができる。
また従来よりも低い真空雰囲気にてSiN膜のエッチングを行うことができるので、高真空雰囲気を形成するターボ分子ポンプに替えて、比較的安価なドライポンプなどを真空ポンプ51として採用することによりプラズマエッチング装置2の装置コストを低減することができる。
次に第2の実施の形態に係るプラズマ処理方法について説明する。第2の実施の形態に係るプラズマ処理方法は、図4に示したものとほぼ同様の構成を備えたプラズマエッチング装置2により実施することができるが以下の点が異なっている。
第2の実施の形態に係るプラズマエッチング装置2においては、SiN膜をエッチングするエッチングガスとして温暖化係数が二酸化炭素とほぼ等しい二フッ化カルボニル(COF)が採用されており、エッチングガス供給部45にはSFに替えてCOFが貯蔵されている。また本例の流量調節部44はCOFとOとを例えば1:2以上、3:20以下の範囲の体積比で混合した混合ガスとして処理容器20に供給するようになっている。
第2の実施の形態に係る真空ポンプ51及び圧力調節弁511は、不図示の圧力計の指示に基づいて圧力調節弁511の開度を調節することにより、処理容器20内の圧力雰囲気を例えば133Pa(1000mTorr)以上、267Pa(2000mTorr)以下の範囲内に調節することが可能な能力を備えている。
以上に説明した条件のもと、COFとOとの混合ガスをプラズマ化して被処理基板Sのプラズマエッチングを行う場合においても、安定なプラズマの形成、SiN膜のエッチング速度の向上、アンダーカットの発生を抑制したコンタクトホール103の形状制御、TFT部1aとコンタクト部1bとを一括してエッチングする場合における信号線膜(ソース電極161、ドレイン電極162)の削られ防止、低真空ポンプを採用することによる設備コストの低減などの各種の効果を得ることができる。
ここで処理容器20から排出された混合ガスは、同ガス中に含まれるCOFの殆どが除害装置52にて捕集され、残るOが大気へと放出される。しかしながら、除害装置52におけるCOFの捕集効率は100%ではないので、僅かな量のCOFが大気へと放出される場合もある。このような場合においても、既述のようにCOFは温暖化係数が二酸化炭素と同等の物質であるため、環境に与える負荷を低く抑えることができる。
以上に説明した第1、第2の実施の形態に係るプラズマエッチング方法は、図1に示した被処理基板S上のTFT部1a、コンタクト部1bを一括してエッチングする場合に限らず、2つの領域を別々にエッチングする場合にも適用することができる。
また、処理容器20の圧力を133Pa(1000mTorr)以上に調節してプラズマを発生させる上述のプラズマ処理方法は、処理容器20内にOのみを供給してレジスト膜101をアッシングして被処理基板Sから除去するプラズマアッシング方法にも適用できる。従来、プラズマアッシングが行われる例えば133Pa(1000mTorr)よりも高い圧力雰囲気の下でアッシングを行うことにより、被処理基板S上に形成されたデバイスへのダメージが低く、高速のアッシング処理を行うことができる。
(実験1)
図4に記載のプラズマエッチング装置2と同等の構成のエッチング処理装置を用い、SFとOとの混合ガスをプラズマ化して、表面にレジスト膜101がパターンニングされたSiN基板のエッチングを行い、SiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。高周波電源部48からは13.56MHz、3000Wの高周波電力を30秒間供給した。また載置台3の温度は25℃に調節した。
A.実験条件
(実施例1−1) SFを100sccm、Oを600sccm供給し(体積比1:6)、処理容器20内の圧力を133Pa(1000mTorr)とした。
(実施例1−2) 処理容器20内の圧力を160Pa(1200mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−1A) 処理容器20内の圧力を26.7Pa(200mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−2A) 処理容器20内の圧力を53.3Pa(400mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−3A) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例1−1)と同様の条件とした。
B.実験結果
(実施例1−1〜1−2)、(比較例1−1A〜1−3A)の結果を図5に示す。図5の横軸は処理容器20内の圧力を示しており、上段の数値は[mTorr]単位、下段の数値は[Pa]単位で表示してある。右側の縦軸はSiNのエッチング速度またはレジスト膜101のアッシング速度[nm/min]を示しており、左側の縦軸はSiNのエッチング速度に対するレジスト膜101のアッシング速度の比である選択比[−]を示している。
図5に示した白抜きのひし形のプロットは、各実施例、比較例におけるSiNのエッチング速度を示しており、実線はその傾向線を示している。また黒塗りのひし形のプロットは、レジスト膜101(PR)のアッシング速度であり、破線はこの傾向線である。一方、黒塗りの三角のプロットは既述の選択比を示し、一点鎖線はこの傾向線を示している。ここで(比較例1−3A)は同様の実験を2回行い、各プロットはこれらの実験結果の平均値を示し、エラーバーは、実際の実験結果の値を範囲表示で示してある。
図5に示したSiNのエッチング速度の傾向を見ると、(比較例1−1A)から(比較例1−3A)へ向けて処理容器20内の圧力を高くしていくと、これに伴ってSiNのエッチング速度が上昇している。そして、(比較例1−3A)から(実施例1−2)にかけては、エッチング速度の変化はほぼ横ばいとなっており、処理容器20内の圧力を高くしてもエッチング速度の大幅な上昇は見られない。この傾向は、レジスト膜101のアッシング速度についても同様のことが言える。
一方、選択比については処理容器20内の圧力を上げていくにつれて、SiNのエッチング量の方が比較的多くなり、(比較例1−1A)から(比較例1−3A)へかけて選択比は徐々に低下している。そして、(比較例1−3A)から(実施例1−2)の範囲では選択比はほぼ横ばいとなっている。
図6(a)〜図6(c)は、(比較例1−1A〜1−3A)と同様の条件で載置台3の温度を90℃に調節した(比較例1−1B)〜(比較例1−3B)の各例におけるレジスト膜101及びSiN基板の拡大縦断面の写真を示している。また図7(a)〜図7(c)は、SFの流量100sccm、Oの流量400sccm(体積比1:4)にて(比較例1−1B〜1−3B)と同様の条件でSiN基板のエッチングを行った(比較例1−1C〜1−3C)の結果を表す拡大縦断面の写真である。
図6(a)〜図6(c)の(比較例1−1B〜1−3B)と図7(a)〜図7(c)の(比較例1−1C〜1−3C)との実験結果を比較すると、SFとOとの体積比が1:4の(比較例1−1C〜1−3C)では、比較的顕著にアンダーカットの発生が観察されている。これに対して(比較例1−1B)ではアンダーカットは殆ど発生しておらず、また(比較例1−2B、1−3B)では若干のアンダーカットの発生が見られるがその程度は(比較例1−2C、1−3C)と比較して小さい。
これらのことから、SFに対するOの混合割合を増やしていくことにより、Oの混合割合が小さい場合と比較してアンダーカットの発生の程度を抑えることができることが分かる。そしてこのことは、処理容器20内の圧力が133Pa(1000mTorr)以上の(実施例1−1、1−2)についても同様の傾向が言えると考えられる。
なおSFに対するOの混合割合が体積比で1:6よりも小さい領域では、処理容器20内の圧力を133Pa(1000mTorr)以上まで高くしていくと、プラズマが不安定となるため、この圧力領域における(比較例1−1C〜1−3C)に対応する実験は行っていない。
(実験2)
LCD用の量産基板にSiN膜形成し、その上面にレジスト膜101を塗布、パターニングして被処理基板Sを作成し、SiN膜のプラズマエッチングを行った。プラズマエッチングにおいては、プラズマエッチング装置2と同等の構成のエッチング処理装置を用い、SFとOとの混合ガスをプラズマ化してSiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。高周波電源部48からは13.56MHz、3000Wの高周波電力を30秒間供給した。また、載置台3の温度は25℃に調節した。
A.実験条件
(実施例2−1) SFを100sccm、Oを600sccm供給し(体積比1:6)、処理容器20内の圧力を133Pa(1000mTorr)とした。図8に示す被処理基板Sの「1〜13」の数値を付した各点におけるSiN膜のエッチング量及びレジスト膜101のアッシング量を測定した。
(実施例2−2) 処理容器20内の圧力を160Pa(1200mTorr)とした点以外は(実施例2−1)と同様の条件とした。
(実施例2−3) 処理容器20内の圧力を200Pa(1500mTorr)とした点以外は(実施例2−1)と同様の条件とした。
(比較例2−1) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例2−1)と同様の条件とした。
B.実験結果
(実施例2−1〜2−3)及び(比較例2−1)の結果を図9、図10に示す。図9は被処理基板S上の計測点ごとのSiN膜のエッチング速度及びエッチング速度の面内均一性をプロットした結果を示している。図9の横軸は処理容器20内の圧力を、上段に[mTorr]単位、下段に[Pa]単位で表示してある。右側の縦軸はSiN膜のエッチング速度[nm/min]を示しており、左側の縦軸は当該エッチング速度の被処理基板S面内における均一性[±%]を示している。エッチング速度の面内均一性は、以下の(1)式に基づいて算出した。面内均一性は、その値が小さいほどエッチング速度のばらつきが被処理基板Sの面内で小さいことを示している。
面内均一性[±%]=±[{(E/R)MAX−(E/R)MIN
/{(E/R)MAX+(E/R)MIN}]×100 …(1)
但し、(E/R)MAX;エッチング速度の最大値[nm/min]、
(E/R)MIN;エッチング速度の最小値[nm/min]である。
図9中、白抜きの丸のプロットは、図8に示した被処理基板Sの中央位置「7」の点のエッチング速度を示し、黒塗りの丸のプロットは図8のミドル位置「4、5、9、10」の4点のエッチング速度の平均値を示している。また図8に示したエッジ位置「1、2、3、6、8、11、12、13」の8つの点のエッチング速度は、エラーバーにて最大値及び最小値を範囲表示してある。アスタリスクのプロットは、被処理基板S全体の「1〜13」までの各点のエッチング速度の平均値を示している。そして白抜きの三角のプロットは被処理基板S全体でのエッチング速度の面内均一性を表している。
また、図10は被処理基板S平均でのSiN膜のエッチング速度、レジスト膜101のアッシング速度及び選択比を示しており、横軸、左右の縦軸及び各プロット並びに各傾向線の意味については、図5と同様である。
(実施例2−1〜2−3)、(比較例2−1)の結果についてまず図9に示したSiN膜のエッチング速度の傾向を見ると、中央位置、ミドル位置、エッジ位置及び全体平均のいずれについても(比較例2−1)から(実施例2−2)へと処理容器20内の圧力を高くするにつれてSiN膜のエッチング速度が上昇している。これは、SiN基板を用いた(実験1)の各実施例、比較例の結果と同様の傾向を示している。そしてさらに処理容器20内の圧力を200Pa(1500mTorr)まで上げた(実施例2−3)では、いずれの位置の計測結果も(実施例2−2)と比較してエッチング速度が小さくなった。
このようにLCD用の量産基板を用いた(実験2)では、エッチング速度は処理容器20内の圧力を高くするに従い、上に凸のカーブを描く傾向が観察された。一方でエッチング速度の面内均一性については、エッチング速度とは反対に、処理容器20内の圧力を高くするにつれて、下に凸のカーブを描く傾向が観察された。
このことは、SFとOとの体積比を一定にした条件下においては、(実施例2−2)以下の圧力領域においては比較的安定なプラズマが形成され処理容器20内の圧力を高くするにつれて、SiN膜のエッチング速度も向上させることができることを示している。また処理容器20内の圧力が(実施例2−2)の値を超えると、Oによってプラズマを安定させる効果が相対的に小さくなり、偏ったプラズマが形成されて、SiN膜のエッチング速度、面内均一性が共に低下するのではないかと解釈できる。
次に図10に示した(実施例2−1〜2−3)、(比較例2−1)の結果を見ると、既述のようにエッチング速度の平均値は処理容器20内の圧力に対して上に凸のカーブを描く一方、レジスト膜101のアッシング速度については処理容器20内圧力の上昇と共に低下している。この結果、SiN膜に対するレジスト膜101の選択比は、処理容器20内の圧力を上げていくにつれて徐々に低下しており、(実施例2−2)から(実施例2−3)の範囲では選択比はほぼ横ばいとなっている。
図10に示した結果においても、(実施例2−2)以下の圧力領域においては比較的安定なプラズマが形成され処理容器20内の圧力を高くするにつれて、SiN膜のエッチング速度が向上するのに伴って選択比が低下し、処理容器20内の圧力が(実施例2−2)の値を超えると安定したプラズマが形成されにくくなってゆく結果、選択比が横ばいになるのではないかと考えられる。
図11(a)〜図11(c)は、(実施例2−1〜2−3)の各例におけるレジスト膜101及びSiN膜の拡大縦断面写真を示している。図11(a)、図11(b)に示した(実施例2−1、2−2)ではアンダーカットの発生は見られないが、図11(c)に示した(実施例2−3)では若干のアンダーカットの発生が観察された。但し、(実施例2−3)においてもアンダーカットの発生の程度は例えば図7(a)〜図7(c)に示した(比較例1−1C〜1−3C)の場合と比較して小さい。
以上に示した(実験1)、(実験2)の結果を総合すると、SFとOとの体積比を1:6とした場合においては、処理容器20内の圧力を高くするにつれてSiNのエッチング速度は向上する。そして、さらに処理容器20内の圧力を高くするとSiNのエッチング速度は横ばいになるか(SiN基板を用いた(実験1)の場合)、上に凸のカーブを描いて減少に転じた(LCDの量産基板を用いた(実験2)の場合)。
これらのことからSiN膜のプラズマエッチングを行う圧力雰囲気は、SiNのエッチング速度が高止まりとなるか、凸のカーブを描いて減少する場合でも比較的エッチング速度が高い結果が得られた、133Pa(1000mTorr)以上、200Pa(1500mTorr)以下の範囲とすることが好ましいといえる。また、SFとOとの体積比が1:20を超えると、SFが少なくなりすぎて圧力を上げても殆どエッチングが進まなくなってしまうと考えられる。なお、好適なSFとOとの体積比の範囲は例えば1:6〜1:20程度の範囲と考えられる。
(実験3)
図4に記載のプラズマエッチング装置2と同等の構成のエッチング処理装置を用い、COFとOとの混合ガスをプラズマ化して、(実験1)と同様の条件でSiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。
A.実験条件
(実施例3−1) COFを300sccm、Oを600sccm供給し(体積比1:2)、処理容器20内の圧力を160Pa(1200mTorr)とした。
(実施例3−2) 処理容器20内の圧力を240Pa(1800mTorr)とした点以外は(実施例3−1)と同様の条件とした。
(実施例3−3) 処理容器20内の圧力を253Pa(1900mTorr)とした点以外は(実施例3−1)と同様の条件とした。
(比較例3−1) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例3−1)と同様の条件とした。
(実施例3−1〜3−3)、(比較例3−1)の結果を図12及び図13に示す。図12はSiNのエッチング速度、レジスト膜101のアッシング速度及び選択比を示しており、横軸、左右の縦軸及び各プロット並びに各傾向線の意味については既述の図10と同様である。
図13は、SiN基板の中央位置のエッチング速度及び、コーナ部のエッチング速度のばらつきを示す図である。図13の横軸は処理容器20内の圧力を、上段に[mTorr]単位、下段に[Pa]単位で表示してあり、縦軸は各位置におけるエッチング速度[nm/min]を示している。図13中、白抜きのひし形のプロットは、SiN基板の中央位置のエッチング速度を示しており、エラーバーにて示した範囲は、SiN基板のコーナ位置のエッチング速度のばらつき範囲を示している。
図12を見ると、COFとOと混合ガスを用いた場合には、SiNのエッチング速度、レジスト膜101のアッシング速度のいずれについても、(比較例3−1)から(実施例3−3)へかけて処理容器20内の圧力を高くしていくと、圧力の上昇にほぼ比例してエッチング速度及びアッシング速度が上昇しており、実験の範囲内ではこれらの速度が横ばいになる現象は観察されなかった。また選択比については処理容器20内の圧力を高くしていくと、なだらかに選択比の値が小さくなっているが、ほぼ横ばいと言って良いほどの変化である。
これらのことは、実験を行った圧力範囲では、COFは比較的安定なプラズマを形成し、圧力の上昇をエッチング速度の向上に反映できた結果であると考えられる。このことは、図13において、中央位置及びコーナ位置のいずれにおいてもほぼ同じエッチング速度で均一にエッチングが進行していることからも、SiN基板面内で均一にプラズマエッチングを行うことが可能な安定なプラズマが形成されていることを確認できる。
図14は(実施例3−2)におけるレジスト膜101及びSiN基板の拡大縦断面の写真を示しており、処理容器20内の圧力を高くしてもアンダーカットが発生することなくSiN基板側にテーパ面を形成できていることが分かる。
図12、図13に示したように、(実験3)の結果から、COFとOとの体積比を1:2とした場合においては、圧力雰囲気が133Pa(1000mTorr)以上の範囲では、およそ6000Å/min以上の高速でSiN膜のエッチングを行うことができる。そして、実験を行った範囲に近い267Pa(2000mTorr)以下の範囲では、エッチング速度が急激に低下したりすることなく、十分に速いエッチング速度が実現できると考えられる。また、COFとOとの体積比が3:20を超えると、COFが少なくなりすぎて圧力を上げても殆どエッチングがしなくなってしまうと考えられる。なお、好適なCOFとOとの体積比の範囲は例えば1:2〜3:20程度の範囲と考えられる。
S 被処理基板
1a TFT部
1b コンタクト部
101 レジスト膜
102 開口部
103 コンタクトホール
17 パッシベーション膜
2 プラズマエッチング装置
3 載置台
4 上部電極
45 エッチングガス供給部
46 酸素供給部
51 真空ポンプ
511 圧力調節弁
6 制御部

Claims (5)

  1. 上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
    前記被処理基板を処理容器内に搬入する工程と、
    この処理容器内に六フッ化硫黄と酸素との混合ガスを供給し、当該混合ガスを133Pa以上、200Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とするプラズマエッチング方法。
  2. 前記混合ガスは、六フッ化硫黄と酸素との体積比が1:6以上、1:20以下の範囲内であることを特徴とする請求項1に記載のプラズマエッチング方法。
  3. 上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
    前記被処理基板を処理容器内に搬入する工程と、
    この処理容器内に二フッ化カルボニルと酸素との混合ガスを供給し、当該混合ガスを133Pa以上、267Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とするプラズマエッチング方法。
  4. 前記混合ガスは、二フッ化カルボニルと酸素との体積比が1:2以上、3:20以下の範囲内であることを特徴とする請求項3に記載のプラズマエッチング方法。
  5. エッチングにより形成される前記窒化シリコン膜の開口部が、上部から下部へ向かって開口面積が徐々に小さくなる形状であることを特徴とする請求項1または3に記載のプラズマエッチング方法。
JP2009205129A 2009-09-04 2009-09-04 プラズマエッチング方法 Expired - Fee Related JP5310409B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009205129A JP5310409B2 (ja) 2009-09-04 2009-09-04 プラズマエッチング方法
KR1020100083889A KR101124810B1 (ko) 2009-09-04 2010-08-30 플라즈마 에칭 방법
TW099129910A TW201126597A (en) 2009-09-04 2010-09-03 Plasma etching method
CN2010102779106A CN102013396B (zh) 2009-09-04 2010-09-03 等离子体蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205129A JP5310409B2 (ja) 2009-09-04 2009-09-04 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2011054909A JP2011054909A (ja) 2011-03-17
JP5310409B2 true JP5310409B2 (ja) 2013-10-09

Family

ID=43843510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205129A Expired - Fee Related JP5310409B2 (ja) 2009-09-04 2009-09-04 プラズマエッチング方法

Country Status (4)

Country Link
JP (1) JP5310409B2 (ja)
KR (1) KR101124810B1 (ja)
CN (1) CN102013396B (ja)
TW (1) TW201126597A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470808B (zh) 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
TWI475698B (zh) * 2012-09-05 2015-03-01 Giantplus Technology Co Ltd 改善透明導電層斷線之方法
US20230290643A1 (en) * 2020-07-09 2023-09-14 Showa Denko K,K, Etching method and semiconductor element manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436022A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPH05326453A (ja) * 1992-03-27 1993-12-10 Sumitomo Metal Ind Ltd マイクロ波プラズマ処理装置
JPH06208977A (ja) * 1993-01-12 1994-07-26 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP3164756B2 (ja) * 1995-08-30 2001-05-08 京セラ株式会社 多層薄膜回路の形成方法
JPH1036022A (ja) * 1996-07-11 1998-02-10 Otis Elevator Co ホームエレベーターの点検用制御盤の取付構造
JPH10313118A (ja) * 1997-05-13 1998-11-24 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR100239399B1 (ko) * 1997-06-03 2000-01-15 김영환 반도체 소자의 제조 방법
JPH11274143A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc ドライエッチング方法及び薄膜トランジスタの製造方法
JP4112198B2 (ja) * 2000-09-11 2008-07-02 財団法人地球環境産業技術研究機構 クリーニングガス及びエッチングガス、並びにチャンバークリーニング方法及びエッチング方法
JP2005327884A (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp 半導体装置の製造方法
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
US20060062914A1 (en) * 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
RU2008108010A (ru) * 2005-08-02 2009-09-10 Массачусетс Инститьют Оф Текнолоджи (Us) Способ применения фторида серы для удаления поверхностных отложений
JP4936709B2 (ja) * 2005-11-25 2012-05-23 東京エレクトロン株式会社 プラズマエッチング方法および半導体装置の製造方法
JP4153961B2 (ja) * 2006-04-25 2008-09-24 積水化学工業株式会社 シリコンのエッチング方法
JP5235293B2 (ja) * 2006-10-02 2013-07-10 東京エレクトロン株式会社 処理ガス供給機構および処理ガス供給方法ならびにガス処理装置

Also Published As

Publication number Publication date
KR101124810B1 (ko) 2012-03-23
CN102013396A (zh) 2011-04-13
JP2011054909A (ja) 2011-03-17
KR20110025607A (ko) 2011-03-10
CN102013396B (zh) 2013-03-20
TW201126597A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI514475B (zh) 形成無氫含矽介電層的方法
CN100514570C (zh) 等离子体蚀刻方法
TWI493619B (zh) 雙層、三層遮罩臨界尺寸控制
KR100835023B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
US20060226120A1 (en) Etch profile control
US8501627B2 (en) Profile control in dielectric etch
TWI647762B (zh) 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體
JP5310409B2 (ja) プラズマエッチング方法
US7465670B2 (en) Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
JPWO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR100880746B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
CN101752172A (zh) 等离子体处理装置
US8415673B2 (en) Thin film transistor and semiconductor layer
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JP2007042744A (ja) プラズマ処理装置
WO2004027857A1 (ja) 半導体基板の処理方法
CN101694834A (zh) 薄膜晶体管的制造方法
US7125811B2 (en) Oxidation method for semiconductor process
US7396708B2 (en) Etching method for metal layer of display panel
TWI837439B (zh) 電漿處理裝置之載置台之清潔方法及電漿處理裝置
JP2004103680A (ja) コンタクトホールの形成方法及び液晶表示装置
TW201334069A (zh) 一種在等離子體刻蝕室內刻蝕氧化矽層的方法
JP2006024792A (ja) プラズマプロセス装置およびプラズマプロセス方法
KR20060038777A (ko) 폴리실리콘 게이트 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5310409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees