JP5310409B2 - プラズマエッチング方法 - Google Patents
プラズマエッチング方法 Download PDFInfo
- Publication number
- JP5310409B2 JP5310409B2 JP2009205129A JP2009205129A JP5310409B2 JP 5310409 B2 JP5310409 B2 JP 5310409B2 JP 2009205129 A JP2009205129 A JP 2009205129A JP 2009205129 A JP2009205129 A JP 2009205129A JP 5310409 B2 JP5310409 B2 JP 5310409B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- substrate
- film
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Description
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に六フッ化硫黄と酸素との混合ガスを供給し、当該混合ガスを133Pa以上、200Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とする。
前記混合ガスは、六フッ化硫黄と酸素との体積比が1:6以上、1:20以下の範囲内であることが好ましい。
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に二フッ化カルボニルと酸素との混合ガスを供給し、当該混合ガスを133Pa以上、267Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とする。
前記混合ガスは、二フッ化カルボニルと酸素との体積比が1:2以上、3:20以下の範囲内であることが好ましい。
図4に記載のプラズマエッチング装置2と同等の構成のエッチング処理装置を用い、SF6とO2との混合ガスをプラズマ化して、表面にレジスト膜101がパターンニングされたSiN基板のエッチングを行い、SiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。高周波電源部48からは13.56MHz、3000Wの高周波電力を30秒間供給した。また載置台3の温度は25℃に調節した。
(実施例1−1) SF6を100sccm、O2を600sccm供給し(体積比1:6)、処理容器20内の圧力を133Pa(1000mTorr)とした。
(実施例1−2) 処理容器20内の圧力を160Pa(1200mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−1A) 処理容器20内の圧力を26.7Pa(200mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−2A) 処理容器20内の圧力を53.3Pa(400mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(比較例1−3A) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例1−1)と同様の条件とした。
(実施例1−1〜1−2)、(比較例1−1A〜1−3A)の結果を図5に示す。図5の横軸は処理容器20内の圧力を示しており、上段の数値は[mTorr]単位、下段の数値は[Pa]単位で表示してある。右側の縦軸はSiNのエッチング速度またはレジスト膜101のアッシング速度[nm/min]を示しており、左側の縦軸はSiNのエッチング速度に対するレジスト膜101のアッシング速度の比である選択比[−]を示している。
LCD用の量産基板にSiN膜形成し、その上面にレジスト膜101を塗布、パターニングして被処理基板Sを作成し、SiN膜のプラズマエッチングを行った。プラズマエッチングにおいては、プラズマエッチング装置2と同等の構成のエッチング処理装置を用い、SF6とO2との混合ガスをプラズマ化してSiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。高周波電源部48からは13.56MHz、3000Wの高周波電力を30秒間供給した。また、載置台3の温度は25℃に調節した。
(実施例2−1) SF6を100sccm、O2を600sccm供給し(体積比1:6)、処理容器20内の圧力を133Pa(1000mTorr)とした。図8に示す被処理基板Sの「1〜13」の数値を付した各点におけるSiN膜のエッチング量及びレジスト膜101のアッシング量を測定した。
(実施例2−2) 処理容器20内の圧力を160Pa(1200mTorr)とした点以外は(実施例2−1)と同様の条件とした。
(実施例2−3) 処理容器20内の圧力を200Pa(1500mTorr)とした点以外は(実施例2−1)と同様の条件とした。
(比較例2−1) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例2−1)と同様の条件とした。
(実施例2−1〜2−3)及び(比較例2−1)の結果を図9、図10に示す。図9は被処理基板S上の計測点ごとのSiN膜のエッチング速度及びエッチング速度の面内均一性をプロットした結果を示している。図9の横軸は処理容器20内の圧力を、上段に[mTorr]単位、下段に[Pa]単位で表示してある。右側の縦軸はSiN膜のエッチング速度[nm/min]を示しており、左側の縦軸は当該エッチング速度の被処理基板S面内における均一性[±%]を示している。エッチング速度の面内均一性は、以下の(1)式に基づいて算出した。面内均一性は、その値が小さいほどエッチング速度のばらつきが被処理基板Sの面内で小さいことを示している。
面内均一性[±%]=±[{(E/R)MAX−(E/R)MIN}
/{(E/R)MAX+(E/R)MIN}]×100 …(1)
但し、(E/R)MAX;エッチング速度の最大値[nm/min]、
(E/R)MIN;エッチング速度の最小値[nm/min]である。
図4に記載のプラズマエッチング装置2と同等の構成のエッチング処理装置を用い、COF2とO2との混合ガスをプラズマ化して、(実験1)と同様の条件でSiNのエッチング速度(E/R)、レジスト膜101のアッシング速度(A/R)、選択比(SiNのエッチング速度に対するレジスト膜101のアッシング速度の比)を測定した。
(実施例3−1) COF2を300sccm、O2を600sccm供給し(体積比1:2)、処理容器20内の圧力を160Pa(1200mTorr)とした。
(実施例3−2) 処理容器20内の圧力を240Pa(1800mTorr)とした点以外は(実施例3−1)と同様の条件とした。
(実施例3−3) 処理容器20内の圧力を253Pa(1900mTorr)とした点以外は(実施例3−1)と同様の条件とした。
(比較例3−1) 処理容器20内の圧力を107Pa(800mTorr)とした点以外は(実施例3−1)と同様の条件とした。
1a TFT部
1b コンタクト部
101 レジスト膜
102 開口部
103 コンタクトホール
17 パッシベーション膜
2 プラズマエッチング装置
3 載置台
4 上部電極
45 エッチングガス供給部
46 酸素供給部
51 真空ポンプ
511 圧力調節弁
6 制御部
Claims (5)
- 上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に六フッ化硫黄と酸素との混合ガスを供給し、当該混合ガスを133Pa以上、200Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とするプラズマエッチング方法。 - 前記混合ガスは、六フッ化硫黄と酸素との体積比が1:6以上、1:20以下の範囲内であることを特徴とする請求項1に記載のプラズマエッチング方法。
- 上部から下部へ向かって開口面積が徐々に小さくなる開口部を備えたレジストパターンの下層側に形成された被処理基板上の窒化シリコン膜をプラズマエッチングする方法であって、
前記被処理基板を処理容器内に搬入する工程と、
この処理容器内に二フッ化カルボニルと酸素との混合ガスを供給し、当該混合ガスを133Pa以上、267Pa以下の範囲内の圧力雰囲気下でプラズマ化して、前記窒化シリコン膜をエッチングする工程と、を含むことを特徴とするプラズマエッチング方法。 - 前記混合ガスは、二フッ化カルボニルと酸素との体積比が1:2以上、3:20以下の範囲内であることを特徴とする請求項3に記載のプラズマエッチング方法。
- エッチングにより形成される前記窒化シリコン膜の開口部が、上部から下部へ向かって開口面積が徐々に小さくなる形状であることを特徴とする請求項1または3に記載のプラズマエッチング方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205129A JP5310409B2 (ja) | 2009-09-04 | 2009-09-04 | プラズマエッチング方法 |
KR1020100083889A KR101124810B1 (ko) | 2009-09-04 | 2010-08-30 | 플라즈마 에칭 방법 |
TW099129910A TW201126597A (en) | 2009-09-04 | 2010-09-03 | Plasma etching method |
CN2010102779106A CN102013396B (zh) | 2009-09-04 | 2010-09-03 | 等离子体蚀刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205129A JP5310409B2 (ja) | 2009-09-04 | 2009-09-04 | プラズマエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054909A JP2011054909A (ja) | 2011-03-17 |
JP5310409B2 true JP5310409B2 (ja) | 2013-10-09 |
Family
ID=43843510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205129A Expired - Fee Related JP5310409B2 (ja) | 2009-09-04 | 2009-09-04 | プラズマエッチング方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5310409B2 (ja) |
KR (1) | KR101124810B1 (ja) |
CN (1) | CN102013396B (ja) |
TW (1) | TW201126597A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470808B (zh) | 2011-12-28 | 2015-01-21 | Au Optronics Corp | 半導體元件及其製作方法 |
TWI475698B (zh) * | 2012-09-05 | 2015-03-01 | Giantplus Technology Co Ltd | 改善透明導電層斷線之方法 |
US20230290643A1 (en) * | 2020-07-09 | 2023-09-14 | Showa Denko K,K, | Etching method and semiconductor element manufacturing method |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6436022A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
JPH05326453A (ja) * | 1992-03-27 | 1993-12-10 | Sumitomo Metal Ind Ltd | マイクロ波プラズマ処理装置 |
JPH06208977A (ja) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
JP3164756B2 (ja) * | 1995-08-30 | 2001-05-08 | 京セラ株式会社 | 多層薄膜回路の形成方法 |
JPH1036022A (ja) * | 1996-07-11 | 1998-02-10 | Otis Elevator Co | ホームエレベーターの点検用制御盤の取付構造 |
JPH10313118A (ja) * | 1997-05-13 | 1998-11-24 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
KR100239399B1 (ko) * | 1997-06-03 | 2000-01-15 | 김영환 | 반도체 소자의 제조 방법 |
JPH11274143A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | ドライエッチング方法及び薄膜トランジスタの製造方法 |
JP4112198B2 (ja) * | 2000-09-11 | 2008-07-02 | 財団法人地球環境産業技術研究機構 | クリーニングガス及びエッチングガス、並びにチャンバークリーニング方法及びエッチング方法 |
JP2005327884A (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4499481B2 (ja) * | 2004-06-03 | 2010-07-07 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
US20060062914A1 (en) * | 2004-09-21 | 2006-03-23 | Diwakar Garg | Apparatus and process for surface treatment of substrate using an activated reactive gas |
RU2008108010A (ru) * | 2005-08-02 | 2009-09-10 | Массачусетс Инститьют Оф Текнолоджи (Us) | Способ применения фторида серы для удаления поверхностных отложений |
JP4936709B2 (ja) * | 2005-11-25 | 2012-05-23 | 東京エレクトロン株式会社 | プラズマエッチング方法および半導体装置の製造方法 |
JP4153961B2 (ja) * | 2006-04-25 | 2008-09-24 | 積水化学工業株式会社 | シリコンのエッチング方法 |
JP5235293B2 (ja) * | 2006-10-02 | 2013-07-10 | 東京エレクトロン株式会社 | 処理ガス供給機構および処理ガス供給方法ならびにガス処理装置 |
-
2009
- 2009-09-04 JP JP2009205129A patent/JP5310409B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-30 KR KR1020100083889A patent/KR101124810B1/ko not_active IP Right Cessation
- 2010-09-03 CN CN2010102779106A patent/CN102013396B/zh not_active Expired - Fee Related
- 2010-09-03 TW TW099129910A patent/TW201126597A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR101124810B1 (ko) | 2012-03-23 |
CN102013396A (zh) | 2011-04-13 |
JP2011054909A (ja) | 2011-03-17 |
KR20110025607A (ko) | 2011-03-10 |
CN102013396B (zh) | 2013-03-20 |
TW201126597A (en) | 2011-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514475B (zh) | 形成無氫含矽介電層的方法 | |
CN100514570C (zh) | 等离子体蚀刻方法 | |
TWI493619B (zh) | 雙層、三層遮罩臨界尺寸控制 | |
KR100835023B1 (ko) | 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 | |
US20060226120A1 (en) | Etch profile control | |
US8501627B2 (en) | Profile control in dielectric etch | |
TWI647762B (zh) | 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體 | |
JP5310409B2 (ja) | プラズマエッチング方法 | |
US7465670B2 (en) | Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity | |
JPWO2015016149A1 (ja) | 基板処理装置、半導体装置の製造方法およびプログラム | |
KR100880746B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 | |
CN101752172A (zh) | 等离子体处理装置 | |
US8415673B2 (en) | Thin film transistor and semiconductor layer | |
JP5101059B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 | |
JP2007042744A (ja) | プラズマ処理装置 | |
WO2004027857A1 (ja) | 半導体基板の処理方法 | |
CN101694834A (zh) | 薄膜晶体管的制造方法 | |
US7125811B2 (en) | Oxidation method for semiconductor process | |
US7396708B2 (en) | Etching method for metal layer of display panel | |
TWI837439B (zh) | 電漿處理裝置之載置台之清潔方法及電漿處理裝置 | |
JP2004103680A (ja) | コンタクトホールの形成方法及び液晶表示装置 | |
TW201334069A (zh) | 一種在等離子體刻蝕室內刻蝕氧化矽層的方法 | |
JP2006024792A (ja) | プラズマプロセス装置およびプラズマプロセス方法 | |
KR20060038777A (ko) | 폴리실리콘 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5310409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |