CN102013396A - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN102013396A
CN102013396A CN2010102779106A CN201010277910A CN102013396A CN 102013396 A CN102013396 A CN 102013396A CN 2010102779106 A CN2010102779106 A CN 2010102779106A CN 201010277910 A CN201010277910 A CN 201010277910A CN 102013396 A CN102013396 A CN 102013396A
Authority
CN
China
Prior art keywords
etching
plasma
container handling
film
processed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102779106A
Other languages
English (en)
Other versions
CN102013396B (zh
Inventor
吹野康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102013396A publication Critical patent/CN102013396A/zh
Application granted granted Critical
Publication of CN102013396B publication Critical patent/CN102013396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种能够进行良好的形状控制并且能够以高速进行氮化硅膜的蚀刻的等离子体蚀刻方法。在对具备在自上而下开口面积逐渐减小的开口部的抗蚀剂图案的下层侧形成的被处理基板(S)上的氮化硅膜进行等离子体蚀刻时,包括将被处理基板(S)搬入处理容器(20)内的工序;和向处理容器(20)内供给六氟化硫和氧的混合气体,在133Pa以上、200Pa以下的范围内的压力氛围下进行等离子体化,对上述氮化硅膜进行蚀刻的工序。

Description

等离子体蚀刻方法
技术领域
本发明涉及使用等离子化的气体对LCD用基板等被处理体进行蚀刻的等离子体蚀刻方法。
背景技术
液晶显示装置(LCD:Liquid Crystal Display)等的FPD(Flat Panel Display:平板显示装置)中使用的例如薄膜晶体管(TFT:Thin Film Transistor),通过在玻璃基板等被处理基板上图案形成并依次叠层栅极电极和栅极绝缘膜、半导体膜等而形成。
在被处理基板上形成TFT之后,例如对在最上层形成的表面保护膜(钝化膜)进行等离子体蚀刻,形成配线连接用的接触孔。该接触孔具备自上而下开口面积逐渐减小的锥面,由此使钝化膜的表面与上述锥面的交叉角形成为钝角,从而防止埋入孔内的配线的断线。
接触孔的锥面通过下述的所谓抗蚀剂后退法等方法形成,在抗蚀剂后退法中,预先对形成于钝化膜上的抗蚀剂图案进行加热处理而形成锥面,通过蚀刻将该抗蚀剂图案侧的锥面形状复制在钝化膜侧。
这里,在上述钝化膜为例如由硅和氮形成的氮化硅膜(下面,称为SiN膜)时,例如将六氟化硫(SF6)等蚀刻气体等离子化,进行等离子体蚀刻。
通常,等离子体蚀刻在减压氛围中进行,但例如越是提高减压氛围的压力,就越能够增大SiN膜的蚀刻速度。另一方面,如果提高减压氛围的压力,则与抗蚀剂的灰化速度相比,SiN膜的蚀刻速度增大,发生后述的过渡切削(under cut)状态,难以进行接触孔的形状控制,即难以在钝化膜上以良好的精度复制抗蚀剂图案的形状。
这样,对SiN膜进行蚀刻时的蚀刻速度与接触孔的形状控制之间具有协调关系。因此,例如锥面的形状控制优先时,存在难以充分提高蚀刻速度、难以提高蚀刻处理的处理能力的问题。
这里,在专利文献1中记载了在1.33Pa(10mTorr)~133Pa(1000mTorr)范围的压力氛围下将SF6等离子体化、对SiN膜进行蚀刻的技术。在专利文献2中记载了在1Pa~100Pa范围的压力氛围下将氟气和氧气的混合气体等离子体化、对SiN膜进行蚀刻的技术。另外,在专利文献3中记载了利用碳酰氟和氧气的混合气体对SiN膜进行等离子体蚀刻的技术。
但是,上述专利文献1~专利文献3中的任一技术中都没有关注SiN膜的蚀刻速度与锥面的形状控制的关系,例如,没有公开用于保持良好的锥面形状并且提高蚀刻速度的条件。
专利文献1:日本特开平01-146328号公报,第三页右上栏第11行~第16行
专利文献2:日本特开2008-300478号公报,0014段、0027段
专利文献3:日本特开2002-158181号公报,0043段、0061段
发明内容
本发明是鉴于上述问题而完成的,其目的在于提供一种能够进行良好的形状控制并且能够以高速进行氮化硅膜的蚀刻的等离子体蚀刻方法。
本发明的等离子体蚀刻方法对在具备自上而下开口面积逐渐减小的开口部的抗蚀剂图案的下层侧形成的被处理基板上的氮化硅膜进行等离子体蚀刻,该等离子体蚀刻方法的特征在于,包括:将上述被处理基板搬入处理容器内的工序;和向该处理容器内供给六氟化硫和氧的混合气体,在133Pa以上、200Pa以下的范围内的压力氛围下使该混合气体等离子体化,对上述氮化硅膜进行蚀刻的工序。
优选上述混合气体中的六氟化硫与氧的体积比在1∶6以上、1∶20以下的范围内。
本发明的另一种等离子体蚀刻方法对在具备自上而下开口面积逐渐减小的开口部的抗蚀剂图案的下层侧形成的被处理基板上的氮化硅膜进行等离子体蚀刻,该等离子体蚀刻方法的特征在于,包括:将上述被处理基板搬入处理容器内的工序;和向该处理容器内供给碳酰氟和氧的混合气体,在133Pa以上、267Pa以下的范围内的压力氛围下使该混合气体等离子体化,对上述氮化硅膜进行蚀刻的工序。
优选上述混合气体中的碳酰氟与氧的体积比在1∶2以上、3∶20以下的范围内。
另外,在通过蚀刻形成的上述氮化硅膜的开口部为自上而下开口面积逐渐减小的形状时,上述各等离子体蚀刻方法适用。
发明的效果
根据本发明,通过使用在六氟化硫或碳酰氟中混合有氧气的混合气体进行等离子体蚀刻,即使在133Pa(1000mTorr)以上的高压力氛围下也能够得到稳定的等离子体,能够以高速进行氮化硅膜的蚀刻。另外,由于混合气体中含有具有使抗蚀剂图案灰化的能力的氧气,能够调节氮化硅膜的蚀刻速度与抗蚀剂图案的灰化速度之比,能够以良好精度从抗蚀剂图案向氮化硅膜上复制自上而下开口面积逐渐减小的开口部的形状。
附图说明
图1是表示适用本实施方式的等离子体蚀刻方法的被处理基板的一个例子的纵截侧面图。
图2是表示在上述被处理基板上的TFT上形成接触孔的工序的纵截侧面图。
图3是示意性地表示在上述接触孔中形成锥面的方法的说明图。
图4是表示用于实施上述等离子体蚀刻方法的等离子体蚀刻装置的截面侧面图。
图5是表示等离子体蚀刻的实验结果的第一说明图。
图6是表示等离子体蚀刻的实验结果的第二说明图。
图7是表示等离子体蚀刻的实验结果的第三说明图。
图8是表示上述实验中所使用的被处理基板的蚀刻速度的计测点的说明图。
图9是表示等离子体蚀刻的实验结果的第四说明图。
图10是表示等离子体蚀刻的实验结果的第五说明图。
图11是表示等离子体蚀刻的实验结果的第六说明图。
图12是表示等离子体蚀刻的实验结果的第七说明图。
图13是表示等离子体蚀刻的实验结果的第八说明图。
图14是表示等离子体蚀刻的实验结果的第九说明图。
符号说明
S:被处理基板;1a:TFT部;1b:接触部;101:抗蚀剂膜;102:开口部;103:接触孔;17:钝化膜;2:等离子体蚀刻装置;3:载置台;4:上部电极;45:蚀刻气体供给部;46:氧气供给部;51:真空泵;511:压力调节阀;6:控制部。
具体实施方式
图1是表示将适用本实施方式的等离子体蚀刻方法的被处理基板的一部分区域放大的纵截侧面图。图1所示的被处理基板例如为有源矩阵方式的LCD,图中,1a是设置于各像素的TFT部的纵截侧面,1b是用于将设置于TFT部1a的例如栅极电极与LCD的驱动电路连接的接触部的纵截侧面图。
TFT部1a中,在玻璃基板11上形成栅极配线膜12,在其上设置由SiN膜等构成的栅极绝缘膜13,再在其上层依次形成无定形硅膜14和n+无定形硅膜15以及信号线膜,通过蚀刻将信号线膜以及n+无定形硅膜15左右分离,形成源极电极161、漏极电极162和设于这些电极161、162之间的沟槽部。
在这样形成的TFT结构的上表面侧设有用于保护TFT部1a的表面的、例如由SiN膜构成的钝化膜17。钝化膜17中,在与源极电极161、漏极电极162的接触部设有接触孔103,通过该接触孔103连接例如由ITO(Indium Tin Oxide:铟锡氧化物)等的透明电极构成的电极膜18,例如源极电极161连接于源极电极161侧的驱动电路,漏极电极162连接于各液晶像素的驱动电极。
另一方面,接触部1b的结构为,例如在与TFT部1a的栅极配线膜12连接的栅极配线膜12的上表面侧,从下方侧起依次叠层均由SiN膜构成的上述栅极绝缘膜13和钝化膜17。并且,设置贯通该二层膜13、17的接触孔103,在该接触孔103内形成电极膜18,将栅极配线膜12与栅极配线膜12侧的驱动电路连接。另外,在本实施方式中,如背景技术中说明的那样,为了防止电极膜18的断线,设置于TFT部1a和接触部1b的接触孔103形成自上而下开口面积逐渐减小的锥面。
从减少抗蚀剂的消耗和减少制造工序等观点出发,具备以上说明的结构的TFT部1a、接触部1b中,对设置于各部1a、1b的接触孔103一并进行蚀刻。例如在图2(a)、图2(b)所示的例子中,以覆盖TFT部1a和接触部1b的整体的方式涂布抗蚀剂膜101,图案形成蚀刻用的开口部102而形成抗蚀剂图案。并且,通过这些开口部102对钝化膜17、栅极绝缘膜13进行蚀刻,在各部1a、1b形成接触孔103。
这样,在TFT部1a、接触部1b一并蚀刻接触孔103时,在TFT部1a侧仅对钝化膜17进行蚀刻,而在接触部1b侧,需要对钝化膜17和栅极绝缘膜13进行蚀刻,蚀刻不同厚度的SiN膜。因此,能够在TFT部1a侧形成接触孔103而与各电极161、162接触,之后,在接触部1b侧,接触孔103尚未到达栅极配线膜12,有时需要继续进行蚀刻。因此,接触孔103的一并蚀刻中使用的蚀刻气体,必须具有不对TFT部1a侧的信号线膜(源极电极161、漏极电极162)进行蚀刻的性质。
另外,如上所述,在接触部1b侧的接触孔103设有用于防止电极膜18断线的锥面,该锥面可以通过抗蚀剂后退法形成。在涂布后的抗蚀剂膜101上图案形成开口部102之后,通过进行加热处理,如图3(a)中示意的放大图所示,开口部102的内端面形成为锥形形状。
这样,以在抗蚀剂膜101形成锥面的状态对钝化膜17进行蚀刻时,由于钝化膜17从抗蚀剂膜101的较薄的区域一侧开始被蚀刻,因此,能够如图3(b)所示在钝化膜17上复制抗蚀剂膜101的锥面形状。这里,如背景技术所述的那样,在利用等离子体蚀刻对钝化膜17进行蚀刻时,如果为了增大其蚀刻速度而提高进行等离子体蚀刻的减压氛围的压力,则钝化膜17的蚀刻速度变得大于抗蚀剂膜101侧的灰化速度。其结果,如图3(c)所示,在抗蚀剂膜101的下表面发生钝化膜17的蚀刻,导致不能正确地将抗蚀剂膜101的锥形形状复制在钝化膜17上而出现过渡切削的状态。另外,该过渡切削在TFT部1a侧的接触孔103也可能发生。
另外,适用本实施方式的等离子体蚀刻方法的被处理基板构成为例如长边为2m以上的大型方形基板。对这样的大型被处理基板进行等离子体蚀刻时,需要在能够容纳该被处理基板的大型的处理容器内使蚀刻气体均匀地等离子体化。特别是从增大蚀刻速度的观点出发,如果提高处理容器内的减压氛围的压力,则会形成不平衡的等离子体而存在难以在被处理基板面内进行均匀的蚀刻的问题。
如上述说明所述,在图1所示的被处理基板形成接触孔103的等离子体蚀刻中,为了提高蚀刻速度而提高处理能力,必须考虑下述(1)~(3)等问题进行蚀刻气体的选定和处理条件的设定。(1)进行在TFT部1a、接触部1b的不同区域厚度不同的SiN膜的蚀刻时,抑制SiN膜较薄的TFT部1a侧的信号线膜(源极电极161、漏极电极162)中的蚀刻的进行,(2)抑制过渡切削的发生,(3)在被处理基板的整个表面形成均匀的等离子体。本实施方式的等离子体蚀刻方法能够满足这些要求并且以比现有方法更快的速度进行SiN膜的蚀刻。以下,说明其详细内容。
以下,图4表示实施本实施方式的等离子体蚀刻方法的等离子体蚀刻装置的构成例。图4的纵截侧面图所示的等离子体蚀刻装置2的作用为:对于例如图3(a)所示在最上面涂布有抗蚀剂膜101的被处理基板S,通过等离子体蚀刻在TFT部1a和接触部1b形成接触孔103,该抗蚀剂膜101上图案形成有开口部102。
等离子体蚀刻装置2的内部具备用于对被处理基板S进行等离子体蚀刻的作为真空腔室的处理容器20。本实施方式的等离子体处理装置2能够处理如上所述的例如边长为2m以上的大型方形基板,处理容器20也形成为例如水平截面的一边为3.5m、另一边为3.0m左右大小的方形。
处理容器20例如由铝等热传导性和导电性良好的材料构成,并且该处理容器20接地。另外,在处理容器20的一个侧壁部21形成用于向处理容器20内搬入被处理基板S的搬入搬出口22,该搬入搬出口22通过闸阀23自由开闭。
在处理容器20的内部,配置用于在其上表面载置被处理基板S的载置台3。载置台3与处理容器20的底面电连接地配置,发挥着作为下部电极的作用,具有阳极电极的功能。
另外,载置台3的周缘部和侧面被聚焦环33覆盖,该聚焦环33用于在载置台3的上方均匀地形成等离子体,例如由陶瓷材料构成。聚焦环33发挥着调节被处理基板S的周缘区域的等离子体状态的作用,例如发挥着使等离子体在被处理基板S上集中而提高蚀刻速度的作用。在本实施方式中,载置被处理基板S的载置区域横跨例如包括载置台3的上表面和其周围的聚焦环33的上表面的一部分的区域而形成。
载置台3中,在设置于外部的未图示的搬送装置和该载置台3之间设置有用于进行被处理基板S的交接的升降销34。升降销34与升降机构35连接,从载置台3的表面自由地突出没入,能够使被处理基板S在进行被处理基板S交接的位置和上述载置区域之间升降。图中,36是用于将处理容器20内保持真空的覆盖升降销34的波纹管。
另一方面,在载置台3的上方,以与该载置台3的上表面相对置的方式设有平板状的上部电极4,该上部电极41由方板状的上部电极基底41支持。这些上部电极4和上部电极基底41例如由铝构成并相互导通。上部电极基底41的上表面经由绝缘部件411安装于处理容器20的天井部,处于从处理容器20电浮起的状态。在上部电极基底41上连接有等离子体发生用的高频电源部48,结果,上部电极4具有作为阴极电极的功能。另外,由这些上部电极基底41和上部电极4围起来的空间构成蚀刻气体的扩散空间42。以下,将这些上部电极4、上部电极基底41统称为气体喷头40。
在处理容器20的天井部设有与上述扩散空间42连接的气体供给路43,该气体供给路43分支为两根,一方侧的蚀刻气体供给路431上连接有蚀刻气体供给部45,另一方侧的氧气供给路432上连接有氧气供给部46。在蚀刻气体供给部45中储藏有用于对被处理基板S的SiN膜进行蚀刻的六氟化硫(以下记为SF6),能够将SF6以气体状态向处理容器20供给。另一方面,在氧气供给部46中储藏有用于使在处理容器20内发生的等离子体稳定化并且调节抗蚀剂膜101的灰化速度而抑制过渡切削的发生的氧气(以下记为O2),向处理容器20供给与SF6混合的状态的O2
蚀刻气体供给部45、氧气供给部46和扩散空间42之间的各供给路431、432中设有例如由质量流量控制器等构成的流量调节部44。流量调节部44具有基于来自后述的控制部6的指示而调节向处理容器20供给的SF6和O2的供给量的功能,由此发挥着调节SF6和O2的混合比的作用。
本实施方式的蚀刻方法中,流量调节部44能够将SF6和O2以例如1∶6以上、1∶20以下范围的体积比混合的状态向处理容器20供给。列举具体例,在本例中流量调节部44进行控制,使得例如将SF6的流量调节为100sccm(sccm:ml/min(0℃、1个大气压),下同)、将O2的流量调节为600sccm,将以1∶6的体积比混合的混合气体向处理容器20供给。
这样,一旦经过混合后的气体被供给到扩散空间42,该混合气体就会经由设置在上部电极4中的气体供给孔47向被处理基板S上方的处理空间供给,被等离子体化,能够对被处理基板S进行蚀刻处理。
另一方面,对处理容器20内的氛围气体进行排气的排气路24的一端侧连接于处理容器20的底面,在另一端侧经由压力调节阀511连接有真空泵51,处理容器20内的气体从该排气路24向例如工厂共用的除害装置52排出。
这里,在现有的等离子体蚀刻方法中,在处理容器20内的压力被减压至例如不足133Pa(1000mTorr)的例如13.3Pa(100mTorr)左右的高真空氛围的处理容器20内,供给例如未混合O2的SF6,进行SiN膜的蚀刻。在这种程度的高真空氛围下,即使在本例的大型处理容器20中等离子体也能稳定,并且也能够抑制过渡切削的发生。但是,在高真空氛围下,存在SiN膜的蚀刻速度低、不能得到充分的处理能力的问题。
另一方面,如果边单独供给SF6边提高处理容器20内的压力,则难以形成稳定的等离子体,并且可能导致过渡切削的发生显著。因此,现有的等离子体处理装置未达到以例如133Pa(1000mTorr)以上的较低真空的压力氛围下实施蚀刻的设计,真空泵也需要使用能够形成高真空氛围的较昂贵的涡轮分子泵等的真空泵。
相对于此,在本实施方式的等离子体蚀刻方法中,如上所述,在SF6中以例如1∶6~1∶20范围的体积比混合O2,由此在压力较高的氛围下也能够稳定地形成等离子体,并且能够调节SiN膜的蚀刻速度与抗蚀剂膜101的灰化速度之比,形成难以发生过渡切削的状态。
为了在处理容器20内形成这样的压力氛围,本实施方式的真空泵51和压力调节阀511,基于未图示的压力计的指示,调节压力调节阀511的开度,由此能够将处理容器20内的压力调节为例如133Pa(1000mTorr)以上、200Pa(1500mTorr)以下的范围内的例如133Pa(1000mTorr)。这样,能够在低于现有的高真空氛围的低真空的状态下进行等离子体蚀刻,因此,真空泵51可以不像例如涡轮分子泵那样制成高真空状态,能够由比较廉价的干式泵等构成。
另外,等离子体蚀刻装置2与控制部6连接。控制部6例如由未图示的具备CPU和程序的计算机构成,在程序中组合设计有用于对该等离子体蚀刻装置2的动作进行控制等的步骤(命令)群,即,对于从向处理容器20内搬入被处理基板S、调节向处理容器20的SF6和O2的供给量、供给比以及处理容器20内的压力开始直至将蚀刻气体(SF6和O2的混合气体)等离子体化、对被处理基板S实施蚀刻处理后将其搬出的动作进行控制。该程序例如存储在硬盘、光盘、磁光盘、存储卡等存储介质中,从这些存储介质向计算机安装(install)。
以下,说明本实施方式的等离子体蚀刻装置2的动作。首先,通过未图示的操作部,选择用户需要的等离子体蚀刻处理的工艺方案输入到控制部6,在控制部6中基于该工艺方案向等离子体蚀刻装置2的各部输出控制信号,从而对被处理基板S进行规定的等离子体蚀刻处理。
首先打开闸阀23,通过未图示的外部搬送单元,将如图2(a)所示在表面形成有抗蚀剂膜101的被处理基板S搬入处理容器20内,搬送至载置台3上方的交接位置,该抗蚀剂膜101具备对应于接触孔103的开口部102。
被处理基板S到达交接位置时,使升降销34上升,将被处理基板S从搬送单元交接到升降销34,搬送单元退出到处理容器20外,使升降销34下降,将被处理基板S载置于载置区域。之后关闭搬入搬出口22,使真空泵51运转,通过压力调节阀511将处理容器20内调节到例如133Pa(1000mTorr)的压力,并且利用流量调节部44进行流量调节,使SF6的流量为100sccm、O2的流量为600sccm(体积比1∶6),从蚀刻气体供给部45和氧气供给部46向处理容器20供给两种气体。
SF6和O2在气体供给路43和扩散空间42内充分混合,经由气体供给孔47向处理容器20内喷出。并且,从高频电源部48向上部电极4供给高频电力,在被处理基板S的上方侧的空间形成等离子体,对SiN膜进行等离子体蚀刻。
这里,SF6是绝缘性的气体,具有难以在收纳大型被处理基板S的处理容器20内形成均匀的等离子体的特性,但是,通过以SF6和O2的体积比为1∶6~1∶20的高比例混合具有促进SF6解离的效果的O2,能够在整个处理容器20内形成均匀的等离子体。这可以通过目视观察处理容器20内的等离子体状态确认,也可以通过后述的实施例中的实验确认。
另一方面,由于O2不具有对SiN膜进行蚀刻的能力,因此如果提高O2的混合比,则可能导致SiN膜的蚀刻速度变慢。但是,在本例中通过使处理容器20内的压力为例如133Pa(1000mTorr)~200Pa(1500mTorr)的较高的压力氛围,即使在提高O2的混合比的情况下,处理容器20内的SF6分子数与现有情况相比不但不会减少,有时反而增加。这样,如上所述,能够利用与O2的混合气体形成稳定的等离子体,因此,生成大量SF6的活性种,有助于蚀刻速度的提高。这样的SiN膜的蚀刻速度的提高也能够通过后述的实施例中的实验确认。
另外,由于在SF6中混合的O2不具有蚀刻SiN膜的能力而具有使抗蚀剂膜101灰化的能力,因此,弥补SiN膜的蚀刻速度的提高部分,抗蚀剂膜101的灰化速度也提高。其结果,SiN膜和抗蚀剂膜101例如均等地被削去,能够不发生过渡切削地形成SiN膜,能够良好地进行接触孔103的形状控制。这点也可以通过后述的实施例中的实验确认。
并且,在构成源极电极161和漏极电极162的信号线膜如叠层Mo和Al而形成的Mo/Al/Mo叠层膜那样含有Mo的情况下,SF6为了蚀刻Mo,与SiN膜的选择比(SiN膜的蚀刻速度与Mo膜的蚀刻速度之比例)至关重要。但是,通过提高O2的混合比,该选择比也能够增大。
等离子体化后的气体在处理容器20内下降到达被处理基板S,在其表面进行蚀刻处理。接着,该气体沿着被处理基板S的表面向周缘部一侧流动,通过聚焦环33与处理容器20之间的空间流入排气路24,向处理容器20外排出。这样操作基于工艺方案进行规定时间的等离子体蚀刻处理后,停止SF6、O2和高频电力的供给,使处理容器20内的压力恢复原来到的状态之后,以与搬入时相反的顺序将被处理基板S从载置台3交接到外部的搬送单元,从等离子体蚀刻装置2搬出,完成一系列的蚀刻处理。
根据本实施方式的等离子体蚀刻方法,具有以下的效果。通过使用混合SF6和O2的混合气体进行等离子体蚀刻,即使在133Pa(1000mTorr)以上的高压力氛围下也能够得到稳定的等离子体,能够以高速对SiN膜进行蚀刻。另外,由于混合气体含有具有使抗蚀剂膜101灰化的能力的O2,能够调节SiN膜的蚀刻速度和抗蚀剂膜101的灰化速度之比,将自上而下开口面积逐渐减小的开口部102的形状从抗蚀剂膜101向SiN膜复制,形成接触孔103,此时能够进行良好的形状控制。
另外,由于能够以低于现有的真空氛围进行SiN膜的蚀刻,因此能够采用比较廉价的干式泵等代替形成高真空氛围的涡轮分子泵作为真空泵51,从而能够降低等离子体蚀刻装置2的装置成本。
接着说明第二实施方式的等离子体处理方法。第二实施方式的等离子体处理方法能够利用具备与图4所示的装置基本相同的结构的等离子体蚀刻装置2进行实施,但以下方面不同。
第二实施方式的等离子体蚀刻装置2中,作为对SiN膜进行蚀刻的蚀刻气体,采用暖化系数与二氧化碳基本相等的碳酰氟(COF2),在蚀刻气体供给部45中代替SF6储藏有COF2。另外,本例的流量调节部44将例如以1∶2以上、3∶20以下的范围的体积比混合的COF2和O2作为混合气体向处理容器20供给。
第二实施方式的真空泵51和压力调节阀511具备下述功能,基于未图示的压力计的指示调节压力调节阀511的开度,由此将处理容器20内的压力氛围调节为例如133Pa(1000mTorr)以上、267Pa(2000mTorr)以下的范围内。
基于以上说明的条件,将COF2和O2的混合气体等离子体化而进行被处理基板S的等离子体蚀刻时,也能够获得形成稳定的等离子体、提高SiN膜的蚀刻速度、抑制了过渡切削的发生的接触孔103的形状控制、防止在一并对TFT部1a和接触部1b进行蚀刻时信号线膜(源极电极161、漏极电极162)的切削、采用低真空泵而降低设备成本等的各种效果。
这里,从处理容器20排出的混合气体中所含有的COF2的大部分被除害装置52捕集,剩余的O2向大气中排出。但是,由于除害装置52的COF2捕集效率不是100%,因此也存在微量的COF2向大气中排出的情况。在该情况下,由于如上所述COF2是暖化系数与二氧化碳相同的物质,因此能够将对环境的负荷抑制得较低。
以上说明的第一、第二实施方式的等离子体蚀刻方法,不限于对图1所示的被处理基板S上的TFT部1a、接触部1b一并进行蚀刻的情况,也能够适用于对两个区域分别进行蚀刻的情况。
另外,将处理容器20的压力调节至133Pa(1000mTorr)以上并产生等离子体的上述等离子体处理方法,也能够适用于向处理容器20内仅供给O2使抗蚀剂膜101灰化,而将其从被处理基板S除去的等离子体灰化方法。通过在比现有技术中进行等离子体灰化的例如133Pa(1000mTorr)高的压力氛围下进行灰化,能够降低在被处理基板S上形成的设备的损伤,进行高速的灰化处理。
实施例
(实验1)
使用与图4中记载的等离子体蚀刻装置2同样构成的蚀刻处理装置,将SF6和O2的混合气体等离子体化,进行在表面图案形成有抗蚀剂膜101的SiN基板的蚀刻,测定SiN的蚀刻速度(E/R)、抗蚀剂膜101的灰化速度(A/R)、选择比(抗蚀剂膜101的灰化速度与SiN的蚀刻速度之比)。从高频电源部48供给13.56MHz、3000W的高频电力30秒。另外,载置台3的温度调节为25℃。
A实验条件
(实施例1-1)以100sccm供给SF6,以600sccm供给O2(体积比1∶6),使处理容器20内的压力为133Pa(1000mTorr)。
(实施例1-2)除了使处理容器20内的压力为160Pa(1200mTorr)以外,与(实施例1-1)的条件相同。
(比较例1-1A)除了使处理容器20内的压力为26.7Pa(200mTorr)以外,与(实施例1-1)的条件相同。
(比较例1-2A)除了使处理容器20内的压力为53.3Pa(400mTorr)以外,与(实施例1-1)的条件相同。
(比较例1-3A)除了使处理容器20内的压力为107Pa(800mTorr)以外,与(实施例1-1)的条件相同。
B实验结果
在图5中表示(实施例1-1~1-2)、(比较例1-1A~1-3A)的结果。图5的横轴表示处理容器20内的压力,上段数值以[mTorr]单位表示,下段数值以[Pa]单位表示。右侧的纵轴表示SiN膜的蚀刻速度或抗蚀剂膜101的灰化速度[nm/min],左侧的纵轴表示作为抗蚀剂膜101的灰化速度与SiN的蚀刻速度之比的选择比[-]。
图5所示的中空的菱形点表示各实施例、比较例的SiN的蚀刻速度,实线表示其趋势线。另外,涂黑的菱形点是抗蚀剂膜101(PR)的灰化速度,虚线是其趋势线。另一方面,涂黑的三角形点表示上述选择比,点划线表示其趋势线。这里(比较例1-3A)进行两次相同的实验,各点表示这些试验结果的平均值,误差棒以范围显示表示实际试验结果的值。
观察图5所示的SiN的蚀刻速度的倾向,从(比较例1-1A)向(比较例1-3A),随着处理容器20内压力的增大,SiN的蚀刻速度升高。并且,从(比较例1-3A)到(实施例1-2),蚀刻速度的变化基本水平,即使提高处理容器20内的压力,也不会出现蚀刻速度的大幅升高。抗蚀剂膜101的灰化速度也具有相同的倾向。
另一方面,关于选择比,随着处理容器20内的压力的上升,SiN的蚀刻量相对变大,从(比较例1-1A)到(比较例1-3A)选择比缓慢降低,而在从(比较例1-3A)到(实施例1-2)的范围内选择比基本水平。
图6(a)~图6(c)是表示以与(比较例1-1A~1-3A)相同的条件将载置台3的温度调节为90℃的(比较例1-1B)~(比较例1-3B)的各例中的抗蚀剂膜101和SiN基板的放大纵截面的照片。另外,图7(a)~图7(c)是表示以SF6的流量100sccm、O2的流量400sccm(体积比1∶4),在与(比较例1-1B~1-3B)相同的条件下进行SiN基板的蚀刻的(比较例1-1C~1-3C)的结果的放大纵截面的照片。
比较图6(a)~图6(c)的(比较例1-1B~1-3B)和图7(a)~图7(c)的(比较例1-1C~1-3C)的实验结果,在SF6与O2的体积比为1∶4的(比较例1-1C~1-3C)中,观察到发生比较明显的过渡切削。相对于此,(比较例1-1B)中基本不发生过渡切削,另外,(比较例1-2B、1-3B)中可以观察到发生少许的过渡切削,但是其程度比(比较例1-2C、1-3C)小。
由此可知,通过增加O2相对于SF6的混合比例,与O2的混合比例较小的情况相比,能够抑制发生过渡切削的程度。并且,可以认为处理容器20内的压力为133Pa(1000mTorr)以上的(实施例1-1、1-2)也具有同样倾向。
另外,在O2相对于SF6的混合比例以体积比计小于1∶6的区域中,使处理容器20的压力升高至133Pa(1000mTorr)以上时,由于等离子体变得不稳定,无法进行对应于该压力区域的(比较例1-1C~1-3C)的实验。
(实验2)
在LCD用的批量生产基板上形成SiN膜,在其上表面涂布抗蚀剂膜101,形成图案而制成被处理基板S,进行SiN膜的等离子体蚀刻。在等离子体蚀刻中,使用与等离子体蚀刻装置2同样构成的蚀刻处理装置,将SF6和O2的混合气体等离子体化,测定SiN的蚀刻速度(E/R)、抗蚀剂膜101的灰化速度(A/R)、选择比(抗蚀剂膜101的灰化速度与SiN膜的蚀刻速度之比)。从高频电源部48供给13.56MHz、3000W的高频电力30秒。另外,载置台3的温度调节为25℃。
A实验条件
(实施例2-1)以100sccm供给SF6,以600sccm供给O2(体积比1∶6),使处理容器20内的压力为133Pa(1000mTorr)。测定图8所示的被处理基板S的标有“1~13”的数值的各点的SiN膜的蚀刻量和抗蚀剂膜101的灰化量。
(实施例2-2)除了使处理容器20内的压力为160Pa(1200mTorr)以外,与(实施例2-1)的条件相同。
(实施例2-3)除了使处理容器20内的压力为200Pa(1500mTorr)以外,与(实施例2-1)的条件相同。
(比较例2-1)除了使处理容器20内的压力为107Pa(800mTorr)以外,与(实施例2-1)的条件相同。
B实验结果
在图9、图10中表示(实施例2-1~2-3)和比较例(2-1)的结果。图9表示绘制被处理基板S上每个计测点的SiN膜的蚀刻速度和蚀刻速度的面内均一性的结果。图9的横轴表示处理容器20内的压力,上段以[mTorr]单位表示,下段以[Pa]单位表示。右侧的纵轴表示SiN膜的蚀刻速度[nm/min],左侧的纵轴表示该蚀刻速度的被处理基板S面内的均一性[%]。蚀刻速度的面内均一性基于以下的(1)式算出。面内均一性的值越小,表示在被处理基板S的面内蚀刻速度的波动越小。
面内均一性[±%]=±[{(E/R)MAX-(E/R)MIN}/{(E/R)MAX+(E/R)MIN}]×100…(1)
其中,(E/R)MAX是蚀刻速度的最大值[nm/min],
(E/R)MIN是蚀刻速度的最小值[nm/min]。
图9中,中空的圆点表示图8所示的被处理基板S的中央位置“7”的点的蚀刻速度,涂黑的圆点表示图8的中间位置“4、5、9、10”四个点的蚀刻速度的平均值。另外,图8所示的边缘位置“1、2、3、6、8、11、12、13”八个点的蚀刻速度,利用误差棒范围表示最大值和最小值。星号点表示被处理基板S整体的“1~13”各点的蚀刻速度的平均值。并且,中空的三角形点表示被处理基板S整体的蚀刻速度的面内均一性。
另外,图10表示被处理基板S平均的SiN膜的蚀刻速度、抗蚀剂膜101的灰化速度和选择比,横轴、左右纵轴和各点以及各趋势线的意义与图5相同。
关于(实施例2-1~2-3)、(比较例2-1)的结果,首先观察图9所示的SiN膜的蚀刻速度的倾向,对于中央位置、中间位置、边缘位置和整体平均,均从(比较例2-1)到(实施例2-2)随着处理容器20内压力的升高,SiN膜的蚀刻速度上升。这显示与使用SiN基板的(实验1)的各实施例、比较例的结果相同的倾向。并且,将处理容器20内的压力进一步上升至200Pa(1500mTorr)的实施例(2-3)中,与(实施例2-2)相比,任意位置的计测结果中蚀刻速度都减小。
这样使用LCD用的批量生产基板的(实验2)中,可以观察到蚀刻速度随着处理容器20内的压力升高而呈向上凸出的曲线的倾向。另一方面,关于蚀刻速度的面内均一性,与蚀刻速度相反,可以观察到随着处理容器20内压力的升高而呈向下凸出的曲线的倾向。
这表示在使SF6与O2的体积比恒定的条件下,在(实施例2-2)以下的压力区域中形成比较稳定的等离子体,随着处理容器20内压力的升高,SiN膜的蚀刻速度也提高。另外,如果处理容器20内的压力超过(实施例2-2)的值,则利用O2使等离子体稳定的效果相对减小,形成不平衡的等离子体,从而SiN膜的蚀刻速度、面内均一性均降低。
接着,观察图10所示的(实施例2-1~2-3)、(比较例2-1)的结果,如上所述,蚀刻速度的平均值相对于处理容器20内的压力呈向上凸出的曲线,另一方面,抗蚀剂膜101的灰化速度在处理容器20内压力上升的同时降低。其结果,抗蚀剂膜101相对于SiN膜的选择比随着处理容器20内的压力上升而缓慢降低,在从(实施例2-2)至(实施例2-3)的范围内,选择比基本水平。
图10所示的结果中,在(实施例2-2)以下的压力区域,形成比较稳定的等离子体,随着处理容器20内的压力升高,SiN膜的蚀刻速度升高,伴随于此选择比下降,可以认为如果处理容器20内的压力超过(实施例2-2)的值,则难以形成稳定的等离子体,结果,选择比基本水平。
图11(a)~图11(c)表示(实施例2-1~2-3)的各例中的抗蚀剂膜101和SiN膜的放大纵截面照片。在图11(a)、图11(b)所示的(实施例2-1、2-2)中没有观察到发生过渡切削,但在图11(c)所示的(实施例2-3)中观察到发生少许的过渡切削。但是,(实施例2-3)中发生过渡切削的程度小于例如图7(a)~图7(c)所示的(比较例1-1C~1-3C)的情况。
综合上述所示的(实验1)、(实验2)的结果,在使SF6与O2的体积比为1∶6时,随着处理容器20内的压力的升高,SiN的蚀刻速度提高。并且,如果进一步升高处理容器20内的压力,则SiN的蚀刻速度基本水平(使用SiN基板的(实验1)时)或呈向上凸起的曲线而转变为减少(使用LCD的批量生产基板的(实验2)时)。
由此可以认为,进行SiN膜的等离子体蚀刻的压力氛围优选为,即使在SiN的蚀刻速度的升高停止或呈凸出的曲线而减少的情况下,也能够得到蚀刻速度较高的结果的133Pa(1000mTorr)以上、200Pa(1500mTorr)以下的范围。另外,如果SF6与O2的体积比超过1∶20,则SF6过少,即使升高压力蚀刻也几乎不能进行。另外,可以认为合适的SF6与O2的体积比的范围为例如1∶6~1∶20左右的范围。
(实验3)
使用与图4中记载的等离子体蚀刻装置2同样构成的蚀刻处理装置,将CoF2和O2的混合气体等离子体化,在与(实验1)相同的条件下测定SiN的蚀刻速度(E/R)、抗蚀剂膜101的灰化速度(A/R)、选择比(抗蚀剂膜101的灰化速度与SiN的蚀刻速度之比)。
A实验条件
(实施例3-1)以300sccm供给COF2,以600sccm供给O2(体积比1∶2),使处理容器20内的压力为160Pa(1200mTorr)。
(实施例3-2)除了使处理容器20内的压力为240Pa(1800mTorr)以外,与(实施例3-1)的条件相同。
(实施例3-3)除了使处理容器20内的压力为253Pa(1900mTorr)以外,与(实施例3-1)的条件相同。
(比较例3-1)除了使处理容器20内的压力为107Pa(800mTorr)以外,与(实施例3-1)的条件相同。
在图12、图13中表示(实施例3-1~3-3)和(比较例3-1)的结果。图12表示SiN的蚀刻速度、抗蚀剂膜101的灰化速度和选择比,横轴、左右纵轴和各点以及各趋势线的意义与上述图10相同。
图13是表示SiN基板的中央位置的蚀刻速度和角部的蚀刻速度的波动的图。图13的横轴表示处理容器20内的压力,上段以[mTorr]单位表示,下段以[Pa]单位表示,纵轴表示各位置的蚀刻速度[nm/min]。图13中中空的菱形点表示SiN基板的中央位置的蚀刻速度,以误差棒表示的范围表示SiN基板的角位置的蚀刻速度的波动范围。
观察图12,在使用COF2和O2的混合气体时,关于SiN膜的蚀刻速度、抗蚀剂膜101的灰化速度,从(比较例3-1)到(实施例3-3)处理容器20内的压力升高,蚀刻速度和灰化速度均与压力的上升基本成比例地上升,在实验范围内观察不到这些速度水平的现象。另外,关于选择比,在处理容器20内压力的升高时,选择比的值平稳地减小,但是其变化程度可以说基本水平。
可以认为这是由于在进行实验的压力范围内,COF2形成比较稳定的等离子体,压力的上升反应为蚀刻速度的升高的结果。由于图13的中央位置和角位置均以基本相同的蚀刻速度均匀地进行蚀刻,也可以确认形成能够在SiN基板面内均匀地进行等离子体蚀刻的稳定的等离子体。
图14是表示(实施例3-2)中的抗蚀剂膜101和SiN基板的放大纵截面的照片,可知即使升高处理容器20内的压力,也能够不发生过渡切削地在SiN基板侧形成锥面。
如图12、13所示,从(实验3)的结果可知,使COF2与O2的体积比为1∶2时,在压力氛围为133Pa(1000mTorr)以上的范围内,能够以大致为
Figure BSA00000264952900181
以上的高速进行SiN膜的蚀刻。并且,在接近进行实验的范围的267Pa(2000mTorr)以下的范围内,蚀刻速度不会急速降低,能够得到充分快速的蚀刻速度。另外,如果COF2与O2的体积比超过3∶20,则COF2过少,即使升高压力蚀刻也几乎不能进行。另外,可以认为合适的COF2与O2的体积比的范围为例如1∶2~3∶20左右的范围。

Claims (5)

1.一种等离子体蚀刻方法,对在具备自上而下开口面积逐渐减小的开口部的抗蚀剂图案的下层侧形成的被处理基板上的氮化硅膜进行等离子体蚀刻,该等离子体蚀刻方法的特征在于,包括:
将所述被处理基板搬入处理容器内的工序;和
向该处理容器内供给六氟化硫和氧的混合气体,在133Pa以上、200Pa以下的范围内的压力氛围下使该混合气体等离子体化,对所述氮化硅膜进行蚀刻的工序。
2.如权利要求1所述的等离子体蚀刻方法,其特征在于:
所述混合气体中的六氟化硫与氧的体积比在1∶6以上、1∶20以下的范围内。
3.一种等离子体蚀刻方法,对在具备自上而下开口面积逐渐减小的开口部的抗蚀剂图案的下层侧形成的被处理基板上的氮化硅膜进行等离子体蚀刻,该等离子体蚀刻方法的特征在于,包括:
将所述被处理基板搬入处理容器内的工序;和
向该处理容器内供给碳酰氟和氧的混合气体并使其等离子体化,对所述氮化硅膜进行蚀刻的工序。
4.如权利要求3所述的等离子体蚀刻方法,其特征在于:
所述混合气体中的碳酰氟与氧的体积比在1∶2以上、3∶20以下的范围内。
5.如权利要求1或3所述的等离子体蚀刻方法,其特征在于:
通过蚀刻形成的所述氮化硅膜的开口部为自上而下开口面积逐渐减小的形状。
CN2010102779106A 2009-09-04 2010-09-03 等离子体蚀刻方法 Expired - Fee Related CN102013396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009205129A JP5310409B2 (ja) 2009-09-04 2009-09-04 プラズマエッチング方法
JP2009-205129 2009-09-04

Publications (2)

Publication Number Publication Date
CN102013396A true CN102013396A (zh) 2011-04-13
CN102013396B CN102013396B (zh) 2013-03-20

Family

ID=43843510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102779106A Expired - Fee Related CN102013396B (zh) 2009-09-04 2010-09-03 等离子体蚀刻方法

Country Status (4)

Country Link
JP (1) JP5310409B2 (zh)
KR (1) KR101124810B1 (zh)
CN (1) CN102013396B (zh)
TW (1) TW201126597A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681483A (zh) * 2012-09-05 2014-03-26 凌巨科技股份有限公司 改善透明导电层断线的方法及其结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470808B (zh) 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
JPWO2022009553A1 (zh) * 2020-07-09 2022-01-13

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436022A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPH1036022A (ja) * 1996-07-11 1998-02-10 Otis Elevator Co ホームエレベーターの点検用制御盤の取付構造
JP2002158181A (ja) * 2000-09-11 2002-05-31 Research Institute Of Innovative Technology For The Earth クリーニングガス及びエッチングガス
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN101427353A (zh) * 2006-04-25 2009-05-06 积水化学工业株式会社 硅的蚀刻方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326453A (ja) * 1992-03-27 1993-12-10 Sumitomo Metal Ind Ltd マイクロ波プラズマ処理装置
JPH06208977A (ja) * 1993-01-12 1994-07-26 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP3164756B2 (ja) * 1995-08-30 2001-05-08 京セラ株式会社 多層薄膜回路の形成方法
JPH10313118A (ja) * 1997-05-13 1998-11-24 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR100239399B1 (ko) * 1997-06-03 2000-01-15 김영환 반도체 소자의 제조 방법
JPH11274143A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc ドライエッチング方法及び薄膜トランジスタの製造方法
JP2005327884A (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp 半導体装置の製造方法
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
US20060062914A1 (en) * 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
WO2007070116A2 (en) * 2005-08-02 2007-06-21 Massachusetts Institute Of Technology Remote chamber method using sulfur fluoride for removing surface deposits from the interior of a cvd /pecvd- plasma chamber
JP5235293B2 (ja) * 2006-10-02 2013-07-10 東京エレクトロン株式会社 処理ガス供給機構および処理ガス供給方法ならびにガス処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436022A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPH1036022A (ja) * 1996-07-11 1998-02-10 Otis Elevator Co ホームエレベーターの点検用制御盤の取付構造
JP2002158181A (ja) * 2000-09-11 2002-05-31 Research Institute Of Innovative Technology For The Earth クリーニングガス及びエッチングガス
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN101427353A (zh) * 2006-04-25 2009-05-06 积水化学工业株式会社 硅的蚀刻方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681483A (zh) * 2012-09-05 2014-03-26 凌巨科技股份有限公司 改善透明导电层断线的方法及其结构

Also Published As

Publication number Publication date
CN102013396B (zh) 2013-03-20
KR20110025607A (ko) 2011-03-10
JP5310409B2 (ja) 2013-10-09
JP2011054909A (ja) 2011-03-17
KR101124810B1 (ko) 2012-03-23
TW201126597A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
CN100492601C (zh) 等离子体蚀刻方法和半导体装置的制造方法
CN104701383A (zh) 薄膜晶体管和阵列基板及其制作方法、显示装置
CN110098261A (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
CN1222752A (zh) 半导体器件及其制造方法
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
CN102013396B (zh) 等离子体蚀刻方法
CN101465296A (zh) 薄膜晶体管及其制造方法和显示装置
CN104752345B (zh) 薄膜晶体管阵列基板及其制作方法
CN101667542A (zh) 多晶硅的修复刻蚀方法
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
US8394686B2 (en) Dry etching method of silicon compound film
CN110061064A (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
CN100483632C (zh) 用于制造半导体器件的方法
US20060134927A1 (en) Method for forming ultra thin oxide layer by ozonated water
US20050241932A1 (en) Manufacturing apparatus and manufacturing method of semiconductor device
CN105845695B (zh) 薄膜晶体管阵列面板
CN1265428C (zh) 一种制作薄膜晶体管的方法
CN1255861C (zh) 半导体晶片的热氧化制作工艺
KR20080106026A (ko) 실리콘막의 드라이 에칭방법
CN111668102B (zh) 薄膜晶体管的制备方法、显示面板及显示装置
Xiao et al. 26‐1: Invited Paper: Metal Oxide TFT Turnkey Manufacturing Solution for a‐Si TFT Lines
CN108807424A (zh) 一种阵列基板的制作方法、阵列基板及显示面板
CN207002827U (zh) 扩散器及pecvd设备
KR20010004016A (ko) 박막 트랜지스터 액정표시소자의 제조방법
US20200203398A1 (en) Low temperature poly-silicon (ltps) display panel manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20160903