TW201334069A - 一種在等離子體刻蝕室內刻蝕氧化矽層的方法 - Google Patents
一種在等離子體刻蝕室內刻蝕氧化矽層的方法 Download PDFInfo
- Publication number
- TW201334069A TW201334069A TW101143721A TW101143721A TW201334069A TW 201334069 A TW201334069 A TW 201334069A TW 101143721 A TW101143721 A TW 101143721A TW 101143721 A TW101143721 A TW 101143721A TW 201334069 A TW201334069 A TW 201334069A
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- oxide layer
- plasma
- chamber
- ruthenium oxide
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本發明公開了一種在等離子體刻蝕室內刻蝕氧化矽層的方法，將等離子體刻蝕室的下電極連接一射頻電源，所述射頻電源的頻率為小於27兆赫茲，功率小於1000瓦並控制等離子體刻蝕室內反應氣體中氟碳化合物和氧化物含量的比例範圍為1：3-10：1，使得等離子體刻蝕室內等離子體濃度較低，再配合對反應氣體流速控制，使得光刻膠保護的氧化矽層的刻蝕速率較慢，便於對刻蝕過程的控制，同時採用低頻率的射頻電源，還可以保證等離子體分佈較均勻，從而使得待刻蝕工件均勻度較好。
Description
本發明關於半導體器件的製造領域，尤其關於一種低刻蝕率等離子體刻蝕裝置。
在等離子體刻蝕工藝中，一些工藝，例如對光刻膠保護的氧化矽(Resist protective oxide簡稱RPO)的刻蝕，由於光刻膠保護的氧化矽厚度過小，為了便於控制刻蝕的進度，保證良好的刻蝕均勻性，需要很低的刻蝕速率，通常要低於1000埃/分，以保證刻蝕工藝的穩定性。在傳統的等離子體刻蝕室內，要達到很低的刻蝕速率，即控制刻蝕室內的等離子體濃度很低，主要通過兩種途徑來實現：一種是輸入低流速的刻蝕氣體，另一種是控制較低的射頻功率，或者兩者配合進行。低流速的氣體輸入很難控制，將常用的大於27兆赫茲的射頻功率調節到所需射頻也很難保證操作的可重複性，因此，低刻蝕速率和刻蝕工件的均勻性是刻蝕RPO工藝中極待解決的技術問題。
為了解決上述技術問題，本發明提供一種在等離子體刻蝕室內刻蝕氧化矽層的方法，所述的氧化矽層位於光刻膠掩膜層下方，厚度小於100納米；所述的等離子體刻蝕室包括一上電極和一下電極，所述的下電極上設置一靜電吸盤，所述靜電吸盤上放置待處理晶片；所述下電極連接一射頻電源，所述射頻電源的頻率為小於27兆赫茲，功率小於1000瓦；所述等離子體刻蝕室內反應氣體中氟碳化合物和氧氣含量的比例範圍為
1：3-10：1。
所述等離子體刻蝕室內還包括氬氣，所述氬氣進入等離子體刻蝕室的流速為200-2000sccm。
所述的碳氟化合物包括CF4，所述CF4和氧化物含量範圍比為1：2-10：1。
所述的碳氟化合物包括C4F8，所述C4F8和氧氣含量範圍比為1：3-2：1。
具體的，所述的下電極連接的射頻功率頻率為13.56兆赫茲。
所述等離子體刻蝕室內的氣壓小於100毫托。
所述的等離子體刻蝕室內的刻蝕速率低於1500埃/分鐘。
所述的等離子體刻蝕室內的刻蝕速率為500埃/分鐘。
所述的等離子體刻蝕室內的刻蝕速率為200埃/分鐘。
所述下電極溫度控制在10°-50°，所述上電極溫度控制在80°-150°。
所述刻蝕氧化矽層的方法進一步包括刻蝕完氧化矽後去除光刻膠掩膜層的步驟，所需反應氣體主要為含氧氣體。
通過採用本發明所述的在等離子體刻蝕室內刻蝕氧化矽的方法，優點在於：較低的射頻功率使得等離子體刻蝕室內等離子體濃度較低，再配合對反應氣體流速控制，使得光刻膠保護的氧化矽層的刻蝕速率較慢，便於對刻蝕過程的控制；同時採用低頻率的射頻電源，還可以保證等離子體分佈較均勻，從而使得待刻蝕工件均勻度較好。本發明所述的等離子體刻蝕室內氧氣含量較高，用於在刻蝕完氧化矽後除去光刻膠掩膜層。
通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其他特徵、目的、和優點將會變得更明顯。
100‧‧‧等離子體刻蝕室
1‧‧‧上電極
11‧‧‧光刻膠掩膜層
12‧‧‧氧化矽層
13‧‧‧半導體器件層
2‧‧‧下電極
3‧‧‧待處理晶片
4‧‧‧靜電吸盤
5‧‧‧射頻電源
110‧‧‧反應氣體源
圖1表示出本發明所述的刻蝕氧化矽層的等離子體刻蝕室結構示意圖；圖2A表示出本發明待刻蝕晶片在刻蝕前的結構示意圖；圖2B表示出本發明待刻蝕晶片在刻蝕後的結構示意圖。
本實施例以較佳的方式描述了一種在等離子體刻蝕室內刻蝕氧化矽層的方法，如圖1所示為刻蝕氧化矽層的等離子體刻蝕室100，包括一上電極1和一下電極2，下電極2上設置一靜電吸盤4，靜電吸盤4上放置待處理晶片3，待處理晶片3自上而下包括光刻膠掩膜層11、氧化矽層12、以及氧化矽層下方的半導體器件層13，半導體器件中包括多晶矽電極等材料層。本發明所述的低刻蝕率等離子體刻蝕室主要用來刻蝕光刻膠層保護的氧化矽層。
等離子體刻蝕室100內的下電極2連接一射頻電源5，射頻電源5的頻率小於27兆赫茲，功率小於1000瓦，本實施中射頻電源的頻率為13.56兆赫茲，功率為400瓦。由於RPO具有很薄的厚度，通常小於100納米，刻蝕時需要有較慢的刻蝕速率才能對刻蝕過程進行較好的監視。本實施例通過採用頻率較低的射頻電源，使得等離子體刻蝕室內的等離子體濃度降低，從而放慢降低刻蝕速率，使等離子體刻蝕室100穩定可重複的對氧化矽層進行刻蝕。
本發明中，刻蝕氧化矽層需要用氟碳化合物和少量氧化物氣體，反應氣體源110中的反應氣體通過上電極進入等離子體刻蝕室進行等離子化，由於完成了氧化矽層的刻蝕後還需要用氧化物氣體去除氧化矽層上方的光刻膠掩膜層，所以，反應氣體中需要較高濃度的氧化物氣體，可以控制碳氟化合物和氧化物的比例為1：3-10：1；所述的碳氟化合物可以包括CF4，所述CF4和氧化物含量範圍比為1：2-10：1。所述的碳氟化合物還可以
包括C4F8，所述C4F8和氧化物含量範圍比為1：3-2：1。本實施例中碳氟化合物和氧化物的比例為3：1.
所述等離子體刻蝕室內還需要通入一定量的氬氣，所述氬氣進入等離子體刻蝕室的流速為200-2000sccm。所述等離子體刻蝕室內的氣壓小於100毫托。所述的等離子體刻蝕室內的刻蝕速率低於1500埃/分鐘。本實施例所述的等離子體刻蝕室內的刻蝕速率為500埃/分鐘。實驗證明等離子體刻蝕室內的刻蝕速率可達200埃/分鐘，從而實現對低刻蝕率工藝的有效控制。
本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改，因此本發明的保護範圍應當以本發明權利要求所界定的範圍為准。
100‧‧‧等離子體刻蝕室
1‧‧‧上電極
2‧‧‧下電極
3‧‧‧待處理晶片
4‧‧‧靜電吸盤
5‧‧‧射頻電源
110‧‧‧反應氣體源
Claims (10)
- 一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的氧化矽層位於光刻膠掩膜層下方，厚度小於100納米；所述的等離子體刻蝕室包括一上電極和一下電極，所述的下電極上設置一靜電吸盤，所述的靜電吸盤上放置待處理晶片；所述的下電極連接一射頻電源，所述的射頻電源的頻率為小於27兆赫茲，功率小於1000瓦；所述的等離子體刻蝕室內反應氣體中氟碳化合物和氧化物含量的比例範圍為1：3-10：1。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的下電極連接的射頻功率頻率為13.56兆赫茲。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述等離子體刻蝕室內還包括氬氣，所述氬氣進入等離子體刻蝕室的流速為200-2000sccm。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述等離子體刻蝕室內的氣壓小於100毫托。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的碳氟化合物包括CF4，所述CF4和氧化物含量範圍比為1：2-10：1。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的碳氟化合物包括C4F8，所述C4F8和氧化物含量範圍比為1：3-2：1。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的等離子體刻蝕室內的刻蝕速率低於1500埃/分鐘。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的等離子體刻蝕室內的刻蝕速率為500埃/分鐘。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述的等離子體刻蝕室內的刻蝕速率為200埃/分鐘。
- 如請求項1所述之一種在等離子體刻蝕室內刻蝕氧化矽層的方法，其中所述刻蝕氧化矽層的方法進一步包括刻蝕完氧化矽層後去除光刻膠掩膜層的步驟，所需反應氣體主要為含氧氣體。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104499655A CN103187264A (zh) | 2011-12-28 | 2011-12-28 | 一种在等离子体刻蚀室内刻蚀氧化硅层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201334069A true TW201334069A (zh) | 2013-08-16 |
| TWI498969B TWI498969B (zh) | 2015-09-01 |
Family
ID=48678373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101143721A TW201334069A (zh) | 2011-12-28 | 2012-11-22 | 一種在等離子體刻蝕室內刻蝕氧化矽層的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103187264A (zh) |
| TW (1) | TW201334069A (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778299B2 (ja) * | 1995-02-07 | 2006-05-24 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US7794617B2 (en) * | 2006-03-23 | 2010-09-14 | Tokyo Electron Limited | Plasma etching method, plasma processing apparatus, control program and computer readable storage medium |
| KR101245430B1 (ko) * | 2008-07-11 | 2013-03-19 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
| US8349678B2 (en) * | 2010-02-08 | 2013-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain |
-
2011
- 2011-12-28 CN CN2011104499655A patent/CN103187264A/zh active Pending
-
2012
- 2012-11-22 TW TW101143721A patent/TW201334069A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TWI498969B (zh) | 2015-09-01 |
| CN103187264A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI508164B (zh) | Manufacturing method of semiconductor device | |
| JP6035117B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP5530088B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP2010205967A (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| TWI401741B (zh) | Plasma etching method | |
| TWI446436B (zh) | Plasma etching method, plasma etching device, control program and computer memory media | |
| KR101737021B1 (ko) | 플라즈마 처리 방법 및 기억 매체 | |
| US20090203218A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP5568340B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| KR20140016907A (ko) | 플라즈마 에칭 장치 및 플라즈마 에칭 방법 | |
| JP2009206401A (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| JP6579953B2 (ja) | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| US10192750B2 (en) | Plasma processing method | |
| US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
| TW202032661A (zh) | 用於移除硬遮罩之以水蒸氣為基礎的含氟電漿 | |
| CN101471257A (zh) | 等离子体蚀刻方法、等离子体蚀刻装置和控制程序 | |
| JP2007214299A (ja) | エッチング方法 | |
| JP4509842B2 (ja) | エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体 | |
| TW201334069A (zh) | 一種在等離子體刻蝕室內刻蝕氧化矽層的方法 | |
| JP4541193B2 (ja) | エッチング方法 | |
| TW201545232A (zh) | 一種深矽蝕刻方法 | |
| TW202133264A (zh) | 電漿處理方法 | |
| Back et al. | Effects of Macroscopic Pattern Density and O2 Addition on Chamber Stability during Silicon Nitride Layer Etching in UNITY II-IEM Plasma Source |