JP5286499B2 - 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 - Google Patents
半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP5286499B2 JP5286499B2 JP2006230877A JP2006230877A JP5286499B2 JP 5286499 B2 JP5286499 B2 JP 5286499B2 JP 2006230877 A JP2006230877 A JP 2006230877A JP 2006230877 A JP2006230877 A JP 2006230877A JP 5286499 B2 JP5286499 B2 JP 5286499B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- thermal plasma
- semiconductor
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
ここで「相対的に移動させる」とは、半導体膜と熱プラズマとを相対的に移動させることをいい、より具体的には、半導体膜(及びこれに付随して基板)のみを移動させる場合、熱プラズマのみを移動させる場合、両者をともに移動させる場合、のいずれも含まれる。
基板上に半導体膜を形成する第1工程と、
相互に間隔をあけて配置された複数の熱プラズマを、上記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら上記半導体膜に当てて、当該熱プラズマによって当該半導体膜を結晶化する第2工程と、
上記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ上記第1軸と直交する第2軸方向にずらす第3工程と、
上記複数の熱プラズマを、上記第1軸に沿って相対的に移動させながら上記半導体膜に当てて、当該熱プラズマによって当該半導体膜を結晶化する第4工程と、
を含み、上記第2工程及び上記第4工程における上記複数の熱プラズマは、上記第2軸方向に沿って相互の間隔を上記距離dの整数倍にして配置される。
ここで「相対的に移動させる」とは、半導体膜と熱プラズマとを相対的に移動させることをいい、より具体的には、半導体膜のみを移動させる場合、熱プラズマのみを移動させる場合、両者をともに移動させる場合、のいずれも含まれる。
上述した製造方法を用いて、熱処理がなされた半導体膜を形成する第1工程と、
上記半導体膜を用いて半導体素子を形成する第2工程と、
を含む。ここで「半導体素子」とは、例えばトランジスタ、ダイオード、抵抗素子、容量素子などをいう。
まず、基板700の上に下地保護膜701を形成し、その上に半導体薄膜702を形成する(図8(A))。ここで、基板700としては金属等の導電性物質、シリコン・カーバイト(SiC)やアルミナ(Al2O3)や窒化アルミニウム(AlN)等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したLSI基板等が可能である。下地保護膜701としては、酸化硅素膜(SiOX:0<x≦2)や窒化硅素膜(Si3NX:0<x≦4)等の絶縁性物質が挙げられる。一般に、TFTなどの薄膜半導体素子をガラス基板上に作成する場合には、半導体薄膜への不純物混入を抑制することが重要となる。具体的には、ガラス基板中に含まれているナトリウム(Na)、カリウム(K)等の可動イオンが半導体薄膜に混入しないように、基板上に下地保護膜を形成した後に半導体膜を堆積することが好ましい。また、金属材料などの導電性材料を基板として用い、かつ半導体薄膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保するために下地保護膜は必要不可欠である。更に、半導体基板やLSI素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜としても機能する。
半導体薄膜702を形成した後には、詳細を上述した方法により、熱プラズマ703を用いて半導体薄膜702の結晶化を行う(図8(B))。それにより、基板700上には結晶化された半導体薄膜704が得られる。
次に、TFT素子同士を電気的に絶縁するために素子分離工程をおこなう。具体的には、半導体薄膜704上にフォトリソグラフィーによりエッチングマスクを形成した後、ウエットエッチングまたはドライエッチングを行うことにより、半導体薄膜704をアイランド状にパターニングする(図8(C))。
アイランド状の半導体薄膜704を形成した後に、基板700の全面に半導体薄膜704を覆うゲート絶縁膜705を形成する(図8(C))。ゲート絶縁膜の成膜方法としては、ECRプラズマCVD法、平行平板RF放電プラズマCVD法などがある。
引き続いて、ゲート電極706となる導電体薄膜をPVD法或いはCVD法などで堆積する。この導電体薄膜は、電気抵抗が低く、350℃程度の熱工程に対して安定であることが望まれ、例えばタンタル、タングステン、クロム等の高融点金属が好適に用いられる。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するために、このゲート電極の膜厚がおよそ700nm程度必要になる。高融点金属の中で700nmの膜厚で成膜しても膜ストレスによるクラックが生じにくい材料という点ではタンタルが好適である。導電体薄膜を形成後、これをパターニングすることによってゲート電極706を形成する(図8(C))。
引き続いて、半導体薄膜704膜に不純物イオン注入を行ってソース・ドレイン領域707を形成する(図8(D))。このとき、ゲート電極706がイオン注入時のマスクとなるので、チャンネルはゲート電極下のみに形成される(いわゆる自己整合構造となる)。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法などを採用し得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B2H6)等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン(プロトンや水素分子イオン)を注入する。CMOS回路を製造する場合には、まずポリイミド樹脂等の適当なマスク材を用いてNMOSトランジスタ又はPMOSトランジスタの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレインの溶融・固化させ、不純物を活性化させる方法である。
次に、ゲート絶縁膜705およびゲート電極706を覆う層間絶縁膜708を形成する(図8(E))。形成方法は上記した各絶縁膜の場合と同様である。その後、ソース・ドレイン707上にコンタクトホールを形成し、ソース・ドレイン取り出し電極709やその他の図示しない配線を形成する(図8(E))。具体的には、PVD法やCVD法などの成膜法によって導電体薄膜を形成し、これをパターニングすることにより、ソース・ドレイン取り出し電極709が形成される。以上の工程を経て薄膜トランジスタが完成する。
Claims (8)
- 基板上に半導体膜を形成する第1工程と、
前記半導体膜にレーザーを照射する第2工程と、
熱プラズマを、前記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら、前記レーザーが照射された前記半導体膜に当てて、前記熱プラズマによって該半導体膜を結晶化する第3工程と、
前記第3工程の後、前記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ前記第1軸と直交する第2軸方向にずらす第4工程と、
前記第4工程の後、前記熱プラズマを、前記第1軸に沿って相対的に移動させながら前記半導体膜に当てて、前記熱プラズマによって該半導体膜を結晶化する第5工程と、を含む、半導体膜の製造方法。 - 前記第4工程における前記距離dが前記直径Φの5%以下である、請求項1に記載の半導体膜の製造方法。
- 前記第3工程において前記熱プラズマを移動させる方向と前記第5工程において前記熱プラズマを移動させる方向とが同じである、請求項1に記載の半導体膜の製造方法。
- 前記第3工程において前記熱プラズマを移動させる方向と前記第5工程において前記熱プラズマを移動させる方向とが逆である、請求項1に記載の半導体膜の製造方法。
- 基板上に半導体膜を形成する第1工程と、
相互に間隔をあけて配置された複数の熱プラズマを、前記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら前記半導体膜に当てて、前記熱プラズマによって該半導体膜を結晶化する第2工程と、
前記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ前記第1軸と直交する第2軸方向にずらす第3工程と、
前記複数の熱プラズマを、前記第1軸に沿って相対的に移動させながら前記半導体膜に当てて、前記熱プラズマによって該半導体膜を結晶化する第4工程と、
を含み、
前記第2工程及び前記第4工程における前記複数の熱プラズマは、前記第2軸に沿って相互の間隔を前記距離dの整数倍にして配置される、
半導体膜の製造方法。 - 請求項1乃至請求項5のいずれか1項に記載の製造方法を用いて、熱処理がなされた半導体膜を形成する第1工程と、
前記半導体膜を用いて半導体素子を形成する第2工程と、
を含む、半導体素子の製造方法。 - 請求項6に記載の製造方法を用いて製造された薄膜トランジスタを備える電気光学装置。
- 請求項7に記載の電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230877A JP5286499B2 (ja) | 2006-08-28 | 2006-08-28 | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230877A JP5286499B2 (ja) | 2006-08-28 | 2006-08-28 | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053632A JP2008053632A (ja) | 2008-03-06 |
JP5286499B2 true JP5286499B2 (ja) | 2013-09-11 |
Family
ID=39237354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006230877A Active JP5286499B2 (ja) | 2006-08-28 | 2006-08-28 | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5286499B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576749B (zh) * | 2009-10-23 | 2015-03-25 | 松下电器产业株式会社 | 硅粉末的制造方法、多晶型太阳能电池板以及其制造方法 |
KR101368369B1 (ko) * | 2010-06-17 | 2014-02-28 | 파나소닉 주식회사 | 다결정형 태양전지 패널 및 그 제조 방법 |
JP5320376B2 (ja) * | 2010-12-06 | 2013-10-23 | パナソニック株式会社 | 多結晶型シリコン太陽電池パネルの製造方法 |
JP5351132B2 (ja) * | 2010-12-06 | 2013-11-27 | パナソニック株式会社 | 多結晶型シリコン太陽電池パネルの製造方法 |
JP2013149937A (ja) * | 2011-12-22 | 2013-08-01 | Panasonic Corp | 多結晶型シリコン太陽電池パネルおよびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2923016B2 (ja) * | 1990-09-17 | 1999-07-26 | 株式会社日立製作所 | 薄膜半導体の製造方法及びその装置 |
JP3206071B2 (ja) * | 1992-01-14 | 2001-09-04 | 富士ゼロックス株式会社 | 半導体素子の製造方法 |
WO2005081297A1 (ja) * | 2004-02-25 | 2005-09-01 | Hiroshima Industrial Promotion Organization | 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置 |
-
2006
- 2006-08-28 JP JP2006230877A patent/JP5286499B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008053632A (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008053634A (ja) | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 | |
JP5775189B2 (ja) | 半導体装置 | |
US8093112B2 (en) | Method for manufacturing display device | |
JP2023169142A (ja) | 液晶表示装置 | |
JP5542269B2 (ja) | 発光装置 | |
CN100479170C (zh) | 电子装置及制造该电子装置的方法 | |
US8786793B2 (en) | Display device and manufacturing method thereof | |
KR101690541B1 (ko) | 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법 | |
CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
US20070298553A1 (en) | Thin Film Transistor and Method For Production Thereof | |
KR100274494B1 (ko) | 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법 | |
JP2008124408A (ja) | 薄膜半導体装置の製造方法 | |
JP5286499B2 (ja) | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 | |
US8535994B2 (en) | Thin-film transistor array device manufacturing method | |
JP2004134577A (ja) | 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器 | |
KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
JP4439794B2 (ja) | 半導体装置の作製方法 | |
KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
JP2005259780A (ja) | 半導体装置及びその製造方法、並びに、それを備えた電子機器 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP3392325B2 (ja) | 液晶表示装置 | |
KR100466962B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0362972A (ja) | 薄膜トランジスタ | |
JP2009141145A (ja) | 半導体素子及びその製造方法並びに表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090716 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120622 |
|
A521 | Written amendment |
Effective date: 20120727 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130301 |
|
A711 | Notification of change in applicant |
Effective date: 20130328 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20130329 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130328 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |