WO2005081297A1 - 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置 - Google Patents

薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置 Download PDF

Info

Publication number
WO2005081297A1
WO2005081297A1 PCT/JP2005/002504 JP2005002504W WO2005081297A1 WO 2005081297 A1 WO2005081297 A1 WO 2005081297A1 JP 2005002504 W JP2005002504 W JP 2005002504W WO 2005081297 A1 WO2005081297 A1 WO 2005081297A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
substrate
thermal plasma
plasma flow
heat treatment
Prior art date
Application number
PCT/JP2005/002504
Other languages
English (en)
French (fr)
Inventor
Seiichiro Higashi
Original Assignee
Hiroshima Industrial Promotion Organization
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima Industrial Promotion Organization filed Critical Hiroshima Industrial Promotion Organization
Publication of WO2005081297A1 publication Critical patent/WO2005081297A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Definitions

  • the present invention uses a heat treatment method for a thin film formed on a single crystal or an insulating substrate, a crystal growth method and an oxidation method associated with the heat treatment, a heat treatment apparatus for performing such heat treatment, and a thin film produced by such a heat treatment.
  • Thin film semiconductor elements such as thin film transistors and solar cells, and logic circuits, memory circuits, liquid crystal display devices, liquid crystal display devices, and display pixels or display devices of organic EL display (EL) display devices
  • the present invention relates to a method of manufacturing a thin film transistor used as a component of a drive circuit, and an electro-optical device.
  • Conventional technology Conventional technology
  • polycrystalline semiconductor thin films have been widely used for thin film transistors (Thin Filts, or TFTs) and solar cells.
  • polycrystalline silicon (poly-Si) thin films have high carrier mobility and can be fabricated on a transparent insulating substrate such as a glass substrate, and switching elements such as liquid crystal displays and organic EL displays, Alternatively, it is widely used as a TFT that constitutes a circuit element of a driver for driving an active matrix, or a semiconductor active layer of a light carrier generation layer of a solar cell.
  • the process for producing thin film semiconductor devices on an inexpensive heat-resistant glass substrate in a temperature environment where the maximum process temperature is approximately 500 ° C. or less is generally called “low temperature process”.
  • a technique to form po 1 y — Si film in a low temperature process a substrate with a surface temperature of 200 to 300 ° C. is held in glow discharge plasma of Si H 4 gas with parallel plate electrodes.
  • the plasma chemical vapor deposition (plasma CVD) method is used to deposit polycrystalline thin films in a large area at once, or a pulse laser with very short oscillation time is used to form large areas by step-and-rebeat irradiation.
  • Laser crystallization technology that crystallizes amorphous silicon (a-Si) films is widely used.
  • Laser crystallization is a technology that forms a polycrystalline thin film by using the property of being melted instantaneously by irradiating a silicon thin film on a substrate with high-power pulsed laser light and then crystallizing in the process of solidification. It is. Recently, a technique for producing a large area P o 1 y S i film has been widely used by scanning the a-Si film on a glass substrate while irradiating it repeatedly with an excimer laser beam. Further, silicon dioxide by deposition method using a plasma CVD as a gate insulating layer (S i 0 2) film becomes capable of being deposited on a large area substrate. With these technologies, it is now possible to fabricate po 1 y -Si TFTs on a large glass substrate having a side length of several tens of centimeters.
  • the problem with this low temperature process is that when the semiconductor layer to be the active layer is formed by plasma CVD or laser crystallization, the crystal grain size is as small as at most 0.5 microns, so The effect of carrier scattering is large, the carrier lifetime is short, and the carrier mobility is small.
  • the excimer laser widely used in the laser crystallization process has a problem that the energy stability between pulses is low because it is a gas laser, and it is difficult to reduce the T FT element fluctuation. Furthermore, the cost of the excimer laser is high, the running cost due to the replacement of the laser oscillator is high, and the throughput is low, so there is a problem that the manufacturing cost of the product can not be reduced.
  • Japanese Patent Application Laid-Open Publication No. 2001-134434 discloses a technique for forming a high-quality gate insulating film by a low temperature process. After forming a sio 2 film at a low temperature of 10 o C or less using electron cyclotron resonance (ECR) plasma CVD method, heat treatment is carried out at a temperature of 10 o c or more. It has been shown that an insulating film having a gate insulating film and an Si interface can be formed. -Problems that the invention is trying to solve
  • ECR electron cyclotron resonance
  • thermal plasma flow In order to thermally process a thin film on a low heat resistant substrate using a thermal plasma flow, it is important to increase the power density of the thermal plasma as much as possible and to process in the shortest possible time. As the power density of the thermal plasma is increased, only the thin film on the substrate surface can be heat-treated in a short time, and thermal damage to the substrate can be reduced. Therefore, increasing the power density of the thermal plasma, that is, converging the thermal plasma flow, is an absolute condition for heat treating a thin film on a low heat resistant substrate such as a glass substrate.
  • Patent Document 2 As shown in FIG. 19, a high-frequency coil 103 connected to a high-frequency power supply 104 and a cooling medium supply pipe 102 are provided.
  • the apparatus which supplies a plasma from 1 is known.
  • the supplied plasma gas is converted to a thermal plasma 105 by the high frequency coil 103, and a part of the plasma gas is irradiated to the thin film layer 107 to be processed on the substrate to be processed.
  • a structure for narrowing the thermal plasma is provided between the thermal plasma and the substrate to be treated.
  • the high temperature thermal plasma has a temperature close to 10 0 0 0 0 0, especially to increase the power density of the thermal plasma flow generated by the DC arc discharge plasma described later using such a structure. Then, the structure itself is rapidly heated easily melt and evaporate. Therefore, there is a problem that it is practically impossible to squeeze the thermal plasma with such a structure and increase the plasma density.
  • the Goat insulating film formed at a low temperature using plasma CVD as disclosed in the prior art is excellent in the initial characteristics, when the completed thin film semiconductor device is operated by supplying a current, Unstable bonds in the insulating film are gradually broken due to heat generation and leakage current and are electrically activated, and for example, there is a problem that the threshold voltage of the TFT greatly fluctuates with the use time of the device.
  • the present invention discloses a technology for forming a high quality semiconductor thin film and an insulating film in a large area, and realizes a thin film realizing improvement of characteristics and reduction of unevenness of a solar cell or TFT and a circuit using it.
  • a substrate having a thin film layer is brought close to a thermal plasma flow spontaneously converged and shaped by a strong temperature gradient when passing through a cooled jet hole.
  • the thin film layer on the substrate is heat-treated by moving the thermal plasma flow relative to the substrate.
  • thermal plasma is a plasma in which thermal equilibrium with ions and neutral particles is realized locally because the collision frequency of electrons is extremely high.
  • Electron temperature, ion temperature, and neutral particle temperature are respectively: Let T e , T: ⁇ ⁇ ⁇ say a plasma that satisfies the condition: T e ⁇ ⁇ ⁇ .
  • Such plasma conditions are achieved in the high pressure region, Generally, it is realized in the pressure range of about 0.1 atm to 10 atm.
  • the term “thermal plasma flow” refers to a flow generated by ejecting thermal plasma by gas flow.
  • the heat treatment method of the thin film of the present invention comprises a thin film layer for a thermal plasma flow which is spontaneously converged and shaped by passing through an ejection hole which is cooled and generates a magnetic field.
  • the heat treatment of the thin film layer on the substrate is performed by bringing the substrate close to and facing each other, and moving the thermal plasma flow relative to the substrate.
  • the thermal plasma flow is generated by discharge of a gas containing at least 5% or more of He.
  • the distance between the thermal plasma flow and the substrate is such that the distance between the thermal plasma outflow tip and the opposing substrate surface is 1 mm or more and 2 O mm or less is there.
  • the ejection direction of the thermal plasma flow is downward.
  • downward refers to vertically downward.
  • the thin film thermal treatment method of the present invention is characterized in that: the power density of the thermal plasma flow on the treated substrate is 60 kWZ cm 2 or more, and the effective thermal treatment at one point on the substrate The time is less than 5 ms.
  • the power density referred to here is the magnitude per unit area of the power irradiated to the surface of the substrate by the thermal plasma flow, and in particular, the numerical value here is for the maximum value in the in-plane distribution.
  • the effective heat treatment time mentioned here is the time until the power density applied to one point on the substrate rises to 1% or more of the peak power and then falls to 1% or less in the heat treatment profile described later. Refers to the time of day.
  • relative movement speed of the above-mentioned thermal plasma flow and a substrate is 50 O m m / s or more.
  • the crystallization of the thin film induced by the heat treatment of the thin film is a solid phase crystallization region and a melt crystallization region on the same substrate.
  • the heat treatment method of the thin film of the present invention is characterized by: Thermal oxidation of the thin film layer is performed. .
  • the thermal plasma flow is a plasma flow generated by using a mixture of an inert gas and at least O 2 or H 2 O.
  • the heat treatment apparatus of the present invention comprises: a thermal plasma generating portion using direct current or alternating current power; an ejection hole for cooling the vicinity and causing the thermal plasma flow to converge spontaneously by a high temperature gradient; And at least one or more plasma heads, and a moving mechanism unit for relatively moving the thermal plasma flow ejected downward from the plasma head and the substrate.
  • a heat treatment apparatus comprises: a plasma head comprising: a thermal plasma generation unit using direct current or alternating current power; and an ejection hole having a magnetic field generation unit cooled in the vicinity. It has at least one or more, and has a moving mechanism that moves the thermal plasma flow ejected downward from the plasma head relative to the substrate.
  • the ejection holes have a rectangular ring shape.
  • a thin film layer formed by a heat treatment method of the thin film is used as an active layer.
  • the insulating film formed by oxidizing the semiconductor thin film layer by the heat treatment method of the above-mentioned thin film is used as a gate insulating film layer.
  • the manufacturing method of the thin film semiconductor device of the present invention uses a high-dielectric-constant insulating film formed by oxidizing a metal thin film layer by the heat treatment method of the thin film as a gate insulating film layer.
  • the electro-optical device of the present invention includes, as a circuit element, the thin film semiconductor element manufactured by the method of manufacturing the thin film semiconductor element, or an electro-optical device provided as a driving element for display pixels.
  • electronic devices for example, mobile phones, video cameras, personal computers, head-mounted displays, projectors, fax machines, digital cameras, portable televisions, portable information terminals, electronic notebooks, multifunction cards, etc. are suitable. It is. Embodiment of the Invention
  • thermal plasma flow generation method of the present invention is roughly classified into two forms of a direct current arc discharge and an alternating current inductively coupled discharge, each of which will be described.
  • Fig. 1 (a) shows the method of irradiating the substrate with the plasma head and the thermal plasma flow when the thermal plasma flow is generated by direct current arc discharge.
  • the plasma head is composed of a cathode 301, an anode 302 having a cooling jet hole 313, an insulator 304, and a gas introducing unit 305, and power is supplied from an external DC power source 303.
  • the cooling jet holes 33 indicate at least the jet holes in the vicinity of the jet holes from which the thermal plasma flow is jetted, for example, the circumference of the jet holes cooled by cooling water or the like.
  • a hot cathode metal material such as molypden, tungsten, tantalum, ruthenium, zirconium or the like is suitable.
  • metals having tungsten (W) as a main component exhibiting high durability are excellent as cathode materials.
  • Ar gas which has low ionization voltage and which is inert and difficult to react with environmental gases to generate toxic gas.
  • the thermal plasma conditions (local thermal equilibrium conditions: T e : T i: ⁇ ) of the present invention can be realized in a pressure range of about 0.1 atm to about 10 atm.
  • the thin film heat treatment method is always applicable.
  • the thermal plasma generated between the cathode and the anode by the direct current arc discharge forms a thermal plasma flow 308 by the gas introduced into the head, and is ejected from the cooling jet holes 313.
  • it is effective to make the anode 32 of Cu having a high thermal conductivity and to allow the cooling water to flow inside.
  • the cooling water 3 0 7 circulates from the water supply hole 3 1 5 to the drainage hole 3 1 6 as shown by the arrows in the figure.
  • the thermal plasma has a very high thermal conductivity, the heat in the vicinity of the cooling nozzle holes 13 13 during the thermal plasma flow 308 is efficiently removed.
  • the thermal plasma flow 3 0 8 is ejected from the cooling ejection holes 3 1 3
  • a rapid temperature gradient can be generated between the thermal plasma flow 3 08 and the cooling nozzle 3 1 3.
  • the thermal plasma flow 308 spontaneously converges on the center of the cooling nozzle 3 13 in order to reduce its own heat loss.
  • a high power density is obtained by utilizing the thermal pinch effect in which the thermal plasma flow 3 08 spontaneously converges to the central portion of the cooling jet hole 3 1 3 in order to reduce its own heat loss. is there.
  • the cooling jet holes 3 1 3 are adopted, and the opening area of the cooling jet holes 3 1 3 is further reduced.
  • the thermal plasma flow 308 can be shaped and narrowed down to a minute area, and the power density of the thermal plasma can be further increased. Since the cooling jet holes 33 13 are efficiently cooled, there is no problem that this portion is melted by thermal plasma and mixed into the thin film layer 310 on the substrate to be treated. Although the thermal plasma flow 3 08 is extremely high temperature, as described above, a strong temperature gradient is formed on the anode side, and the cooling jet holes 3 13 can be sufficiently cooled by the input power of about several kilowatts.
  • the thermal plasma flow 3 0 8 can be shaped and converged into a linear shape.
  • the long axis of the linear thermal plasma flow 31 1, 3 is obtained.
  • the thin films on the substrate can be heat-treated in a band shape having widths 31 1 and 3 2 3 at once. Heat treatment is possible with high throughput.
  • the gas is supplied to the thermal plasma generating portion so as to rotate the gas in a swirl shape, and when the cooling jet hole 3 13 is linear, the gas may be laminar.
  • the gas By creating a gas flow, it becomes possible to solve the problem that the strength of the thermal plasma flow 308 periodically shakes, and to realize a stable thermal plasma flow 3 08.
  • the heat treatment of the thin film of the present invention It is effective to mix HE gas in the method. This is because He gas has a high thermal conductivity and a large heat loss from the thermal plasma flow 3 0 8 to the cooling nozzle 3 1 3 so that the self-focusing effect of the thermal plasma flow 3 0 8 can be enhanced. .
  • He gas is expensive, mixing He gas with Ar gas, for example, is effective because thermal plasma can be converged efficiently without increasing the cost. When 5% or more of HE gas is mixed, the convergence effect of the thermal plasma flow 308 appears.
  • FIG. 1 (b) shows an example of a method for focusing the thermal plasma flow 3 08 with a magnetic field.
  • a magnetic field generating unit 320 by a permanent magnet or an electromagnet is provided in the vicinity of the thermal plasma flow 3 08 (for example, the side of the cooling jet hole 3 1 3), as shown by magnetic flux lines 3 21 in the cooling jet hole 3 1 3. Generate a strong magnetic field.
  • a magnetic field strength of about 50 m T or more is required.
  • the magnetic field is stronger as the magnetic field generating unit 320 is closer to the location.
  • 8 is shaped and converged linearly.
  • the magnetic field generating unit 320 can be installed outside the positive electrode 302, but in order to efficiently increase the local magnetic field strength, the vicinity of the cooling jet hole 313 is optimum.
  • the magnetic field generator can be provided not only on the plasma head but also on the opposite side across the substrate to be treated.
  • Magnetic field generator 4 1 0, distance 4 2 2 Since the divergence of the magnetic field between the plasma head and the substrate separated at the same time can be suppressed and the uniformity of the magnetic field strength can be enhanced, the thermal plasma flow 3 0 8 It is possible to increase the density of parts. By focusing the thermal plasma with a magnetic field, the contact between the thermal plasma and the plasma head component is suppressed, and the mixing of the head component into the thermal plasma flow 3 0 8 is prevented. Since this method can be used, the mixing of impurities from the thermal plasma flow 308 into the thin film to be treated can be suppressed. .
  • the direction is preferably vertically downward.
  • an element with a large mass number such as Ar gas is used as the plasma gas and the thermal plasma flow is ejected horizontally as shown in FIG. 2 (b)
  • the thermal plasma flow 308 is heavier than air and therefore vertically downward.
  • the shape of the song is broken.
  • the substrate surface is at position 432, the irradiation position 433 of the thermal plasma jet fluctuates in the vertical direction together with the subtle flow rate change of the plasma gas 305 supplied to the plasma head. Unevenness occurs in the heat treatment position on the substrate.
  • thermal plasma flow 3 0 8 As described above, it is possible to shape and converge the thermal plasma flow 3 0 8 with the cooling vent alone, but the thermal plasma flow 3 0 8 with the highest power density is most efficiently applied to the surface of the substrate to be processed. What can transfer energy is a method of focusing the thermal plasma flow by the cooling vent and magnetic field.
  • the cooling jet hole 313 and the magnetic field As shown in FIG. 1 (b) and FIG. 2, by using a structure having a magnetic field generating section 320 inside the cooling jet hole as a plasma head, the cooling jet hole 313 and the magnetic field
  • the convergence effect of the thermal plasma flow 308 by the two sides is synergistically combined, and the optimal design makes it possible to generate a thermal plasma flow 300 having a high power density exceeding 100 kWZ cm 2 .
  • reducing the size of the cooling jet hole 3 1 3 causes problems such as the decrease in the conductance of the thermal plasma flow 3 0 8 and the mixing of the anode material 302 in the vicinity of the jet hole into the thin film. All these problems are solved by combining the convergence effect of the thermal plasma flow 308 by the magnetic field.
  • the optimum cooling injection hole size and magnetic field strength design can realize a thermal plasma flow 308 having the highest power density and desired shape, which has hitherto been impossible. This is discussed because the distances between the exit end of the thermal plasma flow 308 and the opposing substrate surface, such as distances 125, 322, and 422 are very important. Electric power supplied from the outside becomes energy of thermal plasma by discharge, and after being shaped and converged by the cooling jet holes 133 and a magnetic field, it is transferred to the surface of the substrate 309 as a thermal plasma flow 308. The power density of the thermal plasma flow 3 08 decreases rapidly as it leaves the exit end of the thermal plasma flow 3 0 8.
  • the distance between the exit end of the thermal plasma flow 3 0 8 and the surface of the substrate 3 0 9 is an optimal range of Since the discharge of the thermal plasma is stable and the sustainable gas flow rate has an appropriate range, the optimum distance between the output end of the thermal plasma flow 3 0 8 and the substrate 3 0 9 is naturally determined, which is 1 mm or more. It is less than mm.
  • FIG. 3 shows a method of generating thermal plasma by AC inductive coupling. Below the alternate long and short dash line, the shape of the plasma head as viewed from below is shown.
  • the heat treatment apparatus has a gas introduction unit 201, a cooling gas introduction unit 202, a water-cooled high frequency coil 203, and an ejection hole 206.
  • a high frequency generator 2 0 4 is applied to a high frequency coil 2 0 3 as a loop antenna via a matching circuit 2 0 8 to generate a thermal plasma flow 2 0 0.
  • the jet holes 2 06 have a magnetic field generating portion 220 whose water periphery is water-cooled as shown by hatching, and the jet hole lower faces 2 2 2 have a rectangular ring shape as shown in FIG. It becomes.
  • the magnetic field generation unit 220 By providing the magnetic field generation unit 220 in the cooling jet hole 206, the magnetic force is generated in the cooling jet hole 206.
  • a magnetic field is generated as in line 2 0 9.
  • the processing substrate 2 1 0 is disposed opposite to the end of the injection hole 2 0 6 end which becomes the thermal plasma flow injection end at a predetermined distance 2 1 5, and the processing substrate 2 1 0 is moved in the direction of arrow 2 Move to 1 4
  • the distance 2 1 5 is 1 mm or more and 20 mm or less as described above.
  • the substrate to be processed 210 may be orthogonal to the long axis 21 of the linear thermal plasma flow.
  • the direct current arc discharge can apply high power to a narrow region of the electrode distance, and can maintain the discharge at a high gas flow rate as described above. Therefore, due to these synergistic effects, the method using a direct current arc discharge is overwhelmingly advantageous in obtaining a high power density on a substrate to be treated as compared with the method using an AC inductively coupled discharge.
  • the thin film layer is given heat by irradiating the thin film layer with a high temperature heat flow.
  • a high temperature heat flow For example, by using an inert gas as a plasma discharge gas, the thin film layer is heated and solid phase or melt crystallization is performed.
  • the thin film layer is irradiated with oxygen radicals or nitrogen radicals decomposed by plasma to oxidize or nitride the thin film layer. Therefore, the heat treatment of the present embodiment does not include the case of depositing a film by gas decomposed by plasma as represented by plasma C V D.
  • the thin film layer on the substrate is thermally treated by a high power density thermal plasma flow to provide a crystallized or oxidized (or nitrided) thin film layer with high quality and low cost.
  • a high power density thermal plasma flow to provide a crystallized or oxidized (or nitrided) thin film layer with high quality and low cost.
  • the heat treatment of the thin film layer on the large area substrate can be performed.
  • it is effective to make the amount of movement in the parallel direction 5 0 5 smaller than the major axis length of the thermal plasma flow 5 3 0 3 to form an overlapping portion.
  • the profile 5 10 of the power density distribution in the minor axis direction of the thermal plasma flow 5 0 3 3 is as shown in FIG. 4 (b). If the power density of the thermal plasma flow 530 is low, the relative transfer rate between the thermal plasma flow 503 and the substrate can be slowed down to increase the effective thermal processing time at any point on the substrate: The substrate surface temperature does not rise. That is, the profile of the power density at the arbitrary point 506 on the substrate and the input power density 520 have the shape shown in the left figure of FIG. 4 (c) (hereinafter referred to as "heat treatment profile") . In this case, since the heat treatment time is long, the heat diffuses to the deep part of the substrate, and the temperature of not only the thin film layer on the surface but also the whole substrate rises.
  • the relative moving velocity between the thermal plasma flow 5 0 3 and the substrate is as shown in the heat treatment window file 5 2 1 of FIG. 4 (c).
  • the substrate surface reaches a sufficiently high temperature even as a short heat treatment. Furthermore, the temperature rise in the deep part of the substrate can be minimized.
  • the heat treatment method of the thin film of the present invention is applied to a substrate such as glass or plastic having lower heat resistance. Heat treatment for a short time at high power density is of fundamental importance.
  • the heat treatment profile is determined by the substrate surface power density of the thermal plasma flow, and the relative moving velocity between the thermal plasma flow and the substrate.
  • FIG. A heat treatment profile as shown in is required. That is, the maximum power density of the thermal plasma flow on the processed substrate is 60 kW / cm 2 or more, and on the substrate The effective heat treatment time at one point is 5 ms or less.
  • the heat transfer efficiency from the thermal plasma flow to the thin film layer depends on the conditions, but is approximately 60%.
  • Figure 5 (b) shows the relationship between the temperature and time of the processing substrate in the case where the maximum power density of thermal plasma flow and 6 0 k WZ cm 2.
  • the solid line is the substrate surface temperature
  • the broken line is the temperature at depth (d) from the substrate surface.
  • the power density of the thermal plasma flow on the substrate to be treated is 100 kW / cm 2 or more, and the effective heat treatment time at one point on the substrate is The condition of 3 ms or less is required.
  • FIG. 6 (b) shows the relationship between the temperature and the time of the substrate to be processed when the maximum power density of the thermal plasma flow is 100 kW / cm 2 .
  • the surface temperature of the substrate to be treated becomes 1687 K or more, which is the melting point of S i, but from the initial substrate temperature to the finally reached substrate temperature.
  • the temperature rise can be suppressed to 500 K or less. That is, according to the present embodiment, while the Si thin film is melted at the initial stage, the temperature rise of the substrate can be suppressed to 500 K or less, and the breakage of the substrate can be prevented.
  • the drawing speed of the molten Si layer is important. If the substrate and the thermal plasma source are moved at a high speed of at least 50 O mm / s under a sufficiently high thermal plasma flow power density, the growth rate from the liquid layer varies depending on the crystal plane orientation. Only the faces with faster growth speed will grow preferentially. Therefore, it is possible to control the plane orientation of the crystallized thin film layer. This is an effect unique to the lateral melt crystallization of the thin film. Furthermore, in the case of melting and crystallizing a thin film layer on a plastic substrate having low heat resistance, as shown in FIG.
  • the power density of the thermal plasma flow on the substrate to be treated is 280 k WZ cm 2 As described above, the condition that the effective heat treatment time at one point on the substrate is 0.5 ms or less is required. As a result, as shown in FIG. 7 (b), the surface temperature of the substrate to be treated becomes 1687 K, which is the melting point of Si or higher, but the temperature rise of the substrate can be suppressed to 200 K or less. . That is, according to the present embodiment, while the thin film layer is melted at the initial stage, the temperature rise of the substrate can be suppressed to 200 K or less, and the breakage of the substrate can be prevented.
  • the heat treatment method for thin films has been described focusing on one thermal plasma source, but in order to perform heat treatment of a large area substrate with higher throughput, as shown in FIG. It is effective to use the source of thermal insulation (thermal plasma head) 1000 simultaneously.
  • the thermal plasma flow 1 0 0 3 is irradiated vertically downward while the thermal plasma flow 1 0 0 3 linearly shaped and converged on the thin film layer 1 0 1 0 6 on the substrate 1 0 6
  • the substrate is moved relatively to a direction (orthogonal direction) 1 0 1 1 orthogonal to the major axis direction of 0 3.
  • the band-like region 1 0 1 4 on the substrate 1 0 0 6 is heat-treated.
  • the substrate 1 0 0 6 is relatively moved in a direction parallel to the long axis of the thermal plasma flow 1 0 0 3 1 1 0 2 2 Do.
  • the heat treatment of the thin film layer on the large area substrate can be performed.
  • it is effective to make the amount of movement in the parallel direction smaller than the length of the long axis of the thermal plasma flow 1003 so as to create an overlapping portion.
  • thermal plasma head 1000 using direct current arc discharge is simple in structure and can be manufactured at low cost. It has the feature that it does not cause an increase in Therefore, it is suitable for a heat treatment apparatus that realizes heat treatment of a thin film with low throughput and high throughput.
  • the thin film transistor used for the pixel has a gradual rise of the drain current with respect to the gate voltage, and a relatively low performance thin film with small characteristic variation among the transistors is suitable. It is appropriate to use Si thin film layer prepared by solid phase crystallization for active layer Yes.
  • peripheral drive circuits for transmitting display data to pixels require high-performance thin film transistors with high mobility, it is necessary to use Si thin film layers fabricated by melt crystallization as active layers.
  • the heat treatment method of a thin film of the present invention is applicable not only to crystal growth of a semiconductor layer but also to oxidation treatment of a thin film.
  • the thin film layer can be easily oxidized by mixing O 2 or H 2 O with the gas flowing in generating the thermal plasma. Since the thin film layer surface by thermal plasma stream can be 1 0 0 0 ° C over a high temperature, the thin film layer surface can be easily oxidized in Rukoto to supply small quantities of 0 2 or H 2 0 herein.
  • the insulating film produced by the conventional plasma CVD method or the like at a temperature of 500 ° C. or less has a thermally unstable bonding state inside the film, so long-term reliability when this is applied to the gate insulating film
  • the interface between the gate insulating film and the semiconductor layer is significantly damaged by energy ions and electrons from the plasma, and as a result, the interface state reduces the performance of the transistor.
  • the interface between the oxide film and the semiconductor layer is formed inside the film by the growth of the oxide film, so there is no contamination of the interface even at atmospheric pressure.
  • Semiconductor layer In addition to oxidizing the surface, it is also possible to form a high dielectric constant insulating film by oxidizing a metal thin film formed on the semiconductor layer.
  • a heat treatment apparatus as shown in FIG. 8 (b) can be applied to carry out the thin film heat treatment method as described above.
  • the heat treatment apparatus has a plurality of thermal plasma heads 1 0 0 2 and their moving mechanisms 1 0 0 1 in an atmosphere-controllable chamber 1 0 0 0, and thin film layers 1 0 0 on a substrate 1 0 0 4 It is configured to be able to irradiate a thermal plasma flow 1003 generated at the same time in the vertical downward direction at a plurality of points of 06.
  • the present heat treatment apparatus has a substrate moving stage 1005 capable of moving the substrate in a direction perpendicular to the moving direction of the thermal plasma head 1002, whereby as shown in FIG.
  • the plasma head has a high power density thermal plasma by having a thermal plasma generation part using direct current or AC power and / or a cooling jet hole and / or a magnetic field generation part. It is configured to be able to generate a stream.
  • the thin film layer subjected to the heat treatment by the heat treatment method of the thin film of the present invention can be applied to various high performance thin film semiconductor devices such as thin film transistors and solar cells.
  • a method of manufacturing a thin film semiconductor device will be described with reference to FIG. 9 taking an example of application to a thin film transistor.
  • a base protective film 901 is usually formed on a substrate 900 and a semiconductor thin film 902 is formed thereon, so a series of forming methods will be described.
  • the substrate 900 to which the present invention can be applied is a conductive material such as metal, silicon 'carpite (SiC), diamond (C), alumina (A12O3) or aluminum nitride (A1N). Ceramic materials, transparent or non-transparent insulating materials such as fused quartz and non-alkali glass, semiconductor materials such as silicon and germanium wafers, and LSI substrates processed with these.
  • the semiconductor film is deposited directly on the substrate or through the base protective film, the lower electrode, and the like.
  • Examples of the base protective film 91 include insulating materials such as a silicon oxide film (S i O x: 0 ⁇ x ⁇ 2) and a boron nitride film (S i 3 N x : 0 ⁇ X ⁇ 4).
  • insulating materials such as a silicon oxide film (S i O x: 0 ⁇ x ⁇ 2) and a boron nitride film (S i 3 N x : 0 ⁇ X ⁇ 4).
  • a base protection film is naturally essential to ensure insulation. Furthermore, when a semiconductor film is formed on a semiconductor substrate or an LSI element, an interlayer insulating film between transistors and between wirings simultaneously serves as a base protection film layer.
  • Underlying protective film 901 is prepared by first cleaning the substrate with pure water or an organic solvent such as alcohol, and then performing atmospheric pressure chemical vapor deposition (AP CVD) or low pressure chemical vapor deposition (LP CVD) on the substrate. It is formed by a CVD method such as plasma CVD method or sputtering method.
  • AP CVD atmospheric pressure chemical vapor deposition
  • LP CVD low pressure chemical vapor deposition
  • S i 0 2 film As an underlying protective film 9 0 1, forming a monosilane (S i H4) and oxygen at a substrate temperature of 45 0 ° approximately C from 2 5 0 ° C approximately in the AP C VD method as a raw material it can.
  • the substrate temperature is about room temperature to about 400 ° C. in the plasma CVD method or the sputtering method.
  • the film thickness of the base protective film 901 needs to be a thickness sufficient to prevent the diffusion and mixing of impurity elements from the substrate, and the value is at least about 200 nm, and the substrate between the lot and the substrate is required. In consideration of the variation between them, about 500 nm or more is preferable.
  • the semiconductor thin film to which the present invention is applied includes silicon thin films other than silicon (Si), germanium (Ge), and diamond (C) single group semiconductor thin films, as well as silicon 'germanium (Si x Ge i-X: 0 ⁇ 1) 4 group elements such as silicon carpide (S i x C i-X: 0 ⁇ X ⁇ 1) or germanium 'carpide (G e x C 1 _ X: 0 ⁇ x ⁇ 1) It may be a composite semiconductor thin film.
  • a compound compound semiconductor film of a Group 3 element and a Group 5 element such as Gallium 'Arsenic (Ga As) or Indium' Antimony (In Sb), or a semiconductor thin film of cadmium or selenium (C d Se), etc.
  • These semiconductor thin films are formed by the AP CVD method, LP CVD method, plasma CVD method such as plasma CVD method, Or, it is formed by PVD such as sputtering or vapor deposition.
  • deposition can be performed with a substrate temperature of about 400 ° C. to about 700 ° C. using disilane (Si 2 H 6) or the like as a raw material.
  • deposition can be performed at a substrate temperature of about 100 ° C. to about 500 ° C. using monosilane (Si H 4) or the like as a raw material.
  • the substrate temperature is about room temperature to 400.degree.
  • the initial state of the semiconductor thin film deposited in this manner may be various states such as amorphous, mixed crystal, microcrystalline, or polycrystalline, but in the present invention, the initial state may be any state. In the present specification, not only amorphous crystallization but also recrystallization of polycrystalline and microcrystalline materials is referred to as all crystallization.
  • the thickness of the semiconductor thin film is preferably about 20 nm to about 100 nm when it is used for TFT.
  • a protective insulating layer 900 is formed on the semiconductor layer.
  • the role of the protective insulating layer 950 is to prevent the impurity from being mixed into the semiconductor layer in the thermal plasma flow irradiation.
  • the material of this protective layer is important because Cu easily diffuses in the semiconductor layer and the insulating layer.
  • an insulating material such as a silicon oxide film (Si ⁇ 0>: 0 ⁇ x ⁇ 2) or a silicon nitride film (Si ⁇ 3> Nx: 0 ⁇ x ⁇ 4) can be applied.
  • the protective insulating layer is formed by etching the natural oxide film on the semiconductor layer with hydrofluoric acid, washing with pure water, and then forming by the CVD method such as AP CVD method, LPC VD method, plasma CVD method, sputtering method, or the like.
  • the CVD method such as AP CVD method, LPC VD method, plasma CVD method, sputtering method, or the like.
  • the substrate temperature may be set to about 250 ° C. to 450 ° C., and Si H 4 or O 2 may be deposited as a raw material.
  • the substrate temperature is about room temperature to about 400.degree.
  • the film thickness of the protective insulating layer needs to be a thickness sufficient to prevent the diffusion and mixing of the impurity element, but the thickness should be such that heat conduction from the thermal plasma flow can be efficiently performed. Therefore, the film thickness of the insulating layer naturally has an optimum range, and the minimum value is about 50 nm, and the maximum value is about ⁇ . (3. Thermal plasma flow irradiation)
  • a thermal plasma head is made to face the laminated structure formed as described above, and thermal plasma flow irradiation is performed.
  • the area irradiated with the thermal plasma flow is the liquid layer 93, and after the irradiation A crystallized semiconductor layer 940 is formed.
  • the irradiation conditions for the thermal plasma flow have already been described in detail, so the conditions should be selected according to the type of substrate and the crystallization method.
  • the drawing direction should be set in such a direction. It is valid.
  • the protective insulating layer 900 is removed by etching (FIG. 9 (b)), and the crystallized semiconductor layer 904 is patterned into an island shape. After that, a gate insulating film 900 is formed.
  • a method of depositing a more S i 0 2 film an S i H 4 0 2 plasma C VD method using a source gas, as shown in the first 0 Figure, the semiconductor thin film of the present invention There is a method of forming a gate insulating film by oxidizing the surface of the semiconductor layer by a heat treatment method of Next, a gate electrode 909 is formed by sputtering after forming a metal film such as Ta, W, A1, etc., and ion implantation or ion doping is carried out in the source 9 07 and drain 9 08 regions. An impurity is introduced by using the gate electrode 99 as a mask according to the method (FIG. 9 (c)).
  • the substrate and base protective film used in the present invention conform to the above description, but here, as an example of the substrate, a general-purpose alkali-free glass having a length of 5 5 Omm x 6 5 Omni and a thickness of 0.7 mm as each side. Use 9,500.
  • an S i 0 2 layer is formed on the substrate as a base protective film.
  • a SiO 2 film having a film thickness of 500 nm was deposited by plasma CVD at a substrate temperature of 250 ° C.
  • a semiconductor film 310 such as an intrinsic silicon film is deposited.
  • the thickness of the semiconductor layer is about 50 nm.
  • 100 sccm of source gas (Si H 4) and 100 sccm of hydrogen (H 2 ) are flowed by plasma CVD method, and amorphous silicon (a) is deposited at a deposition temperature of 200 ° C. — S i) Deposit the film.
  • the substrate is transported to a preheating chamber by a vacuum robot, where the substrate is heated for 2 minutes on a heater at 230 ° C.
  • the source gases S i H 4 and H 2 are introduced into the reaction chamber, and held for about 45 seconds until the substrate surface temperature is stabilized at 200 ° C.
  • high-frequency power of 13. 5 MHz is supplied to the parallel plate electrode facing the substrate via the matching circuit, plasma discharge is performed, and deposition of the a-Si film is started.
  • the pressure in the reaction chamber immediately after the start of deposition is approximately 1 Torr. In about 60 seconds, a 50 nm a_Si film was deposited.
  • a protective insulating layer is formed on the silicon film thus deposited.
  • a SiO2 film having a thickness of about 200 nm is deposited by plasma CVD.
  • the raw material gas S i H 4 0 2 each 1 0 flow 0 sccm and 5 0 0 sccm, the film formation was carried out to start the plasma discharge while heating the substrate in 2 00 ° C.
  • this substrate was heat-treated by a thermal plasma flow.
  • the plasma head shown in Fig. 1 (a) was used for heat treatment. Cooling was carried out by flowing a cooling water of 3 liters per minute at 6 liters per minute to the anode 302 having water-cooled injection holes. Since the smaller the gas flow rate at the start of the discharge, the easier the ignition, the mixed gas containing 50% of He in Ar was flowed at a flow rate of 1 liter per minute.
  • a DC power supply 3 0 3 of between cathode 3 0 1 and the anode 3 0 2 formed by W containing 2% and a voltage of 3 5 V.
  • the distance between the cathode 301 and the anode 302 was 2 mm.
  • a spark metal is connected to the cathode 301, and a spark discharge is generated at 5 Hz between the electrode tip connected to the spark metal and the cathode 301 near the cooling outlet.
  • the plasma was instantly transferred to the arc discharge mode, and the voltage and current supplied from the DC power supply to the plasma head at this time were 20 V and 500 A, respectively.
  • the shape of the anode is in the form of a ring as shown under the alternate long and short dash line in FIG. 1 (a) when the shape of the anode is seen from the ejection direction of the thermal plasma flow 302.
  • the holes 33 are 7 mm long and 5 mm wide. Assuming that the distance between the ejection holes of the thermal plasma flow 308 and the substrate is 2 mm, Thermal plasma flow 308 on the surface is shaped and converged to 5 mm in length 3 1 1 and 3.3 mm in width 3 1 2.
  • this thermal plasma flow 302 is made to face the substrate 300 on which the thin film to be heat-treated 300 is formed, and the substrate is the long axis of the thermal plasma flow 302 (length 3 1 1)
  • Heat treatment was performed by moving in the direction perpendicular to the direction. The substrate was placed horizontally, and thermal plasma flow 308 was jetted vertically downward to prevent the thermal processing position from fluctuating.
  • the peak power density of the thermal plasma flow 208 at the substrate surface is 60 kW / cm 2 .
  • the substrate was drawn at a speed of 66 mm / s, and the effective heat treatment time was 5 ms.
  • the insertion direction of the substrate was set to the direction of the long side of the substrate (crosswise direction 54), that is, the direction of 65 O mm.
  • the pulling in one side orthogonal direction 5 04 is completed in about 1 second
  • the movement of 5 mm in the parallel direction 5 0 5 is performed in 0.5 second
  • the heat treatment by the next drawing is performed in about 1 second
  • the heat treatment on the entire surface of the 550 mm ⁇ 650 mm substrate was completed in approximately 165 seconds.
  • the a-Si film on the substrate was solid phase crystallized to form a polycrystalline Si thin film having a grain size of 0.5 ⁇ or more.
  • FIGS. 1 (b) and 4 A second embodiment of the thin film heat treatment method according to the present invention will be described with reference to FIGS. 1 (b) and 4. Since the method of forming the base protective layer, the a-Si film, and the protective insulating layer on the substrate is exactly the same as that shown in Example 1, the heat treatment method of the thin film by the thermal plasma flow 308 will be described in detail. .
  • the plasma head shown in Fig. 1 (b) was used for heat treatment.
  • a thermal plasma flow 308 is used in which a magnetic field is generated around the water-cooled jet holes to cause shaping and convergence. Cooling water is supplied at 6 liters per minute of cooling water 30 7 to the anode 302 having cooling blowout holes 313, and at the same time a permanent magnet with a maximum magnetic field strength of 50 0 OmT is installed. It serves as the cooling jet hole 3 1 3 and the magnetic field generator 3 20.
  • the discharge gas flow rate, cathode material, DC voltage application conditions, and plasma ignition method were the same as in Example 1.
  • the voltage and current supplied from the DC power supply to the plasma during arc discharge are 20 V each. It was 5 0 OA.
  • the shape of the anode 302 is viewed from the ejection direction of the thermal plasma flow 308, it has a ring shape as shown under the alternate long and short dash line in FIG. 1 (b).
  • the cooling vents 3 1 3 are 7 mm long and 4 mm wide.
  • the thermal plasma flow 3 0 8 becomes smaller than in the case of Example 1 due to the plasma confinement effect by the magnetic field, and the thermal plasma flow on the substrate surface 3 0 8 Is shaped and converged to 5 mm in length and 3 ⁇ 24 force S 2 mm in width.
  • This thermal plasma flow 3008 is made to face the substrate 300 on which the thin film to be heat-treated 300 is formed, and the substrate is moved in the direction perpendicular to the long axis (length 31 11) direction of the thermal plasma flow 308. Heat treatment occurred.
  • the peak power density of the thermal plasma flow 308 at the substrate surface is 100 kcm 2 .
  • the substrate was drawn at a rate of 667 mm / s, and the effective heat treatment time was 3 ms.
  • the method of heat treating the entire thin film on the substrate was completely the same as that shown in Example 1, and the time to process one substrate was almost the same.
  • the a-Si film on the substrate is melted and crystallized to form a large grain size Si thin film having a length of 100 ⁇ or more in a direction parallel to the substrate pulling direction.
  • the crystallized Si thin film had a strong orientation because the drawing speed at this time exceeded 50 0 mm / s.
  • a high quality crystal Si thin film was produced on a large-area glass substrate with high throughput by combining the thermal pinch effect by the cooling jet holes 33 and the magnetic field confinement effect.
  • the heat treatment of the a-Si thin film on the plastic substrate was performed.
  • the method for forming the base protective layer, the a-Si film, and the protective insulating layer on the substrate is the same as that described in Example 1, but due to the heat resistance of the plastic substrate, the maximum temperature throughout the entire process. Was lowered to 180.degree. C. to form a film.
  • the plasma head shown in Fig. 1 (b) was used for the heat treatment.
  • the difference from the second embodiment is that, in the heat treatment method of the present embodiment, the width of the cooling jet hole 324 for converging the thermal plasma is small, and the magnetic field strength is high.
  • the cooling jet hole 3 1 3 from which the thermal plasma flow 3 08 is jetted is 7 mm long and 4 mm wide.
  • the magnetic field strength installed near the cooling jet hole 3 13 3 is increased to 80 OmT, the flow rate of A r and H e mixed gas is increased to 10 l / min, and the thermal plasma flow 3 0 8
  • the distance between the jet end of the nozzle and the substrate was also as close as 1.5 mm.
  • the thermal plasma flow 3 0 8 is smaller than in the case of Example 1 by the plasma confinement effect due to the magnetic field and the magnetic field, and the transfer efficiency of the thermal plasma flow 3 0 8 to the substrate surface is further enhanced.
  • the stream 3 08 is shaped and converged to 5 mm in length 3 2 3 and 0.7 1 mm in width 3 2 4. As a result, it is possible to eject a thermal plasma flow 308 of a low power density by using both the thermal pinch effect and the plasma confinement effect by the magnetic field.
  • the cathode material, the DC voltage application condition, and the method of plasma ignition were the same as in Example 1.
  • This thermal plasma flow is made to face the plastic substrate 3 0 9 on which the thin film to be heat-treated 3 10 is formed, and the substrate is moved in the direction orthogonal to the long axis (length 3 1 1) direction of the thermal plasma flow 3 0 8 Heat treatment was done.
  • the peak power density of the thermal plasma flow at the substrate surface is 280 kW / cm 2 .
  • the substrate was drawn at a rate of 140 mm / s, and the effective heat treatment time was set to 0.5 ms.
  • the method of heat treating the entire thin film on the substrate was exactly the same as that shown in Example 1, and the time to process one substrate was about 10 10 seconds.
  • the a-Si film on the plastic substrate is melted and crystallized to form a large grain size Si thin film having a size of 100 m or more in length parallel to the substrate pulling direction.
  • the pulling speed at this time exceeds 500 m m / s, the crystallized Si thin film has strong orientation.
  • FIG. 1 An embodiment of a method of manufacturing a thin film semiconductor device according to the present invention will be described with reference to FIG.
  • the thin film produced by the heat treatment method of the present invention can be applied to various semiconductor devices, but in this embodiment, in particular, the case of application to a method of producing a thin film transistor will be described.
  • a base insulating layer 901 an a-Si layer 902, a protective insulating layer 950 are formed on a glass substrate 900, and then the substrate is irradiated with a thermal plasma flow 921.
  • a large grain size Si crystal layer 904 was prepared by pulling. The formation method is exactly the same as the method described in Example 2.
  • the protective insulating layer 9005 was removed by etching (FIG. 9 (b)).
  • capture at grain boundaries of large grain size Si crystals Oxygen plasma treatment is performed to electrically inactivate the capture level (defect).
  • the substrate with the exposed Si layer 904 is set on the plasma processing chamber. In the plasma processing chamber, the substrate temperature was set to 250 ° C., oxygen gas was flowed at 200 sccm, and plasma discharge was performed at a power of 1 kW using a parallel plate RF electrode at a pressure of 1 Torr. Treatment for 20 minutes completes capture level (defect) deactivation of the Si film. Thereafter, by the Photo Li Sogurafu it flush against S i layer region to form a follower Torejisu bets pattern was subjected to dry etching with Rimotopu plasma discharge using a CF 4 and 0 2 gas mixture.
  • a substrate is set in an insulating film forming chamber in order to form a gate insulating film 96 on an island-shaped Si film.
  • silane gas and oxygen gas flow ratio 1: was introduced at 6, the Chiyanpa pressure to 2 X 1 0 one 3 (T orr) Adjust.
  • ECR discharge is started and the deposition of the insulating film is started.
  • the microwave power input was 1 kW, and the microwaves were introduced from the introduction window parallel to the magnetic field lines. There is an ECR point 14 cm from the introduction window.
  • the deposition was performed at a deposition rate of 10 nm / min. As a result, a gate insulating film 96 was formed to a thickness of 100 nm.
  • a thin film to be a gate electrode 99 is deposited by sputtering.
  • the gate electrode and the gate wiring are made of the same material and in the same process, it is desirable that this material has a low electric resistance and be stable to a thermal process at about 350 ° C.
  • a tantalum thin film having a thickness of 600 nm is formed by sputtering.
  • the substrate temperature for forming a tantalum thin film is 180 ° C., and argon gas containing 6.7% of nitrogen gas is used as a sputtering gas.
  • the tantalum thin film thus formed has a crystal structure of ⁇ structure, and its specific resistance is about 40 ⁇ cm.
  • a thin film to be a gate electrode is deposited and then patterned, and then impurity ions are implanted into the semiconductor film to form source / drain regions 97 and 98 and a channel region.
  • the gate electrode is a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode.
  • a source gas for the ion doping method a hydride of an implanted impurity element such as phosphine (PH 3) or dipolane (B 2 H 6) diluted to about a concentration of 0.1% to 10% diluted in hydrogen is used .
  • the phosphine (PH 3) at a concentration of 5% diluted in hydrogen is accelerated at an accelerating voltage of 10 Inject at 0 ke V.
  • the total ion implantation dose including PH 3 + and H 2 + ions is 1 ⁇ 10 16 cm 2 (FIG. 9 (c)).
  • an interlayer insulating film 910 was formed using plasma CVD.
  • the source gas is TEO S (tetraethoxysilane), N 2 0 and Ar gas, and discharge is performed at a pressure of 1.5 Torr or 1 kW at a pressure of 1 kW to form an 800 nm interlayer insulating film. did.
  • contact holes are opened on the source / drain, and the source / drain lead-out electrodes 91 1 and 91 2 are formed with aluminum by PVD or CVD to complete a thin film transistor.
  • high-performance TFTs with almost the same performance as single-crystal Si MO SFETs were fabricated with excellent uniformity (Fig. 9 (d)).
  • FIG. 1 An embodiment of a method of manufacturing a thin film semiconductor device according to the present invention will be described with reference to FIG.
  • the manufacturing method of the thin film semiconductor device of this example is the same as that of the fourth embodiment except for the step of forming the gate insulating film, and therefore, the description will be focused on the step of forming the gate insulating film.
  • a gate insulating film 1106 is formed on the underlying protective film 1101 by oxidizing the surface of the island-shaped Si layer 1122.
  • a thermal plasma flow is used for this.
  • the configuration of the plasma head 1 103 is exactly the same as described in Example 1. The difference is that a mixture of Ar and H 2 0 is used as plasma discharge gas 1 104.
  • the cooling vents from which the thermal plasma flow is injected have a length of 7 mm and a width of 5 mm. Assuming that the distance between the thermal plasma flow jet hole and the substrate is 2 mm, the thermal plasma flow on the substrate surface is shaped and converged so that the length 31 1 is 5 mm and the width 3 1 2 is 3.3 mm. Ru.
  • this thermal plasma flow is made to face the substrate 1 100 on which the thin film to be heat treated (Si layer) 1 102 is formed, and the substrate is the long axis (length 3 1 1)
  • Heat treatment was performed by moving in the direction perpendicular to the direction.
  • the peak power density of the thermal plasma flow at the substrate surface is 60 kW Z cm 2 .
  • the substrate was drawn at a speed of 66 mm, s, and the effective heat treatment time was 5 ms.
  • S i layer 1 1 0 2 surface oxygen radicals which are decomposition is supplied by a thermal plasma at the same time a high temperature on the order in 1 000, S 1 0 2 layer 1 1 0 6 surface is oxidized forms It will be done (Fig. 10 (a), (b)).
  • a high quality gate insulating film 1106 is produced by the thermal plasma flow by the above method, and the subsequent steps are performed in exactly the same manner as in Example 5: gate electrode 1 1 0 9; source 1 1 0 7; A thin film transistor was fabricated by forming a drain 1108, an interlayer insulating film 1 1 10, a source electrode 1 1 1 1 and a drain electrode 1 1 1 2 (Fig. 10 (c), (d)).
  • nitrogen (N) as the plasma discharge gas, nitrogen radicals decomposed by thermal plasma can be supplied to nitride the thin film layer.
  • FIG. 11 shows an example of an electronic apparatus to which the electro-optical device can be applied.
  • Fig. 11 (a) is an example of application to a mobile phone.
  • the mobile phone 1 200 includes an antenna unit 1201, an audio output unit 1202, an audio input unit 205, an operation unit 204, And an electro-optical device according to the present invention
  • the electro-optical device 1203 of the present invention can be used as a display unit of a mobile phone.
  • the same figure (b) is an example of application to a video camera, and the video camera 1 2 0 7 includes an image receiving section 1 2 0 6, an operation section 1 2 0 9, and the electro-optical device 1 208 1 2 of the present invention. It is equipped with ten.
  • the electro-optical device of the present invention can be used as a finder or a display unit. Other applications include portable personal computers, head-mounted displays, rear projectors, and front projectors.
  • the electro-optical device of the present invention can be used as an image display source.
  • the electro-optical device of the present invention is not limited to the above example, and can be applied to any electronic apparatus to which an active matrix type electro-optical device can be applied.
  • it can also be used for display-equipped fax devices, finders for digital cameras, portable TVs, DSP devices, PDAs, electronic organizers, electronic display boards, displays for advertising and the like, and the like.
  • the thin film layer (semiconductor layer) and the thin film semiconductor element obtained by the heat treatment method and the heat treatment apparatus of the present embodiment will be further described based on experimental results.
  • FIG. 12 is a diagram showing the state of the thin film layer with respect to the input power to the thermal plasma source and the scanning speed.
  • the vertical axis is the input power to the thermal plasma source
  • the horizontal axis is the scanning speed of the substrate (the same applies to the substrate insertion speed, and so on).
  • the experimental conditions were: 2 mm distance between cathode and anode of DC arc discharge plasma source, 2 mm distance between plasma source and substrate, 7 LZ gas flow rate of Ar gas, discharge and heat treatment at room temperature under the atmosphere.
  • a circular cooling jet with a diameter of 3 mm was used.
  • the a-Si film to be a thin film layer was formed to a thickness of 80 nm by plasma CVD using SiH 4 (4%) and H 2 as source gases.
  • the substrate temperature at the time of film formation is 200.degree.
  • the figure shows the thin film layers in the a-Si film state, the crystallization state, and the film peeling state. Peeling of the film is considered to occur due to the difference in thermal expansion coefficient between the substrate surface which has become hot and the thin film layer.
  • the shaded area in the figure shows the crystallization state, and the conditions in this range are suitable for the crystallization of the thin film layer.
  • dehydrogenation treatment of the a-Si film before heat treatment is unnecessary.
  • dehydrogenation treatment is necessary, but according to this embodiment, the throughput can be improved by omitting this treatment.
  • FIG. 13 is a view showing the relationship between the heat treatment condition and the crystallinity of the Si film.
  • Fig. 13 (a) shows the Raman scattering spectrum of Si film before and after heat treatment
  • Fig. 13 (b) shows the TO phonon peak of Si single crystal appearing in the Raman scattering spectrum. It shows the scanning speed dependency of peak wave number and peak half width.
  • the experimental conditions were as follows: distance between cathode and anode of DC arc discharge plasma source
  • a heat treatment was carried out by discharging under the atmosphere at 2 mm, a cooling jet hole diameter of 4 mm, a plasma source-substrate distance of 2 mm, and an Ar gas flow rate of 7 L Zmin, to form a Si film.
  • the input power to the plasma source is a constant value (2.4 k W), and the scanning speed is 550 mm s, 650 mm / s,
  • the crystal state when Si film was formed by changing it to 800 mm / s and 100 mm s, and the crystal state as it was when the a 1 Si film was deposited were investigated by Raman scattering spectroscopy. In Raman scattering, it is possible to understand the lattice vibration of the crystal.
  • the longitudinal optical mode (TO (T ransverseotical)) phonon non-linear vibration peak was adopted as the vibration mode of lattice vibration in the crystal.
  • Fig. 13 (a) the vertical axis is the scattering intensity, and the horizontal axis is the Raman shift.
  • a broad signal with a TO phonon peak can be seen around 480 cm- 1 in the as-deposited state by plasma CVD. That is, it can be seen that the initial film is amorphous. From the fact that the TO phonon peak of the Si single crystal appears by the heat treatment of the present embodiment, it can be seen that the a-Si film is crystallized.
  • the wave number of the TO phonon vibration peak approaches the value of single crystal Si (5 20 c m- 1 ). This is because the heat treatment can be performed at a higher temperature and for a longer time by reducing the scanning speed.
  • FIG. 13 (b) is a diagram showing the relationship between the peak half width and the peak position at the scanning speed.
  • the vertical axis (left) is the peak half width
  • the vertical axis (right) is the peak position
  • the horizontal axis is the scanning speed.
  • the peak half width shows the sharpness of the peak. That is, the smaller the peak half width, the sharper the peak and the better the crystallinity.
  • the peak half width varies depending on the resolution of the spectrometer to be measured, but in the case of the above-mentioned spectrometer, the peak half width of the Si single crystal (TO phonon vibration peak: 520 cm ⁇ 1 ) is 7 cm ⁇ 1 .
  • the straight line of the lower left with decreasing scan speed is reduced to about 1 0 cm- 1, is approaching the S i monocrystalline peak half width (7 c m- 1). That is, since the wave number of the TO phonon peak and the peak half width are close to the value of the Si single crystal, it is possible to confirm the improvement of the crystallinity together with the decrease of the scanning speed.
  • the experimental conditions are the same as in FIG.
  • the film forming conditions for the a-Si film are almost the same as in FIG. 12, but the film thickness of the a-Si film is 17 nm here.
  • L PC is realized under the condition that the temperature rises. That is, within the shaded crystallization region in FIG. 12, the region closer to the film peeling condition is the L PC condition at higher power and lower speed.
  • SPC it changes from amorphous to crystalline in the solid phase.
  • L PC the solid phase changes from liquid phase to liquid phase, which crystallizes when it returns to the solid phase. That is, depending on whether it exceeds the melting point of S i, it is determined which of S P C and L P C crystallizes.
  • FIG. 14 shows the results of evaluation of crystallinity by Raman scattering spectroscopy.
  • the vertical axis is the scattering intensity, and the horizontal axis is the Raman shift.
  • the spectrum of a single crystal Si wafer is shown for reference.
  • L P C is closer to the spectrum of single crystal S i than in the case of S p C, and the crystallinity is better.
  • FIG. 15 shows a diagram in which the surface shape of the produced S i film was evaluated by an atomic force microscope (ATOMIC FORMECOMe: AFM).
  • Fig.15 (a) The case of force SPC, and Fig.15 (b) is the case of LPC.
  • crystal grain size of SPC is as small as 20 nm to 30 nm, the crystal grain size is 200 C ⁇ ! It is about 10 times larger than ⁇ 300 nm and has good crystallinity.
  • the melt crystallization region in the thin film layer by changing the power density of the thermal plasma flow depending on the input power and the generated magnetic field strength.
  • the thermal plasma head and the substrate it is possible to easily separate the solid phase melting crystallization region on the same substrate.
  • FIG. 16 shows the results of measuring the amount of deformation of the glass substrate according to the present embodiment.
  • the experimental conditions and the film forming conditions for the a-Si film are the same as those in FIG.
  • the a-Si film was formed on a glass for a liquid crystal display using a TFT, OA-10, and the amount of deformation of the substrate before and after crystallization was measured with a stylus type step meter.
  • the vertical axis is height and the horizontal axis is position.
  • Plasma source input power 2.34 kW, scanning speed 700mmZ
  • the evaluation results after crystallizing the a-Si film at s and 80 O mm / s, respectively, are shown.
  • the result of evaluating the substrate that has not been heat-treated by the thermal plasma flow (reference) is not good.
  • the deformation of the surface was investigated by moving the needle in the direction crossing the crystallization region by the plasma jet (that is, the direction perpendicular to the scanning direction).
  • the deformation (the amount of change in height) of the glass substrate is about 30 nm at the maximum in any scanning speed. This is a sufficiently small value even in consideration of the restriction of the substrate unevenness based on the depth of focus in photolithography 1 and there is no problem in practical use. That is, the crystallization of the thin film layer according to the present embodiment can be applied not only to a quartz substrate but also to a normal glass substrate. The sharp lines that appear in the 800 mm / s data are noise.
  • FIG. 17 shows the results of measurement of the electrical characteristics of a TFT using a Si film crystallized according to this embodiment.
  • the experimental conditions are the same as in FIG. 12.
  • the film forming conditions for the a-Si film are almost the same as in FIG. 12, but the film thickness is 20 nm.
  • the active layer was formed by forming the above-described a-Si film on the same substrate, and performing the heat treatment of the present embodiment under different conditions for each predetermined region to crystallize. Then, using these Si films as active layers, n-type T F Ts were formed in the same process. Specifically, the scanning speed of the substrate is set to a constant value of 700 mm / s, and the solid-phase crystallized Si is changed by changing the power supplied to the plasma source to 1.86 to 2.29 kW. It is a TFT to be an active layer. The maximum temperature in the process is 260 ° C.
  • Figure 17 (a) shows the output characteristics of the TFT, where the vertical axis is the drain current and the horizontal axis is the drain voltage.
  • the drain voltage and drain current were measured by changing the gate voltage to 1 V to 5 V.
  • Figure 17 (b) shows the transfer characteristics of three TFTs with different plasma source input powers.
  • the vertical axis is the drain current
  • the horizontal axis is the gate voltage.
  • the drain voltage (V d) is 0. IV
  • the thickness (t si 02 ) of the gate oxide film is 100 nm.
  • the gate electrode was formed so that the gate width and the gate length L would be 2.
  • the TFT of this embodiment exhibits normal output characteristics and transfer characteristics as a transistor.
  • a linear region in which the current increases with the increase of the drain voltage and a saturation region in which the current value saturates are observed.
  • the fact that the drain current value changes by six digits or more due to the change of the gate voltage means that the so-called on / off ratio (current ratio when the transistor is turned off and turned on) is at least six digits. It can be said that the switching performance of the transistor is sufficiently high.
  • the transistor operates normally as an n-type transistor because the current of the transistor is increased due to the increase of the positive gate voltage. Also, the on current increases with the increase of the plasma source input power. In other words, as the input power increases, the on-resistance decreases and the TFT characteristic is improved.
  • the vertical axis (left) is the field effect mobility
  • the vertical axis (right) is the threshold voltage
  • the horizontal axis is input power.
  • the field effect mobility increased from 42 cm 2 V-is- 1 to 6 1 cm 2 V " 1 s to x with the increase of the input power, and the threshold voltage decreased from 3.9 V to 3.4 V. From this result, it can be said that the TFT characteristics are improved by the improvement of the crystallinity with the increase of the plasma input power.
  • the field effect mobility and threshold voltage of the TFT using the Si film crystallized according to the present embodiment constitute a pixel drive transistor (for liquid crystal and organic EL drive) of the electro-optical device or a peripheral drive circuit. It can be seen that it has sufficient performance as a transistor.
  • the heat treatment method of the thin film of the present invention makes it possible to shape and converge a thermal plasma into a thermal plasma flow having a desired shape and high power density, and at the same time reduce the diffusion of impurities into the thin film on the substrate. it can.
  • the heat treatment method of a thin film of the present invention it is possible to realize a goat insulating film having large grain diameter and uniform crystal growth and high reliability at low cost. Become. As a result of the above, it becomes possible to provide a high quality semiconductor thin film and a high quality insulation film over a large area even on a low heat resistant substrate such as glass.
  • the heat treatment apparatus of the present invention makes it possible to manufacture high-quality semiconductor thin films and insulating films with high process stability and low cost.
  • the thin film produced by the heat treatment method of the present invention in a method for producing a thin film semiconductor device, a high performance thin film transistor having high mobility, low threshold voltage, and a solar cell having high photoelectric conversion efficiency can be supplied at low cost. It is possible to According to the electro-optical device of the present invention, it is possible to provide an electro-optical device which can operate for a long time even with low power consumption and battery driving at low cost.
  • FIG. 1 (a) is a cross-sectional view of a thermal plasma source used in the heat treatment method of the thin film of the present invention and a view showing the heat treatment method
  • FIG. 1 (b) is a thermal plasma source used in the heat treatment method
  • FIG. 2 (a) is a cross-sectional view of a thermal plasma source used in the heat treatment method of a thin film of the present invention
  • FIG. 2 (b) is a view showing the heat treatment method
  • FIG. 3 is a cross-sectional view of a thermal plasma source used in the heat treatment method of a thin film of the present invention and a view showing the heat treatment method;
  • FIG. 4 (a) is a heat treatment method used for the heat treatment method of the thin film of the present invention
  • FIG. 4 (b) is a heat treatment profile file
  • FIG. 4 (c) is a view showing a heat treatment profile file.
  • Fig. 5 (a) shows the heat treatment profile used for the heat treatment method of the thin film of the present invention
  • Fig. 5 (b) shows the substrate temperature profile
  • Fig. 6 (a) shows the heat treatment method of the thin film of the present invention.
  • FIG. 6 (b) is a view for explaining the substrate temperature profile
  • FIG. 7 (a) is a heat treatment profile used for the heat treatment method of the thin film of the present invention. Is a substrate temperature profile
  • FIG. 8 (a) is a view showing a heat treatment apparatus of the present invention
  • FIG. 9 (b) is a view showing a heat treatment method
  • FIG. 9 (a) is a process sectional view showing a method of manufacturing a thin film semiconductor device of the present invention
  • FIG. 9 (b) is a thin film semiconductor device of the present invention
  • 9 (c) is a sectional view showing a method of manufacturing a thin film semiconductor device of the present invention
  • FIG. 9 (d) is a thin film semiconductor device of the present invention.
  • FIG. 10 (a) is a sectional view showing a method of manufacturing a thin film semiconductor device of the present invention
  • FIG. 10 (b) is a thin film of the present invention
  • FIG. 10 is a cross-sectional process view showing a method of manufacturing a semiconductor device
  • FIG. 11 is a process sectional view showing a method of manufacturing a thin film semiconductor device according to the present invention
  • FIG. 11 (a) is a view showing an electronic device of the present invention
  • FIG. FIG. 12 is a diagram showing an electronic device
  • FIG. 12 is a diagram showing the state of a thin film layer with respect to input power and scanning speed
  • FIG. 13 (a) is a Raman scattering spectrum of Si films before and after heat treatment
  • Figure 13 (b) is a diagram showing the scanning speed dependency of the peak wave number and the half width of the peak of the TO phonon peak of crystal Si appearing in the Raman scattering spectrum.
  • FIG. 14 shows the relationship between scattering intensity and Raman shift
  • FIG. 15 (a) shows the surface shape of the Si film
  • FIG. 15 (b) shows the surface of the Si film
  • FIG. 16 shows the surface shape
  • FIG. 16 shows the deformation of the substrate
  • FIG. 17 (a) shows the output characteristics of the TFT
  • FIG. 17 (b) shows the TFT Transfer characteristics
  • FIG. 18 is a diagram showing the relationship between the field effect mobility and the threshold voltage in the input power
  • FIG. 19 is a cross-sectional view of a thermal plasma source used in the conventional thin film heat treatment method and FIG. It is the figure which showed the heat processing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

課題 　　　　低いプロセス温度、高スループット且つ低コストで大粒径半導体薄膜および高信頼性絶縁膜を形成する。　　　解決手段　　　　ガラス基板上の半導体層に冷却噴出孔や磁界により線状に整形し収束させた熱プラズマ流を照射しながら基板を挿引することにより半導体薄膜層の結晶化をおこなう。

Description

明 細 書 薄膜の熱処理方法、 熱処理装置、 薄膜半導体素子の製造方法および電気光学装置 発明の属する技術分野
本発明は単結晶あるいは絶縁性基板上に形成される薄膜の熱処理方法、 熱処理にともな う結晶成長方法や酸化方法、 かかる熱処理をおこなう熱処理装置、 斯様な熱処理により作 製した薄膜を用いた薄膜トランジスタや太陽電池等の薄膜半導体素子、 およびこれにより 形成したロジック回路、 メモリ回路、 液晶表示装置おょぴ有機エレク ト口ルミネッセンス (E l e c t r o L um i n e s c e n c e ： E L) 表示装置の表示画素または表示装 置駆動回路の構成素子として利用される薄膜トランジスタの製造方法、 および電気光学装 置に関するものである。 従来の技術
従来、 多結晶半導体薄膜は薄膜トランジスタ （Th i n F i l m T r a n s i s t o r ： TFT) や太陽電池に広く利用されている。 とりわけ多結晶シリコン （p o l y— S i ) 薄膜は、 キャリア移動度が高く、 ガラス基板のような透明絶縁基板上に作製できる という特徴を生かして、 液晶表示装置や有機 E L表示装置などのスイッチング素子、 或い はアクティブマトリ ックス駆動用ドライバの回路素子を構成する T FTや、 太陽電池の光 キヤリァ発生層の半導体能動層として広く用いられている。
安価な耐熱性ガラス基板上に工程最高温度が概ね 5 00°C以下の温度環境下において薄 膜半導体素子を製造するプロセスは一般に 「低温プロセス」 と呼ばれている。 低温プロセ スで p o 1 y— S i膜を形成する技術としては、 平行平板を電極とする S i H4ガスのグ ロー放電プラズマ中に表面温度が 200〜 3 0 0°Cの基板を保持することにより大面積に 一括して多結晶薄膜を堆積するプラズマ化学気相堆積 （プラズマ CVD) 法や、 発振時間 が極短時間のパルスレーザーをステップ ' アンド . リビート照射することによって大面積 に形成したアモルファスシリ コン （a— S i ) 膜の結晶化をおこなう レーザー結晶化技術 が広く使われている。 レーザー結晶化とは、 基板上のシリコン薄膜に高出力のパルスレ一ザ一光を照射するこ とによって瞬時に溶融させ、 これが凝固する過程で結晶化する性質を利用し多結晶薄膜を 形成する技術である。 最近ではガラス基板上の a— S i膜にエキシマレーザービームを繰 り返し照射しながらスキャンすることによって大面積の P o 1 y - S i膜を作製する技術 が広く使われるようになった。 また、 ゲート絶縁層としてはプラズマ C V Dを用いた成膜 方法により二酸化珪素 （S i 0 2 ) 膜が大面積基板上に成膜可能となった。 これらの技術 によって、 現在では一辺が数十センチほどもある大型のガラス基板上に p o 1 y - S i T F Tが作製可能となっている。
しかし、 この低温プロセスで問題となるのは能動層となる半導体層をプラズマ C V D法 やレーザー結晶化法により形成した場合、 結晶粒径が高々 0 . 5ミクロンと小さいため、 結晶粒界に於けるキャリア散乱の影響が大きく、 キャリアのライフタイムが短い、 キヤリ ァ移動度が小さいという事である。
この結果として、 これらの半導体薄膜を太陽電池あるいは T F Tの能動層として用いた 場合、 光電変換効率が低い、 あるいは電界効果移動度が低く閾値電圧が高いという結果と なる。 またエキシマレーザー結晶化法では結晶化した p o 1 y - S i膜の表面に膜厚の 3 0から 4 0 %相当の高さの凹凸が発生するという問題がある。 これは結晶成長核から成長 した結晶同士が衝突する結晶粒界で発生する。 この突起上部ではゲート絶縁膜厚が実効的 に薄くなるため絶縁耐圧が低くなり、 特に薄いゲート絶縁膜を有する T F Tでは大きな課 題となっている。
加えて、 レーザー結晶化工程に広く使われているエキシマレーザーはガスレーザーであ るためパルス間のエネルギー安定性が低く、 T F T素子パラツキを低減するのが難しいと いう課題を有する。 さらにエキシマレーザーは装置単価が高く、 レーザー発振器の交換に よるランニングコス トが高く、 またスループッ トも低いので、 製品の製造コストを下げら れないという課題を抱えていた。
以上のような課題を解決するための手段として、 以下のような従来技術がある。 特表 2 0 0 3 - 5 1 4 3 7 7号公報では、 熱プラズマから発生する熱流を基板に照射しながら基 板を相対的に移動させることにより基板の短時間熱処理を行う技術が開示されている。 こ こでは熱 ¾の電力密度と基板の被処理時間が規定されている。 特開平 1 1一 1 4 5 1 4 8号公報では熱プラズマから発生する熱流を遮蔽物により規制 することにより、 熱プラズマの一部を基板上に照射する技術が開示されている。 以上のよ うな技術を T F Tの製造に応用すれば、 ガラス等絶縁基板上であっても良質な半導体薄膜 を形成することが可能となるので、 T F Tの移動度を向上させ、 閾値電圧を下げることが できる。
特開 2 0 0 1— 3 1 4 8 3 4号公報では低温プロセスで良質なゲート絶縁膜を形成する 技術が開示されている。 電子サイクロ トロン共鳴 （E C R ) プラズマ C V D法を用いて 1 0 o °c以下の低温で s i o 2膜を成膜した後、 1 0 o °c以上の温度で熱処理をおこなうこ とによ て良好なゲート絶縁膜と S i界面を有する絶縁膜を形成しうることが示されてい る。 - 発明が解決しようとする課題
熱プラズマ流を用いて耐熱性の低い基板上の薄膜を熱処理するためには、 熱プラズマの パワー密度をできうる限り高め、 且つできうる限り短時間で処理することが重要である。 熱プラズマのパワー密度を高めるほど短時間で基板表面の薄膜のみを髙温熱処理し、 基板 への熱的ダメージを低減できるからである。 よって熱プラズマのパワー密度を高める、 す なわち熱プラズマ流を収束させることがガラス基板等の低耐熱性基板上の薄膜を熱処理す るための絶対条件となる。
これと同時に、 より髙ぃ工程スループッ トで大面積基板を処理するためには、 熱プラズ マ流を所望の形状に整形する必要がある。 前述の従来技術 （例えば特許文献 2 ) では第 1 9図に示すように高周波電源 1 0 4に接続した高周波コイル 1 0 3と冷却媒体供給管 1 0 2を備え.、 プラズマガス供給管 1 0 1よりプラズマを供給する装置が知られている。 供給 されたプラズマガスは高周波コイル 1 0 3により熱プラズマ 1 0 5となり、 その一部を被 処理基板 1 0 8上の被処理薄膜層 1 0 7に照射する技術である。 そしてこの場合熱プラズ マのパワー密度を高める方法として、 熱プラズマ 1 0 5と被処理基板 1 0 8の間に熱プラ ズマを絞る構造物 1 0 6を設けている。 しかし、 高温の熱プラズマは温度が 1 0， 0 0 0 度近くになるため、 特に後述の直流アーク放電プラズマにより発生させた熱プラズマ流を このような構造物を用いてパワー密度を高めようとすると、 構造物自体が急激に熱せられ て容易に溶融、 蒸発してしまう。 よって、 このような構造物により熱プラズマを絞りパヮ 一密度を高めることは現実的に不可能であるという課題を有する。
更に、 高温に熱せられた構造物が被処理薄膜層 1 0 7に容易に拡散してしまい、 薄膜層 を汚染してしまうという課題がある。 特に不純物に極めて敏感な半導体薄膜層を熱処理し た場合、 不純物の混入によりこの半導体薄膜をトランジスタの能動層として用いることが 不可能となってしまう。
また、 従来の薄膜の熱処理方法では、 熱処理の結果として誘起される結晶成長の優先配 向を制御することが不可能であった。 このため、 薄膜層を能動層としてもちいる薄膜半導 体素子の特性パラツキを低減することが難しいという課題を有している。
従来技術に開示されているようなプラズマ C V D法を用いて低温で形成したグート絶縁 膜は、 初期的な特性には優れているが、 完成した薄膜半導体素子に電流を流して動作させ ると、 絶縁膜中の不安定な結合が素子発熱やリーク電流により徐々に切れて電気的に活性 化し、 例えば T F Tの閾値電圧が素子の使用時間とともにおおきく変動してしまうという 課題を有している。
そこで本発明は上述の諸課題を鑑み、 高品質半導体薄膜および絶縁膜を大面積に形成す る技術を開示し、 太陽電池や T F Tおよびそれを用いた回路の特性向上とパラツキ低減を 実現する薄膜の熱処理方法、 該熱処理を高い工程スループッ トで行うための熱処理装置、 該熱処理により形成した薄膜を用いた薄膜半導体素子の製造方法、 更にはこれを用いた電 気光学装置及び電子機器を低コス トで提供する技術を与えるものである。 課題を解決するための手段
前記課題を解決するために本発明の薄膜の熱処理方法は、 冷却した噴出孔を通過する際 の強い温度勾配により 自発的に収束、 整形された熱プラズマ流に対し薄膜層を有する基板 を近接して対向させ、 該熱プラズマ流と該基板とを相対的に移動させることによって基板 上の薄膜層の熱処理をおこなう。 ここに熱プラズマとは、 電子の衝突頻度が極めて高いた めイオンや中性粒子との熱平衡状態が局所的に実現されているプラズマで、 電子温度、 ィ オン温度、 中性粒子温度をそれぞれ： Te、 T ： Γηとしたとき、 ： Te ^ Γηなる条件 を満足しているプラズマを言う。 このようなプラズマ条件は高い圧力領域で達成され、 一 般的には 0 . 1気圧から 1 0気圧程度の圧力範囲で実現される。 ここに熱プラズマ流とは、 熱プラズマをガス流により噴出させることによって生じる流れを指す。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 冷却し且つ磁界を発生さ せた噴出孔を通過することにより 自発的に収束、 整形された熱プラズマ流に対し薄膜層を 有する基板を近接して対向させ、 該熱プラズマ流と該基板とを相対的に移動させることに よって基板上の薄膜層の熱処理をおこなう。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流は H e を少なく とも 5 %以上含むガスの放電により発生させる。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流と基板 との距離は、 熱プラズマ流出射端と対向する基板表面との距離が 1 m m以上 2 O m m以下 である。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流の噴出 方向は下向きである。 ここに下向きとは、 鉛直下方を指す。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流の被処 理基板上におけるパワー密度は 6 0 k WZ c m 2以上で、 且つ基板上の 1点における実効 的熱処理時間が 5 m s以下である。 ここでいうパワー密度とは、 熱プラズマ流により基板 表面に照射されるパワーの単位面積あたりの大きさで、 特にここでいう数値はその面内分 布における最大値についてのものである。 ここでいう実効的熱処理時間とは、 後述の熱処 理プロファイルにおいて、 基板上の 1点に投入されるパワー密度がピークパワーの 1 %以 上立ち上がつてから、 1 %以下に立ち下がるまでの時間を指す。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流と基板 との相対的移動速度が、 5 0 O m m/ s以上である。
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記薄膜の熱処理により 誘起される薄膜の結晶化が、 固相結晶化である領域と溶融結晶化である領域を同一基板上 に有する。
更に、 前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱処理により前記 薄膜層の結晶化が励起される。
更に、 前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱処理により前記 薄膜層の熱酸化を行う。 .
更に前記課題を解決するために本発明の薄膜の熱処理方法は、 前記熱プラズマ流は、 不 活性ガスに少なく とも O 2または H 2 Oを混合したガスをもちいて発生させたプラズマ流 である。
前記課題を解決するために本発明の熱処理装置は、 直流または交流電力を用いた熱プラ ズマ発生部と、 近傍が冷却され高い温度勾配により自発的に熱プラズマ流を収束させる噴 出孔と、 から構成されるプラズマヘッドを少なく とも 1つ以上有し、 且つ、 該プラズマへ ッ ドから下向きに噴出される熱プラズマ流と基板とを相対的に移動させる移動機構部を有 する。
また、 前記課題を解決するために本発明の熱処理装置は、 直流または交流電力を用いた 熱プラズマ発生部と、 近傍が冷却され磁界発生部を有する噴出孔と、 から構成されるブラ ズマヘッ ドを少なく とも 1つ以上有し、 且つ、 該プラズマヘッ ドから下向きに噴出される 熱プラズマ流と基板とを相対的に移動させる移動機構部を有する。
更に前記課題を解決するために本発明の熱処理装置 前記噴出孔はは、 長方形のリング 形状を有する。
前記課題を解決するために本発明の薄膜半導体素子の製造方法は、 前記薄膜の熱処理方 法により形成した薄膜層を能動層として用いる。
更に前記課題を解決するために本発明の薄膜半導体素子の製造方法は、 前記薄膜の熱処 理方法により半導体薄膜層を酸化することにより形成した絶縁膜をゲート絶縁膜層として 用いる。
更に前記課題を解決するために本発明の薄膜半導体素子の製造方法は、 前記薄膜の熱処 理方法により金属薄膜層を酸化することにより形成した高誘電率絶縁膜をゲート絶縁膜層 として用いる。
本発明の電気光学装置は、 前記薄膜半導体素子の製造方法により製造された薄膜半導体 素子を回路素子として有する、 あるいは表示画素の駆動素子として備える電気光学装置を 有する。 このような電子機器として、 例えば、 携帯電話、 ビデオカメラ、 パーソナルコン ピュータ、 ヘッ ドマウントディスプレイ、 プロジェクタ、 ファックス装置、 デジタルカメ ラ、 携帯型テレビ、 携帯情報端末、 電子手帳、 多機能カードなどが好適である。 発明の実施の形態
以下、 図面を参照して本発明の実施形態について説明する。 本発明の熱プラズマ流発生 方法としては大別して直流アーク放電おょぴ交流誘導結合放電の 2つの形態があるので、 それぞれについて説明する。
第 1図 （a ) に、 直流アーク放電により熱プラズマ流を発生させる場合のプラズマへッ ドおよび熱プラズマ流の基板への照射方法を示す。 一点鎖線より下は、 プラズマヘッ ドを 下方から見た場合の形状を示している。 プラズマヘッ ドは陰極 3 0 1、 冷却噴出孔 3 1 3 を備える陽極 3 0 2、 絶縁体 3 0 4、 ガス導入部 3 0 5からなり、 外部直流電源 3 0 3よ り電力を供給する。
ここで、 冷却噴出孔 3 1 3は、 少なく とも熱プラズマ流が噴出する噴出孔近傍、 例えば 噴出孔周囲を冷却水等で冷却した噴出孔をいう。
陰極 3 0 1の材料としてはモリプデン、 タングステン、 タンタル、 ルテニウム、 ジルコ ニゥム等の熱陰極金属材料が適当である。 なかでも、 高い耐久性を示すタングステン (W) を主成分とする金属が陰極 料として優れている。 アーク放電を比較的容易に開始 させるためには電離電圧が低く、 また不活性で環境ガスと反応して毒性ガスを発生しにく い A rガスを用いるのが適当である。 陰極 3 0 1 と陽極 3 0 2間に直流電圧を印加し、 ス パークュニッ トで陰極に向かって間欠的火花放電をおこなうと、 これにより供給された電 子をトリガーとして大気圧下でアークプラズマの点火が達成される。
本発明の熱プラズマ条件 （局所熱平衡条件： Te ： T i ： Γη ) は概ね 0 . 1気圧から 1 0 気圧程度の圧力範囲で実現されるので、 このような圧力範囲であれば本発明の薄膜の熱処 理方法は常に適用可能である。 直流アーク放電により陰極と陽極間に発生した熱プラズマ は、 へッ ドに導入されるガスにより熱プラズマ流 3 0 8となって、 冷却噴出孔 3 1 3から 噴出される。 ここで冷却噴出孔 3 1 3を効率的に冷却するためには、 陽極 3 0 2を熱伝導 率の高い C uで作製し、 内部に冷却水 3 0 7を流す方法が有効である。 冷却水 3 0 7は図 の矢印の如く給水孔 3 1 5から排水孔 3 1 6へと循環する。
熱プラズマはきわめて高い熱伝導率を有するので、 熱プラズマ流 3 0 8発生中の冷却噴 出孔 3 1 3付近の熱は効率的に除去される。
つまり、 第 1図に示すように冷却噴出孔 3 1 3から熱プラズマ流 3 0 8を噴出させるこ とにより、 熱プラズマ流 3 0 8と冷却噴出孔 3 1 3との間に急激な温度勾配を発生させる ことができる。 熱プラズマ流 3 0 8は自身の熱損失を低減させるために自発的に冷却噴出 孔 3 1 3の中心部に収束する。
本実施形態では、 熱プラズマ流 3 0 8が自身の熱損失を低減させるために自発的に冷却 噴出孔 3 1 3の中心部に収束する熱ピンチ効果を利用して高いパワー密度を得るものであ る。
このように急激な温度勾配を発生させ、 熱プラズマ流 3 0 8を自発的に収束させるには、 できる限り熱プラズマ流 3 0 8の近傍を冷却することが望ましい。 そこで本実施形態では 第 1図のごとく冷却噴出孔 3 1 3を採用し、 更に、 冷却噴出孔 3 1 3の開口面積を小さく することとした。
これによつて、 熱プラズマ流 3 0 8を整形するとともに微小領域に絞り込むことが可能 となり、 熱プラズマのパワー密度をより高めることが可能となる。 冷却噴出孔 3 1 3は効 率的に冷却されているので、 この部分が熱プラズマにより溶融して、 被処理基板上の薄膜 層 3 1 0に混入するという問題は発生しない。 熱プラズマ流 3 0 8は極めて高温であるが 前述のごとく陽極側に強い温度勾配が形成されており数 k W程度の投入電力で冷却噴出孔 3 1 3を十分冷却することができる。
冷却噴出孔 3 1 3を第 1図に示すような長方形の形状としておくことにより、 熱プラズ マ流 3 0 8は線状の形状に整形収束させることが可能となる。 これにより、 被処理基板 3 0 9上に形成した薄膜層 3 1 0に照射される熱プラズマ流 3 0 8のパワー密度を高めつつ、 基板を線状熱プラズマ流の長軸 3 1 1、 3 2 3に対して直交する方向に移動させることに よって （第 4図 （a ) 参照） 、 基板上の薄膜を幅 3 1 1 , 3 2 3を有する帯状に一括熱処 理することができるので、 高いスループッ トで熱処理が可能となる。
熱プラズマ流 3 0 8を安定化させるためには、 ガスの流れを工夫するのが効果的である。 例えば冷却噴出孔 3 1 3が円形の場合はガスを渦状に回転するように、 また冷却噴出孔 3 1 3が線状である場合はガスが層流となるように熱プラズマ発生部に供給するガス流れを 作ることによって、 熱プラズマ流 3 0 8の強弱が周期的に揺らぐ問題を解決し、 安定した 熱プラズマ流 3 0 8を実現することが可能となる。
先に述べた理由により放電には A rガスを用いることが多いが、 本発明の薄膜の熱処理 方法には H eガスを混合するのが有効である。 H eガスは熱伝導率が高く、 熱プラズマ流 3 0 8から冷却噴出孔 3 1 3への熱損失が大きいため、 熱プラズマ流 3 0 8の自己収束効 果を高めることができるからである。 但し、 H eガスは高価であるので、 例えば A rガス に H eガスを混合させると、 コス トを上げることなく、 効率的に熱プラズマを収束できる ので有効である。 5 %以上の H eガスを混合させると熱プラズマ流 3 0 8の収束効果が表 れる。
以上述べたように、 冷却噴出孔 3 1 3により熱プラズマ流 3 0 8を細い線状に整形収束 することが可能であるが、 熱プラズマ流 3 0 8の幅 3 1 2を小さく しょうとすると冷却噴 出孔 3 1 3の幅も狭める必要があり、 これによつてガスのコンダクタンスが小さくなって しまう。 よって、 ガス噴出孔をあまりに小さくするとプラズマヘッ ドに流せるガスの流量 が低下し、 結果的には基板へ十分な熱プラズマパワーの移送ができないという結果となる ので冷却噴出孔 3 1 3を小さくすることにより熱プラズマ流 3 0 8を収束する方法には限 界がある。
そこで、 冷却噴出孔 3 1 3を極端に小さくすることなく熱プラズマ流 3 0 8を整形収束 させる有効な手段として磁界を利用する方法がある。 熱プラズマ流 3 0 8内の電子は磁力 線に束縛されて運動するため、 適当な磁界を与えることによって熱プラズマ流 3 0 8を効 率的に収束させることができるのである。 第 1図 （b ) に、 熱プラズマ流 3 0 8を磁界で 収束させる方法の一例を示す。 熱プラズマ流 3 0 8の近傍 （例えば冷却噴出孔 3 1 3の內 側） に永久磁石または電磁石による磁界発生部 3 2 0を設け、 冷却噴出孔 3 1 3に磁力線 3 2 1で示されるような磁界を発生させる。
熱プラズマ流 3 0 8を効率的に収束させるためには、 概ね 5 0 m T以上の磁界強度が必 要である。 このような磁界発生部 3 2 0を例えば第 1図 （b ) 下に示すように長方形リン グ状に形成すると、 磁界発生部 3 2 0に近い場所ほど磁界が強いため、 熱プラズマ流 3 0 8は第 1図 （b ) 下図に示すように線状に整形収束される。 ここで磁界発生部 3 2 0は陽 極 3 0 2の外側に設置することも可能であるが、 局所磁界強度を効率的に高めるには冷却 噴出孔 3 1 3の近傍が最適である。
また、 磁界発生部を第 2図 （a ) に示すようにプラズマヘッ ド部分のみでなく、 被処理 基板を挟んだ反対側にも設けることが可能である。 磁界発生部 4 1 0により、 距離 4 2 2 で離間されたプラズマへッ ドと基板間における磁界の発散を抑制し、 また磁場強度の一様 性を高めることができるので、 磁界発生部を片側だけ設けた場合より熱プラズマ流 3 0 8 のパヮ一密度を高めることが可能である。 熱プラズマを磁界で整形収束することによって、 熱プラズマと陽極 3 0 2等プラズマへッ ド構成物との接触を抑制しへッ ド構成物が熱ブラ ズマ流 3 0 8に混入するのを防止することができるので、 この方法を用いれば熱プラズマ 流 3 0 8から被処理薄膜への不純物混入を抑制することができる。 .
熱プラズマ流 3 0 8を基板に照射する場合、 その方向は鉛直下向きが好ましい。 プラズ マガスに A rガス等の質量数の大きな元素を用い、 熱プラズマ流を第 2図 （b ) に示すよ うに水平方向へ噴出させると、 熱プラズマ流 3 0 8は空気より重いため鉛直下方へと曲が つた形状になる。 このため、 基板表面が位置 4 3 2にあるとき熱プラズマジヱッ トの照射 位置 4 3 3は、 プラズマへッドに供給されるプラズマガス 3 0 5の微妙な流量変化ととも に上下方向に変動し、 基板上の熱処理位置にムラが発生する。
この問題を回避するには、 熱プラズマ流 3 0 8を鉛直下向きに噴出するのが最良の方法 である。 これによつて供給するプラズマガスの流量変動に左右されない、 均一な熱処理が 可能となる。
以上述べたように、 冷却噴出孔のみでも熱プラズマ流 3 0 8を整形収束させることが可 能であるが、 最も高パワー密度の熱プラズマ流 3 0 8を最も効率的に被処理基板表面にェ ネルギー移送しうるのは、 冷却噴出孔および磁界によって熱プラズマ流を収束させる方法 である。
第 1図 （b ) 、 第 2図に示すように、 冷却噴出孔の内部に磁界発生部 3 2 0を有する構 造をプラズマへッドとして用いることによって、 冷却噴出孔 3 1 3と磁界の双方による熱 プラズマ流 3 0 8の収束効果が相乗的に髙まり、 最適設計により 1 0 0 k WZ c m 2を超 える高パワー密度を有する熱プラズマ流 3 0 8を発生可能となる。 先に述ぺたように、 冷 却噴出孔 3 1 3を小さくすると熱プラズマ流 3 0 8のコンダクタンス低下や、 噴出孔近傍 の陽極 3 0 2材料が薄膜への混入するといつた問題があるが、 磁界による熱プラズマ流 3 0 8の収束効果を併用することにより、 これら問題はすべて解消する。 更に最適な冷却噴 出孔サイズと磁界強度設計により従来不可能であった最も高いパワー密度と所望の形状を 有する熱プラズマ流 3 0 8を実現しうる。 熱プラズマ流 3 0 8の出射端および対向する基板表面との距離 2 1 5、 3 2 2、 4 2 2 は大変重要であるので、 これについて述べる。 外部から供給された電力は、 放電により熱 プラズマのエネルギーとなり、 冷却噴出孔 3 1 3や磁界により整形収束された後、 熱ブラ ズマ流 3 0 8として基板 3 0 9表面へと移送される。 熱プラズマ流 3 0 8のパワー密度は 熱プラズマ流 3 0 8の出射端から離れるにつれて急激に低下する。 より長距離まで高効率 で熱プラズマ流 3 0 8のエネルギー移送をおこなうためには、 ガス流量を高め熱プラズマ 流 3 0 8の流速を高めるのが有効である。 以上のことから、 基板 3 0 9表面に高工ネルギ 一密度でパワー移送するためには、 ガス流量を髙く して、 且つ熱プラズマ出射端と基板間 距離が小さいという条件が好ましい。 しかし、 基板 3 0 9を熱プラズマ流 3 0 8の出射端 に近づけすぎるとそこで圧力が上昇するので高いガス流量での熱プラズマ噴出が妨げられ てしまい、 熱プラズマ流 3 0 8かち基板 3 0 9へのパワー伝達が著しく阻害されるという 問題が生じる。
以上の説明からわかるように、 基板 3 0 9表面へ熱プラズマ流 3 0 8により最大のエネ ルギーを移送するためには、 熱プラズマ流 3 0 8の出射端と基板 3 0 9表面との距離に最 適範囲がある。 熱プラズマの放電が安定持続可能なガス流量には適当な範囲があるので、 最適な熱プラズマ流 3 0 8の出射端と基板 3 0 9間距離は自ずと定まり、 これは 1 m m以 上 2 0 m m以下である。
以上述べたような熱プラズマの整 ji^収束方法や照射方法は、 熱プラズマを交流誘導結合 放電により発生させた場合でもまったく同様に適用しうる。 第 3図に交流誘導結合により 熱プラズマを発生させる方法を示す。 一点鎖線より下は、 プラズマヘッ ドを下方から見た 場合の形状を示している。
熱処理装置は、 ガス導入部 2 0 1、 冷却ガス導入部 2 0 2、 水冷高周波コイル 2 0 3、 噴出孔 2 0 6を有している。 ループ状アンテナである高周波コイル 2 0 3に高周波発生器 2 0 4をマッチング回路 2 0 8を介して印加することにより、 熱プラズマ流 2 0 0を発生 させる。
ここで噴出孔 2 0 6はハッチングで示すように外周を水冷した磁界発生部 2 2 0を有し、 噴出孔下面 2 2 2は図の如く長方形のリング形状をなしており、 これが冷却噴出孔となる。 冷却噴出孔 2 0 6に磁界発生部 2 2 0を設けることにより、 冷却噴出孔 2 0 6内には磁力 線 2 0 9の如く磁界が発生する。
これにより直流放電熱プラズマの場合とまったく同様の理由によって、 線状に整形収束 された熱プラズマ流 2 0 0が得られる。 そして熱プラズマ流噴射端となる噴出孔 2 0 6端 部と所定の距離 2 1 5で離間して被処理基板 2 1 0を対向配置し、 被処理基板 2 1 0を矢 印の移動方向 2 1 4に移動させる。 距離 2 1 5は前述のごとく 1 m m以上 2 0 mm以下で ある。 また移動方向 2 1 4は被処理基板 2 1 0を線状熱プラズマ流の長軸 2 2 1に対して 直交する方向にするとよい。 被処理基板 2 1 0の移動により未処理部 2 1 3に熱処理部 2 1 2が移動し基板表面層 2 1 1への髙パワー密度の熱プラズマ流 2 0 0の照射が可能とな る。
伹し、 交流誘導結合放電により発生した熱プラズマでは熱プラズマ流 2 0 0を発生させ るガスの流量を高めすぎると放電が持続できず停止してしまうという問題があり、 直流ァ ーク放電を用いた熱プラズマ流に比べると被処理基板上での実効的パワー密度を高めるの は容易でない。
直流アーク放電は電極間隔の狭い領域にハイパワーを投入でき、 且つ、 上述のごとく高 いガス流量で放電維持可能である。 従ってこれらの相乗効果により、 直流アーク放電を用 いる方法は、 交流誘導結合放電による方法と比較して被処理基板上での高いパヮー密度を 得る上で圧倒的に有利である。
尚、 本実施形態の熱プラズマ流による熱処理は、 高温熱流を薄膜層に照射することによ り、 薄膜層に熱を与えるものである。 例えばプラズマ放電のガスに不活性ガスを用いるこ とで、 薄膜層を昇温し固相または溶融結晶化させる。 またはプラズマによって分解した酸 素ラジカルや窒素ラジカルを薄膜層に照射して薄膜層の酸化又は窒化を行う。 従って、 本 実施形態の熱処理には、 プラズマ C V Dに代表されるような、 プラズマにより分解したガ スによって膜を堆積する場合を含まない。
そして本実施形態によれば、 高いパワー密度の熱プラズマ流により基板上の薄膜層の熱 処理を行うことで、 結晶化または酸化 （または窒化） した薄膜層を高品質且つ低価格で提 供することができる。
次に、 熱プラズマを基板上の薄膜層に照射しながら基板を揷引する方法について第 4図 に沿って説明する。 基板 5 0 0上の薄膜層 5 0 1に線状に整形収束した熱プラズマ流 5 0 3を鉛直下向きに照射しながら、 熱プラズマ流 5 0 3の長軸方向と直交する方向 （直交方 向） 5 0 4に基板 5 0 0を相対的に移動させる。 これによつて、 基板 5 0 0上の帯状領域 5 0 2が熱処理される。 基板 5 0 0の一辺にわたる熱処理が完了したら、 基板 5 0 0を相 対的に熱プラズマ流 5 0 3の長軸と平行方向 5 0 5に移動して、 次の帯状領域の熱処理を おこなう。 これを繰り返すことにより、 大面積基板上の薄膜層の熱処理を行うことができ る。 熱処理の均一性を高めるためには平行方向 5 0 5への移動量を熱プラズマ流 5 0 3の 長軸長さより小さく して重なり部分を作るのが有効である。
熱プラズマ流 5 0 3の短軸方向におけるパワー密度分布のプロファイル 5 1 0は第 4図 ( b ) に示すような形状である。 熱プラズマ流 5 0 3のパワー密度が低い場合、 熱プラズ マ流 5 0 3と基板の相対的移動速度をおそく して、 基板上の任意点 5 0 6における実効的 熱処理時間を長く しないと、 基板表面温度は上昇しない。 すなわち、 基板上の任意点 5 0 6における時刻と投入されるパワー密度のプロファイル 5 2 0は第 4図 （c ) の左図の形 状となる （以降、 これを 「熱処理プロファイル」 と呼ぶ） 。 この場合、 熱処理時間が長い ので熱は基板深部にも拡散し、 表面の薄膜層だけでなく、 基板全体の温度も上昇すること となる。
一方、 熱プラズマ流 5 0 3のパワー密度が十分高ければ、 第 4図 （c ) 右図の熱処理プ 口ファイル 5 2 1に示すように熱プラズマ流 5 0 3と基板との相対的移動速度を高めて短 時間の熱処理としても基板表面は十分高温に達する。 しかも基板深部の温度上昇は最小限 に抑えることが可能となる。 この様に、 熱プラズマ流 5 0 3のパワー密度と実効的熱処理 時間により基板の温度上昇が決まるため、 より熱耐性の低いガラスやプラスティック等の 基板に本発明の薄膜の熱処理方法を適用するためには高いパワー密度で短時間熱処理が本 質的に重要となる。
以上の説明からわかるように、 熱処理プロファイルは熱プラズマ流の基板表面パワー密 度と、 熱プラズマ流と基板との相対的移動速度によって決定される。
ディスプレイ等のデバイスを作成する場合に使われる、 比較的安価な無アル力リガラス 基板上の薄膜層を短時間熱処理により結晶化したり、 あるいは酸化したりする場合には、 一例として第 5図 （a ) に示すような熱処理プロファイルが必要となる。 すなわち、 熱プ ラズマ流の被処理基板上における最大パワー密度が 6 0 k W/ c m 2以上、 且つ基板上の 1点における実効的熱処理時間が 5 m s以下という条件である。 熱プラズマ流から薄膜層 への熱伝達効率は条件に依存するが、 おおむね 6 0 %程度である。
第 5図 （b ) は、 熱プラズマ流の最大パワー密度を 6 0 k WZ c m 2とした場合の被処 理基板の温度と時間の関係を示す。 実線は基板表面温度であり破線はそれぞれ基板表面か らの深さ （d ) における温度である。
これにより熱プラズマ流の最大パワー密度が 6 0 k W/ c m 2の場合、 基板表面温度は、 第 5図 （b ) に示すように 1 3 0 0 Kに達するため、 5 m sの短時間照射でも基板表面薄 膜層の結晶化や酸化が可能となる。 これより熱プラズマ流のパワー密度を下げると基板表 面温度上昇が小さくなり、 熱処理時間を長くすると基板温度内部が上昇し基板が割れてし まう。 このような熱処理プロファイル、 すなわち実効的熱処理時間が 5 m s以下で最大パ ヮー密度を 6 0 k W/ c m 2の熱プラズマ流を実現するためには、 例えば冷却噴出孔を使 用した第 1図 （a ) のプラズマヘッ ドが使用可能である。
次に例えば、 無アルカリガラス基板上の S i薄膜を溶融させながら、 熱プラズマ流の移 動する方向に横方向結晶成長させる場合について述べる。 このためには、 第 6図 （a ) に 示すように、 熱プラズマ流の被処理基板上におけるパワー密度が 1 0 0 k W/ c m 2以上、 且つ基板上の 1点における実効的熱処理時間が 3 m s以下という条件が必要となる。
第 6図 （b ) は、 第 5図 （b ) と同様、 熱プラズマ流の最大パワー密度を 1 0 0 k W/ c m 2とした場合の被処理基板の温度と時間の関係を示す。 これにより第 6図 （b ) に示 すように被処理基板表面温度は S iの融点である 1 6 8 7 K以上となるが、 初期の基板温 度から最終的に到達する基板温度までの温度上昇は 5 0 0 K以下に抑制することができる。 つまり本実施形態によれば、 初期で S i薄膜を溶融させながらも基板の温度上昇を 5 0 0 K以下に抑制し、 基板の破損を防ぐことができる。
勿論、 熱処理中に基板を強制的に冷却することも有効である。 特に膜厚が 1 0 0 n m以 下の薄膜の溶融結晶化の場合、 溶融 S i層の挿引速度が重要である。 十分に高い熱プラズ マ流パワー密度下で、 基板と熱プラズマ源を相対的に 5 0 O m m/ s以上の高速で移動さ せると、 結晶の面方位によって液層からの成長速度が異なるため、 より成長速度の速い面 だけが優先的に成長するようになる。 このため、 結晶化した薄膜層の面方位制御が可能と なるのである。 これは薄膜を横方向溶融結晶化する場合に特有の効果である。 更に耐熱性の低いプラスティック基板上の薄膜層を溶融結晶化する場合には、 第 7図 ( a ) に示すように、 熱プラズマ流の被処理基板上におけるパワー密度が 2 8 0 k WZ c m 2以上、 且つ基板上の 1点における実効的熱処理時間が 0 . 5 m s以下という条件が必 要となる。 これにより第 7図 （b ) に示すように被処理基板表面温度は S iの融点である 1 6 8 7 K以上となるが、 基板の温度上昇は 2 0 0 K以下に抑制することができる。 つまり本実施形態によれば、 初期で薄膜層を溶融させながらも基板の温度上昇を 2 0 0 K以下に抑制し、 基板の破損を防ぐことができる。
これまでは 1つの熱プラズマ源に着目して薄膜の熱処理方法を述べてきたが、 より高い スループッ トで大面積基板の熱処理を行うためには、 第 8図に示すように、 複数の熱ブラ ズマ源 （熱プラズマヘッ ド） 1 0 0 2を同時に使用することが有効である。
第 8図 （a ) の如く、 基板 1 0 0 6上の薄膜層 1 0 1 0に線状に整形収束した熱プラズ マ流 1 0 0 3を鉛直下向きに照射しながら、 熱プラズマ流 1 0 0 3の長軸方向と直交する 方向 （直交方向） 1 0 1 1に基板を相対的に移動させる。 これによつて、 基板 1 0 0 6上 の帯状領域 1 0 1 4が熱処理される。 基板 1 0 0 6の一辺にわたる熱処理が完了したら、 基板 1 0 0 6を相対的に熱プラズマ流 1 0 0 3の長軸と平行方向 1 0 1 2に移動して、 次 の帯状領域の熱処理をおこなう。
これを繰り返すことにより、 大面積基板上の薄膜層の熱処理を行うことができる。 熱処 理の均一性を高めるためには平行方向 1 0 1 2への移動量を熱プラズマ流 1 0 0 3の長軸 長さより小さく して重なり部分を作るのが有効である。
特に直流アーク放電を用いた熱プラズマへッ ド 1 0 0 2は構造が簡単で、 且つ低コス ト で製造できるので、 複数のプラズマへッ ド 1 0 0 2を同時に使用しても装置コス トの増加 を招くことがないという特徴を有する。 よって、 低装置コス トで高いスループッ トで薄膜 の熱処理を実現する熱処理装置に適当である。
また、 S i薄膜層を結晶化する場合には、 固相結晶化である領域と液相結晶化である領 域を同一基板上に形成することが有効である。 例えば有機エレク ト口ルミネッセンス （E L ) ディスプレイでは、 画素に用いる薄膜トランジスタはゲート電圧に対するドレイン電 流の立ち上がりが緩やかで、 トランジスタ間の特性ばらつきの小さな比較的低性能のもの が向いており、 これには固相結晶化で作製した S i薄膜層を能動層に用いるのがふさわし い。
一方、 表示データを画素に送る周辺駆動回路は高移動度を有する高性能の薄膜トランジ スタが必要とされるので、 溶融結晶化により作製した S i薄膜層を能動層に用いる必要が める。
以上の理由から、 同一基板上に、 画素部と回路とで固相結晶化および溶融結晶化の領域 をつく り分けることが必要である。 熱プラズマ流のパワー密度は投入電力や発生する磁界 強度によって容易にこれを変調することができるので、 熱プラズマヘッ ドと基板との相対 移動に同期させてこれらを調節することで、 容易に固相および溶融結晶化領域を同一基板 上でつく り分けることが可能である。
本発明の薄膜の熱処理方法は、 半導体層の結晶成長だけでなく、 薄膜の酸化処理にも適 用可能である。 熱プラズマを発生させる際に流すガスに、 0 2または H 2 0を混合するこ とによって、 容易に薄膜層を酸化することができる。 熱プラズマ流によって薄膜層表面は 1 0 0 0 °C以上の高温とすることができるので、 ここに少量の 0 2または H 2 0を供給す ることで薄膜層表面を容易に酸化できる。
従来のプラズマ C V D法等により 5 0 0 °C以下の温度で作製した絶縁膜は、 膜内部の結 合状態が熱的に不安定であるため、 これをゲート絶縁膜に適用した場合の長期信頼性に乏 しいという課題と、 プラズマからの髙エネルギーイオンや電子によりゲート絶縁膜と半導 体層界面に著しいダメージが発生し、 結果としてこれが界面準位となってトランジスタの 性能を低下させてしまうという課題を有していた。
しかし、 熱プラズマ流を用いた酸化により形成した絶縁膜は高温で作製しているため結 合が安定で高い信頼性を有する。 更に熱プラズマ流は局所熱平衡条件： Te Τ , = Γηを満 たしており、 電子温度、 イオン温度、 中性粒子温度のいずれも高々 1 e V程度と減圧ブラ ズマ （数 1 0 e V ) と比較して極めて低い。 半導体や絶縁膜等、 固体原子の結合エネルギ 一は少なく とも 3 e V程度はあるので熱プラズマ流により結合が切れることはなく、 した がって熱プラズマを用いることにより低ダメージでこれら薄膜の酸化をおこなうことがで きるのである。
熱プラズマ流による酸化では、 酸化膜と半導体層界面は酸化膜の成長により膜内部に形 成されるので、 例え大気圧下の処理であっても界面の汚染がまったくない。 また半導体層 表面を酸化するだけでなく、 半導体層上に形成した金属薄膜を酸化することによって、 高 誘電率絶縁膜を形成することも可能である。
以上述べたような薄膜の熱処理方法を実行するためには、 第 8図 （b ) に示すような熱 処理装置が適用可能である。 熱処理装置は雰囲気制御可能なチャンパ 1 0 0 0内に、 複数 の熱プラズマへッ ド 1 0 0 2とそれらの移動機構 1 0 0 1を有し、 基板 1 0 0 4上の薄膜 層 1 0 0 6の複数箇所を同時に鉛直下向きに発生させた熱プラズマ流 1 0 0 3を照射でき る構成となっている。 本熱処理装置は熱プラズマへッ ド 1 0 0 2の移動方向と直交する方 向に基板移動可能な基板移動ステージ 1 0 0 5を有し、 これによつて第 8図に図示するよ うに、 基板を熱プラズマ流 1 0 0 3の長軸方向と直交する方向 （直交方向） 1 0 1 1に移 動させながら基板上複数箇所の薄膜層熱処理を行い、 一辺の処理が完了したら、 プラズマ へッ ドを平行方向 1 0 1 2方向に移動させて、 次の領域の熱処理を行うことができる。 ここでプラズマへッ ドは先に述べたように、 直流または交流電力を用いた熱プラズマ発 生部と、 冷却噴出孔または磁界発生部のいずれかまたは両方を有することにより高パワー 密度の熱プラズマ流 1 0 0 3を発生可能な構成となっている。
本発明の薄膜の熱処理方法により熱処理を行った薄膜層は薄膜トランジスタや太陽電池 など、 種々の高性能薄膜半導体素子に適用可能である。 ここでは薄膜トランジスタに適用 する場合を例にとり第 9図にそって薄膜半導体素子の製造方法について述べる。
( 1 . 半導体層の形成） （第 9図 （a ) )
本願発明の実施のためには通常、 基板 9 0 0の上に下地保護膜 9 0 1を形成しその上に 半導体薄膜 9 0 2を形成するので、 この一連の形成方法 ついて説明する。
本発明を適応し得る基板 9 0 0としては金属等の導電性物質、 シリ コン ' カーパイ ト ( S i C ) やダイヤモンド （C ) 、 アルミナ （A 1 2 O 3 ) ゃ窒化アルミニウム （A 1 N ) 等のセラミック材料、 溶融石英や無アルカリガラス等の透明または非透明絶縁性物質、 シリコン、 ゲルマニウムウェハ等の半導体物質、 並びにそれを加工した L S I基板等が可 能である。 半導体膜は基板上に直接、 又は下地保護膜や下部電極等を介して堆積する。 下地保護膜 9 0 1 としては酸化硅素膜 （S i O x ： 0 < x≤ 2 ) ゃ窒化硅素膜 （S i 3 N x ： 0 < X≤ 4 ) 等の絶縁性物質が挙げられる。 T F Tなどの薄膜半導体装置を通常 のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、 ガラス基 板中に含まれているナトリ ウム （N a) 、 カリ ウム （K) 等の可動イオンが半導体膜中に 混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。
金属材料などの導電性材料を基板として用い、 且つ半導体膜が金属基板と電気的に絶縁 されていなければならない場合には、 絶縁性を確保する為に当然下地保護膜は必要不可欠 である。 更に半導体基板や L S I素子上に半導体膜を形成する時にはトランジスタ間や配 線間の層間絶縁膜が同時に下地保護膜層となる。
下地保護膜 90 1はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、 基板上 に常圧化学気相堆積法 （AP CVD法） や低圧化学気相堆積法 （L P CVD法） 、 プラズ マ C VD法等の C VD法或いはスパッタ法により形成する。下地保護膜 9 0 1 として S i 02膜を用いる場合、 AP C VD法では基板温度を 2 5 0°C程度から 45 0°C程度として モノシラン （S i H4 ) や酸素を原料として成膜できる。 プラズマ CVD法ゃスパッタ 法では基板温度は室温から 4 00°C程度である。 下地保護膜 9 0 1の膜厚は基板からの不 純物元素の拡散と混入を防ぐのに十分な厚さが必要で、 その値は最小で 20 0 nm程度で あり、 ロッ ト間ゃ基板間のばらつきを考慮すると 5 00 nm程度以上が好ましい。
次に半導体薄膜 90 2について説明する。 本発明が適用される半導体薄膜としてはシリ コン （S i ) 、 ゲルマニウム （G e ) やダイヤモンド （C) 等四族単体の半導体薄膜の他 に、 シリコン ' ゲルマニウム （S i x G e i— X ： 0 < < 1 ) ゃシリコン · カーパイ ド （S i x C i— X ： 0 < X < 1 ) やゲルマニウム ' カーパイ ド （G e x C 1 _ X ： 0 < x< 1) 等の四族元素複合体の半導体薄膜でもよい。
又、 ガリ ウム ' ヒ素 （G a A s ) やインジウム 'アンチモン （ I n S b) 等の三族元素 と五族元素との複合体化合物半導体薄膜、 またはカドミウム .セレン （C d S e) 等の二 族元素と六族元素との複合体化合物半導体薄膜等でもよい。
或いはシリコン · ゲルマニウム · ガリウム ' ヒ素 （S i x G e y G a z A s z ： x + y
+ z = 1 ) と云った更なる複合化合物半導体膜やこれらの半導体膜にリ ン （P) 、 ヒ素 (A s ) , アンチモン （S b) などのドナー元素を添加した N型半導体膜、 或いはホウ素 (B) 、 アルミニウム （A 1 ) 、 ガリウム （G a) 、 インジウム （ I n) 等のァクセプタ 一元素を添加した P型半導体膜に対しても本発明は適応可能である。
これら半導体薄膜は A P CVD法や L P CVD法、 プラズマ C V D法等の C V D法、 或 いはスパッタ法ゃ蒸着法等の PVD法で形成する。 半導体薄膜としてシリコン膜を用いる 場合、 L PCVD法では基板温度を 4 00°C程度から 700°C程度としてジシラン （S i 2 H 6) などを原料として堆積し得る。 P E C VD法ではモノシラン （S i H4) などを 原料として基板温度が 1 00°C程度から 5 00°C程度で堆積可能である。 スパッタ法を用 いる時には基板温度は室温から 4 0 0°C程度である。
この様に堆積された半導体薄膜の初期状態は非晶質ゃ混晶質、 微結晶質、 或いは多結晶 質等様々な状態があるが、 本願発明において初期状態はいずれの状態であっても構わない 尚本願明細書中では非晶質の結晶化のみならず、 多結晶質ゃ微結晶質の再結晶化をも含め て総て結晶化と呼ぶ。 半導体薄膜の膜厚はそれを T FTに用いる時には 20 nm程度から 1 0 0 nm程度が適している。
(2. 保護絶縁層の形成）
次に前記半導体層上に保護絶縁層 9 0 5を形成する。 保護絶縁層 9 0 5の役割は熱ブラ ズマ流照射における不純物の半導体層への混入を防止することにある。 特に冷却噴出孔に C uを用いている場合、 C uは半導体層や絶縁層を容易に拡散するのでこの保護層の材料 は重要である。 しかし、 熱処理の条件によっては必ずしも必要でない場合もある。 この絶 縁層には酸化硅素膜 (S i Οχ ： 0 < X≤ 2) ゃ窒化硅素膜 （S i 3 Nx : 0 < x≤ 4) 等の絶縁性物質が適用しうる。
保護絶縁層の形成は、 半導体層上の自然酸化膜をフッ酸でエッチングし、 純水洗浄した 後、 AP C VD法や L P C VD法、 プラズマ C V D法等の C V D法或いはスパッタ法等で 形成する。 絶縁層として S i 02膜を用いる場合、 常圧化学気相堆積法では基板温度を 2 5 0°C程度から 4 50°C程度として S i H 4や O 2を原料として堆積し得る。 PECVD 法ゃスパッタ法では基板温度は室温から 40 0°C程度である。 保護絶縁層の膜厚は不純物 元素の拡散と混入を防ぐのに十分な厚さが必要である一方、 熱プラズマ流からの熱伝導が 効率的におこなえる程度の厚みであることが条件である。 このため絶縁層の膜厚には自ず と最適範囲が存在し、 その値は最小で 50 nm程度であり、 最大で Ι μ πι程度である。 (3. 熱プラズマ流照射）
以上のようにして形成した積層構造に熱プラズマへッド 9 2 0を対向させ、 熱プラズマ 流照射をおこなう。 熱プラズマ流が照射されている領域は液体層 9 0 3となり、 照射後は 結晶化した半導体層 9 04が形成される。
熱プラズマ流の照射条件については既に詳細に述べたので、 基板の種類や結晶化方法に あわせて条件を選定する。 薄膜トランジスタを作成する場合には、 熱プラズマ流の挿引方 向と、 薄膜トランジスタのソース ' ドレイン方向が平行なほうが素子間のパラツキを低減 できるので、 そのような方向に揷引方向を設定するのが有効である。
(4. 以降の工程）
熱プラズマ照射後に保護絶縁層 9 0 5をエッチングにより除去し （第 9図 （b) ) 、 結 晶化した半導体層 904を島状にパターニングする。 しかる後、 ゲート絶縁膜 9 0 6を形 成する。 この形成方法としては、 S i H4と 02を原料ガスに用いたプラズマ C VD法に より S i 02膜を堆積する方法や、 第 1 0図に示すように、 本発明の半導体薄膜の熱処理 方法により、 半導体層の表面を酸化することによってゲート絶縁膜を形成する方法がある。 次にグート電極 9 0 9を T aや W、 A 1等の金属膜をスパッタリングにより形成した後 にパターユングすることにより形成し、 ソース 9 0 7およびドレイン 9 0 8領域にイオン 注入やイオンドーピング法によりゲート電極 9 0 9をマスクとして不純物を導入する （第 9図 （ c) ) 。 層間絶縁膜 9 1 0を S i H4と 02を原料ガスに用いたプラズマ C VD法 により作製した後、 コンタク トホールを開孔し、 ソース 9 1 1およびドレイン 9 1 2電極 を A 1で形成して、 薄膜トランジスタが完成する （第 9図 （d) ) 。
(実施例 1 )
本発明による薄膜の熱処理方法の実施例を第 1図 （a) および第 4図にそって説明する。 本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、 ここでは基板 の一例として各辺の長さが 5 5 OmmX 6 5 Omni、 厚みが 0. 7mmの汎用無アルカリ ガラス 3 0 9、 5 0 0を用いる。 まず基板上に下地保護膜として S i 02層を形成する。 ここでは基板温度を 2 50°Cとしてプラズマ CVD法にて 5 00 nmの膜厚を有する S i 02膜を堆積した。
次に真性シリコン膜等の半導体膜 3 1 0を堆積する。 半導体層の厚みは 5 0 nm程度で ある。 本例ではプラズマ CVD法を用いて、 原料ガスであるシラン （S i H4 ) を 1 00 s c c m、 水素 （H2) を l O O O s c c mそれぞれ流し、 200°Cの堆積温度で非 晶質シリコン （a— S i ) 膜を堆積する。 まずプラズマ CVD装置のロードロック室へ基 板を導入し真空排気をおこなった後、 真空ロボッ トで予備加熱室へと基板を搬送しここで 230°Cのヒーター上で基板加熱を 2分おこなう。
次に真空ロボッ トで反応室のヒーター上へと基板を真空搬送する。 ここで原料ガスであ る S i H4と H2を反応室内に導入し、 基板表面温度が 20 0°Cで安定するまで約 4 5秒 間保持する。 その後 1 3. 5 6MH zの高周波電力を基板ヒ一ターと対向する平行平板電 極にマッチング回路を介して供給しプラズマ放電をおこない、 a— S i膜の堆積を開始す る。 堆積開始直後の反応室内圧力は凡そ 1 T o r rである。 約 6 0秒で 5 0 nmの a _ S i膜を堆積した。
斯様に堆積したシリコン膜 3 1 0の上に保護絶縁層を形成する。 ここではプラズマ CV D法にて 2 0 0 nm程度の膜厚を有する S i 02膜を堆積する。 原料ガスとして S i H4 と 02をそれぞれ 1 0 0 s c c mおよび 5 0 0 s c c m流し、 基板を 2 00°Cに加熱した 状態でプラズマ放電を開始し成膜を行った。
次に熱プラズマ流により、 この基板の熱処理をおこなった。 熱処理には第 1図 （a) に 示すプラズマへッ ドを使用した。 水冷噴出孔を有する陽極 3 0 2には毎分 6 リ ッ トルの冷 却水 3 0 7を流し冷却をおこなった。 放電開始時のガス流量は少ないほど点火が容易なの で、 A r 中に H eを 5 0 %含む混合ガスを毎分 1 リ ッ トルの流量で流した。 L a 203を 2 %含有する Wで形成した陰極 3 0 1 と陽極 3 0 2の間に 3 5V 5 00 Aの直流電源 3 0 3を接続し、 3 5 Vの電圧を印加した。 陰極 3 0 1 と陽極 30 2の距離は 2mmとした。 アーク放電を点火させるためにスパークュニッ トを陰極 3 0 1に接続し、 スパークュニ ッ トに接続した電極先端と冷却噴出孔付近の陰極 3 0 1の間で火花放電を 5 H zでおこす ことにより放電を開始させる。 一旦放電が開始すると瞬時にプラズマはアーク放電モード に移行し、 このときの直流電源からプラズマヘッ ドへ供給される電圧、 電流はそれぞれ 2 0 V、 5 0 0 Aであった。
斯様にして発生した熱プラズマを噴出するため、 A r、 H e混合ガスの流量を毎分 8 リ ッ トルに增やし、 熱プラズマ流 3 08をプラズマヘッ ド外部へと噴出させた。 陽極の形状 を熱プラズマ流 30 2の噴出方向から見ると第 1図 （a) の一点鎖線下に示すようなリン グ状の形状をしており、 熱プラズマ流 3 0 8が噴出する冷却噴出孔 3 1 3は長さが 7mm、 幅が 5 mmである。 熱プラズマ流 3 08の噴出孔と基板との距離を 2 mmとすると、 基板 表面における熱プラズマ流 3 08は長さ 3 1 1が 5 mm, 幅 3 1 2が 3. 3 mmに整形収 束される。
この熱プラズマ流 3 0 2を第 1図 （a) に示すように被熱処理薄膜 3 1 0を形成した基 板 3 0 9に対向させ、 基板を熱プラズマ流 3 0 2の長軸 （長さ 3 1 1) 方向と直交する方 向に移動させ熱処理をおこなった。 基板は水平に設置し、 熱プラズマ流 3 08は鉛直下向 きに噴出させることで熱処理位置のパラツキを防止した。 基板表面における熱プラズマ流 20 8のピークパワー密度は 6 0 k W/ c m2である。 基板は 6 6 0 mm/ sの速度で揷 引し、 実効的熱処理時間を 5 m s とした。
このとき、 第 4図 （a) に示すように、 基板挿引方向は基板の長辺方向 （直交方向 5 0 4) 、 つまり 6 5 Ommの方向とした。 1辺の直交方向 5 04への揷引を約 1秒で完了し、 平行方向 5 0 5への 5 mmの移動を 0. 5秒でおこない、 次の揷引による熱処理を約 1秒 でおこなった。 これを繰り返すことによって 5 5 0mmX 6 5 0 mm基板全面の熱処理を およそ 1 6 5秒で完了した。 この熱処理によって、 基板上の a— S i膜は固相結晶化し、 粒径 0. 5 μπι以上の大きさを有する多結晶 S i薄膜を形成した。
(実施例 2 )
本発明による薄膜の熱処理方法の第 2の実施例を第 1図 （b) およぴ第 4図にそって説 明する。 基板上に下地保護層、 a— S i膜、 保護絶縁層を形成する方法は実施例 1に示し たものとまったく同じであるので、 熱プラズマ流 3 0 8による薄膜の熱処理方法について 詳細を述べる。
熱処理には第 1図 （b) に示すプラズマヘッ ドを使用した。 実施例 1 との相違点は、 本 例の熱処理方法では水冷噴出孔周辺に磁界を発生させて整形収束させた熱プラズマ流 3 0 8を用いることである。 冷却噴出孔 3 1 3を有する陽極 3 0 2には毎分 6 リ ッ トルの冷却 水 30 7を流し冷却をおこなうと同時に、 最大磁界強度が 5 0 OmTの永久磁石を設置し、 この部分が冷却噴出孔 3 1 3と磁界発生部 3 20を兼ねている。 これにより熱ピンチ効果 と磁界によるプラズマ閉じ込め効果を併用して高パワー密度の熱プラズマ流 3 08を噴出 することができる。 放電ガス流量、 陰極材料、 直流電圧印加条件、 プラズマ点火方法は実 施例 1 と同じとした。
アーク放電時の直流電源からプラズマへッ ドへ供給される電圧、 電流はそれぞれ 20 V、 5 0 OAであった。 陽極 3 0 2の形状を熱プラズマ流 3 0 8の噴出方向から見ると第 1図 (b) の一点鎖線下に示すようなリング状の形状をしており、 熱プラズマ流 3 0 8が噴出 する冷却噴出孔 3 1 3は長さが 7mm、 幅が 4 mmである。 熱プラズマ流 30 8の噴出孔 と基板との距離を 2 mmとすると、 磁界によるプラズマ閉じ込め効果によって熱プラズマ 流 3 0 8は実施例 1の場合より小さくなり、 基板表面における熱プラズマ流 3 0 8は長さ 3 2 3が 5 mm、 幅 3 24力 S 2 mmに整形収束される。
この熱プラズマ流 3 0 8を被熱処理薄膜 3 1 0を形成した基板 3 0 9と対向させ、 基板 を熱プラズマ流 3 08の長軸 （長さ 3 1 1 ) 方向と直交する方向に移動させ熱処理をおこ なった。 基板表面における熱プラズマ流 3 0 8のピークパワー密度は 1 00 k c m2 である。 基板は 6 6 7 mm/ sの速度で揷引し、 実効的熱処理時間を 3 m s とした。 基板 上の薄膜全体を熱処理する方法は実施例 1に示したものとまったく同様で、 基板 1枚を処 理する時間もほぼ同程度であった。
この熱処理によって、 基板上の a— S i膜は溶融結晶化し、 基板揷引方向と平行方向に 長さ 1 00 μπι以上の大きさを有する大粒径 S i薄膜を形成した。 またこのときの揷引速 度が 5 0 Omm/ sを超えているため、 結晶化した S i薄膜は強い配向性を有していた。 以上のように冷却噴出孔 3 1 3による熱ピンチ効果と磁界閉じ込め効果の併用により、 高 品質の結晶 S i薄膜を大面積ガラス基板上に、 高いスループッ トで作製した。
(実施例 3) .
本発明薄膜の熱処理方法の第 3の実施例では、 プラスティック基板上の a— S i薄膜の 熱処理をおこなった。 基板上に下地保護層、 a— S i膜、 保護絶縁層を形成する方法は実 施例 1に示したものと同様であるが、 ブラスティック基板の耐熱性により、 全工程を通し て最高温度を 1 80°Cに低下させて成膜をおこなった。
熱処理には第 1図 （b) に示すプラズマヘッドを使用した。 実施例 2との相違点は、 本 例の熱処理方法では熱プラズマを収束させるための冷却噴出孔幅 3 24が小さくなり、 且 つ磁界強度が高くなつていることである。 熱プラズマ流 3 08が噴出する冷却噴出孔 3 1 3は長さが 7mm、 幅が 4mmである。 パワー密度を高めるため、 冷却噴出孔 3 1 3近傍 に設置した磁界強度を 8 0 OmTに高め、 A r と H e混合ガス流量を毎分 1 0リ ツ トルに 高め、 熱プラズマ流 3 0 8の噴出端と基板との距離も 1. 5mmと近づけた。 冷却噴出孔 3 1 3と磁界によるプラズマ閉じ込め効果によって熱プラズマ流 3 0 8は実施例 1の場合 より小さくなり、 更に基板表面への熱プラズマ流 3 0 8の移送効率を高めたので、 基板上 における熱プラズマ流 3 0 8は長さ 3 2 3が 5 m m、 幅 3 2 4が 0 . 7 1 m mに整形収束 される。 これにより熱ピンチ効果と磁界によるプラズマ閉じ込め効果を併用して髙パワー 密度の熱プラズマ流 3 0 8を噴出することができる。 陰極材料、 直流電圧印加条件、 ブラ ズマ点火方法は実施例 1 と同じとした。
この熱プラズマ流を被熱処理薄膜 3 1 0を形成したプラスティック基板 3 0 9と対向さ せ、 基板を熱プラズマ流 3 0 8の長軸 （長さ 3 1 1 ) 方向と直交する方向に移動させ熱処 理をおこなった。 基板表面における熱プラズマ流のピークパワー密度は 2 8 0 k W/ c m 2である。 基板は 1 4 2 0 m m/ sの速度で揷引し、 実効的熱処理時間を 0 . 5 m s とし た。 基板上の薄膜全体を熱処理する方法は実施例 1に示したものとまったく同様で、 基板 1枚を処理する時間は約 1 1 0秒であった。
この熱処理によって、 ブラスティック基板上の a— S i膜は溶融結晶化し、 基板揷引方 向と平行方向に長さ 1 0 0 m以上の大きさを有する大粒径 S i薄膜を形成した。 またこ のときの揷引速度が 5 0 0 m m/ sを超えているため、 結晶化した S i薄膜は強い配向性 を有していた。 以上の方法により、 ブラスティック基板上であっても高品質の結晶 S i薄 膜を大面積に、 高いスループッ トで作製した。
(実施例 4 ) '
本発明による薄膜半導体素子の製造方法の実施例を第 9図にそって説明する。 本発明の 熱処理方法により作製した薄膜は様々な半導体素子への応用が可能であるが、 特に本実施 例では薄膜トランジスタの製造方法に適用した場合を述べる。
まずガラス基板上に高品質の S i層を形成する必要があるが、 これを第 9図 （a ) に示 す。 この方法は実施例 2とまったく同じである。 すなわち、 ガラス基板 9 0 0上に下地絶 縁層 9 0 1、 a— S i層 9 0 2、 保護絶縁層 9 0 5を形成し、 しかる後、 熱プラズマ流 9 2 1を照射しながら基板を揷引することにより大粒径 S i結晶層 9 0 4を作製した。 この 形成方法は実施例 2で示した方法とまったく同じである。
斯様に形成した大粒径 S i結晶層 9 0 4を能動層として用いるために保護絶縁層 9 0 5 をエッチングにより除去した （第 9図 （b ) ) 。 次に大粒径 S i結晶の結晶粒界にある捕 ' 獲準位 （欠陥） を電気的に不活性化するために酸素プラズマ処理をおこなう。 S i層 9 0 4が露出した基板をプラズマ処理チャンパ一へセッ トする。 プラズマ処理チャンパ一では 基板温度は 2 5 0 °Cとし、 酸素ガスを 2 0 0 s c c m流し、 圧力 1 T o r rで平行平板 R F電極を用いて 1 kWのパワーでプラズマ放電をおこなった。 2 0分の処理により S i膜 の捕獲準位 （欠陥） 不活性化が完了する。 この後、 S i層領域に対してフォ ト リ ソグラフ ィ一によりフォ トレジス トパターンを形成し、 C F 4と 02混合ガスを用いたリモートプ ラズマ放電による ドライエッチングをおこなった。
島状にパターユングされた S i膜上にゲート絶縁膜 9 0 6を形成するために基板を絶縁 膜形成チャンバ一へセッ トする。 チャンパ一内を 1 0 _6 (T o r r ) 台の真空度に排気し た後、 シランガスと酸素ガスを流量比 1 ： 6で導入し、 チヤンパー圧力を 2 X 1 0 一3 (T o r r ) に調節する。 チャンパ一内のガス圧力が安定したら E C R放電を開始し、 絶 縁膜の成膜を開始する。 投入したマイクロ波パワーは 1 kWで、 マイクロ波は磁力線に平 行に導入窓から導入した。 導入窓から 1 4 c mの位置に E C Rポイントがある。 成膜は 1 0 n m/min の成膜速度でおこなった。 これにより、 ゲート絶縁膜 9 0 6を 1 0 0 n m形 成した。
引き続いてゲート電極 9 0 9となる薄膜をスパッタ法で堆積する。 通常はゲート電極と ゲート配線は同一材料にて同一工程で作られる為、 この材質は電気抵抗が低く、 3 5 0 °C 程度の熱工程に対して安定である事が望まれる。 本例では膜厚が 6 0 0 n mのタンタル薄 膜をスパッタ法により形成する。 タンタル薄膜を形成する際の基板温度は 1 8 0 °Cであり、 スパッタガスとして窒素ガスを 6. 7 %含むアルゴンガスを用いる。 斯様に形成したタン タル薄膜は結晶構造が α構造と成っており、 その比抵抗は凡そ 4 0 μ Ω c mである。
ゲート電極となる薄膜を堆積後パターニングを行い、 引き続いて半導体膜に不純物ィォ ン注入を行ってソース · ドレイン領域 9 0 7、 9 0 8及ぴチャンネル領域を形成する。 こ の時ゲート電極がイオン注入のマスクとなっているため、 チャンネルはゲート電極下のみ に形成される自己整合構造となる。 イオンドーピング法の原料ガスとしては水素中に希釈 'された濃度 0. 1 %程度から 1 0 %程度のホスフィン （P H 3 ) ゃジポラン （B 2 H 6 ) 等の注入不純物元素の水素化物を用いる。 本例では NMO S形成を目指し、 イオンドーピ ング装置を用いて、 水素中に希釈された濃度 5 %のホスフィン （P H 3 ) を加速電圧 1 0 0 k e Vで注入する。 PH 3+や H 2+イオンを含むの全イオン注入量量は 1 X 1 016 c m一2である （第 9図 （c) ) 。
次に層間絶縁膜 9 1 0をプラズマ CVD法を用いて形成した。 原料ガスは TEO S (テ トラエトキシシラン） 、 N20および A rガスを用いて圧力 1. 5 T o r r、 l kWのパ ヮ一で放電をおこない、 8 0 0 nmの層間絶縁膜を形成した。 次にソース ' ドレイン上に コンタク トホールを開孔し、 アルミニウムでソース · ドレイン取り出し電極 9 1 1 , 9 1 2と配線を PVD法や CVD法などで形成して薄膜トランジスタが完成する。 これにより 単結晶 S iの MO S F E Tとほぼ同等性能を有する高性能 T F Tを極めて均一性よく作製 した （第 9図 （d) ) 。
(実施例 5 )
本発明による薄膜半導体素子の製造方法の実施例を第 1 0図にそって説明する。 本例の 薄膜半導体素子の製造方法は実施例 4とゲート絶縁膜形成工程を除いてまったく同じであ るので、 ゲート絶縁膜形成工程に絞って説明する。
下地保護膜 1 1 0 1上に島状に整形された S i層 1 1 0 2の表面を酸化することによつ てゲート絶縁膜 1 1 0 6を形成する。 これには熱プラズマ流を用いる。 プラズマヘッ ド 1 1 03の構成は実施例 1で述べたのとまったく同じで る。 相違点はプラズマ放電ガス 1 1 04として A rに H20を混合したものを用いる点である。 熱プラズマ流 1 1 0 5が噴 出する冷却噴出孔は長さが 7 mm、 幅が 5 mmである。 熱プラズマ流の噴出孔と基板との 距離を 2 mmとすると、 基板表面における熱プラズマ流 1 1 0 5は長さ 3 1 1が 5 mm, 幅 3 1 2が 3. 3 mmに整形収束される。
この熱プラズマ流を第 1図 （a) に示すように被熱処理薄膜 （S i層） 1 1 0 2を形成 した基板 1 1 0 0と対向させ、 基板を熱プラズマ流の長軸 （長さ 3 1 1 ) 方向と直交する 方向に移動させ熱処理をおこなった。 基板表面における熱プラズマ流のピークパワー密度 は 6 0 kWZ c m2である。 基板は 6 6 0 mm, sの速度で揷引し、 実効的熱処理時間を 5m s とした。 これにより、 S i層 1 1 0 2表面が 1 000で程度の高温になると同時に 熱プラズマにより分解された酸素ラジカルが供給されるため、 表面が酸化され S 1 02層 1 1 0 6が形成される （第 1 0図 （a) 、 （b) ) 。
この場合、 1回の揷引で形成される S i 02層の厚みが薄いので、 同一箇所を少なく と も 5回揷引した。 以上の方法で高品質のゲート絶縁膜 1 1 0 6を熱プラズマ流により作製 し、 以降の工程は実施例 5とまったく同様にしてゲ^ ~ト電極 1 1 0 9、 ソース 1 1 0 7、 ドレイン 1 1 0 8、 層間絶縁膜 1 1 1 0、 ソース電極 1 1 1 1、 ドレイン電極 1 1 1 2を 形成して薄膜トランジスタを作製した （第 1 0図 （c) 、 （d) ) 。
尚、 プラズマ放電ガスに窒素 （N) 採用することにより、 熱プラズマにより分解された 窒素ラジカルが供給され、 薄膜層の窒化を行うこともできる。
(実施例 6)
本発明の製造方法により得られた薄膜トランジスタは電気光学装置を備える各種の電子 機器に適用可能である。 第 1 1図に電気光学装置を適用可能な電子機器の例を挙げる。 同 第 1 1図 （ a ) は携帯電話への適用例であり、 携帯電話 1 200は、 アンテナ部 1 20 1、 音声出力部 1 20 2、 音声入力部 1 '20 5、 操作部 1 204、 及ぴ本発明の電気光学装置
1 20 3を備えている。 このように本発明の電気光学装置 1 2 0 3を携帯電話の表示部と して利用可能である。
同図 （b) はビデオカメラへの適用例であり、 ビデオカメラ 1 2 0 7は、 受像部 1 2 0 6、 操作部 1 2 0 9、 及ぴ本発明の電気光学装置 1 208、 1 2 1 0を備えている。 この ように本発明の電気光学装置は、 ファインダや表示部として利用可能である。 このほかに も携帯型パーソナルコンピュータ、 ヘッ ドマウントディスプレイ、 リア型プロジェクター、 フロント型プロジェクタへの適用が可能である。 このように本発明の電気光学装置は画像 表示源として利用可能である。
上記例に限らず本発明の電気光学装置は、 アクティブマトリクス型の電気光学装置を適 用可能なあらゆる電子機器に適用可能である。 例えば、 この他に、 表示機能付きファック ス装置、 デジタルカメラのファインダ、 携帯型 TV、 D S P装置、 PDA、 電子手帳、 電 光掲示盤、 宣伝公告用ディスプレイなどにも活用することができる。
以上、 従来の技術では、 結晶粒径が大きくほぼ単結晶と同等の品質を有し、 表面が平坦 な S i膜を低温プロセスで、 且つ高いスループッ トでく 且つ低コストで形成する有効なプ 口セスが明確でなかった。 しかし、 以上述べて来た様に本発明の半導体薄膜おょぴ薄膜ト ランジスタの製造方法を用いることによって極めて高品質な S i膜形成が可能となる。 結 果として高移動度、 低しきい値電圧でなお且つパラツキの極めて少ない薄膜トランジスタ の製造が可能となり、 超低消費電力回路の実現が可能となり、 低価格で多機能の電気光学 装置及び電子機器を提供できる。
次に、 本実施形態の熱処理方法および熱処理装置により得られた薄膜層 （半導体層） お よび薄膜半導体素子について、 実験結果に基づき更に説明する。
第 1 2図は、 熱プラズマ源への投入電力と走査速度に対する薄膜層の状態を示す図であ る。 縦軸が熱プラズマ源への投入電力であり、 横軸が基板の走査速度 （基板の挿引速度、 以下同様） である。 実験条件は、 直流アーク放電プラズマ源の陰極一陽極間距離を 2 mm、 プラズマ源一基板間距離を 2 mm、 A rガス流量を 7 LZm i nとし、 大気下の常温で放 電し熱処理を行った。 尚、 以下の実験では、 直径 3 mmの円形の冷却噴出孔を使用した。 また、 薄膜層となる a— S i膜は、 原料ガスに S i H4 (4%) と H2を用いてプラズ マ CVD法により、 膜厚 8 0 nmに成膜した。 成膜時の基板温度は 2 00 °Cである。
図は、 a— S i膜状態、 結晶化状態、 膜剥離状態の薄膜層を示している。 膜の剥離は、 高温になった基板表面と、 薄膜層との熱膨張係数の違いにより起こるものと考えられる。 図に影を付した領域が結晶化状態を示しており、 この範囲の条件が薄膜層の結晶化に適 している。 そして、 プラズマ源への投入電力を増加させると、 より速い走査速度でも結晶 化が可能となることが判る。 走査速度の向上は工程スループッ トの向上となり、 生産性を 高めることができる。
また、 熱プラズマ流による熱処理を行う場合には、 熱処理以前の a— S i膜の脱水素処 理が不要である。 エキシマレーザーを用いて a— S i膜を熱処理 （ァニール） する場合に は脱水素処理が必要であるが、 本実施形態によればこの処理を省く ことによってもスルー プッ トの向上が図れる。
第 1 3図は、 熱処理条件と S i膜の結晶性の関係を示す図である。 第 1 3図 （a) は、 熱処理前後の S i膜のラマン散乱スぺク トルを示し、 第 1 3図 （b) はラマン散乱スぺク トルに現れた S i単結晶の TOフオノンピークのピーク波数とピーク半値幅の走査速度依 存性を示したものである。 実験条件は、 直流アーク放電プラズマ源の陰極一陽極間距離を
2 mm, 冷却噴出孔径を 4mm、 プラズマ源一基板間距離を 2 mm、 A rガス流量を 7 L Zm i nとし、 大気下で放電して熱処理を行い、 S i膜を形成した。 そして、 プラズマ源 への投入電力を一定値 （2. 4 k W) とし、 走査速度を 5 5 0 mm s、 6 5 0 mm/ s , 8 00 mm/ s , 1 0 00 mm, sに変化させて S i膜を形成した場合の結晶状態と、 a 一 S i膜を堆積したままの結晶状態をラマン散乱分光法により調べた。 ラマン散乱では、 結晶の格子振動の様子を把握することができる。 結晶中の格子振動の振動モードとして縦 光学モ一ド （TO (T r a n s v e r s e o t i c a l ) フオノン振動ピークを採用 した。
第 1 3図 （a) では、 縦軸が散乱強度であり、 横軸がラマンシフ トである。 これによれ ば、 プラズマ CVD成膜した状態 （a s d e p o s i t e d) では 4 8 0 c m— 1付近 に TOフオノンピークもつブロードな信号が見られる。 つまり初期膜はアモルファスであ ることがわかる。 そして； 本実施形態の熱処理によって S i単結晶の TOフオノンピーク が現れていることから、 a— S i膜が結晶化していることがわかる。
また、 走査速度が遅くなると、 TOフオノン振動ピークの波数が単結晶 S iの値 （5 2 0 c m-1) に近づく。 これは、 走査速度を遅くすることにより、 より高温 ·長時間の熱 処理を行うことができるためである。
S i結晶ではラマン散乱により TOフオノン振動ピークが観測されるが、 結晶性がよい ほど、 つまり結晶欠陥や結晶の歪がすくないほど、 振動に乱れが無く、 鋭いピークになる。 この場合、 走査速度が 5 5 0 mmZ sでは、 T Oフオノン振動ピークの波数が単結晶 S i に非常に近い値となり、 結晶性が向上していると言える。
第 1 3図 （b) は、 走査速度におけるピーク半値幅とピーク位置の関係を示す図である。 縦軸 （左） がピーク半値幅、 縦軸 （右） がピーク位置であり、 横軸が走査速度である。 ピーク半値幅は、 ピークの鋭さを示す。 すなわちピーク半値幅が小さいほど鋭いピーク となり結晶性が良いといえる。 ピーク半値幅は測定する分光器の分解能により変化するが、 上述の分光器の場合 S i単結晶 （TOフオノン振動ピーク ： 5 20 c m—1) のピーク半 値幅は 7 c m-1である。
これによれば、 走査速度の低下とともに左下がりの直線が 1 0 cm— 1程度まで低下し、 S i単結晶のピーク半値幅 （7 c m-1) に近づいている。 つまり、 TOフオノンピーク の波数、 ピーク半値幅が S i単結晶の値に近づいていることから、 走査速度の低下ととも に結晶性の向上が確認できる。
次に、 第 1 4図および第 1 5図を参照し、 本実施形態の熱処理方法および熱処理装置を 用いて薄膜層を固相結晶化 （S P C : S o 1 i d P h a s e C r y s t a 1 1 i z a t i o n) した場合と溶融結晶化 （L P C : L i q u i d P h a s e C r y s t a l 1 i z a t i o n) した場合の結晶状態を比較する。
実験条件は、 第 1 2図の場合と同様である。 また a— S i膜の成膜条件も第 1 2図の場 合とほぼ同様であるが a— S i膜の膜厚はここでは 1 7 nmである。 尚、 L P Cはより温 度が上がる条件で実現する。 つまり、 第 1 2図の影を付した結晶化条件の領域内で、 より 高パワー、 低速で、 膜剥離条件に近い領域が L P C条件となる。 S P Cでは固相のままで アモルファスから結晶に変化する。 一方 L P Cでは固相から一旦液相になり、 これが固相 に戻るときに結晶化する。 すなわち S iの融点を越えるか否かにより、 S P Cと L P Cの いずれで結晶化するかが決まる。
第 1 4図は、 ラマン散乱分光法で結晶性を評価した結果を示し、 縦軸が散乱強度であり、 横軸がラマンシフトである。 また、 参考のため単結晶 S i ウェハのスペク トルを示した。 このように、 L P Cの方が S P Cの場合より単結晶 S iのスぺク トルに近く、 結晶性が良 いことが判る。
また、 第 1 5図には、 作成した S i膜の表面形状を原子間力顕微鏡 （A t om i c F o r c e M i c r o s c o p e : AFM) で評価した図を示す。 第 1 5図 （a) 力 S P Cの場合であり第 1 5図 （b) が L P Cの場合である。
S P Cは結晶粒径が 20 nm~ 3 0 n mと小さいのに対して、 L P Cでは結晶粒径が 2 00 ηπ！〜 3 00 nmと 1 0倍ほど大きくなっており、 結晶性がよい。
本実施形態によれば、 投入電力や発生する磁界強度によって熱プラズマ流のパワー密度 を変化させることにより、 薄膜層に溶融結晶化領域を形成できる。 また熱プラズマヘッ ド と基板との相対移動に同期させてこれらを調節することで、 容易に固相おょぴ溶融結晶化 領域を同一基板上でつく り分けることも可能である。
第 1 6図には、 本実施形態によるガラス基板の変形量を測定した結果を示す。 実験条件 および a— S i膜の成膜条件は第 1 2図の場合と同様である。
a— S i膜は、 OA— 1 0という、 T F Tを用いた液晶ディスプレイ向けガラスに成膜 し、 これを結晶化した前後における基板の変形量を触針式段差計で測定した。 縦軸が高さ であり、 横軸が位置である。 プラズマ源投入電力 2. 34 kWで、 走査速度 700mmZ sおよび 8 0 Omm/ sでそれぞれ a— S i膜を結晶化した後の評価結果を示している。 また、 参考のため、 熱プラズマ流による熱処理をしていない基板を評価した結果 （r e f e r e n c e ) を不す。
プラズマジェッ トによる結晶化領域を横切る方向 （つまり走査方向と直交する方向） に 針を動かして表面の変形を調べた。 高さ （縦軸） の変化が激しいほど、 基板表面の凹凸が 激しく、 基板が変形していることになる。
本実施形態によれば、 走査速度が何れの場合もガラス基板の変形 （高さの変化量） は最 大でも 3 0 nm程度である。 これはフォトリ ソグラフィ一における焦点深度に基づく基板 凹凸の制約を考えても十分小さな値であり、 実用上問題ない。 つまり、 本実施形態による 薄膜層の結晶化は石英基板だけでなく、 通常のガラス基板にも適用可能である。 尚 8 00 mm/ sのデータに現れた鋭い線はノイズである。
次に、 第 1 7図に、 本実施形態により結晶化した S i膜を用いた TFTの電気的特性を 測定した結果を示す。 実験条件は第 1 2図の場合と同様であり、 a— S i膜の成膜条件も 第 1 2図の場合とほぼ同様であるが、 膜厚は 20 nmである。
能動層は、 同一基板に上記の a— S i膜を形成し、 所定の領域毎に異なる条件で本実施 形態の熱処理を行い、 結晶化した。 そしてそれらの S i膜を能動層として、 同一工程によ り n型の T F Tを形成した。 具体的には、 基板の走査速度は 70 0 mm/ sの一定値とし、 プラズマ源投入電力を 1. 8 6〜2. 2 9 kWまで変化させて固相結晶化した S i をそれ ぞれ能動層とする T F Tである。 尚工程中の最髙温度は 26 0°Cである。
第 1 7図 （a) は TFTの出力特性であり、 縦軸がドレイン電流、 横軸がドレイン電圧 である。 出力特性は、 一例としてプラズマ源投入電力が 2. 2 9 kWの場合の T F Tにつ いて、 ゲート電圧を 1 V~5 Vに変化させてドレイン電圧おょぴドレイン電流を測定した。 第 1 7図 （b) はプラズマ源投入電力が異なる 3つの TFTの伝達特性であり、 縦軸が ドレイン電流、 横軸がゲート電圧である。 またドレイン電圧 （V d) は 0. I Vであり、 ゲート酸化膜の厚み （ t s i 02) は 1 00 nmである。 更に、.ゲート電極はゲート幅 ゲート長 Lが 2となるように形成した。
図からも明らかなように、 本実施形態の TFTは、 トランジスタとして正常な出力特性、 伝達特性を示している。 例えば、 第 1 7図 （a ) の出力特性では、 ドレイン電圧の増加とともに電流増加する線 形領域と、 電流値が飽和する飽和領域が見られており、 トランジスタとして正常動作して いることが判る。 また、 ゲート電圧の変化により ドレイン電流値が 6桁以上変化している ということは、 いわゆるオン ·オフ比 （トランジスタがオフしたときとオンしたときの電 流比） が 6桁以上あるということを示し、 トランジスタのスイッチング性能が十分に高い と言える。
一方、 第 1 7図 （b ) の伝達特性においては、 正のゲート電圧の増加により トランジス タの電流が増加しているため、 n型トランジスタとして正常に動作していると言える。 ま た、 プラズマ源投入電力の増加とともにオン電流が増加する。 つまり投入電力が増加する とオン抵抗が低減し、 T F T特性が向上しているといえる。
第 1 8図を参照し、 本実施形態により結晶化した S i膜を用いて作製した T F Tの電界 効果移動度と閾値電圧のプラズマ源投入電力依存性について説明する。 縦軸 （左） が電界 効果移動度であり、 縦軸 （右） が閾値電圧である。 また横軸は投入電力である。
投入電力増加とともに電界効果移動度が 4 2 c m 2 V— i s—1から 6 1 c m 2 V " 1 s ~ x へと向上し、 閾値電圧が 3 . 9 Vから 3 . 4 Vに低下した。 この結果からプラズマ投入電 力の増加に伴う結晶性の向上により、 T F T特性が向上した'といえる。
つまり、 本実施形態により結晶化した S i膜を用いた T F Tの電界効果移動度および閾 値電圧は、 電気光学装置の画素駆動用トランジスタ （液晶、 有機 E L駆動用） 、 あるいは 周辺駆動回路を構成する トランジスタとして十分な性能を有していることが判る。
また、 この実験では能動層の結晶化条件が異なるのみで、 他の工程は同一工程にて形成 された T F Tの電気的特性を測定しており、 トランジスタ性能の違いは結晶化の条件に起 因するものであると言える。 発明の効果
本発明の薄膜の熱処理方法により、 熱プラズマを所望の形状および高いパワー密度を有 する熱プラズマ流に整形し収束させることが可能となり、 同時に基板上の薄膜への不純物 の拡散も低減することができる。 また、 本発明の薄膜の熱処理方法により、 大粒径で面方 位の揃った結晶成長や高信頼性を有するグート絶縁膜を低コストで実現することが可能と なる。 以上の結果としてガラス等耐熱性の低い基板上であっても大面積に良質の半導体薄 膜や、 良質の絶縁膜の提供が可能となる。 また、 本発明の熱処理装置により高い工程スル ープッ ト且つ低価格で良質の半導体薄膜や絶縁膜の製造が可能となる。 本発明の熱処理方 法により作製した薄膜を薄膜半導体素子の製造方法に用いることにより、 高い移動度、 低 い閾値電圧を有する高性能薄膜トランジスタゃ、 高い光電変換効率を有する太陽電池を低 コストで供給することが可能となる。 本発明の電気光学装置により低消費電力でパッテリ 一駆動でも長時間動作可能な電気光学装置の低価格での提供が可能となる。 図面の簡単な説明
第 1図 （a ) は本発明の薄膜の熱処理方法に用いる熱プラズマ源断面図と熱処理方法を 示した図であり、 第 1図 （b) は本発明の薄膜の熱処理方法に用いる熱プラズマ源断面図 と熱処理方法を示した図であり、 第 2図 （a ) は本発明の薄膜の熱処理方法に用いる熱プ ラズマ源断面図であり、 第 2図 （b ) は熱処理方法を示した図であり、 第 3図は本発明の 薄膜の熱処理方法に用いる熱プラズマ源断面図と熱処理方法を示した図であり、 第 4図
( a ) は本発明の薄膜の熱処理方法に用いる熱処理方法であり、 第 4図 （b ) は熱処理プ 口ファイルであり、 第 4図 （c ) は熱処理プロ.ファイルを示した図であり、 第 5図 （a ) は本発明の薄膜の熱処理方法に用いる熱処理プロファイルであり、 第 5図 （b) は基板温 度プロファイルであり、 第 6図 （a ) は本発明の薄膜の熱処理方法に用いる熱処理プロフ アイルであり、 第 6図 （b ) は基板温度プロファイルを説明した図であり、 第 7図 （a ) は本発明の薄膜の熱処理方法に用いる熱処理プロファイルであり、 第 7図 （b ) は基板温 度プロファイルであり、 第 8図 （ a ) は本発明の熱処理装置を示す図であり、 第 8図
(b ) は熱処理方法を示す図であり、 第 9図 （a ) は本発明の薄膜半導体素子の製造方法 を示した工程断面図であり、 第 9図 （b) は本発明の薄膜半導体素子の製造方法を示した 工程断面図であり、 第 9図 （c ) は本発明の薄膜半導体素子の製造方法を示した工程断面 図であり、 第 9図 （d) は本発明の薄膜半導体素子の製造方法を示した工程断面図であり、 第 1 0図 （a ) は本発明の薄膜半導体素子の製造方法を示した工程断面図であり、 第 1 0 図 （b ) は本発明の薄膜半導体素子の製造方法を示した工程断面図であり、 第 1 0図
( c ) は本発明の薄膜半導体素子の製造方法を示した工程断面図であり、 第 1 0図 （d) は本発明の薄膜半導体素子の製造方法を示した工程断面図であり、 第 1 1図 （a) は本発 明の電子機器を示す図であり、 第 1 1図 （b) は本発明の電子機器を示す図であり、 第 1 2図は投入電力と走査速度に対する薄膜層の状態を示す図であり、 第 1 3図 （a) は、 熱 処理前後の S i膜のラマン散乱スぺク トルを示す図であり、 第 1 3図 （b) はラマン散乱 スぺク トルに現れた結晶 S iの TOフオノンピークのピーク波数とピーク半値幅の走査速 度依存性を示す図であり、 第 1 4図は散乱強度とラマンシフ トの関係を示す図であり、 第 1 5図 （a) は S i膜の表面形状を示す図であり、 第 1 5図 （b) は S i膜の表面形状を 示す図であり、 第 1 6図は基板の変形量を示す図であり、 第 1 7図 （a) は TFTの出力 特性を示す図であり、 第 1 7図 （b) は TFTの伝達特性を示す図であり、 第 1 8図は投 入電力における電界効果移動度と閾値電圧の関係を示す図であり、 第 1 9図は従来の薄膜 の熱処理方法に用いられる熱プラズマ源断面図と熱処理方法を示した図である。

Claims

■ 請 求 の 範 囲
1 . 冷却した噴出孔を通過する際の急激な温度勾配により 自発的に収束、 整形され た熱プラズマ流に対し薄膜層を有する基板を近接して対向させ、 前記熱プラズマ流と前記 基板とを相対的に移動させることによつて前記基板上の前記薄膜層の熱処理をおこなう、 薄膜の熱処理方法。
2 . 冷却し且つ磁界を発生させた噴出孔を通過することにより 自発的に収束、 整形 された熱プラズマ流に対し薄膜層を有する基板を近接して対向させ、 前記熱プラズマ流と 前記基板とを相対的に移動させることによって前記基板上の前記薄膜層の熱処理をおこな う、 薄膜の熱処理方法。
3 . 前記熱プラズマ流は H eを少なく とも 5 %以上含むガスの放電により発生させ る、 請求の範囲第 1項または請求の範囲第 2項のいずれか 1項に記載の薄膜の熱処理方法。
4 . 前記熱プラズマ流と前記基板との距離は、 前記熱プラズマ流出射端と対向する 前記基板表面との距離が 1 m m以上 2 O m m以下である、 請求の範囲第 1項乃至請求の範 囲第 3項のいずれか 1項に記載の薄膜の熱処理方法。
5 . 前記熱プラズマ流の噴出方向は下向きである、 請求の範囲第 1項乃至請求の範 囲第 4項のいずれか 1項に記載の薄膜の熱処理方法。
6 . 前記熱プラズマ流の被処理基板上におけるパワー密度は 6 0 k W/ c m 2以上 で、 且つ前記基板上の 1点における実効的熱処理時間が 5 m s以下である、 請求の範囲第 1項乃至請求の範囲第 5項のいずれか 1項に記載の薄膜の熱処理方法。
7 . 前記熱プラズマ流と前記基板との相対的移動速度が 5 0 O m mZ s以上である、 請求の範囲第 1項乃至請求の範囲第 6項のいずれか 1項に記載の薄膜の熱処理方法。
8 . 前記薄膜の熱処理により誘起される薄膜の結晶化が、 固相結晶化である領域と 溶融結晶化である領域を同一の前記基板上に有する、 請求の範囲第 1項乃至請求の範囲第 7項のいずれか 1項に記載の薄膜の熱処理方法。
9 . 前記熱プラズマ流は、 不活性ガスに少なく とも 0 2または H 2 0を混合したガ スをもちいて発生させたプラズマ流である、 請求の範囲第 1項乃至請求の範囲第 6項のい ずれか 1項に記載の薄膜の熱処理方法。
1 0 . 前記熱処理により前記薄膜層の結晶化が励起されることを特徴とする請求の 範囲第 1項または請求の範囲第 2項のいずれかに記載に薄膜の熱処理方法。
1 1 . 前記熱処理により前記薄膜層の熱酸化を行うことを特徴とする請求の範囲第 1項または請求の範囲第 2項のいずれかに記載の薄膜の熱処理方法。
1 2 . 直流または交流電力を用いた熱プラズマ発生部と、 近傍が冷却され急激な温 度勾配により 自発的に熱プラズマ流を収束させる噴出孔と、 から構成されるプラズマへッ ドを少なく とも 1つ以上有し、 且つ、 該プラズマヘッ ドから下向きに噴出される熱プラズ マ流と基板とを相対的に移動させる移動機構部を有する熱処理装置。
1 3 . 直流または交流電力を用いた熱プラズマ発生部と、 近傍が冷却され且つ磁界 発生部を有する噴出孔と、 から構成されるプラズマヘッ ドを少なく とも 1つ以上有し、 且 つ、 該プラズマへッ ドから下向きに噴出される熱プラズマ流と基板とを相対的に移動させ る移動機構部を有する熱処理装置。
1 4 . 前記噴出孔は、 長方形のリング形状を有する、 請求の範囲第 1 2項または請 求の範囲第 1 3項記載の熱処理装置。
1 5 . 基板上に薄膜層を形成する工程と、
熱プラズマ流を発生させ、 冷却した噴出孔を通過する際の急激な温度勾配により前記熱 プラズマ流を自発的に収束、 整形する工程と、
前記熱プラズマ流に対し前記基板を近接して対向させ、 前記熱ブラズマ流と前記基板と を相対的に移動させることによって前記薄膜層の熱処理を行う工程と、
前記薄膜層により能動層を形成する工程と、 を具備することを特徴とする薄膜半導体素 子の製造方法。
1 6 . 基板上に薄膜層を形成する工程と、
熱プラズマ流を発生させ、 冷却し且つ磁界を発生させた噴出孔を通過することにより前 記熱プラズマ流を自発的に収束、 整形する工程と、
前記熱プラズマ流に対し前記基板を近接して対向させ、 前記熱プラズマ流と前記基板と を相対的に移動させることによって前記薄膜層の熱処理を行う工程と、
前記薄膜層により能動層を形成する工程と、 を具備することを特徴とする薄膜半導体素 子の製造方法。
1 7 . 基板上に半導体薄膜層を形成する工程と、
不活性ガスに少なく とも 0 2または H 2 0を混合したガスを用いて熱プラズマ流を発生 させ、 冷却した噴出孔を通過する際の急激な温度勾配により前記熱プラズマ流を自発的に 収束、 整形する工程と、
前記熱プラズマ流に対して前記基板を近接して対向させて前記熱プラズマ流と前記基板 とを相対的に移動させることによって前記半導体薄膜層に熱処理を行い、 ゲート絶縁膜層 を形成する工程と、 を具備することを特徴とする薄膜半導体素子の製造方法。
1 8 . 基板上に半導体薄膜層を形成する工程と、
不活性ガスに少なく とも O 2または H 2 Oを混合したガスを用いて熱プラズマ流を発生 させ、 冷却し且つ磁界を発生させた噴出孔を通過する際の急激な温度勾配により前記熱プ ラズマ流を自発的に収束、 整形する工程と、
前記熱プラズマ流に対して前記基板を近接して対向させて前記熱プラズマ流と前記基板 とを相対的に移動させることによって前記半導体薄膜層に熱処理を行い、 ゲート絶縁膜層 を形成する工程と、 を具備することを特徴とする薄膜半導体素子の製造方法。
1 9 . 基板上に半導体薄膜層および金属薄膜層を形成する工程と、
不活性ガスに少なく とも O 2または H 2 Oを混合したガスを用いて熱プラズマ流発生さ せ、 冷却した噴出孔を通過する際の急激な温度勾配により前記熱プラズマ流を自発的に収 束、 整形する工程と、
前記熱プラズマ流に対して前記基板を近接して対向させ前記熱プラズマ流と前記基板と を相対的に移動させることによつて前記金属薄膜層に熱処理を行い高誘電率絶縁膜による ゲート絶縁膜層を形成する工程と、 を具備することを特徴とする薄膜半導体素子の製造方 法。
2 0 . 基板上に半導体薄膜層および金属薄膜層を形成する工程と、
不活性ガスに少なく とも 0 2または H 2 0を混合したガスを用いて発生させ、 冷却し且 つ磁界を発生させた噴出孔を通過する際の急激な温度勾配により前記熱プラズマ流を自発 的に収束、 整形する工程と、
前記熱プラズマ流に対して前記基板を近接して対向させ、 前記熱プラズマ流と前記基板 とを相対的に移動させることによって前記金属薄膜層に熱処理を行い髙誘電率絶縁膜によ るゲート絶縁膜層を形成する工程と、 を具備することを特徴とする薄膜半導体素子の製造 方法。
2 1 . 基板上に薄膜層を形成し、 冷却した噴出孔を通過する際の急激な温度勾配に より自発的に収束、 整形された熱プラズマ流に対し前記基板を近接して対向させ、 前記熱 プラズマ流により前記薄膜層の熱処理を行い、 該薄膜層を用いて形成された薄膜半導体素 子を回路素子として有する、 あるいは表示画素の駆動素子として備える電気光学装置。
2 2 . 基板上に薄膜層を形成し、 冷却し且つ磁界を発生させた噴出孔を通過する際 の急激な温度勾配により 自発的に収束、 整形された熱プラズマ流に対し前記基板を近接し て対向させ、 前記熱プラズマ流により前記薄膜層の熱処理を行い、 該薄膜層を用いて形成 された薄膜半導体素子を回路素子として有する、 あるいは表示画素の駆動素子として備え る電気光学装置。
PCT/JP2005/002504 2004-02-25 2005-02-10 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置 WO2005081297A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004085722 2004-02-25
JP2004-85722 2004-02-25

Publications (1)

Publication Number Publication Date
WO2005081297A1 true WO2005081297A1 (ja) 2005-09-01

Family

ID=34879879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/002504 WO2005081297A1 (ja) 2004-02-25 2005-02-10 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置

Country Status (2)

Country Link
TW (1) TW200533775A (ja)
WO (1) WO2005081297A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053632A (ja) * 2006-08-28 2008-03-06 Seiko Epson Corp 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器
JP2011060810A (ja) * 2009-09-07 2011-03-24 Hiroshima Univ 半導体製造装置および半導体の製造方法
JP2012038839A (ja) * 2010-08-05 2012-02-23 Panasonic Corp プラズマ処理装置及び方法
CN103439825A (zh) * 2013-09-05 2013-12-11 深圳市华星光电技术有限公司 膜层铺设装置及使用该装置的膜层铺设方法
CN112877648A (zh) * 2021-01-14 2021-06-01 北方夜视技术股份有限公司 一种微孔光学元件输入增强膜镀膜工装

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510536B2 (en) * 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11987880B2 (en) * 2019-12-23 2024-05-21 Hitachi High-Tech Corporation Manufacturing method and inspection method of interior member of plasma processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533114A (ja) * 1991-07-25 1993-02-09 Matsushita Electric Ind Co Ltd 熱プラズマ発生法及び製膜装置
JPH0544008A (ja) * 1991-08-09 1993-02-23 Matsushita Electric Ind Co Ltd 熱プラズマ発生方法、プラズマ溶射方法および製膜装置
JPH07192891A (ja) * 1993-12-28 1995-07-28 Kawasaki Steel Corp 低鉄損方向性けい素鋼板の製造方法およびプラズマ発生装置
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533114A (ja) * 1991-07-25 1993-02-09 Matsushita Electric Ind Co Ltd 熱プラズマ発生法及び製膜装置
JPH0544008A (ja) * 1991-08-09 1993-02-23 Matsushita Electric Ind Co Ltd 熱プラズマ発生方法、プラズマ溶射方法および製膜装置
JPH07192891A (ja) * 1993-12-28 1995-07-28 Kawasaki Steel Corp 低鉄損方向性けい素鋼板の製造方法およびプラズマ発生装置
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053632A (ja) * 2006-08-28 2008-03-06 Seiko Epson Corp 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器
JP2011060810A (ja) * 2009-09-07 2011-03-24 Hiroshima Univ 半導体製造装置および半導体の製造方法
JP2012038839A (ja) * 2010-08-05 2012-02-23 Panasonic Corp プラズマ処理装置及び方法
CN103439825A (zh) * 2013-09-05 2013-12-11 深圳市华星光电技术有限公司 膜层铺设装置及使用该装置的膜层铺设方法
WO2015032178A1 (zh) * 2013-09-05 2015-03-12 深圳市华星光电技术有限公司 膜层铺设装置及使用该装置的膜层铺设方法
CN112877648A (zh) * 2021-01-14 2021-06-01 北方夜视技术股份有限公司 一种微孔光学元件输入增强膜镀膜工装
CN112877648B (zh) * 2021-01-14 2022-07-26 北方夜视技术股份有限公司 一种微孔光学元件输入增强膜镀膜工装

Also Published As

Publication number Publication date
TW200533775A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
TW579602B (en) Semiconductor device and method for manufacturing same
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
TW515101B (en) Method for fabrication of field-effect transistor
US20020006689A1 (en) Thin film semiconductor device and method for producing the same
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
WO2005081297A1 (ja) 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置
EP0810640A1 (en) Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film
JP4290349B2 (ja) 半導体装置の製造方法
JP2005203800A (ja) 半導体装置の製造方法、アクティブマトリクス基板、及び電子機器
KR20040104982A (ko) 폴리실리콘 박막트랜지스터의 제조방법
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP2000286211A (ja) 薄膜半導体装置の製造方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JP2003100638A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JPH08339965A (ja) 結晶性半導体膜の形成方法
JP2003100639A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2005197576A (ja) 薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2005259818A (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2001223361A (ja) 電界効果トランジスタの製造方法
JP2002237600A (ja) 薄膜トランジスタの製造方法
JP2004273629A (ja) 薄膜トランジスタの製造方法、電気光学装置および電子機器
JP2004128261A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2002237599A (ja) 薄膜トランジスタの製造方法
JP2002237454A (ja) 薄膜半導体の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP