JP2008053632A - 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 - Google Patents

半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 Download PDF

Info

Publication number
JP2008053632A
JP2008053632A JP2006230877A JP2006230877A JP2008053632A JP 2008053632 A JP2008053632 A JP 2008053632A JP 2006230877 A JP2006230877 A JP 2006230877A JP 2006230877 A JP2006230877 A JP 2006230877A JP 2008053632 A JP2008053632 A JP 2008053632A
Authority
JP
Japan
Prior art keywords
semiconductor film
thermal plasma
manufacturing
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006230877A
Other languages
English (en)
Other versions
JP5286499B2 (ja
Inventor
Kazuyuki Miyashita
一幸 宮下
Seiichiro Azuma
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Hiroshima University NUC
Original Assignee
Seiko Epson Corp
Hiroshima University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Hiroshima University NUC filed Critical Seiko Epson Corp
Priority to JP2006230877A priority Critical patent/JP5286499B2/ja
Publication of JP2008053632A publication Critical patent/JP2008053632A/ja
Application granted granted Critical
Publication of JP5286499B2 publication Critical patent/JP5286499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性を高めて半導体膜の結晶化を行うこと。
【解決手段】基板(106)上に半導体膜(104)を形成する第1工程と、熱プラズマ(103)を、上記半導体膜の表面と平行な第1軸に沿って移動させながら上記半導体膜に当てる第2工程と、上記熱プラズマを、当該熱プラズマの噴出孔(107)の直径Φの10%以下の距離dだけ上記第1軸と直交する第2軸方向にずらす第3工程と、上記熱プラズマを、上記第1軸に沿って移動させながら上記半導体膜に当てる第4工程と、を含む、半導体膜の製造方法である。
【選択図】図1

Description

本発明は単結晶半導体基板上あるいは絶縁体上に形成される半導体薄膜、薄膜トランジスタ、およびこれにより形成したロジック回路、メモリ回路、液晶表示装置および有機エレクトロルミネッセンス(EL)表示装置の表示画素または表示装置駆動回路の構成素子として利用される薄膜トランジスタの製造方法および絶縁体上に形成される太陽電池の製造方法に関するものである。
従来、多結晶シリコン(poly−Si)等の半導体薄膜は薄膜トランジスタ(TFT)や太陽電池に広く利用されている。とりわけpoly−SiTFTは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を活かして、例えば、液晶表示装置、液晶プロジェクタや有機EL表示装置などの画素回路を構成するスイッチング素子として、或いは液晶駆動用ドライバの回路素子として広く用いられている。
ガラス基板上に高性能なTFTを作製する方法としては、一般に高温プロセスと呼ばれている製造方法がある。TFTの製造プロセスの中でも、工程中の最高温度が1000℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜することができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能TFTを安定的に製造することができる。しかし、高温プロセスでは固相成長によりシリコン膜の結晶化をおこなうために、600℃程度の温度で48時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板のコストが高く、大面積化には向かないとされている。
一方、工程中の最高温度を下げ、安価な大面積のガラス基板上にpoly−SiTFTを作製するための技術が低温プロセスと呼ばれる技術である。TFTの製造プロセスの中でも、最高温度が概ね600℃以下の温度環境下において比較的安価な耐熱性のガラス基板上にpoly−SiTFTを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。
しかしながら、このレーザー結晶化技術にはいくつかの大きな課題がある。一つは、レーザー出力の制限によって、ガラス基板のサイズが制限されるという課題がある。レーザー結晶化工程のスループットを向上させるためには、一回で結晶化できる面積を増やす必要がある。しかしながら、現状のレーザー出力には制限があるため、第7世代(1800mm×2100mm)といった大型基板にこの結晶化技術を採用する場合には、基板一枚を結晶化するために長時間を要する。また、レーザー結晶化技術は一般的にライン状に成形されたレーザーが用いられ、これを走査させることによって結晶化を行なう。このラインビームは、レーザー出力に制限があるため基板の幅よりも短く、基板全面を結晶化するためには、レーザーを数回に分けて走査する必要がある。これによって基板内にはラインビームの継ぎ目の領域が発生し、二回走査されてしまう領域ができる。この領域は一回の走査で結晶化した領域とは結晶性が大きく異なる。そのため両者の素子特性は大きく異なり、デバイスのバラツキの大きな要因となる。最後に、レーザー結晶化装置は装置構成が複雑であり且つ、消耗部品のコストが高いため、装置コストおよびランニングコストが高いという課題がある。これによって、レーザー結晶化装置によって結晶化したpoly−Si膜を使用した、TFTは製造コストが高い素子になってしまう。
このような基板サイズの制限、装置コストが高いといった課題を克服するため、熱プラズマジェット結晶化法と呼ばれる結晶化技術が研究されている(例えば、非特許文献1を参照)。本技術を以下に簡単に説明する。タングステン(W)陰極と水冷した銅(Cu)陽極を対向させ、DC電圧を印加すると両極間にアーク放電が発生する。この電極間に大気圧下でアルゴンガスを流すことによって、銅陽極に空いた噴出孔から熱プラズマが噴出する。熱プラズマとは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が10000K程度を有する超高温の熱源である。このことから、熱プラズマは被熱物体を容易に高温に加熱することが可能であり、a−Si膜を堆積した基板が超高温の熱プラズマ前面を高速走査することによってa−Si膜を結晶化することができる。このように装置構成が極めて単純であり、且つ大気圧下での結晶化プロセスであるため、装置をチャンバー等の高価な部材で覆う必要が無く、装置コストが極めて安くなることが期待できる。また結晶化に必要なユーティリティは、アルゴンガスと電力と冷却水であるため、ランニングコストも安い結晶化技術である。
S.Higashi, AM−LCD‘05, pp.75−78(2005)
本発明は、上記の熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性の高い結晶化を可能とする技術を提供することを目的とする。
第1の態様の本発明にかかる半導体膜の製造方法は、
基板上に半導体膜を形成する第1工程と、
熱プラズマを、上記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら上記半導体膜に当てる第2工程と、
上記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ上記第1軸と直交する第2軸方向にずらす第3工程と、
上記熱プラズマを、上記第1軸に沿って相対的に移動させながら上記半導体膜に当てる第4工程と、
を含む。
ここで「相対的に移動させる」とは、半導体膜と熱プラズマとを相対的に移動させることをいい、より具体的には、半導体膜(及びこれに付随して基板)のみを移動させる場合、熱プラズマのみを移動させる場合、両者をともに移動させる場合、のいずれも含まれる。
かかる方法によれば、熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性を高めて半導体膜の結晶化を行うことが可能となる。
上記第3工程における上記距離dは、上記直径Φの5%以下であると更に好ましい。それにより、結晶化の均一性をより一層高めることができる。
好ましくは、上記第2工程において上記熱プラズマを移動させる方向と上記第4工程において上記熱プラズマを移動させる方向とを逆にする。すなわち、熱プラズマを往復走査する。それにより、結晶化に要する時間をより短縮することが可能となる。
また、上記第2工程において上記熱プラズマを移動させる方向と上記第4工程において上記熱プラズマを移動させる方向とを同じにすることも好ましい。すなわち、熱プラズマを一方向に走査する。それにより、結晶化の均一性をより高めることが可能となる。
また、熱プラズマを用いた熱処理に先立って、半導体膜にレーザーを照射する第5工程を更に含むことも好ましい。それにより、レーザを用いた場合における結晶化の不均一性を緩和することができる。
第2の態様の本発明にかかる半導体膜の製造方法は、
基板上に半導体膜を形成する第1工程と、
相互に間隔をあけて配置された複数の熱プラズマを、上記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら上記半導体膜に当てる第2工程と、
上記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ上記第1軸と直交する第2軸方向にずらす第3工程と、
上記複数の熱プラズマを、上記第1軸に沿って相対的に移動させながら上記半導体膜に当てる第4工程と、
を含み、上記第2工程及び上記第4工程における上記複数の熱プラズマは、上記第2軸方向に沿って相互の間隔を上記距離dの整数倍にして配置される。
ここで「相対的に移動させる」とは、半導体膜と熱プラズマとを相対的に移動させることをいい、より具体的には、半導体膜のみを移動させる場合、熱プラズマのみを移動させる場合、両者をともに移動させる場合、のいずれも含まれる。
かかる方法によれば、熱プラズマを複数の噴射孔から噴出させて結晶化を行う場合に、従来よりも更に均一性を高めて半導体膜の結晶化を行うことが可能となる。
上記第3工程における上記距離dは、上記直径Φの5%以下であると更に好ましい。それにより、結晶化の均一性をより一層高めることができる。
好ましくは、上記第2工程において上記複数の熱プラズマを移動させる方向と上記第4工程において上記複数の熱プラズマを移動させる方向とを逆にする。すなわち、熱プラズマを往復走査する。それにより、結晶化に要する時間をより短縮することが可能となる。
また、上記第2工程において上記複数の熱プラズマを移動させる方向と上記第4工程において上記複数の熱プラズマを移動させる方向とを同じにすることも好ましい。すなわち、熱プラズマを一方向に走査する。それにより、結晶化の均一性をより高めることが可能となる。
また、熱プラズマを用いた熱処理に先立って、半導体膜にレーザーを照射する第5工程を更に含むことも好ましい。それにより、レーザを用いた場合における結晶化の不均一性を緩和することができる。
第3の態様の本発明にかかる半導体素子の製造方法は、
上述した製造方法を用いて、熱処理がなされた半導体膜を形成する第1工程と、
上記半導体膜を用いて半導体素子を形成する第2工程と、
を含む。ここで「半導体素子」とは、例えばトランジスタ、ダイオード、抵抗素子、容量素子などをいう。
かかる方法によれば、結晶性の良質な半導体膜からなる半導体素子が得られる。
第4の態様の本発明は、上記の半導体素子の製造方法を用いて製造された薄膜トランジスタを備える電気光学装置である。ここで「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
第5の態様の本発明は、上記の電気光学装置を表示部として備える電子機器である。ここで「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいう。このような電子機器としては、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳等が挙げられる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、熱プラズマを用いた半導体膜の結晶化方法を説明するための模式図である。熱プラズマ発生装置1は、陰極101と、この陰極101と所定距離だけ離間して対向配置される陽極102を含んで構成される。陰極101は、例えばタングステン等の導電体からなる。陽極102は、例えば銅などの導電体からなる。また、陽極102は、中空に形成され、この中空部分に水を通して冷却可能に構成されている。また、陽極102には噴出孔(ノズル)107が設けられている。陰極101と陽極102の間に直流(DC)電圧を印加すると両極間にアーク放電が発生する。この状態において、陰極101と陽極102の間に大気圧下でアルゴンガス等のガスを流すことによって、上記の噴出孔107から熱プラズマを噴出させることができる。ここで「熱プラズマ」とは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が10000K程度を有する超高温の熱源である。
このような熱プラズマを半導体膜の結晶化のための熱処理に利用することができる。具体的には、基板106上に半導体膜104(例えば、アモルファスシリコン膜)を形成しておき、当該半導体膜104に熱プラズマ(熱プラズマジェット)103を当てる。このとき、熱プラズマ103は、半導体膜104の表面と平行な第1軸(図示の例では左右方向)に沿って相対的に移動させながら半導体膜104に当てられる。すなわち、熱プラズマ103は第1軸方向に走査しながら半導体膜104に当てられる。ここで「相対的に移動させる」とは、半導体膜104(及びこれを支持する基板106)と熱プラズマ103とを相対的に移動させることをいい、一方のみを移動させる場合と両者をともに移動させる場合のいずれも含まれる。このような熱プラズマ104の走査により、半導体膜104が熱プラズマ103の有する高温によって加熱され、結晶化された半導体膜105(本例ではポリシリコン膜)が得られる。このとき、熱プラズマの走査方法は熱プラズマが点状かライン状によって異なる。これについて次に説明する。
図2は、熱プラズマが点状である場合の走査方法について説明する模式平面図である。より具体的には、熱プラズマ103が点状である場合とは、例えば、上記した熱プラズマ発生装置1が1つの噴出孔107を有し、当該噴出孔107から吐出される熱プラズマ103を用いる場合である。この場合、基板106上で、熱プラズマ103を半導体膜104の表面と平行な第1軸(図示のX軸)の方向に移動させながら半導体膜104に当てる。このときの走査速度は例えば80〜1000mm/秒程度の範囲で適宜設定する。次に、熱プラズマ103の位置を半導体膜104の表面と平行かつ第1軸と直交する第2軸(図示のY軸)の方向へ距離d(以後「ずらし幅d」と呼ぶ)だけずらす。その後、再び熱プラズマ103を第1軸方向に走査する。この一連の処理を基板106上で順次繰り返すことにより、基板106上に形成された半導体膜104に熱処理を加える。それにより、結晶化された半導体膜105が得られる。このような結晶化を行う場合、Y軸方向へのずらし幅dが半導体膜105の結晶性およびその面内均一性に影響を与える。
なお、図2に示す例では、熱プラズマ103を折り返して走査しているが、図3に示す例のように、熱プラズマ103を折り返すことなく第1軸に沿った一方向に走査してもよい。すなわち、図2の例では、第2軸(Y軸)方向へずらす前後において熱プラズマ103を移動させる方向が逆(相対する方向)となるが、図3の例では、第2軸(Y軸)方向へずらす前後において熱プラズマ103を移動させる方向が同じとなる。図2に示す往復走査の場合には、基板106の端部で折り返すことにより、熱プラズマ103の走査に要する時間をより短縮できる。一方、図3に示す一方向走査の場合には、半導体膜に与えられる熱量の時間的なプロファイルをより均質にすることができる。
図4は、1回の走査によって結晶化した半導体膜を、ラマン散乱分光分析を用いてY軸方向に沿って測定したSi−Si結合のTOフォノン散乱ピークの半値幅を示すグラフである。ここで、図4に示すデータを得た際の熱プラズマ103の発生条件について説明する。陰極101はタングステン製であり、陽極102は銅製である。陰極101と陽極102の相互間距離(電極間距離)は1mmである。両電極間に流すガスはアルゴン(Ar)ガスであり、その流量は9.8〜10リットル/分である。両電極間に印加されるDC電圧は、両電極間に流れる電流が150A一定となるように設定される。また、熱プラズマ103が噴出する噴出孔107の直径は4mmである。1回の走査で結晶化できる領域の幅はおよそ1.2mmである。更に、結晶化した領域の両端部と中心部では半値幅(FWHM)が異なることが分かる。つまり、この結果は結晶化中心付近のほうが外側に比べて結晶性が高いことを示している。これは熱プラズマの中心温度と外側の温度に偏りがあることに起因している。
図5は、Y軸方向へのずらし幅dを変化させて繰り返し結晶化を行なった領域に対する、ラマン散乱分光分析より求めたSi−Si結合のTOフォノン散乱ピークの半値幅を示すグラフである。陽極102の噴出孔107の直径Φ(本実施形態では4mm)に対するY軸のずらし幅dの比、すなわちd/Φを可変パラメータとした。これは、陽極102の直径Φが熱プラズマトーチの径および結晶化条件に影響を与えるためである。噴出孔107の直径Φに対するY軸方向へのずらし幅dの比が10%、12.5%と大きくなるほど、測定位置に対して半値幅が周期性を持って波打つ傾向が現れる。これに対して、噴出孔107の直径Φに対するずらし幅dの比が5%と小さくなると、結晶性のバラツキはほとんど見られなくなる。以上の結果から、熱プラズマ103のY軸方向へのずらし幅dを陽極102の直径Φに対して10%以下、より好ましくは5%以下とすることで、結晶化の均一性が確保されることが分かる。
次に、熱プラズマを用いた半導体膜の結晶化を行う際における基板1枚あたりのスループットを向上させるためにプラズマ源を複数設ける場合について説明する。この場合には、上記した熱プラズマ発生装置1において、噴出孔107を複数設け、これら複数の噴出孔107の各々に対応して複数の陰極101を複数設ければよい。
図6は、プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。図6に示すように、複数の熱プラズマ103は、Y軸(第2軸)方向に沿って相互間に所定の間隔をあけて配置される。このように配置された複数の熱プラズマ103を、X軸(第1軸)方向に移動させながら半導体膜104に当てる。次に、各々の熱プラズマ103の位置をY軸方向に上記したずらし幅dだけずらす。その後、再び各々の熱プラズマ103を第1軸方向に走査する。この一連の処理を基板106上で順次繰り返すことにより、基板106上に形成された半導体膜104に熱処理を加える。このとき、個々の熱プラズマ103の相互間間隔は、Y軸方向へのずらし幅dに対して整数倍(例えば、2〜3倍)の間隔とすることが良い。これによって、隣り合う熱プラズマ103の相互間で繋ぎ目がずれることなく結晶化することができ、均一性を保つことができる。また、スループットを大幅に向上させることができる。なお、図6に示すように各熱プラズマ103を往復走査する場合の他に、上記と同様、図7に示すように、各熱プラズマ103を一方向に走査してもよい。
なお、上記では、アモルファスシリコン膜からなる半導体膜104に対して熱プラズマを用いた結晶化を行う方法について説明したが、例えば予めレーザー結晶化したポリシリコン膜に対して、更に上記の熱プラズマジェット結晶化を行ってもよい。このような処理をおこなうことで、レーザー結晶化によって形成された不均一な結晶性を緩和することができる。本実施形態の結晶化方法は、アモルファスシリコン膜やレーザー結晶化されたポリシリコン膜だけでなく、非晶質、多結晶、微結晶等様々な薄膜材料に適用可能である。半導体膜自体もシリコン膜に限定されるものではない(詳細は後述する)。
次に、上記した方法によって半導体膜を結晶化し、当該結晶化後の半導体膜を用いて半導体素子を製造する方法について説明する。
図8は、半導体素子の製造方法を説明する模式断面図である。なお、以下の説明では半導体素子の一例としてトップゲート型の薄膜トランジスタ(TFT)を採り上げるが、半導体素子はこれに限定されるものではない。
(1.下地保護膜、半導体薄膜の形成工程)
まず、基板700の上に下地保護膜701を形成し、その上に半導体薄膜702を形成する(図8(A))。ここで、基板700としては金属等の導電性物質、シリコン・カーバイト(SiC)やアルミナ(Al23)や窒化アルミニウム(AlN)等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したLSI基板等が可能である。下地保護膜701としては、酸化硅素膜(SiOX:0<x≦2)や窒化硅素膜(Si3X:0<x≦4)等の絶縁性物質が挙げられる。一般に、TFTなどの薄膜半導体素子をガラス基板上に作成する場合には、半導体薄膜への不純物混入を抑制することが重要となる。具体的には、ガラス基板中に含まれているナトリウム(Na)、カリウム(K)等の可動イオンが半導体薄膜に混入しないように、基板上に下地保護膜を形成した後に半導体膜を堆積することが好ましい。また、金属材料などの導電性材料を基板として用い、かつ半導体薄膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保するために下地保護膜は必要不可欠である。更に、半導体基板やLSI素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜としても機能する。
下地保護膜701は、まず基板700を純水やアルコールなどの有機溶剤で洗浄した後、基板700上に常圧化学気相堆積法(APCVD法)や低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等のCVD法或いはスパッター法等の成膜方法を用いて形成される。下地保護膜701として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を250℃程度から450℃程度としてモノシラン(SiH4)や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から400℃程度である。下地保護膜701の膜厚は基板700からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要である。下地保護膜701の膜厚は最小で100nm程度であり、ロット間や基板間のばらつきを考慮すると200nm程度以上が好ましく、300nm程度あれば保護膜としての機能を十分に果たし得る。下地保護膜701がIC素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常400nmから600nm程度の膜厚となる。下地保護膜701が余りにも厚くなると膜のストレスに起因するクラックが生ずる。そのため、最大膜厚は2μm程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は1μm程度が上限である。
次に半導体薄膜702について説明する。本実施形態の半導体薄膜702としては、シリコン(Si)やゲルマニウム(Ge)等の四族単体の半導体膜の他に、シリコン・ゲルマニウム(SiXGe1-X :0<x<1)やシリコン・カーバイド(SiX1-X :0<x<1)やゲルマニウム・カーバイド(GeX1-X :0<x<1)等の四族元素複合体の半導体膜、ガリウム・ヒ素(GaAs)やインジウム・アンチモン(InSb)等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン(CdSe)等の二族元素と六族元素との複合体化合物半導体膜等が挙げられる。あるいは、半導体薄膜702は、シリコン・ゲルマニウム・ガリウム・ヒ素(SiXGeYGaZAsZ :x+y+z=1)といった更なる複合化合物半導体膜や、これらの半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)などのドナー元素を添加したN型半導体膜、或いはホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプター元素を添加したP型半導体膜であってもよい。これら半導体薄膜はAPCVD法やLPCVD法、PECVD法等のCVD法、或いはスパッター法等や蒸着法等の物理気相堆積法(PVD法)を用いて形成される。半導体薄膜702としてシリコン膜を用いる場合、LPCVD法では基板温度を400℃程度から700℃程度としてジシラン(Si26)などを原料として堆積し得る。PECVD法ではモノシラン(SiH4)などを原料として基板温度が100℃程度から500℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から400℃程度である。このように堆積された半導体薄膜702の初期状態(as−deposited状態)は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本実施形態においては初期状態はいずれの状態であっても構わない。なお、本明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て「結晶化」と呼ぶ。半導体薄膜702の膜厚はそれをTFTに用いる時には20nm程度から100nm程度が適している。
(2.熱プラズマジェット結晶化)
半導体薄膜702を形成した後には、詳細を上述した方法により、熱プラズマ703を用いて半導体薄膜702の結晶化を行う(図8(B))。それにより、基板700上には結晶化された半導体薄膜704が得られる。
(3.素子分離工程)
次に、TFT素子同士を電気的に絶縁するために素子分離工程をおこなう。具体的には、半導体薄膜704上にフォトリソグラフィーによりエッチングマスクを形成した後、ウエットエッチングまたはドライエッチングを行うことにより、半導体薄膜704をアイランド状にパターニングする(図8(C))。
(4.ゲート絶縁膜の形成工程)
アイランド状の半導体薄膜704を形成した後に、基板700の全面に半導体薄膜704を覆うゲート絶縁膜705を形成する(図8(C))。ゲート絶縁膜の成膜方法としては、ECRプラズマCVD法、平行平板RF放電プラズマCVD法などがある。
(5.ゲート電極の形成工程)
引き続いて、ゲート電極706となる導電体薄膜をPVD法或いはCVD法などで堆積する。この導電体薄膜は、電気抵抗が低く、350℃程度の熱工程に対して安定であることが望まれ、例えばタンタル、タングステン、クロム等の高融点金属が好適に用いられる。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するために、このゲート電極の膜厚がおよそ700nm程度必要になる。高融点金属の中で700nmの膜厚で成膜しても膜ストレスによるクラックが生じにくい材料という点ではタンタルが好適である。導電体薄膜を形成後、これをパターニングすることによってゲート電極706を形成する(図8(C))。
(6.ソース・ドレインの形成工程)
引き続いて、半導体薄膜704膜に不純物イオン注入を行ってソース・ドレイン領域707を形成する(図8(D))。このとき、ゲート電極706がイオン注入時のマスクとなるので、チャンネルはゲート電極下のみに形成される(いわゆる自己整合構造となる)。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法などを採用し得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度0.1%程度から10%程度のホスフィン(PH3)やジボラン(B26)等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン(プロトンや水素分子イオン)を注入する。CMOS回路を製造する場合には、まずポリイミド樹脂等の適当なマスク材を用いてNMOSトランジスタ又はPMOSトランジスタの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレインの溶融・固化させ、不純物を活性化させる方法である。
(7.電極形成工程)
次に、ゲート絶縁膜705およびゲート電極706を覆う層間絶縁膜708を形成する(図8(E))。形成方法は上記した各絶縁膜の場合と同様である。その後、ソース・ドレイン707上にコンタクトホールを形成し、ソース・ドレイン取り出し電極709やその他の図示しない配線を形成する(図8(E))。具体的には、PVD法やCVD法などの成膜法によって導電体薄膜を形成し、これをパターニングすることにより、ソース・ドレイン取り出し電極709が形成される。以上の工程を経て薄膜トランジスタが完成する。
次に、上述した薄膜トランジスタを用いた電気光学装置の構成例として有機EL装置を説明し、更に当該有機EL装置を備える電子機器の構成例について説明する。
図9は、有機EL装置の配線構造の平面模式図である。図9に示す有機EL装置200は、複数の走査線201と、走査線に直交して配置される複数の信号線202と、信号線202に並列に延びる複数の電源線203と、各走査線201と各信号線202との交点付近にそれぞれ設けられる画素部206と、を含んで構成されている。すなわち、本例の有機EL装置200は、複数の画素部206を備え、当該各画素部206がマトリクス状に配列されてなるアクティブマトリクス型の表示装置である。各走査線201には、シフトレジスタ及びレベルシフタを備える走査線駆動回路205が接続されている。また、各信号線には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路204が接続されている。各画素部206には、走査線201を介して走査信号がゲートに供給されるスイッチングトランジスタ212と、このスイッチングトランジスタ212を介して信号線202から供給される画素信号を保持する保持容量211と、この保持容量211によって保持された画素信号がゲートに供給される駆動用トランジスタ213と、この駆動用トランジスタ213を介して電源線203に電気的に接続されたときに当該電源線203から駆動電流が流れ込む有機EL素子210と、が設けられている。各有機EL素子210は、画素電極(陰極)と対向電極(陽極)との間に発光層を介在させて構成されている。発光層は、例えば正孔輸送層、発光層、電子注入層等を含む。上記した本実施形態の薄膜トランジスタは、スイッチングトランジスタ212や駆動用トランジスタ213として用いられる。あるいは、走査線駆動回路205やデータ線駆動回路204を構成する回路素子として上記の薄膜トランジスタが用いられてもよい。
図10は、電子機器の構成例を説明する概略斜視図である。図10(A)は携帯電話への適用例を示す。携帯電話1000は、表示部1001、アンテナ部1002、音声出力部1003、音声入力部1004、操作部1005を備えている。上記の電気光学装置は表示部1001として用いられる。図10(B)はビデオカメラへの適用例を示す。ビデオカメラ1100は、受像部1101、操作部1102、表示部1103を備えている。上記の電気光学装置は表示部1103として用いられる。なお、本実施形態の電気光学装置は、上記の構成例以外にも、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳、テレビジョン装置などにも活用することができる。
以上のように、本実施形態によれば、熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性を高めて半導体膜の結晶化を行うことが可能となる。
なお、本発明は上述した実施形態の内容にのみ限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
熱プラズマを用いた半導体膜の結晶化方法を説明するための模式図である。 熱プラズマが点状である場合の走査方法について説明する模式平面図である。 熱プラズマが点状である場合の走査方法について説明する模式平面図である。 1回の走査によって結晶化した半導体膜を、ラマン散乱分光分析を用いてY軸方向に沿って測定したSi−Si結合のTOフォノン散乱ピークの半値幅を示すグラフである。 Y軸方向へのずらし幅を変化させて繰り返し結晶化を行なった領域に対する、ラマン散乱分光分析より求めたSi−Si結合のTOフォノン散乱ピークの半値幅を示すグラフである。 プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。 プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。 半導体素子の製造方法を説明する模式断面図である。 有機EL装置の配線構造の平面模式図である。 電子機器の構成例を説明する概略斜視図である。
符号の説明
101…陰極、102…陽極、103…熱プラズマ、104…半導体膜、105…結晶化された半導体膜、106…基板、107…噴出孔、200…有機EL装置、201…走査線、202…信号線、203…電源線、204…データ線駆動回路、205…走査線駆動回路、206…画素部、210…有機EL素子、211…保持容量、212…スイッチングトランジスタ、213…駆動用トランジスタ、700…基板、701…下地保護膜、702…半導体薄膜、703…熱プラズマ、704…半導体薄膜、705…ゲート絶縁膜、706…ゲート電極、707…ソース・ドレイン、708…層間絶縁膜、709…ソース・ドレイン取り出し電極、1000…携帯電話、1001…表示部、1002…アンテナ部、1003…音声出力部、1004…音声入力部、1005…操作部、1100…ビデオカメラ、1101…受像部、1102…操作部、1103…表示部

Claims (9)

  1. 基板上に半導体膜を形成する第1工程と、
    熱プラズマを、前記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら前記半導体膜に当てる第2工程と、
    前記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ前記第1軸と直交する第2軸方向にずらす第3工程と、
    前記熱プラズマを、前記第1軸に沿って相対的に移動させながら前記半導体膜に当てる第4工程と、
    を含む、半導体膜の製造方法。
  2. 前記第3工程における前記距離dが前記直径Φの5%以下である、請求項1に記載の半導体膜の製造方法。
  3. 前記第2工程において前記熱プラズマを移動させる方向と前記第4工程において前記熱プラズマを移動させる方向とが同じである、請求項1に記載の半導体膜の製造方法。
  4. 前記第2工程において前記熱プラズマを移動させる方向と前記第4工程において前記熱プラズマを移動させる方向とが逆である、請求項1に記載の半導体膜の製造方法。
  5. 前記第2工程に先立って、前記半導体膜にレーザーを照射する第5工程、を更に含む、請求項1に記載の半導体膜の製造方法。
  6. 基板上に半導体膜を形成する第1工程と、
    相互に間隔をあけて配置された複数の熱プラズマを、前記半導体膜の表面と平行な第1軸に沿って相対的に移動させながら前記半導体膜に当てる第2工程と、
    前記熱プラズマを、当該熱プラズマの噴出孔の直径Φの10%以下の距離dだけ前記第1軸と直交する第2軸方向にずらす第3工程と、
    前記複数の熱プラズマを、前記第1軸に沿って相対的に移動させながら前記半導体膜に当てる第4工程と、
    を含み、
    前記第2工程及び前記第4工程における前記複数の熱プラズマは、前記第2軸に沿って相互の間隔を前記距離dの整数倍にして配置される、
    半導体膜の製造方法。
  7. 請求項1乃至請求項6のいずれか1項に記載の製造方法を用いて、熱処理がなされた半導体膜を形成する第1工程と、
    前記半導体膜を用いて半導体素子を形成する第2工程と、
    を含む、半導体素子の製造方法。
  8. 請求項7に記載の製造方法を用いて製造された薄膜トランジスタを備える電気光学装置。
  9. 請求項8に記載の電気光学装置を備える電子機器。
JP2006230877A 2006-08-28 2006-08-28 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 Active JP5286499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006230877A JP5286499B2 (ja) 2006-08-28 2006-08-28 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006230877A JP5286499B2 (ja) 2006-08-28 2006-08-28 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
JP2008053632A true JP2008053632A (ja) 2008-03-06
JP5286499B2 JP5286499B2 (ja) 2013-09-11

Family

ID=39237354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006230877A Active JP5286499B2 (ja) 2006-08-28 2006-08-28 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器

Country Status (1)

Country Link
JP (1) JP5286499B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124205A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
CN102576749A (zh) * 2009-10-23 2012-07-11 松下电器产业株式会社 硅粉末的制造方法、多晶型太阳能电池板以及其制造方法
CN102844877A (zh) * 2010-06-17 2012-12-26 松下电器产业株式会社 多晶型太阳能电池面板及其制造方法
CN103178155A (zh) * 2011-12-22 2013-06-26 松下电器产业株式会社 多晶硅型太阳能电池板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124813A (ja) * 1990-09-17 1992-04-24 Hitachi Ltd 薄膜半導体の製造方法及びその装置
JPH05190451A (ja) * 1992-01-14 1993-07-30 Fuji Xerox Co Ltd 半導体素子の製造方法
WO2005081297A1 (ja) * 2004-02-25 2005-09-01 Hiroshima Industrial Promotion Organization 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124813A (ja) * 1990-09-17 1992-04-24 Hitachi Ltd 薄膜半導体の製造方法及びその装置
JPH05190451A (ja) * 1992-01-14 1993-07-30 Fuji Xerox Co Ltd 半導体素子の製造方法
WO2005081297A1 (ja) * 2004-02-25 2005-09-01 Hiroshima Industrial Promotion Organization 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576749A (zh) * 2009-10-23 2012-07-11 松下电器产业株式会社 硅粉末的制造方法、多晶型太阳能电池板以及其制造方法
CN102844877A (zh) * 2010-06-17 2012-12-26 松下电器产业株式会社 多晶型太阳能电池面板及其制造方法
US9105803B2 (en) 2010-06-17 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Polycrystalline-type solar cell panel and process for production thereof
JP2012124205A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
CN103178155A (zh) * 2011-12-22 2013-06-26 松下电器产业株式会社 多晶硅型太阳能电池板及其制造方法
JP2013149937A (ja) * 2011-12-22 2013-08-01 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法

Also Published As

Publication number Publication date
JP5286499B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
JP2008053634A (ja) 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器
JP5775189B2 (ja) 半導体装置
US8093112B2 (en) Method for manufacturing display device
JP2023169142A (ja) 液晶表示装置
JP5542269B2 (ja) 発光装置
CN100479170C (zh) 电子装置及制造该电子装置的方法
US6797550B2 (en) Semiconductor device and manufacturing method therefor
US8786793B2 (en) Display device and manufacturing method thereof
JP2009076894A (ja) 表示装置及び表示装置の作製方法
CN105070724A (zh) Tft基板的制作方法及制得的tft基板
KR100274494B1 (ko) 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법
JP2008124408A (ja) 薄膜半導体装置の製造方法
US20070298553A1 (en) Thin Film Transistor and Method For Production Thereof
TW200915395A (en) Method of manufacturing thin film semiconductor device
JP5286499B2 (ja) 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器
US8535994B2 (en) Thin-film transistor array device manufacturing method
CN104659109A (zh) 一种薄膜晶体管及其制作方法、阵列基板
JP2004134577A (ja) 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
KR100878847B1 (ko) 박막트랜지스터를 이용한 cmos소자 및 그 제조방법
JP4439794B2 (ja) 半導体装置の作製方法
KR100946560B1 (ko) 박막트랜지스터의 제조방법
JP2005259780A (ja) 半導体装置及びその製造方法、並びに、それを備えた電子機器
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP3392325B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090716

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120622

A521 Written amendment

Effective date: 20120727

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130301

A711 Notification of change in applicant

Effective date: 20130328

Free format text: JAPANESE INTERMEDIATE CODE: A711

A61 First payment of annual fees (during grant procedure)

Effective date: 20130329

Free format text: JAPANESE INTERMEDIATE CODE: A61

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130328

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150