JP5268345B2 - インダクタ - Google Patents

Description

本発明は、半導体基板上に形成された絶縁膜上に金属層が螺旋状に形成されてなるインダクタと、その製造方法に関するものである。

近年、携帯電話やＰＤＡ（携帯情報端末）の普及に伴い、無線インターフェースを備える高周波回路を小型化する要求が強まっている。そのため、今まで半導体装置外、例えばプリント基板部分に取り付けられていた（つまり、外付け部品であった）インダクタ等の受動素子を、半導体装置内に収納する例が多くなってきた。また、インダクタは、ＬＮＡ（Low Noise Amplifier ）、ＰＡ（Power Amplifier）、ＲＦ（Radio Frequency）オシレータ等のＲＦＩＣ（Radio Frequency Integrated Circuit）設計への応用に必要な部品である。しかし、抵抗素子及び容量素子をチップ内に形成するのは比較的容易であるのに対し、インダクタについては誘導性を生じさせる構造として様々なものがあり、チップ内に形成するのは必ずしも容易ではない。

以下、従来の技術について図７（ａ）及び（ｂ）を参照して説明する。図７（ａ）は螺旋状のインダクタの平面図を示し、図７（ｂ）は、図７（ａ）のVIIb-VIIb'線による断面を示している。

図７（ａ）に示すように、インダクタ２０は、インダクタ配線１１が螺旋状のコイル形状となった構造を有する。また、その外側端子１１ａはヴィア１２と配線１４に、内側端子１１ｂはヴィア１３と配線１５に、それぞれ接続しており、これにより電気的引き出しがなされている。また、図７（ｂ）に示すように、インダクタ２０（インダクタ配線１１）は、半導体基板１上に形成された層間絶縁膜１０中に設けられており、インダクタ配線１１を幅方向に切断する断面形状は矩形である。

次に、螺旋状のインダクタの特性について説明する。一般にインダクタの特性を表す指標として、Ｑ値が用いられている。例えば、直列共振ＬＣ回路において、Ｑ値は共振周波数におけるインダクタ値を回路の直列抵抗で割った値により決定され、次の（式１）の形に表される。

Ｑ＝ωＬ／Ｒ …… （式１）
（式１）において、ωは２πｆ、πは円周率、ｆは周波数、Ｌはインダクタンス値、Ｒは抵抗値である。

Ｑ値が大きな値であるほど、インダクタの電気特性が良いとされている。また、Ｑ値が大きいことは回路の低消費電力化に寄与する。

図８に、一般的なインダクタのＱ特性（周波数に対するＱ値の変化）を示す。図８に示すように、Ｑ値は周波数が増加するにつれて一旦は上昇するが、高周波ではインダクタと基板との間の容量結合による容量損失のために低下する。この結果として、Ｑ特性は上に凸状の波形形状を示す。

また、（式１）から判るように、Ｑ値を増大させるためには、インダクタの直列抵抗成分を低減すること及び容量損失を抑えることが効果的である。
特開２００４−２０７６０２号公報（特に、第２８頁、図２５）

しかしながら、以上に説明した従来の構成において、次のような問題があった。

まず、駆動周波数が高くなるにつれて、表皮効果によりインダクタ配線の表面（図７（ｂ）のインダクタ配線１１のように断面が方形であれば、上面、下面及び両側面）近傍に電流が集中する傾向がある。また、インダクタの通電動作時に磁場が発生するため、螺旋状のインダクタの場合、インダクタの外側より内側の方が磁束密度が高くなり、インダクタ配線における平面形状の内部側に電流が集中する傾向がある。インダクタ配線の内部側において部分的に電流集中が生じると、実質的な直列抵抗成分が増加するため、インダクタのＱ値が低下する。

また、インダクタの製造工程において、ＣＭＰ（Chemical Mechanical Polishing）法によりインダクタ配線を形成する場合、その配線幅が広い（２０μｍ以上）と、ディッシングの影響によって中央付近の配線膜厚が薄くなる。このことも、直列抵抗成分が増加し、インダクタのＱ値が低下する原因となる。

よって、これらのことの解決が課題となっている。

以上に鑑みて、本発明は、インダクタ配線内部における実質的な直列抵抗成分の増加を防止すると共に、配線膜厚の工程ばらつきを低減し、Ｑ値の向上したインダクタとその製造方法の提供を目的とする。

前記の目的を達成するため、本発明に係るインダクタは、金属層からなり且つ螺旋状の平面形状に形成されたインダクタ配線を備え、インダクタ配線の幅方向の断面形状において、少なくとも平面形状の内部側端部における膜厚が中央部における膜厚よりも厚くなっている。ここで、インダクタ配線は、基板上に形成された絶縁膜上に形成しても良い。

言い換えると、幅方向の断面において少なくとも一方の端部が中央部よりも厚くなったインダクタ配線により、螺旋状の平面形状が構成されている。

尚、インダクタ配線の幅方向の断面形状において、平面形状の内部側端部における膜厚が外部側端部における膜厚よりも厚くなっていることが好ましい。

このような構成によると、インダクタの通電動作時に発生する磁場の影響、及び、高周波にて駆動する際の表皮効果等によりインダクタ配線におけるインダクタ内部側の表面近傍に電流が集中したとしても、当該部分において膜厚が厚くなっているために、実質的な直列抵抗成分の増加を抑制することができる。

また、インダクタ配線の幅方向の断面形状において、平面形状の内部側端部における膜厚及び外部側端部における膜厚がいずれも中央部における膜厚よりも厚くなっていることも好ましい。

このようにすると、インダクタの通電動作時に発生する磁場の影響、及び、高周波において駆動する際の表皮効果等により、インダクタ配線におけるインダクタ内部側及び外部側の表面近傍に電流が集中したとしても、当該部分において膜厚が厚くなっているために、実質的な直列抵抗成分の増加を抑制することができる。

前記の目的を達成するため、本願発明に係るインダクタの製造方法は、半導体基板上に絶縁膜を形成する工程（ａ）と、絶縁膜に、螺旋状の平面形状を有する第１の溝を形成する工程（ｂ）と、第１の溝を第１の金属層によって埋め込むことにより、第１のインダクタパターンを形成する工程（ｃ）と、絶縁膜上に、第１のインダクタパターンの上面に沿って延び且つ第１のインダクタパターンよりも幅の広い第２のインダクタパターンを第２の金属層により形成する工程（ｄ）とを備え、工程（ｄ）において、第１のインダクタパターン上に、第２のインダクタパターンにおける平面形状の内部側端部を配置して、第１のインダクタパターン及び第２のインダクタパターンからなるインダクタ配線を構成する。

本発明のインダクタの製造方法によると、螺旋状の平面形状の内部側端部が厚くなったインダクタ配線を備える本発明のインダクタを製造することができる。このようなインダクタによると、既に説明した通り、動作時における実質的な直列抵抗成分の増加を抑制することができる。

更に、該インダクタの製造方法によると、第１の溝に埋め込まれた第１の金属層からなる第１のインダクタパターンと、第１の溝よりも幅の広い第２のインダクタパターンとを別の工程において形成する。第２のインダクタパターンをエッチング等によって形成することにより、ＣＭＰ工程におけるディッシング（凹み）を避けるための対策としてインダクタ配線の線幅を制約することは不要となり、膜厚の工程ばらつきを低減することができる。

また、第１のインダクタパターンを形成するための第１の溝を、ヴィアホールと同時に形成すると共に、第２のインダクタパターンとなる第２の金属層を他の配線と同時に形成することにより、インダクタ製造のための工程追加は不要である。これにより、製造コストの増加を防いで安価にインダクタを製造することができる。

尚、工程（ｂ）において、第１の溝に並走する螺旋状の平面形状を構成するように第２の溝を更に形成し、工程（ｃ）において、第２の溝を第１の金属層によって埋め込むことにより第３のインダクタパターンを更に形成し、工程（ｄ）において、第３のインダクタパターン上に、第２のインダクタパターンにおける平面形状の外部側端部を配置して、第１のインダクタパターン、第２のインダクタパターン及び第３のインダクタパターンからなるインダクタ配線を構成することも好ましい。

このようにすると、第１のインダクタパターンと第３のインダクタパターンとがそれぞれ平面形状の内部側端部及び外部側端部に一致するように第２のインダクタパターンが形成され、螺旋状の平面形状を有するインダクタ配線が構成される。つまり、幅方向について、両端部分の膜厚が中央部分の膜厚よりも厚くなった断面形状を有するインダクタ配線からなるインダクタを形成することができる。これにより、インダクタ配線の幅方向の断面において両端部に電流が集中しても実質的な直列抵抗成分の増加を抑制することができる本発明のインダクタを製造することができる。

また、第１の金属層及び第２の金属層は同一の金属材料からなることが好ましい。このようにすると、第１の金属層と第２の金属層との接触抵抗を低減することができる。

本発明に係るインダクタとその製造方法によれば、インダクタの通電動作時に発生する磁場からの影響、及び、高周波における表皮効果等によって、インダクタ配線におけるインダクタ内部側端部の表面近傍に電流が集中しても、当該部分における実質的な直列抵抗成分の増加を抑制することができる。また、膜厚の工程ばらつきを低減することができる。これらのことから、Ｑ値を向上させたインダクタを実現することできる。

（第１の実施形態）
以下、本発明の第１の実施形態に係るインダクタついて、図面を参照しながら説明する。図１は、本実施形態のインダクタ１００の平面形状を示す図である。

図１に示す通り、インダクタ１００は、インダクタ配線１１１が螺旋状のコイル形状となった構造を有する。インダクタ配線１１１は、外側の末端において外側端子１１１ａを有しており、外側端子１１１ａはヴィア１１２を介して配線１１４に接続している。同様に、内側の末端においてインダクタ配線１１１は内側端子１１１ｂを有しており、内側端子１１１ｂはヴィア１１３を介して配線１１５に接続している。

ここで、インダクタ配線１１１の幅方向断面における平面形状の内部側端部１２１は、他の部分よりも膜厚が大きくなっている。これについて以下に説明する。

図１のような螺旋状の平面形状を有するインダクタ１００について、II-II'線における断面を図２（ａ）〜（ｃ）に３種類例示する。いずれの場合も、半導体基板１０１上に形成された層間絶縁膜中に、インダクタ配線１１１が埋め込まれた構造となっている。また、螺旋状に形成されたインダクタ配線１１１を三回横切るような断面を示しているため、当然、図２（ａ）〜（ｃ）においてはインダクタ配線１１１の断面が３つ現れている。

図２（ａ）の場合、インダクタ配線１１１の断面形状は、インダクタ１００の内部側端部１２１が下方に凸になるように厚くなった形状である。図２（ｂ）の場合、インダクタ１００の内部側端部１２１が上方に凸になるように厚くなった形状である。図２（ｃ）の場合、インダクタ１００の内部側端部１２１が下方及び上方に共に凸になるように厚くなった形状である。

尚、いずれの場合も、それぞれ３つ現れているインダクタ配線１１１の断面は全て同じ形状を有している。但し、このように全て同じ断面形状である場合に限定するものではない。また、これらの凸になった部分は、後に説明する通り、ＣＭＰ法により絶縁膜に設けた溝に金属材料を埋め込むことにより形成する。

以上のように、本実施形態のインダクタ１００は、インダクタ配線１１１の幅方向断面において、インダクタ１００の内部側端部１２１の膜厚が中央部及び外部側端部の膜厚よりも厚くなった構造を有する。このため、インダクタ１００の通電動作時に発生する磁場からの影響、及び、高周波にて駆動する際の表皮効果等によって、インダクタ配線１１１におけるインダクタ１００の内部側（内部側端部１２１の表面近傍）に電流が集中したとしても、実質的な直列抵抗成分の増加を抑制することができる。この結果、本実施形態のインダクタ１００は、Ｑ値を向上させたインダクタとなっている。

尚、以上に説明した断面形状（図２（ａ）〜（ｃ））の場合、内部側端部１２１及びその他の部分はそれぞれ一定の膜厚を有しており、これらの境界に段差があって内部側端部１２１の方が厚くなった構造である。しかし、これには限らない。インダクタ配線１１１の幅方向の断面において、インダクタ１００の平面形状の外部側よりも内部側の膜厚が大きくなっていればよいのであり、外部側から内部側に向かって段差無しに連続的に厚くなるような断面形状であっても良い。

（第２の実施形態）
以下、本発明の第２の実施形態に係るインダクタについて、図面を参照しながら説明する。図３は、本実施形態のインダクタ１００ａの平面形状を示す図である。図３に示すインダクタ１００ａにおいて、図１に示す第１の実施形態のインダクタ１００と同様の構成要素については同じ符号を付している。インダクタ１００ａとインダクタ１００との相違点は、インダクタ配線１１１の幅方向の断面形状である。インダクタ１００ａにおいて、インダクタ配線１１１における平面形状の内部側端部１２１に加え、平面形状の外部側端部１２２についても膜厚が大きくなっている。これについて、以下に説明する。

図４（ａ）〜（ｃ）は、図３のIV-IV'線における断面の３つの例である。

第１の実施形態の場合、インダクタ配線１１１の幅方向の断面において、インダクタ１００の内部側端部１２１の膜厚が大きくなった構造を有していた。これに対し、本実施形態のインダクタは、インダクタ配線１１１におけるインダクタの内部側端部１２１に加えて、外部側端部１２２についても中央部よりも厚くなった形状を有している。つまり、インダクタ配線１１１の幅方向の断面形状において、両端部の膜厚が中央部の膜厚よりも厚くなっている。

特に、図４（ａ）の場合、インダクタ配線１１１の断面形状は、インダクタ配線１１１の幅方向の両端部（内部側端部１２１分及び外部側端部１２２）が下方に凸になるように厚くなった形状である。図４（ｂ）の場合、両端部が上方に凸になるように厚くなった形状である。図４（ｃ）の場合、両端部がいずれも下方及び上方に凸になるように厚くなった形状である。

以上のように、本実施形態のインダクタ１００ａは、インダクタ配線１１１の幅方向断面において、インダクタ１００ａの内部側端部１２１の膜厚及び外部側端部１２２の膜厚が中央部の膜厚よりも大きくなった構造を有する。このため、インダクタ１００ａの通電動作時に発生する磁場からの影響、及び、高周波にて駆動する際の表皮効果等によって、インダクタ配線１１１における幅方向の両端部の表面近傍に電流が集中したとしても、実質的な直列抵抗成分の増加を抑制することができる。この結果、本実施形態のインダクタ１００は、Ｑ値を向上させたインダクタとなっている。

尚、以上に説明した断面形状（図４（ａ）〜（ｃ））の場合、内部側端部１２１、外部側端部１２２及び中央部分はそれぞれ一定の膜厚を有しており、その境界に段差があって、内部側端部１２１及び外部側端部１２２の方が中央部分よりも厚くなった構造である。しかし、これには限らない。インダクタ配線１１１の幅方向の断面において、インダクタ１００の中央部分よりも両端部分の膜厚が大きくなっていればよいのであり、中央部分から内部側及び外部側に向かってそれぞれ段差無しに連続的に厚くなるような断面形状であっても良い。

（第３の実施形態）
以下に、第３の実施形態として、本発明に係るインダクタの製造方法について、図面を参照しながら説明する。図５（ａ）〜（ｄ）は、インダクタの具体例としての図２（ａ）に示す断面構造を有するインダクタの製造工程を説明する図である。

まず、図５（ａ）に示す構造を形成する。つまり、半導体基板１０１上に層間絶縁膜１０２が形成され、その上には絶縁膜１０４が形成されている。また、半導体基板１０１において、インダクタを形成するためのインダクタ部とＡと、配線を形成するための配線部Ｂとが設定されている。配線部Ｂにおいては、層間絶縁膜１０２中に下層配線１０３が形成されている。

次に、図５（ｂ）に示す工程を行う。ここでは、インダクタ部Ａにおいて、絶縁膜１０４に対し、第１のインダクタパターンを形成するための第１の溝１０５を形成する。これと共に、配線部Ｂにおいて、絶縁膜１０４に対し、ヴィアホール１０６を形成する。

この際、第１の溝１０５は、図１に示すインダクタ配線１１１の内部側端部１２１に対応する平面形状に形成する。

次に、図５（ｃ）に示す工程を行う。ここでは、第１の溝１０５及びヴィアホール１０６にそれぞれ第１の金属材料を埋め込むことにより、第１の金属層からなる第１のインダクタパターン１０７及びヴィアプラグ１１７を形成する。

次に、図５（ｄ）の工程を行う。ここでは、第１のインダクタパターン１０７上及びヴィアプラグ１１７上を含む絶縁膜１０４上に第２の金属膜を堆積した後、フォトエッチング法により不要部分を除去することにより、インダクタ部Ａにおいて第２のインダクタパターン１０８を形成すると共に、配線部Ｂにおいて上部配線１０９を形成する。

これにより、第１のインダクタパターン１０７と、これに沿って延びる第２のインダクタパターン１０８とによって、インダクタ配線１１１（図１等を参照）が構成される。ここで、第２の金属膜からなる第２のインダクタパターン１０８は、その幅を第１のインダクタパターン１０７よりも大きくすると共に、螺旋状の平面形状の内部側端部を第１のインダクタパターン１０７上に合わせて形成する。この結果、インダクタ配線１１１の幅方向断面におけるインダクタの内部側端部１２１の膜厚が外部側端部の膜厚よりも厚くなったインダクタが形成される。

この後、インダクタ配線１１１を覆うように絶縁膜１０４上に別の絶縁膜を形成すると、図２（ａ）に示すのと同様の構造が得られる。

以上のように、本実施形態のインダクタの製造方法によると、インダクタ配線１１１の膜厚を増加する部分（増厚部）である第１のインダクタパターン１０７と、それ以外の部分（本体部）である第２のインダクタパターン１０８とを別の工程にて形成する。また、第２のインダクタパターン１０８はフォトエッチング等により形成する。このようにすると、ＣＭＰ工程におけるディッシング（凹み）対策としてインダクタ配線の幅を制約することは不要となり、また、膜厚の工程ばらつきを低減することができる。

更に、第１の溝１０５とヴィアホール１０６、第１のインダクタパターン１０７とヴィアプラグ１１７、第２のインダクタパターン１０８と上部配線１０９とをそれぞれ同時に形成することにより、本実施形態の構造のインダクタを形成するために新しい工程を追加することは不要である。よって、追加工程のためのコストがかからず、安価にインダクタを製造することができる。

（第４の実施形態）
以下に、第４の実施形態として、本発明に係る別のインダクタの製造方法について図面を参照しながら説明する。図６（ａ）〜（ｄ）は、インダクタの具体例としての図４（ａ）に示す断面構造を有するインダクタの製造工程を説明する図である。

まず、図６（ａ）に示す構造を形成する。これは、第３の実施形態における図５（ａ）の構造と同様であるため説明は省略する。

次に、図６（ｂ）に示す工程を行う。ここでは、インダクタ部Ａにおいて、絶縁膜１０４に対し、第１のインダクタパターン１０７ａを形成するための第１の溝１０５ａと、第３のインダクタパターン１０７ｂを形成するための第２の溝１０５ｂとを形成する。これと共に、配線部Ｂにおいて、絶縁膜１０４に対し、ヴィアホール１０６を形成する。

この際、第１の溝１０５ａは、図３に示すインダクタ配線１１１の内部側端部１２１に対応する平面形状に形成する。また、第２の溝１０５ｂは、同じく図３に示すインダクタ配線１１１の外部側端部１２２に対応する平面形状に形成する。このため、第１の溝１０５ａ及び第２の溝１０５ｂは並走するようにして２重になった螺旋状の平面形状を構成する。

次に、図６（ｃ）示す工程を行う。ここでは、第１の溝１０５ａ、第２の溝１０５ｂ及びヴィアホール１０６にそれぞれ第１の金属材料を埋め込むことにより、第１の金属層からなる第１のインダクタパターン１０７ａ、第３のインダクタパターン１０７ｂ及びヴィアプラグ１１７を形成する。

次に、図６（ｄ）に示す工程を行う。ここでは、第１のインダクタパターン１０７ａ、第３のインダクタパターン１０７ｂ上及びヴィアプラグ１１７上を含む絶縁膜１０４上に第２の金属膜を堆積した後、フォトエッチング法により不要部分を除去することにより、インダクタ部Ａにおいて第２のインダクタパターン１０８を形成すると共に、配線部Ｂにおいて上部配線１０９を形成する。

これにより、第１のインダクタパターン１０７ａ及び第３のインダクタパターン１０７ｂと、これらに沿って延びる第２のインダクタパターン１０８とによって、インダクタ配線１１１（図３等を参照）が構成される。ここで、第２の金属膜からなる第２のインダクタパターン１０８は、その幅を第１のインダクタパターン１０７ａ及び第３のインダクタパターン１０７ｂよりも大きくする。また、螺旋状の平面形状の内部側端部を第１のインダクタパターン１０７ａ上に、外部側端部を第３のインダクタパターン１０７ｂ上に、それぞれ合わせて配置する。この結果、インダクタ配線１１１におけるインダクタの内部側端部１２１及び外部側端部１２２の膜厚がいずれも中央部分の膜厚よりも厚くなったインダクタが形成される。

この後、インダクタ配線１１１を覆うように絶縁膜１０４上に別の絶縁膜を形成すると、図４（ａ）に示すのと同様の構造が得られる。

以上のように、本実施形態のインダクタの製造方法によると、インダクタ配線１１１の膜厚を増加する部分（増厚部）である第１のインダクタパターン１０７ａ及び第３のインダクタパターン１０７ｂと、それ以外の部分（本体部）である第２のインダクタパターン１０８とを別の工程にて形成する。また、第２のインダクタパターン１０８はエッチング等により形成する。このようにすると、ＣＭＰ工程におけるディッシング（凹み）対策としてインダクタ配線の幅を制約することは不要となり、また、膜厚の工程ばらつきを低減することができる。

更に、第１の溝１０５ａ及び第２の溝１０５ｂとヴィアホール１０６、第１のインダクタパターン１０７ａ及び第３のインダクタパターン１０７ｂとヴィアプラグ１１７、第２のインダクタパターン１０８と上部配線１０９とをそれぞれ同時に形成することにより、本実施形態の構造のインダクタを形成するために新しい工程を追加することは不要である。よって、追加工程のためのコストがかからず、安価にインダクタを製造することができる。

尚、第３の実施形態及び第４の実施形態において、第１の金属層及び第２の金属層は異なった金属材料を用いて形成することも、同じ金属材料を用いて形成することも可能である。但し、同じ金属材料を用いると接触抵抗を低減することができるため、同じ材料を用いることがより望ましい。

更に、第３の実施形態及び第４の実施形態において、下層配線１０３等の形成工程については何ら限定するものではない。また、半導体基板１０１、層間絶縁膜１０２その他の種々の構成要素について、材料、形成方法、形成条件、寸法等、特に限定するものではない。

尚、図２（ｂ）及び（ｃ）、図４（ｂ）及び（ｃ）のように、上方に凸になることにより膜厚の大きくなった部分を有するインダクタ配線を形成する場合、第２のインダクタパターン１０８を形成した後に、上方に凸になった部分（増厚部）を形成すればよい。

例えば、第３の実施形態において、図３（ｄ）の工程の後に第２のインダクタパターン１０８を覆うように別の絶縁膜を形成し、続いて第２のインダクタパターン１０８の上面が露出するまで平坦化する。その後、第１のインダクタパターン１０７を形成するのと同様に、絶縁膜形成、該絶縁膜に対する（第１のインダクタパターン１０７の上方における）溝形成、該溝に対する金属材料埋め込みを順次行うことにより、第２のインダクタパターン１０８の内部側部分上に増厚部を形成する。これにより、図２（ｃ）に示す構造を形成することができる。

以上説明したように、本発明のインダクタはＱ値が向上しており、高周波用集積回路の半導体装置に内蔵されたインダクタ、特に、高周波動作の性能向上が要求されるインダクタとその製造方法として有用である。

図１は、本発明の第１の実施形態に係るインダクタ１００の平面形状を示す図である。 図２（ａ）〜（ｃ）は、いずれもインダクタ１００のII-II'線における断面構造を例示する図である。 図３は、本発明の第２の実施形態に係るインダクタ１００ａの平面形状を示す図である。 図４（ａ）〜（ｃ）は、いずれもインダクタ１００ａのIV-IV'線における断面構造を例示する図である。 図５（ａ）〜（ｄ）は、本発明の第３の実施形態に係るインダクタの製造方法を説明する図である。 図６（ａ）〜（ｄ）は、本発明の第４の実施形態に係るインダクタの製造方法を説明する図である。 図７（ａ）及び（ｂ）は、従来のインダクタ２０の平面形状及びそのVII-VII'線による断面構造を示す図である。 図８は、インダクタのＱ値と周波数との相関を示す図である。

符号の説明

１００ インダクタ
１００ａ インダクタ
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ 下層配線
１０４ 絶縁膜
１０５ 第１の溝
１０５ａ 第１の溝
１０５ｂ 第２の溝
１０６ ヴィアホール
１０７ 第１のインダクタパターン
１０７ａ 第１のインダクタパターン
１０７ｂ 第３のインダクタパターン
１０８ 第２のインダクタパターン
１０９ 上部配線
１１１ インダクタ配線
１１１ａ 外側端子
１１１ｂ 内側端子
１１２ ヴィア（外側端子の引出し用）
１１３ ヴィア（内側端子の引出し用）
１１４ 配線（外側端子の引出し用）
１１５ 配線（内側端子の引出し用）
１１７ ヴィアプラグ
１２１ 内部側部分
１２２ 外部側部分

Claims (4)

1. 金属層からなり且つ螺旋状の平面形状に形成されたインダクタ配線を備え、
   前記インダクタ配線の幅方向の断面形状において、少なくとも前記平面形状の内部側端部における膜厚が中央部における膜厚及び外部側端部における膜厚よりも厚くなっていることを特徴とするインダクタ。
2. 請求項１において、
   前記インダクタ配線の幅方向の断面形状は、前記内部側端部から前記中央部を経て前記外部側端部に至る一定の膜厚を有する第１領域と、前記内部側端部のみに配置され、前記第１領域から凸となるように前記断面形状を厚くする第２領域とからなることを特徴とするインダクタ。
3. 請求項２において、
   前記第１領域を形成する金属層と前記第２領域を形成する金属層とは同一の金属材料からなることを特徴とするインダクタ。
4. 請求項２において、
   前記第１領域を形成する金属層と前記第２領域を形成する金属層とは異なる金属材料からなることを特徴とするインダクタ。
   

Images