CN101465335A - 电感器及其制造方法 - Google Patents

电感器及其制造方法 Download PDF

Info

Publication number
CN101465335A
CN101465335A CN200810186080.9A CN200810186080A CN101465335A CN 101465335 A CN101465335 A CN 101465335A CN 200810186080 A CN200810186080 A CN 200810186080A CN 101465335 A CN101465335 A CN 101465335A
Authority
CN
China
Prior art keywords
inductor
conductor pattern
wiring
side end
flat shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810186080.9A
Other languages
English (en)
Inventor
锅岛有
梶山正兴
松永朋弘
岩馆秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101465335A publication Critical patent/CN101465335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

提供一种防止电感器布线内部中实质性串联电阻成分的增加，并且减少膜厚的工序偏差、提高Q值的电感器及其制造方法。特征是，电感器(100)具备由金属层构成且形成为螺旋状的平面形状的电感器布线(111)，在电感器布线(111)的宽度方向的截面形状中，至少平面形状的内部侧端部(121)的膜厚比中央部的膜厚更厚。

Description

电感器及其制造方法
技术领域
本发明涉及一种在形成于半导体基板上的绝缘膜上以螺旋状形成金属层来实现的电感器及其制造方法。
背景技术
近年来，随着便携式电话、PDA(便携式信息终端)的普及，使具备无线接口的高频电路小型化的需求越来越高。因此，至今除了半导体装置外、例如将安装在印刷基板部分的(即为外置部件)电感器等的无源元件收容在半导体装置内的例子逐渐增加。另外，电感器是在设计LNA(LowNoise Amplifier)、PA(Power Amplifier)、RF(Radio Frequency)振荡器等的RFIC(Radio Frequency Integrated Circuit)的应用中所需的部件。然而，将电阻元件和电容元件形成在芯片内是比较容易的，相比之下，对电感器而言，作为产生感性的结构有各种各样的结构，未必容易地将电感器形成在芯片内。
下面，参照图7(a)和(b)，说明现有技术。图7(a)表示螺旋状的电感器的平面图、图7(b)表示图7(a)的沿着VIIb—VIIb′截断的截面。
如图7(a)所示，电感器20具有电感器布线11成为螺旋状的线圈形状的结构。另外，其外侧端子11a连接于通孔(via)12和布线14、内侧端子11b连接于通孔13和布线15，由此实现电提取。另外，如图7(b)所示，电感器20(电感器布线11)设置在半导体基板1上所形成的层间绝缘膜10中，在宽度方向上切断电感器布线11的截面形状是矩形。
接下来，说明螺旋状的电感器的特性。一般作为表示电感器特性的指标，采用Q值。例如、在串联谐振LC电路中，Q值是根据谐振频率中的电感器值除以电路的串联电阻而得到的值来决定的，Q值以下面的(式1)的形式来表示。
Q＝ωL/R......(式1)
在(式1)中，ω是2πf、π是圆周率、f是频率、L是电感值、R是电阻值。
如果Q值越大，则电感器的电特性越好。另外，如果Q值大，则会贡献于电路的低耗电化。
图8表示一般的电感器的Q特性(Q值相对频率的变化)。如图8所示，Q值随着频率的增加而姑且变大，但是在高频下由于电感器与基板之间的电容耦合所产生的电容损耗而降低。其结果，Q特性表示上方凸状的波形形状。
另外，根据(式1)可以判断出增大Q值的有效的方法是减少电感器的串联电阻成分以及抑制电容损耗。
专利文献：日本特开2004—207602号公报(尤其参见第28页、图25)
然而，在上述的现有结构中，存在如下问题。
首先，随着驱动频率变高，因表面效应(skin effect)而有电流集中在电感器布线的表面(当如图7(b)的电感器布线11那样截面是方形时，上面、下面和两侧面)附近的倾向。另外，在电感器的通电动作时发生磁场，因此，当螺旋状的电感器的情况下，磁通量密度在电感器的内侧比外侧高，有电流集中在电感器布线中的平面形状的内部侧的倾向。由于如果在电感器布线的内部侧，局部发生电流集中，则实质性串联电阻成分增大，因此电感器的Q值降低。
另外，在电感器的制造工序中，当利用CMP(Chemical MechanicalPolishing)法形成电感器布线时，如果其布线宽度宽(20μm以上)，则受到凹形变形的影响而中央附近的布线膜厚变薄。这也是成为串联电阻成分增加、电感器的Q值降低的原因。
从而，解决上述问题成为课题。
发明内容
鉴于此，本发明的目的在于提供一种防止电感器布线内部中实质性串联电阻成分的增加，并且减少布线膜厚的工序偏差、提高Q值的电感器及其制造方法。
为了达到上述目的，本发明所涉及的电感器，具备由金属层构成且形成为螺旋状的平面形状的电感器布线，在电感器布线的宽度方向的截面形状中，至少平面形状的内部侧端部的膜厚比中央部的膜厚更厚。在此，电感器布线也可以形成在基板上形成的绝缘膜上。
换言之，通过在宽度方向的截面中至少一方的端部比中央部更厚的电感器布线，形成螺旋状的平面形状。
此外，优选地，在电感器布线的宽度方向的截面形状中，平面形状的内部侧端部的膜厚比外部侧端部的膜厚更厚。
根据上述结构，即使因电感器的通电动作时产生的磁场的影响、以及在高频下驱动时的表面效应等而电流集中在电感器布线中的电感器内部侧的表面附近，由于该部分中膜厚变厚，因此也能够抑制实质性串联电阻成分的增加。
另外，优选地，在电感器布线的宽度方向的截面形状中，平面形状的内部侧端部的膜厚和外部侧端部的膜厚均比中央部的膜厚更厚。
通过这样，即使因电感器的通电动作时产生的磁场的影响、以及在高频下驱动时的表面效应等而电流集中在电感器布线中的电感器内部侧和外部侧的表面附近，由于该部分中膜厚变厚，因此也能够实质性串联电阻成分的增加。
为了达到上述目的，本发明所涉及的电感器的制造方法，包括：在半导体基板上形成绝缘膜的工序(a)；在绝缘膜形成具有螺旋状的平面形状的第一沟的工序(b)；通过由第一金属层填埋第一沟，来形成第一电感器图案的工序(c)；和在绝缘膜上利用第二金属层来形成沿着第一电感器图案的上面延伸且宽度比第一电感器图案宽的第二电感器图案的工序(d)；在工序(d)中，在第一电感器图案上配置第二电感器图案中的平面形状的内部侧端部，来构成由第一电感器图案和第二电感器图案构成的电感器布线。
根据本发明的电感器的制造方法，能够制造具有螺旋状的平面形状的内部侧端部变厚的电感器布线的本发明的电感器。根据这样的电感器，如上所述，在动作时能够抑制的实质性串联电阻成分的增加。
再有，根据该电感器的制造方法，在不同的工序中分别形成由填埋在第一沟的第一金属层构成的第一电感器图案、和宽度比第一沟宽的第二电感器图案。从而，通过蚀刻等形成第二电感器图案，由此不需要作为避免CMP工序中的凹形变形(凹陷)的对策而限制电感器布线的线宽度的对策，能够减少膜厚的工序偏差。
另外，将用于形成第一电感器图案的第一沟、与通孔同时形成，并且将成为第二电感器图案的第二金属层与其他布线同时形成，从而不需要追加用于电感器制造的工序。由此，能够防止制造成本的增加，以低价格制造电感器。
此外，优选地，在工序(b)中，进一步形成第二沟，所述第二沟与第一沟并排且具有螺旋状的平面形状，在工序(c)中，通过由第一金属层填埋第二沟，进一步形成第三电感器图案，在工序(d)中，在第三电感器图案上配置第二电感器图案中的平面形状的外部侧端部，来构成由第一电感器图案、第二电感器图案和第三电感器图案构成的电感器布线。
通过这样，第一电感器图案和第三电感器图案分别与平面形状的内部侧端部和外部侧端部一致地形成第二电感器图案，来构成具有螺旋状的平面形状的电感器布线。即、在宽度方向上，由具有两端部分的膜厚比中央部分的膜厚厚的截面形状的电感器布线构成的电感器。由此，能够制造出即使电流集中在电感器布线的宽度方向的截面中的两端部也能够抑制实质性串联电阻成分的增加的本发明的电感器。
另外，优选地，第一金属层和第二金属层由相同的金属材料构成。通过这样，能够降低第一金属层与第二金属层的接触电阻。
发明效果
根据本发明所涉及的电感器及其制造方法，即使因受到在电感器的通电动作时产生的磁场的影响、以及高频下的表面效应等而电流集中在电感器布线中的电感器内部侧端部的表面附近，也能够抑制此部分中的实质性串联电阻成分的增加。另外，能够降低膜厚的工序偏差。由此，能够实现提高了Q值的电感器。
附图说明
图1是表示本发明的第一实施方式所涉及的电感器100的平面形状的图。
图2(a)～(c)是例示均沿着电感器100的II—II′线的截面结构的图。
图3是表示本发明的第二实施方式所涉及的电感器100a的平面形状的图。
图4(a)～(c)均例示沿着电感器100a的IV—IV′线的截面结构的图。
图5(a)～(d)是说明本发明的第三实施方式所涉及的电感器的制造方法的图。
图6(a)～(d)是说明本发明的第四实施方式所涉及的电感器的制造方法的图。
图7(a)和(b)是表示现有电感器20的平面形状及其沿着VIIb—VIIb′截断的截面结构的图。
图8是表示电感器的Q值与频率之间的相关的图。
图中：
100…电感器
100a…电感器
101…半导体基板
102…层间绝缘膜
103…下层布线
104…绝缘膜
105…第一沟
105a…第一沟
105b…第二沟
106…通孔
107…第一电感器图案
107a…第一电感器图案
107b…第三电感器图案
108…第二电感器图案
109…上部布线
111…电感器布线
111a…外侧端子
111b…内侧端子
112…通孔(外侧端子的引出用)
113…通孔(内侧端子的引出用)
114…布线(外侧端子的引出用)
115…布线(内侧端子的引出用)
117…通孔塞(via plug)
121…内部侧部分
122…外部侧部分
具体实施方式
(第一实施方式)
下面，参照附图，说明本发明的第一实施方式所涉及的电感器。图1是表示本实施方式的电感器100的平面形状的图。
如图1所示，电感器100具有电感器布线111呈螺旋状的线圈形状的结构。电感器布线111在外侧的末端具有外侧端子111a，外侧端子111a经由通孔112而连接到布线114。同样，电感器布线111在内侧的末端具有内侧端子111b，内侧端子111b经由通孔113而连接到布线115。
在此，电感器布线111的宽度方向截面中的平面形状的内部侧端部121的膜厚比其他的部分更厚。下面对此进行说明。
关于如图1所示的具有螺旋状的平面形状的电感器100，在图2(a)～(c)中例示沿着II—II′线的三种截面。在任何情况下，形成为在形成于半导体基板101上的层间绝缘膜110中、填埋电感器布线111的结构。另外，由于示出了将形成为螺旋状的电感器布线111横切三次的截面，因此在图2(a)～(c)中出现三个电感器布线111的截面。
在图2(a)的情况下，电感器布线111的截面形状是电感器100的内部侧端部121向下凸出而变厚的形状。在图2(b)的情况下，是电感器100的内部侧端部121向上凸出而变厚的的形状。在图2(c)的情况下，是电感器100的内部侧端部121向上和向下均凸出而变厚的形状。
此外，在任何情况下，各自出现三个的电感器布线111的截面均具有相同形状。但是，并不限定在这样均为相同截面形状的情况。另外，这些凸出的部分，如后所述，通过在利用CMP法设置在绝缘膜的沟中填埋金属材料来形成。
如上所述，本实施方式的电感器100具有在电感器布线111的宽度方向截面中，使电感器100的内部侧端部121的膜厚比中央部和外部侧端部的膜厚更厚的结构。因此，即使因电感器100的通电动作时产生的磁场的影响、以及高频下驱动时的表面效应等而电流集中电感器布线111中的电感器100的内部侧(内部侧端部121的表面附近)，也能够抑制实质性串联电阻成分的增加。其结果，本实施方式的电感器100成为提高了Q值的电感器。
此外，在上述的截面形状(图2(a)～(c))的情况下，是内部侧端部121及其他的部分分别具有一定的膜厚，在这些边界上有阶梯差且内部侧端部121较厚的结构。然而，不限于此。在电感器布线111的宽度方向的截面中，只要内部侧的膜厚比电感器100的平面形状的外部侧更厚即可，也可以是从外部侧向内部侧无阶梯差地连续变厚的截面形状。
(第二实施方式)
下面，参照附图，说明本发明的第二实施方式所涉及的电感器。图3是表示本实施方式的电感器100a的平面形状的图。在图3所示的电感器100a中，对于与图1所示的第一实施方式的电感器100同样的结构要素赋予相同符号。电感器100a与电感器100的区别在于电感器布线111的宽度方向的截面形状。在电感器100a中，除了电感器布线111中的平面形状的内部侧端部121之外，对于平面形状的外部侧端部122而言膜厚也增大。下面对此进行说明。
图4(a)～(c)是沿着图3的IV—IV′线的截面的三个例子。
在第一实施方式的情况下，具有在电感器布线111的宽度方向的截面中电感器100的内部侧端部121的膜厚变厚的结构。与此对应，本实施方式的电感器具有除了电感器布线111中的电感器的内部侧端部121以外，外部侧端部122也比中央部更厚的形状。即，在电感器布线111的宽度方向的截面形状中，两端部的膜厚比中央部的膜厚厚。
尤其在图4(a)的情况下，电感器布线111的截面形状是电感器布线111的宽度方向的两端部(内部侧端部121分和外部侧端部122)向下方凸出而变厚的形状。在图4(b)的情况下，是两端部向上方凸出而变厚的形状。在图4(c)的情况下，是两端部均向下方和上方凸出而变厚的形状。
如上所述，本实施方式的电感器100a具有在电感器布线111的宽度方向截面中电感器100a的内部侧端部121的膜厚和外部侧端部122的膜厚比中央部的膜厚更厚的结构。因此，即使因在电感器100a的通电动作时产生的磁场的影响、以及高频下驱动时的表面效应等而电流集中在电感器布线111中的宽度方向的两端部的表面附近，也能够抑制实质性串联电阻成分的增加。其结果，本实施方式的电感器100a成为提高了Q值的电感器。
此外，在上述的截面形状(图4(a)～(c))的情况下，是内部侧端部121、外部侧端部122和中央部分分别具有一定的膜厚，在这些部分的边界上有阶梯差，内部侧端部121和外部侧端部122比中央部分厚的结构。然而，不限于此。在电感器布线111的宽度方向的截面中，只要电感器100a的两端部分的膜厚比中央部分厚即可，也可以是从中央部分向内部侧和外部侧分别无阶梯差地连续变厚的截面形状。
(第三实施方式)
下面，参照附图，作为第三实施方式说明本发明所涉及的电感器的制造方法。图5(a)～(d)是说明作为电感器的具体例的具有图2(a)所示的截面结构的电感器的制造工序的图。
首先，形成图5(a)所示的结构。即，在半导体基板101上形成层间绝缘膜102，在该层间绝缘膜102上形成有绝缘膜104。另外，在半导体基板101中设置有用于形成电感器的电感器部A、和用于形成布线的布线部B。在布线部B中，下层布线103形成在层间绝缘膜102中。
接下来，进行图5(b)所示的工序。在此，在电感器部A中，对于绝缘膜104，形成用于形成第一电感器图案的第一沟105。并且，在布线部B中，对于绝缘膜104，形成通孔106。
此时，第一沟105形成为与图1所示的电感器布线111的内部侧端部121对应的平面形状。
接下来，进行图5(c)所示的工序。在此，通过在第一沟105和通孔106分别填埋第一金属材料，来形成由第一金属层构成的第一电感器图案107和通孔塞117。
接下来，进行图5(d)的工序。在此，在包含第一电感器图案107上和通孔塞117上的绝缘膜104上堆积第二金属膜之后，利用光刻法除去不需要的部分，由此在电感器部A中形成第二电感器图案108，并且在布线部B中形成上部布线109。
由此，由第一电感器图案107和沿着该第一电感器图案107延伸的第二电感器图案108来构成电感器布线111(参照图1等)。在此，由第二金属膜构成的第二电感器图案108，将其宽度形成为比第一电感器图案107宽，并且，将螺旋状的平面形状的内部侧端部对准第一电感器图案107上而形成。其结果，形成了电感器布线111的宽度方向截面中的电感器的内部侧端部121的膜厚比外部侧端部的膜厚更厚的电感器。
然后，如果在绝缘膜104上形成不同的绝缘膜以使其覆盖电感器布线111，则可得到与图2(a)所示的同样的结构。
如上所述，根据本实施方式的电感器的制造方法，通过不同的工序形成增加电感器布线111的膜厚的部分(增厚部)即第一电感器图案107、除此以外的部分(主体部)即第二电感器图案108。另外，第二电感器图案108通过光刻等来形成。通过这样，不需要作为CMP工序中的凹形变形(凹陷)对策而限制电感器布线的宽度的对策，另外，还能够降低膜厚的工序偏差。
再有，通过分别同时形成第一沟105和通孔106、第一电感器图案107和通孔塞117、第二电感器图案108和上部布线109，因此不需要为了形成本实施方式的结构的电感器而追加新的工序。从而，不会发生追加工序的的成本，能够以低价格制造电感器。
(第四实施方式)
下面，参照附图，作为第四实施方式说明本发明所涉及的別???的电感器的制造方法。图6(a)～(d)是说明作为电感器的具体例的具有图4(a)所示的截面结构的电感器的制造工序的图。
首先，形成图6(a)所示的结构。此与第三实施方式中的图5(a)的结构同样，因此省略说明。
接下来，进行图6(b)所示的工序。在此，在电感器部A中，对于绝缘膜104，形成用于形成第一电感器图案107a的第一沟105a、和用于形成第三电感器图案107b的第二沟105b。并且，在布线部B中，对于绝缘膜104，形成通孔106。
此时，第一沟105a形成与图3所示的电感器布线111的内部侧端部121对应的平面形状。另外，第二沟105b同样形成为与图3所示的电感器布线111的外部侧端部122对应的平面形状。因此，第一沟105a和第二沟105b形成为并排並走双重螺旋状的平面形状。
接下来，进行图6(c)所示的工序。在此，通过在第一沟105a、第二沟105b和通孔106分别填埋第一金属材料，来形成由第一金属层形成的第一电感器图案107a、第三电感器图案107b和通孔塞117。
接下来，进行图6(d)所示的工序。在此，在包含第一电感器图案107a、第三电感器图案107b上和通孔塞117上的绝缘膜104上堆积第二金属膜之后，利用光刻法除去不需要的部分，由此在电感器部A中形成第二电感器图案108，并且在布线部B中形成上部布线109。
由此，由第一电感器图案107a和第三电感器图案107b以及沿着第一电感器图案107a和第三电感器图案107b延伸的第二电感器图案108，构成电感器布线111(参照图3等)。在此，由第二金属膜构成的第二电感器图案108的宽度形成为比第一电感器图案107a和第三电感器图案107b宽。另外，将螺旋状的平面形状的内部侧端部配置在第一电感器图案107a上，将外部侧端部配置在第三电感器图案107b上。其结果，形成电感器布线111中的电感器的内部侧端部121和外部侧端部122的膜厚均比中央部分的膜厚更厚的电感器。
然后，如果在绝缘膜104上形成不同的绝缘膜以使其覆盖电感器布线111，则可得到与图4(a)所示的同样的结构。
如上所述，根据本实施方式的电感器的制造方法，通过不同的工序形成增加电感器布线111的膜厚的部分(增厚部)即第一电感器图案107a和第三电感器图案107b、除此以外的部分(主体部)即第二电感器图案108。另外，通过蚀刻等形成第二电感器图案108。通过这样，不需要作为CMP工序中的凹形变形(凹陷)对策而限制电感器布线的宽度的对策，另外，还能够降低膜厚的工序偏差。
再有，通过分别同时形成第一沟105a和第二沟105b与通孔106、第一电感器图案107a和第三电感器图案107b与通孔塞117、第二电感器图案108与上部布线109，因此不需要为了形成本实施方式的结构的电感器而追加新的工序。由此，不会发生追加工序的成本，能够以低价格制造电感器。
此外，在第三实施方式和第四实施方式中，第一金属层和第二金属层既可以采用不同的金属材料来形成，也可以采用相同的金属材料来形成。但是，如果采用相同的金属材料则能够降低接触电阻，因此最好采用相同的材料。
再有，在第三实施方式和第四实施方式中，不会对下层布线103等的形成工序进行任何限定。另外，对于半导体基板101、层间绝缘膜102之外的各种构成要素、材料、形成方法、形成条件、尺寸等，不会特别限定。
此外，如图2(b)和(c)、图4(b)和(c)所示，当形成具有因向上方凸出而膜厚增大的部分的电感器布线时，只要在形成第二电感器图案108之后，再形成向上方凸出的部分(增厚部)即可。
例如，在第三实施方式中，在图5(d)的工序之后形成不同的绝缘膜来覆盖第二电感器图案108，接着进行平坦化直到第二电感器图案108的上面露出为止。然后，与形成第一电感器图案107的情况同样，通过依次进行绝缘膜形成、对于该绝缘膜的(第一电感器图案107的上方中的)沟形成、对于该沟的金属材料填埋，在第二电感器图案108的内部侧部分上形成增厚部。由此，能够形成图2(c)所示的结构。
工业实用性
如上所述，本发明的电感器作为提高了Q值的在高频用集成电路的半导体装置中内置的电感器、尤其是要求提高高频动作的性能的电感器及其制造方法而有用。

Claims (6)

1、一种电感器，具备由金属层构成且形成为螺旋状的平面形状的电感器布线，
在所述电感器布线的宽度方向的截面形状中，至少所述平面形状的内部侧端部的膜厚比中央部的膜厚更厚。
2、根据权利要求1所述的电感器，其特征在于，
在所述电感器布线的宽度方向的截面形状中，所述平面形状的内部侧端部的膜厚比外部侧端部的膜厚更厚。
3、根据权利要求1所述的电感器，其特征在于，
在所述电感器布线的宽度方向的截面形状中，所述平面形状的内部侧端部的膜厚和外部侧端部的膜厚均比中央部的膜厚更厚。
4、一种电感器的制造方法，包括：
在半导体基板上形成绝缘膜的工序(a)；
在所述绝缘膜形成具有螺旋状的平面形状的第一沟的工序(b)；
通过由第一金属层填埋所述第一沟，来形成第一电感器图案的工序(c)；和
在所述绝缘膜上利用第二金属层来形成沿着所述第一电感器图案的上面延伸且宽度比所述第一电感器图案宽的第二电感器图案的工序(d)；
在所述工序(d)中，在所述第一电感器图案上配置所述第二电感器图案中的所述平面形状的内部侧端部，来构成由所述第一电感器图案和所述第二电感器图案构成的电感器布线。
5、根据权利要求4所述的电感器的制造方法，其特征在于，
在所述工序(b)中，进一步形成第二沟，所述第二沟与所述第一沟并排且具有螺旋状的平面形状，
在所述工序(c)中，通过由所述第一金属层填埋所述第二沟，来进一步形成第三电感器图案，
在所述工序(d)中，在所述第三电感器图案上配置所述第二电感器图案中的所述平面形状的外部侧端部，来构成由所述第一电感器图案、所述第二电感器图案和所述第三电感器图案构成的电感器布线。
6、根据权利要求4或5所述的电感器的制造方法，其特征在于，
所述第一金属层和所述第二金属层由相同的金属材料构成。
CN200810186080.9A 2007-12-20 2008-12-22 电感器及其制造方法 Pending CN101465335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007329205 2007-12-20
JP2007329205A JP5268345B2 (ja) 2007-12-20 2007-12-20 インダクタ

Publications (1)

Publication Number Publication Date
CN101465335A true CN101465335A (zh) 2009-06-24

Family

ID=40787606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810186080.9A Pending CN101465335A (zh) 2007-12-20 2008-12-22 电感器及其制造方法

Country Status (3)

Country Link
US (1) US7977767B2 (zh)
JP (1) JP5268345B2 (zh)
CN (1) CN101465335A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299149A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 半导体电感器件及其制造方法
CN102637677A (zh) * 2012-04-24 2012-08-15 上海宏力半导体制造有限公司 电感及其形成方法、射频器件、集成无源器件
CN103390543A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 一种增加电感的表面面积的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009018434B4 (de) * 2009-04-22 2023-11-30 Ev Group Gmbh Aufnahmeeinrichtung zur Aufnahme von Halbleitersubstraten
CN102065636A (zh) * 2009-11-12 2011-05-18 群康科技(深圳)有限公司 电路板及应用该电路板的电子装置及液晶显示器
KR101862402B1 (ko) * 2011-12-06 2018-05-30 삼성전기주식회사 도체 패턴 및 이를 포함하는 코일 부품
RU2504037C2 (ru) * 2012-04-16 2014-01-10 Геннадий Леонидович Багич Способ трансформации электроэнергии, устройство для его функционирования и способ изготовления устройства
CN103474414B (zh) * 2012-06-06 2016-03-16 中芯国际集成电路制造(上海)有限公司 电感及其形成方法
JP6206577B2 (ja) * 2014-03-14 2017-10-04 株式会社村田製作所 積層コイル素子およびその製造方法
KR20160058592A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 알에프 집적회로 및 그 제조방법
JP2016100344A (ja) * 2014-11-18 2016-05-30 株式会社村田製作所 高周波コイル装置
CN105719947B (zh) * 2014-12-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10062505B1 (en) 2015-12-30 2018-08-28 Hrl Laboratories, Llc Laminated conductors
JP6895333B2 (ja) * 2017-07-10 2021-06-30 株式会社村田製作所 コイル部品
US11404389B2 (en) * 2018-09-28 2022-08-02 Intel Corporation In-situ component fabrication of a highly efficient, high inductance air core inductor integrated into substrate packages
KR20200070834A (ko) * 2018-12-10 2020-06-18 삼성전기주식회사 코일 전자 부품
CN113053622B (zh) * 2021-03-18 2022-06-24 无锡豪帮高科股份有限公司 一种三维结构的射频电感及其设计方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081688B2 (ja) * 1984-10-05 1996-01-10 富士写真フイルム株式会社 薄膜磁気ヘツドおよびその製造方法
JP2677415B2 (ja) * 1989-05-17 1997-11-17 ティーディーケイ株式会社 薄膜磁気ヘッド
JP2963189B2 (ja) * 1990-11-05 1999-10-12 日本電信電話株式会社 マイクロ線路の配線構造及びその製法
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US6246541B1 (en) * 1998-05-29 2001-06-12 Hitachi Metals, Ltd. Thin film magnetic head with reduced magnetic gap by incorporating coil conductors with convex surfaces
JP3577222B2 (ja) 1998-08-11 2004-10-13 シャープ株式会社 スパイラルインダクタ、それが形成されたモノリシックマイクロ波集積回路およびその製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US6750750B2 (en) * 2001-12-28 2004-06-15 Chartered Semiconductor Manufacturing Ltd. Via/line inductor on semiconductor material
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
JP4601247B2 (ja) 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2005268490A (ja) 2004-03-18 2005-09-29 Matsushita Electric Ind Co Ltd 高周波用高ｑインダクタ素子およびその製造方法
EP1596403A1 (en) * 2004-05-13 2005-11-16 Seiko Epson Corporation Planar inductor and method of manufacturing it
JP2007266105A (ja) * 2006-03-27 2007-10-11 Tdk Corp 薄膜デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299149A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 半导体电感器件及其制造方法
CN102637677A (zh) * 2012-04-24 2012-08-15 上海宏力半导体制造有限公司 电感及其形成方法、射频器件、集成无源器件
CN103390543A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 一种增加电感的表面面积的方法

Also Published As

Publication number Publication date
JP5268345B2 (ja) 2013-08-21
US20090160018A1 (en) 2009-06-25
JP2009152406A (ja) 2009-07-09
US7977767B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
CN101465335A (zh) 电感器及其制造方法
US7928824B2 (en) Inductor devices
US6800533B1 (en) Integrated vertical spiral inductor on semiconductor material
US7804678B2 (en) Capacitor devices
US20040041234A1 (en) 3-D spiral stacked inductor on semiconductor material
US20040108933A1 (en) Symmetrical stacked inductor
CN103093922A (zh) 共模滤波器
CN108346642A (zh) 一种电感堆叠结构
EP1357599B1 (en) Parallel spiral stacked inductor on semiconductor material
TWI459422B (zh) 半導體裝置及其製造方法
CN113053622A (zh) 一种三维结构的射频电感及其设计方法
US7423490B2 (en) Wideband high frequency chokes
US7875524B2 (en) Method of fabricating an inductor for a semiconductor device
US20100133652A1 (en) Semiconductor device and method of manufacturing the same
KR100218676B1 (ko) 스피럴 인덕터의 구조
US7471170B2 (en) Multilayer stack with compensated resonant circuit
CN219893303U (zh) 一种滤波器
JP4493946B2 (ja) チップ素子
US7776671B2 (en) Inductor for semiconductor device and method of fabricating the same
US20090051459A1 (en) Filter
CN112953455B (zh) 滤波器结构
KR20030071059A (ko) 되감기식 나선형 이층 인덕터
CN101051548B (zh) 电感结构
CN102130118B (zh) 螺旋状电感结构及其制备方法
JP2005268490A (ja) 高周波用高ｑインダクタ素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090624