JP4493946B2

JP4493946B2 - チップ素子

Info

Publication number: JP4493946B2
Application number: JP2003270567A
Authority: JP
Inventors: 忠弘大見; 明大森本
Original assignee: Foundation for Advancement of International Science
Current assignee: Foundation for Advancement of International Science
Priority date: 2003-07-03
Filing date: 2003-07-03
Publication date: 2010-06-30
Anticipated expiration: 2023-07-03
Also published as: JP2005026616A

Description

本発明はプリント基板等に搭載して使用されるリードレスタイプのチップ素子、特に、チップ抵抗素子及びチップインダクタンス素子に関する。

一般に、プリント配線基板上に実装される部品として、チップ化されたチップ抵抗、チップインダクタ、チップコンデンサ等のチップ素子が広く使用されている。このようなチップ素子は、単位面積当たりの実装密度を向上させることができる。

これらの部品は機能を実現するための配線構造をアルミナやフェライト等のセラミック基板上に形成し、これら配線構造をガラスもしくは樹脂などで覆うと共に、配線構造の端部に電極を形成することで完成されている。

このように、配線構造を覆うパッケージ材料としてセラミックを用いるのは、ガラスエポキシ等のプリント配線基板等への実装時にハンダリフロー工程など、２００℃〜３００℃の高温工程を経ることに対しての熱的耐力を持たせるためである。

更に、このようなチップ素子は、プリント配線基板上に実装され、例えば、信号伝送線路として広く用いられているマイクロストリップ線路等の終端抵抗や、携帯電話などの高周波信号の整合素子としても用いられている。この場合、上述の信号伝送線路の特性インピーダンスは５０Ωを用いることが一般的である。

一方、ＬＳＩなどの能動素子からこのような５０Ω系の配線に十分な信号を供給するために、例えば、ＬＳＩの入出力部にはバッファ回路が形成され、このバッファ回路によって大電流を発生させることによって該５０Ω系の配線を駆動することも行われている。

いずれにしても、この種のチップ素子はより高い周波数領域、即ち、１ＧＨｚ以上の周波数帯域においても使用されることが予測される。

一方、この種のチップ素子として、特開平１１−１６２７１９号公報（特許文献１）、特開平１０−２３３３０２号公報（特許文献２）、及び、特許第２７３９３３４号公報（特許文献３）に記載されたものがある。このうち、特許文献１には、抵抗体及び当該抵抗体に接続された２つの電極端子を熱硬化性の不飽和ポリエステル樹脂によってインサート整形したチップ抵抗器が開示されている。他方、特許文献２には、液晶ポリマー製の絶縁チップ状基板にベース電極及び酸化ルテニウムからなる皮膜抵抗体を形成したチップ抵抗器が開示されている。更に、特許文献３には、強磁性体粉末と結合樹脂と溶剤を混合練り合わせた磁性ペーストより押し出し成形された磁性体を用いたインピーダンス素子およびその製造方法が開示されている。
特開平１１−１６２７１９号公報特開平１０−２３３３０２号公報特許第２７３９３３４号公報

しかしながら、従来使用されているチップ素子、特に、チップ抵抗素子、或いは、チップインダクタンス素子では、１ＧＨｚ〜１０ＧＨｚの高周波領域でインピーダンスが設計値から変化してしまうという問題が生じることが判明した。

この問題は、チップ抵抗素子においては、特に、１００オームを超える高抵抗領域で顕著であり、チップインダクタ素子においては特に１ｎＨを超える高インダクタンス領域で顕著であった。

また、特許文献１は耐熱性及び成形効率の良いチップ抵抗器及びその製造方法を開示し、このために、熱硬化性の不飽和ポリエステル樹脂中に抵抗体をインサート成形している。したがって、特許文献１はチップ抵抗器をＧＨｚの帯域で使用することについて全く示唆していないし、その対策についても指摘していない。

更に、特許文献２はセラミック基板を使用した場合におけるコストの上昇を抑えるために、液晶ポリマー製のチップ状基板を用いることを提案しているが、この特許文献２においても、当該チップ抵抗器をＧＨｚ帯域の高周波で使用すること及びその場合の問題点については全く示唆していない。

また、特許文献３には、高周波特性を良好にするために必要な磁性体粉の粒径や、樹脂の誘電率に関する記述が無く、高周波で使用するインピーダンス素子について全く示唆していないしその対策についても指摘していない。また、導体層を押し出し成形するため、コイルなどの複雑な回路パターンを形成できない問題を生じている。

本発明はＧＨｚ帯域の高周波帯域でチップ素子を使用した場合に生じる問題点を指摘し、その解決を図ることである。

本発明の目的はＧＨｚ帯域における使用の際、寄生容量、寄生インダクタンスの影響を軽減できるチップ抵抗素子を提供することである。

本発明の他の目的はＧＨｚ帯域においても使用できるチップインダクタンス素子を提供することである。

本発明の具体的な目的はチップ素子に伴う寄生容量を低減し、従来、１０ＧＨｚ程度以上では数十Ω程度のものしか使えなかったチップ抵抗素子を数百Ω〜１ｋΩ程度以上で使用できるチップ抵抗素子を提供することである。

本発明の他の具体的な目的は、数１０ＧＨｚ程度以上の周波数で数十ｎＨ程度以上のインダクタンス値を実現できるチップインダクタンス素子を提供することである。

本発明の一態様によれば、基板上に、インダクタンス素子と、該インダクタンス素子に接続された複数の電極とを形成したチップ素子において、前記基板はＧＨｚ帯域における寄生容量を低減できる程度の低い誘電率を有する低誘電率材料によって形成されていることを特徴とするチップ素子が得られる。ここで、チップ素子はチップ抵抗素子或いはチップインダクタンス素子であり、低誘電率材料はＪＩＳＣ３００５で測定した場合、１ｋΩｃｍ以上の比抵抗を有している絶縁材料である。

また、前記低誘電率材料は有機材料の樹脂であることが好ましい。この場合、前記樹脂は、フッ素樹脂、アクリル樹脂、エポキシ樹脂、液晶樹脂、フェノール樹脂、ポリエステル樹脂、変性ポリフェニルエーテル樹脂、ビスマレイド・トリアジン樹脂、変性ポリフェニレンオキサイド樹脂、ケイ素樹脂、ベンゾシクロブテン樹脂、ポリエチレンナフタレート樹脂、ポリシクロオレフィン樹脂、ポリオレフィン樹脂、シアネートエステル樹脂、及び、メラミン樹脂からなる群から選ばれれば良い。更に、前記低誘電体材料は４以下の比誘電率を有していることが望ましい。

本発明では、チップ素子の基板材料として、低誘電材料の樹脂を使用することにより高周波における寄生容量を軽減でき、これによって、ＧＨｚ帯域の高周波領域においてもインピーダンス特性の劣化の少ないチップ素子、特に、チップ抵抗素子或いはチップインダクタンス素子が得られる。

発明の原理：
ここで、図１（ａ）及び（ｂ）を参照して、チップ素子に伴う問題点を指摘すると共に、本発明の原理を説明する。

図１（ａ）及び（ｂ）はチップ部品の等価回路を示したものであり、（ａ）はチップ抵抗素子、（ｂ）はチップインダクタ素子の場合を示す。

図１（ａ）に示すように、チップ抵抗素子は、レーザートリミング等を用いて所望の直流抵抗値に調整された真性抵抗成分Ｒと、それに直列に接続された寄生インダクタ成分Ｌｐおよび並列に接続された寄生容量成分Ｃｐにより構成される。寄生インダクタ成分Ｌｐおよび寄生容量成分Ｃｐのインピーダンスは角周波数ωを用いて、それぞれ、ωＬおよび１／（ωＣ）で表される。従って、周波数が高くなると寄生インダクタンスについては高インピーダンス、寄生容量については低インピーダンスとなる。このような寄生成分の大きさは通常、寄生インダクタンスＬｐについては数百ｐＨ〜数ｎＨ程度であり、他方、寄生容量Ｃｐについては数十ｆＦ〜数百ｆＦ程度である。この値を、例えば１０ＧＨｚのインピーダンスに直すと寄生インダクタンスＬｐについて数Ω〜数十Ω程度、寄生容量Ｃｐについては数ｋΩ〜数百Ω程度となる。

これらの寄生成分が図１（ａ）に示す等価回路の構成をなしている場合、抵抗値Ｒの値が寄生インダクタンス成分Ｌｐによるインピーダンスと同等程度よりも小さい場合は、寄生インダクタンス分Ｌｐが支配的となり、インピーダンスの値を小さくすることができない。同様に、抵抗値Ｒの値が寄生容量成分Ｃｐによるインピーダンスと同等程度よりも大きい場合は、容量分が支配的となり、インピーダンスの値を大きくすることができない。結果として、チップ抵抗が高周波領域で使用できる値は数十Ω程度となってしまっていた。

一方、図１（ｂ）に示されたチップインダクタ素子は、所望のインダクタンス成分に調整された真性インダクタンス成分Ｌと、それに直列に接続されている寄生抵抗成分Ｒｐ、および並列に接続されている寄生容量成分Ｃｐから構成される。インダクタンスの高周波特性を示す指標である自己共振周波数は、真性インダクタンスＬ、寄生容量Ｃｐを用いて、ｆ=１／（２π√（ＬＣｐ））で表される。

この自己共振周波数は、インダクタがインダクタンスとして使用できる上限周波数を示したものであり、この周波数より高い周波数領域ではインダクタンス性は消失し容量として作用する。

チップインダクタは高いインダクタンス値を得る目的で導体薄膜を誘電体を介して積層して形成することが一般的であり、このような場合、導体薄膜間に寄生容量が形成されるため、全体の寄生容量値はチップ抵抗素子の場合に比べて大きく、数百ｆＦ〜数ｐＦ程度になる。従って、数ｎＨを上回るインダクタンス値の場合、自己共振周波数が数ＧＨｚ〜１０ＧＨｚ程度以下になってしまい、１０ＧＨｚ以上の高周波でインダクタとして使用できないという問題を生じてしまっていた。このため、１０ＧＨｚにおいて使用できるインダクタンスはせいぜい数ｎＨ程度の値が上限となり、インピーダンスに直せば数十Ω程度となってしまう。

さらに、上述のチップインダクタはインダクタンス値を大きくするためにフェライト等の誘電体材料を用いているため、材料のヒステリシス損失などが大きく、使用できる周波数は１００ＭＨｚ程度以下になってしまっていた。

このように、１０ＧＨｚ程度以上で使用できるチップ抵抗やチップインダクタの実現は寄生成分の存在により困難であり、数十Ω程度のインピーダンスでの使用に限定されてしまう。結果として、これらをマッチング素子や終端素子として使用する配線ボード上に形成される信号伝播線路の特性インピーダンスは数十Ω程度に限定せざるを得なかったため、特性インピーダンスを高インピーダンス化して信号伝播線路に流れる電流成分を減らし消費電力を低減することが困難であった。

上記した点に鑑み、本発明は、チップ素子の基板に着目し、当該基板として４以下の誘電率を有する低誘電材料の樹脂材料であるプラスチックを用いた。このように、低誘電材料の基板を用いることにより、チップ抵抗やチップインダクタの並列寄生容量を減少することが出来、ＧＨｚ帯域の高周波領域でもインピーダンス特性の劣化の少ない素子を形成することが判明した。

更に、本発明のように、低誘電材料の基板に形成されたチップ抵抗素子では、並列寄生容量が低減されているため、ＧＨｚ帯域の高抵抗領域においてもインピーダンス特性の劣化の少ない良質なチップ抵抗素子を形成できることが判明した。

また、本発明のチップインダクタ素子では、並列寄生容量が低減されているため、高インダクタンス領域においてもインピーダンス特性劣化の少ない素子を形成することができる。更に、本発明のチップインダクタ素子では、誘電体中には微小磁性体が分散されており超常磁性体として振る舞うため、透磁率を上げながらヒステリシス損失等を減少することができるため、小型で低損失のインダクタンスを形成することができる。

以下、本発明の実施例について説明する。

本発明の実施例１にかかるチップ抵抗素子を図２を用いて説明する。図２は本実施例１にかかるチップ抵抗素子の一例を示す断面図であり、低誘電率基板１０１と該低誘電率基板上に形成された抵抗体１０２と抵抗体と電気的接触をとるための第１の電極１０３と抵抗体表面を保護する保護膜１０４と第１の電極と電気的接触をとるための第２の電極１０５とを有している。

前述した低誘電率基板の比誘電率は４以下であることが望ましく、より好ましくは３以下、更に、好ましくは２．５以下である。このように、低誘電率基板を使用することによって、例えば、従来、１ＧＨｚ以上で使用できなかった１ｋΩのチップ抵抗素子も，１ＧＨｚ程度以上の周波数で充分使用可能であることが分った。

以下、この理由について説明する。

図３は一般的なチップ抵抗である１ｍｍ×０．５ｍｍの寸法の場合の基板誘電率と横軸として、直流抵抗に対する高周波インピーダンスを高周波素子の性能の指標として通常用いられる電圧定在波比で表したものである。電圧定在波比は１．２程度以下が良好な接続とされ、より好ましくは１．１以下が良いとされている。

図３からも明らかな通り、１００〜２００Ω程度の抵抗Ｒｄｃであれば、比誘電率が１０程度でも、１．１以下の電圧定在波比が得られるが、抵抗Ｒｄｃが５００Ωから１０００Ωへ増大すると、電圧定在波比は急激に大きくなっている。このことからは、電圧定在波比はチップ素子の基板に用いられる材料の比誘電率に依存していることを示している。

本発明では、この知見に基づき、チップ素子基板として、比誘電率の低い材料を選択することによってＧＨｚ帯域においても使用できるチップ素子が得られることを見出した。具体的には、図３からも明らかな通り、基板の誘電体の比誘電率が４以下が好ましく、より好ましくは３以下、２．５以下が更に好ましい。

更に、基板を構成する材料の誘電損失は１×１０^−２以下が好ましく、１×１０^−３以下がより好ましく、１×１０^−４以下が更に好ましい。また、熱的特性の指標の一つであるガラス転移温度は１００℃以上が好ましく、１５０℃以上がより好ましく、２００℃以上が更に好ましい。

上記した条件を満足する材料として、誘電率が２〜３で、ｔａｎδ＝２×１０^−４〜９×１０^−３であり、ガラス転移温度が２００〜３００℃であるポリシクロオレフィン樹脂やポリオレフィン樹脂がある。更に、誘電率が２〜２．５で、ｔａｎδ＝１×１０^−３程度であり、ガラス転移温度が１５０℃程度であるフッ素樹脂も使用できる。また、誘電率が２．５〜３で、ｔａｎδ＝１×１０^−３程度であり、ガラス転移温度が２００〜３００℃程度の液晶樹脂等も使用可能である。

本発明のチップ抵抗は、基板として低誘電率基板を用いているため、従来に比較して寄生容量を減少することができ、以って高周波領域においても抵抗値の劣化のないチップ抵抗を形成できる。本実施例１に係るチップ抵抗は、寄生容量成分が小さく、高周波領域においても抵抗値の劣化のない特性を示すため、特性劣化の少ない高周波回路を形成できた。さらに、基板材料として、耐熱性の高い前述した樹脂を用いるため、ハンダリフローなどの高温工程においても、熱的耐性の劣化はない。

本発明の実施例２にかかるチップインダクタ素子を図４を用いて説明する。図４に示されたチップインダクタ素子は低誘電率絶縁体基板２０１上に導電性ペースト印刷などにより形成された配線と２０２と下層配線がある場合に相互接続するためのビアホール（接続孔）２０３からなる単位基板を積層し、単面に電極２０４を形成してなる。

低誘電率絶縁体基板２０１は、配線間の寄生容量を低減する観点から低誘電率であることが望ましく、比誘電率としては、現状のセラミック系材料（比誘電率１０程度もしくはそれ以上）に比べ小さければ本実施例の効果を得ることができるが、４以下が好ましく、より好ましくは３以下、さらに好ましくは２．５以下である。このような低誘電率絶縁体基板としては、低誘電率かつ誘電損失が小さい材料が好ましく、シクロオレフィン樹脂やポリオレフィン樹脂、テフロン（登録商標）樹脂、アクリル樹脂、エポキシ樹脂、液晶樹脂、フッ素樹脂などが例示されるがシクロオレフィン樹脂やポリオレフィン樹脂、フッ素樹脂、比誘電率が２．５〜３の液晶樹脂などが好ましい。従来のセラミック系材料に比べ低誘電率であるため、寄生容量を減少することができ、インダクタの自己共振周波数を向上することができる。

図５に本実施例で形成したチップインダクタ素子と従来のチップインダクタ素子を比較した例を示す。図５はチップインダクタ素子の周波数特性を示す特性図であり、横軸は信号周波数、縦軸は規格化インダクタンス値として、高周波インピーダンスを各周波数で除した値を示す。アルミナセラミック基板にインダクタを形成した場合と、シクロオレフィン基板にインダクタを形成した場合の特性を比較した。低周波での規格化インダクタンス値は１０ｎＨであり、アルミナセラミック基板の場合、寄生容量が５０ｆＦであり、自己共振周波数が７．１ＧＨｚであった。一方、シクロオレフィン基板の場合、寄生容量が１２．５ｆFであり、自己共振周波数が１４．３ＧＨｚであった。低誘電率基板を用いることで、自己共振周波数が向上し、インダクタンス素子としての使用可能周波数が向上したことがわかる。

本発明の実施例３に係るチップインダクタ素子を図４を再度参照して説明する。図４に示されたチップインダクタ素子は、磁性誘電体基板２０１上に導電性ペースト印刷などにより形成された配線２０２と下層配線がある場合に相互接続するためのビアホール（接続孔）２０３からなる単位基板を積層し、端面に電極２０４を形成してなる。

磁性誘電体２０１は、低誘電率の樹脂に微小磁性体を分散することにより得られる。微小磁性体は、表皮深さや磁区寸法に比べ十分小さく、１ＧＨｚ〜１０ＧＨｚ程度の信号周波数の場合、１μｍ以下が好ましく、１００ｎｍ以下がより好ましいため、例えば数十ｎｍ程度の大きさからなる微小磁性体を用いれば、ヒステリシス損失がなく、誘電体の透磁率を上げることのみに寄与する。従って、従来のフェライトなどのセラミックで構成していたチップインダクタに比べ低損失で小型に形成することができる。更に、磁性誘電体基板を構成する誘電体材料は、プラスチック材料を用いることで、従来のフェライト材料の１０〜１５という比誘電率に比べて十分小さくすることができるため、配線間の寄生容量を減じることができ、インダクタの自己共振周波数を向上することができる。

磁性誘電体２０１に分散される微小磁性体としては、例えばＦｅ，Ｃｏ，Ｎｉの磁性金属やフェライト等の金属酸化物磁性体、あるいはその他の方法で形成された強磁性体をガス中蒸発法やアトマイズ法、化学合成法などにより磁区寸法よりも小さい、例えば数１０ｎｍ程度の大きさで形成する。超常磁性体の特性を示すためヒステリシス損失がなく、インダクタンスのＱ値を向上することができる。

更に、磁性誘電体２０１自身を形成する誘電体材料としては、シクロオレフィン系樹脂やテフロン（登録商標）樹脂、アクリル樹脂、エポキシ樹脂などでよく、従来のセラミック系材料に比べ低誘電率であるため、寄生容量を減少することができ、インダクタの自己共振周波数を向上することができる。

また、上述のような誘電体材料は、耐熱温度が高く、ハンダリフローなどの短時間の熱処理では、特性は変化しない。インダクタンス値が数ｎｍ程度など、磁性誘電体を用いなくとも充分なインダクタンス値が確保できる場合は、誘電率を低減し、寄生容量の影響を低減した樹脂基板を用いてもよく、実施例１で用いた樹脂を好適に使用できる。

以上説明したように、チップ素子の基板材料として、低誘電材料の有機樹脂材料、プラスチックを使用することにより、チップ抵抗及びチップインダクタの並列寄生容量を減少させることができ、この結果、ＧＨｚ帯域の高周波領域においてもインピーダンス特性の劣化の少ないチップ素子を構成することができる。したがって、本発明では、従来１ＧＨｚ以上での使用が困難であった１ｋΩのチップ抵抗素子も１ＧＨｚ程度以上の周波数で十分に使用が可能となり、高インダクタンス領域においてもインピーダンス特性劣化の少ないチップインダクタンス素子を構成できる。

本発明のチップ素子はＧＨｚ帯域における素子として利用できるため、ＧＨｚ帯域で動作する携帯電話機、コンピュータ等の各種電気機器に適用できる。

（ａ）及び（ｂ）はチップ抵抗素子及びチップインダクタンス素子の問題点を指摘するための回路図である。本発明の第１実施例に係るチップ抵抗素子の構造を示す断面図である。比誘電率と基板の抵抗の変化を示すグラフである。本発明の第２実施例に係るチップインダクタンス素子を示す概略構成図である。本発明に係るチップインダクタ素子と従来のチップインダクタ素子の周波数特性を比較して示す特性図である。

符号の説明

１０１、２０１基板
１０２抵抗体
１０３、１０５電極
１０４保護膜
２０２導体配線
２０３接続孔
２０４電極

Claims

基板上に、インピーダンス素子と、該インピーダンス素子に接続された複数の電極とを形成したチップ素子において、前記基板は、１０ＧＨｚ以上の帯域における前記インピーダンス素子の寄生容量を低減できる２〜３の比誘電率を有する有機樹脂材料によって形成され、且つ、１０ＧＨｚ以上の自己共振周波数を有しており、前記インピーダンス素子はチップインダクタンス素子であることを特徴とするチップ素子。
基板上に、インピーダンス素子と、該インピーダンス素子に接続された複数の電極とを形成したチップ素子において、前記基板は、１０ＧＨｚ以上の帯域における前記インピーダンス素子の寄生容量を低減できる２〜３の比誘電率を有する有機樹脂材料によって形成され、前記インピーダンス素子は１０ＧＨｚ帯域で、電圧定在波比が１．２以下において、５００Ω以上の抵抗を有するチップ抵抗素子を構成していることを特徴とするチップ素子。
請求項１又は２において、前記有機樹脂は、フッ素樹脂、アクリル樹脂、エポキシ樹脂、液晶樹脂、フェノール樹脂、ポリエステル樹脂、変性ポリフェニルエーテル樹脂、ビスマレイド・トリアジン樹脂、変性ポリフェニレンオキサイド樹脂、ケイ素樹脂、ベンゾシクロブテン樹脂、ポリエチレンナフタレート樹脂、ポリシクロオレフィン樹脂、ポリオレフィン樹脂、シアネートエステル樹脂、及び、メラミン樹脂からなる群から選ばれた樹脂を含むことを特徴とするチップ素子。