JP5259289B2 - 一体化されたサーミスタ及び金属素子装置並びに方法 - Google Patents

Description

本発明の開示は、概して、回路保護に関し、特に、過電流保護に関する。

プリント回路基板（“ＰＣＢ”）レベルの応用のためのヒューズは、多くの場合において、リセット可能なタイプのヒューズであった。その理由は、多くの場合において、ＰＣＢには大量のものが密集しており、開放されたリセット可能でないヒューズのために全ＰＣＢを廃棄することを実際的でなくしているからである。開放されたリセット可能でないヒューズを取替えることも実際的でない。ＰＣＢは、実質的に到達するのが不可能である態様で、機械、自動車、コンピュータ等に埋め込まれ得る。例え到達可能であるとしても、ＰＣＢは、例えば、コンピュータ、携帯電話のような装置、もしくは個人によって使用される他の手持形装置内にあるので、修理を困難にし及び／または価格をひどく高いものにする。

ＰＣＢレベルの応用のための大きさであり得る１つの既知のリセット可能なヒューズは、正の温度係数（ＰＴＣ）の装置と呼ばれる。ＰＴＣサーミスタの材料は、多くの導電材料と関連した物理特性、すなわち、導電材料の固有抵抗が温度と共に増加するということ、に依存している。内部に導電充填材を分散させることにより導電にされる結晶性ポリマは、このＰＴＣ効果を示す。該ポリマは、概して、ポリエチレン、ポリプロピレン、エチレン／プロピレン・コポリマのようなポリオレフィンを含む。チタン酸バリウムのような或るドーピングされたセラミックもＰＴＣの性質を示す。

導電充填材は、ＰＴＣサーミスタ材料の温度が増加するにつれて、ＰＴＣサーミスタ材料の固有抵抗を増加させる。或る値より下の温度で、ＰＴＣサーミスタ材料は、比較的低い一定の固有抵抗を示す。しかしながら、ＰＴＣサーミスタ材料の温度がこの点を超えて増加するとき、その固有抵抗は、温度がわずかに増加するだけで急激に増加する。

ＰＴＣサーミスタ材料によって保護される負荷が短絡されたならば、該ＰＴＣサーミスタ材料を通して流れる電流は増加し、そして（上述のｉ^２Ｒの加熱に起因する）該ＰＴＣサーミスタ材料の温度は、臨界温度に急速に上昇する。臨界温度において、ＰＴＣサーミスタ材料は多くの電力を放散し、該材料が熱を発生する割合が、該材料がその周囲に対して熱を失い得る割合よりも大きいようにする。電力放散は、短い期間（例えば、一秒の数分の一）生じるだけである。しかしながら、増加された電力放散は、ＰＴＣサーミスタ材料の温度及び抵抗を高め、回路における電流を比較的低い値に制限する。ＰＴＣサーミスタ材料は、従って、ヒューズの形態として動作する。

回路における電流を遮断すると、もしくは短絡回路の原因となる状態を除去すると、ＰＴＣサーミスタ材料は、その臨界温度以下に、その正常に動作する低い抵抗状態に冷える。その結果は、リセット可能な過電流回路保護材料である。

ＰＴＣサーミスタ材料が正常状態下で一層低い抵抗で動作するとしても、ＰＴＣサーミスタ材料の正常な動作抵抗は、リセット可能でない金属ヒューズのような他の種類のヒューズのものよりも高い。その一層高い動作抵抗は、同じ定格のリセット可能でない金属ヒューズに対するよりも、ＰＴＣサーミスタ材料を横切る一層高い電圧降下に帰結する。電圧降下及び電力放散は、特定の回路の駆動能力並びにバッテリの寿命を最大にすることを試みている回路設計者にとってますます重要になってきている。

従って、改良されたＰＣＢレベルの回路保護装置が必要とされる。

本開示は、概して回路保護に関し、特に過電流保護に関する。過電流を引き起こす事象は比較的まれではあるけれども、特に或る種の装置においては、それら事象は未だ生じ得、従って保護されなければならない。しかしながら、短絡を引き起こす事象は比較的まれであるので、１つまたは２つ以上のリセット可能な、例えば正の温度係数（“ＰＴＣ”）サーミスタの、タイプのヒューズ材料と並列に、一層低い動作抵抗を有するリセット可能でない、例えば金属の、タイプのヒューズ素子を追加する装置及び方法は、所望の全回路保護の組合せを提供する、ということが明瞭となった。

該並列の組合せは、金属のヒューズ素子の動作抵抗よりも一層低い、装置の全体的に組合せられたもしくは等価抵抗に帰結する。万一、過電流状態が生じた場合には、金属ヒューズ素子は開放し、かつＰＴＣサーミスタ層の抵抗は増加し、電流を制限してそれにより回路を保護する。過電流状態または短絡回路が除去されたとき、ＰＴＣ抵抗はその正常動作値まで減少し、損なわれていない金属のヒューズ素子の場合よりも一層高い抵抗ではあるけれども、回路の機能は回復する。この方法は、過電流状態が生じるまで一層低い動作抵抗と関連した利益を提供し、該過電流状態が生じるのは、前述したように過電流事象がまれであるので、ほとんどの場合において回路の寿命であるであろう。

従って、一実施形態においては、回路保護装置は、ＰＴＣサーミスタ層と並列に置かれたヒューズ素子を含む。素子及びＰＴＣサーミスタ層は、ＦＲ−４材料のような１つまたは２つ以上の絶縁基板もしくはポリイミド基板上に設けられる。第１及び第２の導体が、ヒューズ素子及びＰＴＣサーミスタ層を電気的に並列に接続し、それにより、電流は、（ｉ）最初に正常動作下でヒューズ素子及びＰＴＣサーミスタ層の双方を通して流れて一層低い電圧降下を生じ、そして（ｉｉ）ヒューズ素子の開放後は、正常動作下でＰＴＣサーミスタ層を通して流れて一層高い電圧降下を生じる。

以下に示すように、一実施形態におけるＰＴＣサーミスタ層及び金属のヒューズ素子は、ほぼ同じ時間−電流開放特性を有するように構成され得る。結果の組合せの時間−電流開放は、特に一層高い電流において、ＰＴＣサーミスタ材料のものを一層密接にたどる。一層低い電流においては、組合せの時間−電流開放特性は、ヒューズ素子またはＰＴＣサーミスタ材料のいずれかよりも一層ゆっくりしている。代替的には、ＰＴＣサーミスタ層及び金属のヒューズ素子は、異なった定格を有するように選択される。例えば、ＰＴＣ材料は、金属のヒューズ素子よりも低い定格を有するように選択され得る。

一実施形態においては、ＰＴＣサーミスタ層は、ポリマ・ベースのものである。代替的な実施形態においては、ＰＴＣサーミスタ層は、セラミックのものである。セラミック・ベースの一体化された装置は、以下に示し説明するように、薄膜タイプの金属のヒューズ素子またはワイヤ・ヒューズ素子を含み得る。セラミック・ベースの装置は、軸方向または半径方向に配置されたリードを介して装着され得るかまたは表面装着され得る。

金属のヒューズ素子は所望の開放特性を提供するよう構成される。例えば、銅であって良い金属素子は、表面装着された素子であり得、その長さ、厚さ及び／または素子の高さは、所望の開放特性を提供するように設定される。また、メトカルフ・スポット（Ｍｅｔｃａｌｆ ｓｐｏｔ）のような異種金属が、所望の開放特性を達成するために用いられ得る。異種金属は、ニッケル、インジウム、銀及びスズの任意の１つまたは２つ以上であって良い。

ヒューズ素子は、代替的には、単線または多線のものであるワイヤ・ヒューズ素子である。ワイヤは、単一材料であって良く、または、異種金属で被覆されても良い。ワイヤ素子は、第１及び第２の導体の部分を形成する電極に接着、例えば半田付けされる。

第１及び第２の導体は、各々、金属ヒューズ素子及びＰＴＣサーミスタ材料の各々に述べるパッド又は電極を含む。電極は、例えば、写真食刻法により絶縁基板上に形成され得る。ＰＴＣサーミスタ層は、次に、電極及び露出された基板に渡って塗布される。電極は、導体の１つの端子から基板のほとんどを横切って第２の導体の端子に向かって走ることができる。電極の長さは、ＰＴＣサーミスタ層との良好な接触確実にするようなかつＰＴＣサーミスタ材料が所望の機能を行うのを許容するような大きさにされる。

一実施形態においては、ヒューズ素子は絶縁基板の一側上に設けられ、ＰＴＣ素子は該基板の反対側上に設けられる。表面装着された装置の場合には、素子は、薄い開口部分、及び導体の終端端子の初期層を形成する端子パッドまで延びる一層広いパッド部分を有するように、例えば銅から、写真食刻法によって形成され得る。銅パッドは、次に、電解銅及び電解スズのような１つまたは２つ以上の層でメッキされる。このメッキ動作は、ビア（通路：via）もしくは胸壁を形成して、装置の各端上のパッド、電極及びヒューズ素子を電気的に接続する。或る実施形態におけるヒューズ素子には、エポキシ被覆のような保護カバーが設けられる。或る実施形態における全体装置のヒューズ素子側は、ＰＣＢに向かって装着されるよう構成され、それにより、素子の開放時に解放されたエネルギは、装置とＰＣＢとの間に収容される。

一実施形態における装置は、複数の絶縁基板を含む。例えば、ヒューズ素子は、下部の絶縁基板の底側上に位置され得る。第１の導体は、底基板の上側に（例えばほとんど全体を横切って）塗布される第１の電極を含む。ＰＴＣサーミスタ層は、次に、電極に及び底基板の任意の露出された上部に塗布される。例えば写真食刻法により形成される第２の電極をその底側に有する第２の絶縁基板は、次に、ＰＴＣサーミスタ層の上部に塗布される。第２の電極は、第２の導体に延びる。

第２の絶縁基板の上側は、銅の端子パッドを含む。上部の端子パッドは、一実施形態における下部の端子パッドと同じにメッキされる。従って、例えば、ヒューズ素子を有する装置をＰＣＢに向けて装着することが、ヒューズ素子が開放したとき装置のＰＣＢへの接続の完全性を損なう危険にさらすということが特定の場合において決定されるならば、装置はいずれかの方向に装着され得る。

上部の絶縁基板の上側は、また、定格のしるし及び製造者情報のような適切なしるしでもってマーキングされ得る。再度、或る実施形態においては、ヒューズ素子は、最底部の基板の底側上に設けられる。

さらなる代替的な実施形態においては、金属ヒューズ素子が損なわれていないとき、及び金属ヒューズ素子が開放されてしまったときの双方のときに、全所望の動作特定を有する装置を生成するために、１つまたは２つ以上の追加のＰＴＣサーミスタ層及び絶縁基板が、上述の態様で追加される。ＰＴＣサーミスタ層を追加することは、一般に、装置のＰＴＣ側が一層高い電流定格を有するのを許容し、金属ヒューズ素子の定格を整合するよう行われることが必要であり得る。

種々の実施形態において、装置は、１２０６（０．１２０インチ×０．０６インチ）及び１８１２（０．１８０インチ×０．１２０インチ）のパッケージで提供される。

従って、本開示の利点は、改良された過電流保護装置を提供することである。

本開示のもう１つの利点は、減少された内部抵抗及び動作電圧降下を有するリセット可能な過電流装置を提供することである。

本開示のさらなる利点は、金属ヒューズ素子を有するリセット可能な過電流装置を提供することである。

さらなる特徴及び利点はここに記載されており、以下の詳細な説明及び図面から明瞭となるであろう。

さて、図面、特に、図１、２Ａ、２Ｂ及び３を参照すると、装置１０は、本開示の一体化されたリセット可能及びリセット可能でない回路保護装置及び関連の方法の一実施形態を示している。装置１０は、上部の絶縁基板１２及び下部の絶縁基板１４（ここでは、集合的に絶縁基板１２と、もしくは総括的、個別的に絶縁基板１２と称する）を含む。実施形態においては、絶縁基板１２は、ＦＲ−４材料もしくはポリイミドのような同じ材料から作られる。例えば、基板１２には、ＦＲ−４材料の双方の表面上に銅の被覆が供給され得る。一実施形態における銅は、次に、種々の電極パターンを形成するために、標準の写真食刻法を用いてエッチングされる（ｅｔｃｈｅｄ ａｗａｙ）。例えば、銅メッキが、端子（ｔｅｒｍｉｎａｔｉｏｎｓ）３６ａ及び３６ｂのベース層を形成する上部の銅層２０ａを形成するためにエッチングされ得る。

図２Ａ及び２Ｂに見られるように、第２の銅層１６が、装置１０の右側に沿って絶縁基板１２からエッチングされる。この態様で、電極１６は、装置１０の右側に形成された端子と直接電気的には接触しない。同様の第３の銅層もしくは電極１８は、絶縁基板１４の上部表面上でエッチングされる（ｅｔｃｈｅｄ）。ここで、電極１８は、装置１０の右側上に形成された端子と接触を為すが、装置１０の左側上に形成された同様の端子とは直接に電気的に接触しない。第４の銅層２０ｂは、標準の写真食刻法を用いて絶縁基板１４の底側からホトエッチングされる（ｐｈｏｔｏｅｔｃｈｅｄ ａｗａｙ）。装置１０の図３の底面図に見られるように、銅層２０ｂは、装置１０の金属ヒューズ素子を形成するために特定の形状にエッチングされる。下部の銅層２０ｂは、また、端子３６ａ及び３６ｂの底側のベース層を形成するように延長される。

エッチングされた銅層１６、１８及び２０ａ及び２０ｂをそれぞれ有する絶縁基板１２及び１４は、正の温度係数（“ＰＴＣ”）層３０の回りでサンドウィッチ形にされている。ＰＴＣサーミスタ層のための１つの適切なＰＴＣサーミスタ材料は、本開示の究極の譲受人によって市場に出されているＰｏｌｙｆｕｓｅ（Ｒ）ＬＦ１２０６Ｌ装置で提供される。この材料は、ポリマをベースとしている。セラミック構造を以下に説明する。

実施形態におけるＰＴＣサーミスタ層３０は、２つの大きい絶縁基板間に最初に積層される。電極１６、１８、２０ａ及び２０ｂは、それらの組立てに先立って大きい絶縁基板上に予め形成され、多くの装置１０が、１つの組立てられたアレイから形成されるのを可能とする。装置１０は、次に、既知の分離もしくは単一化（ｓｉｎｇｕｌａｔｉｏｎ）技術を介して、絶縁基板及び装着されたＰＴＣサーミスタ層の組立てられたアレイから単独にされる（ｓｉｎｇｕｌａｔｅｄ）。

図３は、金属ヒューズ素子２４が、一実施形態における絶縁基板１４の底表面上に形成されるということを示す。銅層２０ｂは、ヒューズ素子を形成するよう特定の形状にホトエッチングされる。エッチングされた銅層２０ｂは、素子２４に延びるパッド領域２２ａ及び２２ｂを含む。パッド領域２２ａ及び２２ｂは、また、端子３６ａ及び３６ｂを形成するように上部銅層２０ａと共に実際にメッキされている銅層２０ｂの大きい端子領域２６ａ及び２６ｂまで延びる。ヒューズ素子２４のためのベース金属は、従って、一実施形態において銅である。

装置１０は、ホトエッチングされた銅電極を有するものとして、概して、説明されているけれども、電極１６、１８、２０ａ及び２０ｂは、別の金属から作られて良く、かつ電気メッキ、スパッタリング、印刷または積層のような異なったプロセスを介して塗布されても良いということが理解されるべきである。絶縁基板１２は、ＦＲ−４材料とは全く異なってポリイミドから作られることもできる。いずれの方法でも、電極１６、１８、２０ａ及び２０ｂは、上述の方法のいずれかでポリイミドの表面に塗布される、銀、銅、ニッケル、スズ及びそれらの合金のような１つまたは２つ以上の金属であることができる。

素子２４は、ヒューズ素子２４のための望ましい開放特性を創成するような大きさにされた、高さｈ、長さｌ及び幅ｗを有する。高さｈは、例えば、パッド２２ａ及び２２ｂ並びに端子領域２６ａ及び２６ｂの高さよりも素子２４において薄くても良い。実施形態における素子２４の薄くされた高さｈは、スカイビング仕上げまたは追加のエッチング・プロセスを介して形成される。素子２４は、概して、まっすぐな長さｌを有するものとして図３に示されている。しかしながら、素子２４は、代替的には、素子２４のための望ましい開放特性を創成するために必要とされるよう距離ｌを増加するために、ジグザグのまたは曲げられていて良く、例えば蛇行していて良い、ことを理解すべきである。

さらに、時にはメトカルフ・スポット（Ｍｅｔｃａｌｆ ｓｐｏｔ）と称される１つまたは２つ以上の異種金属スポット２８が、素子が開放するために望ましい素子の領域において、例えば、素子の中央において、素子２４に塗布される。異種金属スポット２８は、ニッケル、インジウム、銀及びスズの任意の１つまたは２つ以上であって良い。異種金属スポット２８は、ヒューズ素子２４のベース金属（ベース・メタル）、例えば銅、のものよりも低い溶融温度を有する。低い溶融温度のスポット２８は、一層急速に溶融し、そして素子２４のベース金属に拡散する。ベース及び異種金属は、一方の他方への拡散が、ベース金属よりも低い溶融温度及び高い抵抗を有する金属間層（intermetallic phase）に帰結するように選択され、このことは、素子が一層低いレベルの過電流レベルで溶融するように仕向け、そして装置の過熱を阻止する。

図２及び３に見られるように、ヒューズ素子２４と、ヒューズ・パッド２２ａ及び２２ｂの部分とに保護被覆３２が塗布される。実施形態における保護被覆３２は、電気的に絶縁するエポキシであり、該エポキシは、絶縁基板１４の、そしてヒューズ素子２４、パッド領域２２ａ及び２２ｂ並びに端子領域２６ａ及び２６ｂを形成する銅層２０ｂの、底側にプリントされ、散布されもしくはそうでなければ塗布される。

実施形態においては、装置１０は、ヒューズ素子２４がプリント回路基板（ＰＣＢ）に向かって装着されるように構成される。保護被覆３２及び下方に配置された装着構成は、ヒューズ素子２４の開放から解放されたエネルギを閉じ込める傾向がある。しかしながら、装置１０は、代替的には、ＰＣＢに向かってまたはＰＣＢから離れて装着されたヒューズ素子２４と共に動作し得るということが理解されるべきである。

図１は、装置１０の上面を示す。ここに、印（しるし）３４は、装置１０のための定格及び製造者情報を特定する。実施形態における印３４は、上部の絶縁基板１２の上面に塗布され、例えば、プリントされる。

装置１０は、０．１２０インチ×０．０６インチ（３．２ミリ×１．６ミリ）である、１２０６パッケージのような種々の標準サイズで提供され得る。代替的には、装置１０は、ほぼ０．１７９インチ×０．１２７インチ（４．５ミリ×３．２４ミリ）である、１８１２パッケージで提供され得る。しかしながら、装置１０は、所望の定格を有する装置を生成するために、所望ならば、一層大きくまたは一層小さく作ることができるのを理解すべきである。

端子３６ａ及び３６ｂは、図示された実施形態においては、装置１０の上部及び下部表面上に標準のメッキ技術において形成される。端子３６ａ及び３６ｂは、電解銅、電解スズ、銀、ニッケルまたは他の金属のような金属の多層、もしくは所望ならば合金であって良い。端子３６ａ及び３６ｂは、装置１０がＰＣＢ上に表面装着態様で装着されるのが可能であるような大きさで構成される。

図２Ａは、装置１０の中央を通して取られた図１の断面Ａ−Ａを示す。従って、素子２４及び異種金属スポット２８は、図２Ａに見られる。一対の開口４６及び４８は、例えば、装置１０が装置アレイから単独化される（ｓｉｎｇｕｌａｔｅｄ）前に、絶縁材料１２及び１４に作られる。端子３６ａ及び３６ｂのメッキは、開口４６及び４８の両側を覆う。従って、端子は、図２Ａに見られるように開口４６及び４８の表面において、装置の両側に沿って延びる。装置１０が単独化される（ｓｉｎｇｕｌａｔｅｄ）とき、端子３６ａ及び３６ｂは、装置の長手（straight sides）に沿って延びず、例えば、図２Ｂに見られるように、図１の断面Ｂ−Ｂにおいて装置の長手に沿って延びない。

図４は、上述の装置１０のための等価回路を示す。図４に示される抵抗は、単に例示目的のためであり、特許請求の範囲を制限する意図はまったくない。しかしながら、抵抗は、本装置のための実際的な値を表している。このようにＰＴＣサーミスタ層３０（または多数のＰＴＣサーミスタ層３０の組合せ）は、例えば、０．０７０オームの抵抗を有するように示されている。ヒューズ素子２４は、０．０３１オームの一層低い抵抗を有する。図４に示されるように、かつ図２から理解されるべきであるように、ＰＴＣサーミスタ層３０及びヒューズ素子２４は、互いに対して電気的に並列に置かれる。並列装置に対する抵抗の式によれば、装置１０のための等価抵抗Ｅｑは、ＰＴＣ抵抗Ｒａｔにヒューズ抵抗Ｒｆを乗算したものが、Ｒａｔ＋Ｒｆの合計によって割られた積を形成するものに等しい。この式は、例における等価抵抗、０．０２２オームのＲｅｑをもたらす。等価抵抗は、金属のヒューズ素子２４の抵抗よりもさらに小さい。装置１０は、従って、初期の低抵抗動作を有する。装置１０は、また、ＰＴＣサーミスタ層３０を通してそれ自身をリセットすることもできる。

図４の等価回路によれば、過電流状態が生じるまでヒューズ素子２４及びＰＴＣサーミスタ層３０を通して電流が最初に通され、その後、素子２４を通る電流経路は、開放され、そして電流はその後、正常動作下でＰＴＣサーミスタ層３０を通して全体的に分路される。過電流事象は、特に装置１０を用いた或る応用に対しては、比較的まれにしか生じないということが信じられており、このことは、多くの場合において、装置１０が、ＰＣＢの全寿命に渡って過電流状態を見ることなく動作するであろうということを意味する。すなわち、多くの装置１０は、ＰＣＢの全寿命に渡って、低抵抗及び低電圧降下状態のもとで動作するであろう。しかしながら、もし過電流事象が生じたならば、装置１０は、その機能を維持し、そしてそれが装着されているＰＣＢは、作り直されるもしくは取替えられる必要がない。低抵抗及び電圧降下の元来の利益は失われるが、全体的な機能が残される。

さて、図５を参照すると、開放時間対電流に対する装置１０の検査からの結果が示されている。３つの時間電流曲線が示されており、１つは、２つのアンプ（Amps）に対して定格付けられた金属のヒューズ素子２４に対するものであり、１つは、２つのアンプ(Amps)に対して定格付けられたＰＴＣサーミスタ層３０に対するものであり、そして１つは、並列に（コンボ（combo））置かれた２つの過電流要素のための時間電流曲線を示すものである。組合せラインは、ＰＴＣサーミスタ層３０のものに追従する傾向があり、そしてヒューズ素子２４またはＰＴＣ層３０のいずれかのものよりも長い応答時間を有する。

示された装置１０は、定格付けられたヒューズ素子２４及びＰＴＣサーミスタ層３０のように用いる。代替的には、装置１０は、異なった定格を有するＰＴＣサーミスタ層３０及びヒューズ素子２４を用いることができる。例えば、ＰＴＣサーミスタ層３０は、ヒューズ素子２４の２つのアンプ(Amps)よりも低い定格、例えば、１．５アンプ(Amps)を有することができる。結果の装置１０は、例えば、以下に一層詳細に説明するデータ・バス応用に対して、一層早い応答時間を有するであろう。以下に説明する遠隔通信及びバッテリ応用は、一層ゆっくりと作用する全体の装置１０を必要とし得る。

さて、図６を参照すると、電圧降下対電流検査のための装置１０と関連した教示によって為される４つの部分に対する結果が示されている。プロットは、４つの部分に対する電圧降下が、特に、約２つのアンプ(Amps)に対して比較的繰返し可能であったということを示している。その後、部品は、わずかな変化を示し始める。また、装置の等価抵抗は、示された電流範囲に渡って比較的一定のままである。さらに、検査された４つの部品すべてに対し３つのアンプ（Amps）においてさえ装置１０を横切る電圧降下は、１００ミリボルト以下に維持された。

さて、図７を参照すると、代替的な多層ＰＴＣ装置５０が示されている。装置５０は、ヒューズ素子２４（及び関連のパッド２２ａ及び２２ｂ並びに端子領域２６ａ及び２６ｂ）のような上述した同じ構成要素の多くを含む。装置５０は、また、上に示されたようなヒューズ素子２４及びヒューズ素子パッドの部分を覆う保護被覆３２をも含む。一実施形態においては、装置５０は、ヒューズ素子２４がＰＣＢに直面するように装着されるよう構成される。代替的には、装置５０は、反対の配向において装着され得る。装置５０は、また、例えば、上述したようなエッチングされた電極２０ａ及び１６を有する上部の絶縁基板１２をも含む。しるし文（marking text）３４は、一実施形態においては、上部の絶縁基板１２の上部表面上に置かれる。装置５０は、さらに、例えば、エッチングされた上部及び下部の銅電極１８及び２０ｂを有する下部の絶縁基板１４を含む。上に示したような内部の電極１６及び１８は、それらの関連の基板１２及び１４を横切って少なくとも中途まで延びており、隣接のＰＴＣサーミスタ層３０ａ及び３０ｂ（ここでは、集合的にＰＴＣサーミスタ層３０、または総括的に個々にＰＴＣサーミスタ層３０と称する）に対して所望の開放特性を創成する。

装置５０は、３つのＰＴＣサーミスタ層３０ａ、３０ｂ及び３０ｃ（集合的に３０）を含む。装置５０は、さらに、例えば、それぞれ上部及び下部の電極３８、４０、４２及び４４を有する２つの追加の内部絶縁基板５２及び５４を含み、上部及び下部の電極３８、４０、４２及び４４は、電極１６及び１８と同様に、それらのそれぞれの絶縁された基板５２、５２、５４、及び５４を横切って行程の大部分に延長する。電極１６、１８、２０ａ、３０ｂ、３８、４０、４２及び４４の各々は、それぞれのＦＲ−４またはポリイミド絶縁基板１２上にエッチングされ得るか、もしくはここに説明された他の方法で形成され得る。ＰＴＣサーミスタ層３０は、上述した方法のいずれかを介して絶縁基板を担持するそれぞれの電極間に挟まれる。装置５０は、装置１０と同様に、個々の装置に孤立化される（singulated）装置５０のアレイとして作られ得る。

ＰＴＣサーミスタ層３０ａ〜３０ｃは、各々、装置１０のＰＴＣサーミスタ層３０と同様に動作し、すなわち、それらの層は、通常の動作電流負荷のもとで導通する。ヒューズ素子２４を開放する過負荷状態の下では、ＰＴＣサーミスタ層３０は加熱して、それらの温度及び抵抗が閾値点まで上昇するようにし、その点において、該温度及び抵抗は指数的に増加し、ヒューズ素子２４の開放回路のような高い抵抗性の電気経路に帰結する。与えられたサイズのパッケージに対する追加のＰＴＣサーミスタ層は、装置５０のＰＴＣ要素の定格を増加する。従って、３つのＰＴＣサーミスタ層３０が装置５０と共に示されているけれども、２つの層または４つもしくはそれ以上の層が、所望のヒューズ定格を有する装置５０を生成するために、必要に応じて提供され得る。ＰＴＣサーミスタ層３０の集合的定格は、同じであって良く、もしくはわずかに異なっていて良く、例えば、金属素子２４のものよりも低くて良い。

さて、図８を参照すると、装置１１０は、代替的な一体化された金属／ＰＴＣサーミスタ装置を示す。ここに、ＰＴＣサーミスタ層１３０は、Ｐｏｌｙｆｕｓｅ（Ｒ）ＬＦ１２０６Ｌ装置の高分子材料とは全く異なって、セラミック・ベースのものである。１つの適切なセラミック・ベースのサーミスタ材料は、「ＰＴＣサーミスタ材料」という名称の米国特許第６，２１８，９２８号に開示されており、該米国特許は、その表紙を見ると、ＴＤＫコーポレーション（日本の東京）に譲渡されている。

装置１１０は、例えば、セラミック材料もしくはガラスであって良い絶縁基板１１２を含む。上部及び下部のベース電極１２０ａ及び１２０ｂは、それぞれ、厚膜スクリーン印刷またはスパッタリングを介して基板１１２の上部及び下部表面上に形成される。電極１２０ａ及び１２０ｂは、再度、上述の方法のいずれかでポリイミドの表面に塗布される銀、銅、ニッケル、スズ及びそれらの合金のような１つまたは２つ以上の金属から形成され得る。

ベース電極１２０ｂは、ヒューズ素子を形成するように形作られる。電極１２０ｂは、電極２０、パッド領域２２、素子２４及び端子領域２６でもって上に示したように、例えば、素子１２４に向かって内方に及び一層大きい端子領域１２６ａ及び１２６ｂに向かって外方に延びるパッド領域１２２ａ及び１２２ｂを含む。端子領域１２６ａ及び１２６ｂは、端子１３６ａ及び１３６ｂを形成するように、上部の銅層１２０ａと一緒に最終的にメッキされる。装置１０の金属ヒューズ素子１２４は、装置１０及び５０の素子２４に対して上述した形状、寸法及び異種金属のいずれかを有することができる。

セラミックＰＴＣ（“ＣＰＴＣ”）サーミスタ層１３０は、例えば、厚膜スクリーン印刷もしくはスピン・コーティングを介して絶縁ベース１１２の第１の側に位置付けられる。示されたように、ＣＰＴＣサーミスタ層１３０は、電極１２０ａの部分に接触する。上部のカバー層１３２ａ（例えば、焼成ガラス）は、ＣＰＴＣサーミスタ層１３０と、電極１２０ａの露出された部分とに塗布される。示されてはいないけれども、しるし記号（上述した）が、ＣＰＴＣサーミスタ層１３０の上部表面上に提供され得て、上部のカバー層１３２ａを通して観察可能である。

下部のカバー層１３２ｂ（例えば、焼成ガラス）が、下部の電極１２０ｂと、基板１１２の露出された部分とに塗布される。端子１３６ａ及び１３６ｂが、基板１１２、電極１２０ａ及び１２０ｂ、及びカバー層１３２ａ及び１３２ｂの側エッジ上に形成される。端子１３６ａ及び１３６ｂは、また、例えば、ガラスのカバー層１３２ａ及び１３２ｂのそれぞれ頂部及び底部の部分を覆う。端子１３６ａ及び１３６ｂは、上で説明しかつ示した多数の金属被覆を含み得る。さらに、多数のＣＰＴＣサーミスタ層１３０が、図７の高分子の装置と同様の態様で多数の絶縁層１１２間に塗布され得る。

動作中、ヒューズ素子が開くまで、上部及び下部電極１２０ａ及び１２０ｂ、及び双方のＣＰＴＣサーミスタ層１３０、及び金属ヒューズ素子を介して並列に、例えば、端子１３６ａから端子１３６ｂに電流が流れる。ヒューズ素子が開放すると、ＣＰＴＣサーミスタ層１３０は、大いに抵抗性となり、端子１３６ａから端子１３６ｂに移行する電流を制限する。電力サージが消失したとき、ＣＰＴＣサーミスタ層１３０は、電流が装置１１０を横切って移行することができるように導通性となる。

さて、図９を参照すると、装置１５０は、代替的な一体化された金属／ＣＰＴＣサーミスタ装置を示す。再度ここに、ＣＰＴＣサーミスタ層１３０は、Ｐｏｌｙｆｕｓｅ（Ｒ）ＬＦ１２０６Ｌ装置の高分子材料とは全く異なってセラミック・ベースのものである。装置１５０において、ＣＰＴＣサーミスタ層１３０は、ベース基板として二重にされており、セラミック・ベース材料の比較的堅固な性質を利用している。

上部及び下部のベース電極１２０ａ及び１２０ｂは、厚膜スクリーン印刷またはスパッタリングを介してＣＰＴＣサーミスタ層１３０の上部及び下部表面上にそれぞれ形成される。電極１２０ａ及び１２０ｂは、上述した方法のいずれかでＣＰＴＣサーミスタ層１３０の表面上に塗布される、銀、銅、ニッケル、スズ及びそれらの合金のような１つまたは２つ以上の金属のものであって良い。

装置１５０において、下部のベース電極１２０ｂは、金属のヒューズ素子を形成しないが、代わりに、ＣＰＴＣサーミスタ層１３０、上部のベース電極１２０ａ及び端子１３６ａ及び１３６ｂと共に動作して、通常の動作状態下でＣＰＴＣサーミスタ層１３０を通して電流が流れるのを許容する。

薄い絶縁層１１２、例えば、ガラスは、下部のベース電極１２０ｂと、ＣＰＴＣサーミスタ層１３０の底表面の任意の露出された領域とを覆って塗布される。第３のヒューズ素子電極１５２は、ヒューズ素子を形成するように基板１１２上に形作られる。電極１５２は、例えば、素子１２４に向かって内方にかつ一層大きい端子領域１２６ａ及び１２６ｂ（図８で上に示した）に向かって外方に延びる同じパッド領域１２２ａ及び１２２ｂを含む。装置１５０の金属のヒューズ素子は、装置１０及び５０の素子２４及び装置８の素子１２４に対して上で説明した任意の形状、寸法及び異種金属を有し得る。

上部のカバー層１３２ａ（例えば、ガラス）は、上部のベース電極１２０ａと、ＣＰＴＣサーミスタ層１３０の露出された部分とに塗布される。示されてはいないけれども、しるし記号（上述した）は、上部のベース電極１２０ａの上部表面上に提供され得、かつ上部のカバー層１３２ａを通して観察可能である。

下部のカバー層１３２ｂ（例えば、ガラス）は、ヒューズ素子電極１５２及び基板１１２の露出された部分に塗布される。端子１３６ａ及び１３６ｂは、ＣＰＴＣサーミスタ層１３０の側エッジ、基板１１２、電極１２０ａ、１２０ｂ及び１５２並びにカバー層１３２ａ及び１３２ｂ上に形成される。端子１３６ａ及び１３６ｂは、また、例えば、ガラスのカバー層１３２ａ及び１３２ｂのそれぞれ頂部及び底部表面の部分を覆う。端子１３６ａ及び１３６ｂは、上で説明しかつ示した多数の金属被覆を含み得る。

装置１５０の動作において、上部電極１２０ａ、ＣＰＴＣサーミスタ層１３０、電極１２０ｂ及び金属ヒューズ素子層１５０を通して、ヒューズ素子が開放するまで、例えば、端子１３６ａから端子１３６ｂに電流が流れる。ヒューズ素子が開放すると、ＣＰＴＣサーミスタ層１３０は非導通となり、電流が端子１３６ａから端子１３６ｂに移行するのを阻止する。電力サージが消失したとき、ＣＰＴＣサーミスタ層１３０は導通となり、それにより、電流が装置１５０を横切って再度移行することができる。

さて、図１０を参照すると、代替的なＣＰＴＣサーミスタ装置１６０が示されている。ＣＰＴＣサーミスタ装置１６０は、長所的には、ベース電極１２０ａ及び１２０ｂの双方を用いて、ＣＰＴＣサーミスタ層１３０及びヒューズ素子１６２の双方を接触させ、ヒューズ素子１６２は、示された実施形態においては、厚膜、薄膜、またはワイヤ接着されたヒューズ素子である。概して、垂直に配置されるように示されたヒューズ素子１６２は、一方のベース電極１２０ａから他方のベース電極１２０ｂへＣＰＴＣサーミスタ層１３０のエッジに沿って延びる。このようなヒューズ素子の角度、形状及び数は、変えることができる。ベース電極１２０ａ及び１２０ｂは、また、任意の適切な技術を介して上述の任意の適切な１つまたは２つ以上の金属からＣＰＴＣサーミスタ層１３０の両側上に形成される。

示された実施形態における装置１６０は、また、異なった取付け配列に対して半径方向または軸方向に配列され得るリード１６４及び１６６を含む。装置１６０の動作において、ヒューズ素子が開放するまで、ＣＰＴＣサーミスタ層１３０及びヒューズ素子１６２を通して並列に、例えば、上部電極１２０ａ（リード１６４）から下部電極１２０ｂ（リード１６６）まで電流が流れる。ヒューズ素子が開放すると、ＣＰＴＣサーミスタ層１３０は非導通となり、電流が上部電極１２０ａ（リード１６４）から下部電極１２０ｂ（リード１６６）に移行するのを阻止する。電力サージが消失すると、ＣＰＴＣサーミスタ層１３０は導通となり、それにより、電流が再度装置１６０を横切って移行することができる。

さて、図１１を参照すると、代替的なＣＰＴＣサーミスタ装置１７０が示されており、該装置は、ＣＰＴＣサーミスタ層１３０が、斜め方向に配置されたヒューズ素子１７２を受入れるよう構成された一層大きい直径の孔もしくは開口１３８を含むもしくは区画する、ということを除いて装置１６０と同じである。示されたヒューズ素子１７２は、開口１３８の両側上に位置付けられるベース電極１２０ａ及び１２０ｂに半田付けされるかもしくはそうでなければ電気的に接続される。素子１７２は、開口を横切って斜め方向に延びるよう示されている。斜め方向の延びは、素子１７２が長くされるのを許容し、このことは、サイジングの目的に対して有利であり得る。

ＣＰＴＣサーミスタ装置１７０は、また、端板１７４及び１７６上にそれぞれリード１６４及び１６６を配置しており、それらは、次に、それぞれベース電極１２０ａ及び１２０ｂに半田付けされるかもしくはそうでなければ接続される。端板１７４及び１７６は、開口１３８を覆い、ヒューズ素子１７２を保護し、そしてヒューズ素子をリード１６４及び１６６に電気的に接続する。さらに、端板は、最終部品が保護材料、例えば、エポキシで被覆されるのを許容し、開口１３８にボイドを維持し、このことは、ヒューズ素子１７２の溶融性能を改善する。リード１６４及び１６６は、放射態様で端板１７４及び１７６から延びるように示されている。代替的には、リード１６４及び１６６は、例えば、図１０に示されるように、端板１７４及び１７６から軸方向に延びる。

ワイヤ・ヒューズ素子ＣＰＴＣサーミスタ装置１６０及び１７０は、上述したポリマ・ベースのＰＴＣサーミスタ装置と少なくとも実質的に同様に動作する、薄膜のＣＰＴＣサーミスタ装置１１０及び１５０と同様に動作する。通常の動作の下での電流は、過電流事象が生じるまで、ＣＰＴＣサーミスタ層１３０及びヒューズ素子１２４、１５２、１６２または１７２の双方を通して流れる。過電流事象が生じたときには、ヒューズ素子は開き、ＣＰＴＣサーミスタ層１３０は非導通となり、これにより、装置１１０、１５０、１６０または１７０は、過電流が、装置の下流の電気的構成要素に通されるのを許容しない。過電流事象が鎮静したとき、ＣＰＴＣサーミスタ層１３０は、それ自体を導通状態にリセットし、装置１１０、１５０、１６０または１７０を横切る一層大きい電圧降下にもかかわらず、保護された回路が機能するのを許容する。

図１２は、図１０または図１１に記載された装置のいずれかのための表面取付け構成を示す。ここで、ＰＴＣまたはＣＰＴＣ装置は、端板１８２及び１８４を含み、各々は、プリント回路基板にリフローもしくはウェーブ・ソルダリングされるよう構成されたパッド領域１８０を有する。示された実施形態は、ＣＰＴＣディスク１３０（存在するが見えないヒューズ素子）を示し、ここに、端板１８２及び１８４並びにパッド領域１８０は、ＣＰＴＣディスク１３０及びヒューズ素子をプリント回路基板上のトレース・パターンに電気的につながる。

さて、図１３を参照すると、回路６０は、装置１０、５０、１１０、１５０、１６０、１７０（便宜上、以後、単に装置１０と称する）のための１つの適切な応用、すなわち、テレコム（telecom）保護応用を示す。テレコム保護回路６０は、下流のテレコム設備（図示せず）と図８に示されたデータ・ラインとの間に位置するインターフェース・カードであって良いデジタル・トランスクライバー・ライン（“ＤＳＬ”）ドライバ６２を含む。テレコム設備は、呼出しを１つの点からもう１つの点に切換える、例えば、ディジタル・ボイスまたはインターネット・データを切換える中央オフィス・スイッチのための設備を含むことができる。

ＤＳＬドライバ６２は、信号を条件付けし、該信号をテレコム設備のスイッチまたは他の装置に再生成する。ＤＳＬドライバ６２は、ティップ(情報)・ライン６４及びリング・ライン６６を渡って双方向に送られる信号を条件付けする双方向トランシーバである。変圧器６８は、変圧器のいずれかの側に存在する直流電流（“ＤＣ”）が、変圧器の他方の側に伝播されるのを阻止する。変圧器６８は、また、ティップ及びリング・ラインの双方に結合される、従ってその双方と共通である、隣接ラインからの何等かのノイズもしくは信号のクロストークを相殺する。変圧器６８は、従って、差動信号を結合する。

過渡電圧抑制器７０は、サイリスタのような過電圧保護装置を含む。抑制器７０は、例えば、サイリスタと共に位置付けられた複数のダイオードを用い得て、例えば、ティップ・ライン６４からリング・ライン６６まで、ティップ・ライン６４から接地７２まで、及び接地７２からリング・ライン６６までの任意の経路に沿った容量を減少する。ダイオード及びサイリスタは、各経路が少なくとも３つの容量の減少を有するように位置付けられ、データ信号を減衰しないもしくは阻止しない非常に低いレベルまで容量を段階的に連続して減少する大いにバイアスされた経路を提供する。

一体化されたヒューズ素子／ＰＴＣ装置１０は、リング・ライン６４及びティップ・ライン６６に位置付けられ、電話ラインまたはデータ・ラインが、電力ラインに誘導的に結合されるようになって、連続的な過電圧状態を生成する、例えば、電力クロス状況に起因した過電流状態を保護する。過渡電圧抑制器７０は、大量のエネルギを消失して過電流装置１０をトリガする、過電圧を安全レベルにクランプする。

もし、金属素子だけが用いられたならば、回路６０における対応のヒューズは、取替えられなければならない。もし、ＰＴＣ素子だけが用いられたならば、ＰＴＣ素子の抵抗は、実質的に一層高く、ＤＳＬドライバ６２がＤＳＬ信号をティップ６４またはリング６６ラインの下方に如何に遠くまで駆動することができるかを制限する。電力クロス・ライン状態がまれであるので、装置１０は、最初は低抵抗において動作するリセット可能な装置を提供する。もし、電力クロス状態が生じたならば、ヒューズ素子は開放し、そしてＰＴＣ装置はトリップしてついにはリセットし、それにより、回路６０は、少なくともデータ移行の制限された範囲において未だ機能する。

さて、図１４を参照すると、回路８０は、一体化されたヒューズ素子／ＰＴＣ装置１０、すなわちデータ・バス回路、のためのもう１つの応用を示す。示されたデータ・バス回路は、コンピュータ、及びビデオ・カメラ及びケーブル・ボックスのような他の装備と共に用いられるＩＥＥＥ１３９４コントローラ８２を用いる。関連の１３９４コネクタ８４は小さく、このことは、上述の応用にとって長所的である。回路８０は、２つの撚り合わせられた対の導体ＴＰＡ及びＴＰＢを用い、これらは、各々、コントローラ８２とコネクタ８４との間でデータを双方向に送信する。

回路８０は、接地８８へのデータ・ラインを横切って置かれた過渡電圧抑制器８６を含む。電圧抑制器８６は、データ・ラインＴＰＡ及びＴＰＢ上に生じる静電放電（“ＥＳＤ”）事象を抑制する。回路８０は、また、電圧ラインＶｂｕｓ９２上に生じるＥＳＤまたは他の過渡現象を抑制するバリスタ９０をも含む。Ｖｂｕｓは、コネクタ８４に接続されるどんなものでも、例えば、プリンタまたはモデム、を付勢するようコントローラ８２が電圧下降ライン（voltage down line）９２を駆動するために用いる、例えば、３３のＶＤＣ源である。

一体化されたヒューズ素子／ＰＴＣ装置１０は、電源ライン９２上に生じる任意の型の過電流状態から関連の装備を保護する。ここで再度、装置１０は、できるだけ低い抵抗を有することが望ましく、それにより、装置を横切る電圧降下は可能な限り低く、かつできる限り多くの電力がコントローラ８２からコネクタ８４及び関連の装置に出力され得る。装置１０は、従って、この応用に対して良く適しており、その理由は、ライン９２が過電流状態を経験することが起こりそうもないからである。

装置１０は、ユニバーサル・シリアル・バス（“ＵＳＢ”）データ回路及び応用において効果的であるように、等しく用いられ得る。さらに、装置は、付勢されたイーサネット（登録商標）回路に用いられ得る。イーサネット（登録商標）回路に渡る付勢において、Ｃａｔ３／５ケーブルにおける４つのうちの２つの撚り合わせられた対が電力を運び、またデータをも運び得る。このような回路に対する電力出力能力は制限され、装置１０をこのような応用に対して良く適したものとする。

さて、図１５を参照すると、回路１００は、一体化されたヒューズ素子／ＰＴＣ装置１０のためのさらなる応用、すなわち、バッテリ保護回路を示す。回路１００は、例えば、携帯電話９６のための充電器９４と共に動作する。バッテリ・パック回路１００の制御回路１０２は、充電器９４によって供給される電圧を感知する。もし、例えば、電圧の極性が間違っている、もしくは電圧レベルが間違っているならば、コントローラ１０２は、冗長的な電界効果トランジスタ（“ＦＥＴ”）スイッチ１０４を開放して、何らかの電流が回路１００を通してバッテリ１０８に流れるのを停止する。制御回路１０２は、また、熱暴走を予期するために温度を監視することもできる。ここでも、回路１０２は、スイッチ１０４を介するバッテリ１０８への電流の流れをシャット・ダウンする。

ＰＴＣヒューズ装置１０は、冗長的な回路保護の層を提供する。例えば、もし制御回路１０２が適正に動作しない、もしくはＦＥＴ１０４が短絡されるようになったならば、ＰＴＣヒューズ装置１０は、過電流保護のバックアップ層を提供する。バッテリ・パック１００のバッテリ１０６は、ＤＣ電圧において変化し、装置１０の低抵抗を重要にする。例えば、もし、３つのバッテリ・パックにおける過電流装置が１／４ＶＤＣに降下したならば、過電流装置はバッテリの寿命の８パーセントを消費する。バッテリ１０８は、ドロップアウト電圧を有することができ、該ドロップアウト電圧以下では、携帯電話は動作せず、上述の寿命消費パーセンテージを一層高くする。このように、図６における装置１０のためのミリボルト範囲における電圧降下は、この応用のために良く適している。

ここに記載された現在のところ好適な実施形態に対する種々の変更及び修正が当業者には明瞭であろうということが理解されるべきである。このような変更及び修正は、本発明の主題の精神及び範囲から逸脱することなく、並びにその意図された長所を減ずることなく、行われ得る。従って、このような変更及び修正は、特許請求の範囲によって包含されることが意図されている。

本発明の一体化されたリセット可能及びリセット可能でない過電流保護装置の一実施形態の上面図である。 装置の側に沿って延びる端子を示す、図１の線Ａ−Ａに沿って見た一体化されたリセット可能及びリセット可能でない過電流保護装置の側断面図である。 断面で装置の側に沿って延びない端子を示す、図１の線Ｂ−Ｂに沿って見た一体化されたリセット可能及びリセット可能でない過電流保護装置の側断面図である。 図１の一体化されたリセット可能及びリセット可能でない過電流保護装置の底面図である。 図１の装置のための並列のリセット可能及びリセット可能でない過電流保護要素のための例示的等価抵抗を示す概略電気図である。 図１の一体化されたリセット可能及びリセット可能でない過電流保護装置のサンプルを検査することから得られた時間−電流曲線の図である。 図１の一体化されたリセット可能過電流保護装置の種々のサンプルを検査することから得られる電圧降下体電流のプロットの図である。 本発明の代替的な一体化されたリセット可能及びリセット可能でない過電流保護装置の側断面図である。 セラミックのリセット可能な過電流保護材料を用いた、本発明の一体化されたリセット可能及びリセット可能でない過電流保護装置の一実施形態の側断面図である。 セラミックのリセット可能な過電流保護材料を用いた、本発明の一体化されたリセット可能及びリセット可能でない過電流保護装置のもう１つの実施形態の側断面図である。 セラミックのリセット可能な過電流保護材料を用いた、本発明の一体化されたリセット可能及びリセット可能でない過電流保護装置のさらなる実施形態の側断面図である。 セラミックのリセット可能な過電流保護材料を用いた、本発明の一体化されたリセット可能及びリセット可能でない過電流保護装置のさらにもう１つの実施形態の側断面図である。 １つの表面装着構成を示すここでのいずれかの実施形態のための側面図である。 本発明の一対の一体化されたリセット可能な過電流保護装置を用いた遠隔通信回路の概略電気図である。 本発明の一体化されたリセット可能な過電流保護装置を用いたデータ・バス回路の概略電気図である。 本発明の一体化されたリセット可能な過電流保護装置を用いたバッテリ・パック回路の概略電気図である。

符号の説明

１０ 装置
１２ 上部の絶縁基板
１４ 下部の絶縁基板
１６ 第２の銅層（電極）
１８ 第３の銅層（電極）
２０ａ 上部の銅層
２０ｂ 下部の銅層
２２ａ及び２２ｂ パッド領域
２４ 金属ヒューズ素子
２６ａ及び２６ｂ 端子領域
２８ 異種金属スポット
３０ 正の温度係数（“ＰＴＣ”）層（ＰＴＣサーミスタ層）
３２ 保護被覆
３４ しるし
３６ａ及び３６ｂ 端子
４６及び４８ 一対の開口

Claims (23)

1. 電気的な絶縁基板と、
   該基板上に位置するヒューズ素子と、
   該基板に接続された正の温度係数（“ＰＴＣ”）サーミスタ層と、ここに、ヒューズ素子は、ＰＴＣサーミスタ層よりも低い抵抗を有し、
   電流が、（ｉ）最初に、正常動作下でヒューズ素子及びＰＴＣサーミスタ層を通って流れ、そして（ｉｉ）ヒューズ素子の開放後には正常動作下でＰＴＣサーミスタ層を通して流れるように、ヒューズ素子及びＰＴＣサーミスタ層に並列に電気的に接続された第１及び第２の導体と、
   を備えた回路保護装置。
2. ヒューズ素子及びＰＴＣサーミスタ層は、少なくとも同様の電流定格を有する請求項１に記載の回路保護装置。
3. ヒューズ素子は、（ｉ）ワイヤ、（ｉｉ）表面装着された、（ｉｉｉ）単一金属の、及び（ｉｖ）多数金属のもの、から成る群から選択されたタイプの少なくとも１つのものである請求項１に記載の回路保護装置。
4. 第１及び第２の端子は、（ｉ）第１及び第２の終端端子、（ｉｉ）電気的な絶縁基板の第１及び第２の側上に延びる、そして（ｉｉｉ）異なった金属から作られる、から成る群から選択された少なくとも１つの属性を含む請求項１に記載の回路保護装置。
5. ヒューズ素子及びＰＴＣサーミスタ層は、絶縁基板の対向する側上に位置する請求項１に記載の回路保護装置。
6. 基板は、ＦＲ−４、ポリイミド及びガラスから成る群から選択される材料から作られる請求項１に記載の回路保護装置。
7. ＰＴＣサーミスタ層は、高分子の及びセラミックのものから成る群から選択されるタイプのものである請求項１に記載の回路保護装置。
8. 複数の絶縁基板及び複数のＰＴＣサーミスタ層を含む請求項１に記載の回路保護装置。
9. 第１及び第２の導体は、各々、ＰＴＣサーミスタ層の各々に電気的に接続される請求項８に記載の回路保護装置。
10. 第１の電気的な絶縁基板と、
    該第１の絶縁基板の第１の側上に位置するヒューズ素子と、
    第１の基板の第２の側と接触する第１の側を有する第１の正の温度係数（“ＰＴＣ”）サーミスタ層と、
    第１のＰＴＣサーミスタ層の第２の側と接触する第１の側を有する第２の電気的な絶縁基板と、
    該第２の絶縁基板の第２の側と接触する第２のＰＴＣサーミスタ層と、
    ヒューズ素子と第１及び第２のサーミスタ層とに電気的に並列に接続された第１及び第２の導体と、
    を備えた回路保護装置。
11. ヒューズ素子は、（ｉ）表面装着素子である、（ｉｉ）異種金属を有する、（ｉｉｉ）ワイヤ接合タイプのものである、及び（ｉｖ）第１及び第２のＰＴＣサーミスタ層の集合的定格のものに少なくとも類似した定格を有する、ものから成る群から選択される少なくとも１つの属性を有する請求項１０に記載の回路保護装置。
12. 第３の電気的な絶縁基板を含み、第２のＰＴＣサーミスタ層は、第２の絶縁基板の第２の側と接触する第１の側と、第３の電気的な絶縁基板と接触する第２の側とを有する請求項１０に記載の回路保護装置。
13. 第１及び第２の導体は、各々、ヒューズ素子と第１及び第２のＰＴＣサーミスタ層とに接触する少なくとも１つの電極を含む請求項１０に記載の回路保護装置。
14. 第１及び第２の導体の各々は、第１及び第２のＰＴＣサーミスタ層の１つを横切って少なくとも中途まで延びる電極を有する請求項１０に記載の回路保護装置。
15. 第１及び第２の導体は、各々、電極と接触する少なくとも１つの端キャップ金属被膜を含む請求項１４に記載の回路保護装置。
16. セラミックの正の温度係数（“ＣＰＴＣ”）サーミスタ層と、
    ＣＰＴＣサーミスタ層によって担持されるヒューズ素子であって、ＣＰＴＣサーミスタ層よりも低い抵抗を有する前記ヒューズ素子と、
    電流が、（ｉ）最初に正常動作下ではヒューズ素子及びＣＰＴＣサーミスタ層を通って流れ、そして（ｉｉ）ヒューズ素子の開放後には正常動作下でＣＰＴＣサーミスタ層を通して流れるように、ヒューズ素子とＣＰＴＣサーミスタ層とに並列に電気的に接続される第１及び第２の導体と、
    を備えた回路保護装置。
17. ヒューズ素子は、ＣＰＴＣサーミスタ層に塗布される表面装着ヒューズ素子である請求項１６に記載の回路保護装置。
18. ヒューズ素子は、ＣＰＴＣサーミスタ層に塗布される電極に付着されたワイヤ素子である請求項１６に記載の回路保護装置。
19. 比較的低い電気抵抗を有するリセット可能でない溶融機器でもって装置内における第１の電気経路を保護し、そして
    電流が、（ｉ）最初に正常動作下ではリセット可能な正の温度係数（“ＰＴＣ”）サーミスタ層及びリセット可能でない溶融機器を通して低い電圧降下で流れ、そして（ｉｉ）リセット可能でない溶融機器の開放後には正常動作下でリセット可能なＰＴＣサーミスタ層を通して高い電圧降下で流れるように、比較的高い電気抵抗を有するリセット可能なＰＴＣサーミスタ層でもって第１の電気経路と並列の装置内の第２の電気経路を保護する、
    ようにした回路保護方法。
20. リセット可能なＰＴＣサーミスタ層は、複数の正の温度係数層を含む請求項１９に記載の回路保護方法。
21. 遠隔通信回線のティップまたはリング・ラインにおける動作のための装置を構成するようにした請求項１９に記載の回路保護方法。
22. データ・バス・コントローラ及びデータ・バス・コネクタ間の電圧供給ラインにおける動作のための装置を構成するようにした請求項１９に記載の回路保護方法。
23. バッテリ・パックの充電ラインにおける動作のための装置を構成するようにした請求項１９に記載の回路保護方法。

Images