CN107799501B - 保险丝保护的瞬态电压抑制器 - Google Patents

保险丝保护的瞬态电压抑制器 Download PDF

Info

Publication number
CN107799501B
CN107799501B CN201711088664.8A CN201711088664A CN107799501B CN 107799501 B CN107799501 B CN 107799501B CN 201711088664 A CN201711088664 A CN 201711088664A CN 107799501 B CN107799501 B CN 107799501B
Authority
CN
China
Prior art keywords
fuse
transient voltage
metal
voltage suppressor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711088664.8A
Other languages
English (en)
Other versions
CN107799501A (zh
Inventor
陈国瑞
俞东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electric Technology (jiaxing) Co Ltd
Original Assignee
Electric Technology (jiaxing) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electric Technology (jiaxing) Co Ltd filed Critical Electric Technology (jiaxing) Co Ltd
Priority to CN201711088664.8A priority Critical patent/CN107799501B/zh
Publication of CN107799501A publication Critical patent/CN107799501A/zh
Application granted granted Critical
Publication of CN107799501B publication Critical patent/CN107799501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Fuses (AREA)

Abstract

本发明提供了一种保险丝保护的瞬态电压抑制器,包括由下至上依次封装于绝缘的封装材料中的第一金属引线、半导体材料、保险丝及第二金属引线。本发明将保险丝集成到瞬态电压抑制器中,构成具有保险丝保护的瞬态电压抑制器,一旦电路发生过电流事件,保险丝将断开,切断电流,起到防止瞬态电压抑制器过热受损的作用,从而更好地保护电路中的上下游装置和设备;同时,保险丝通过封装方式与瞬态电压抑制器的其他部件封装在一起,无需另外串联保险丝,大大节省了电路板的占用空间,不会造成空间布局受限或更改等问题。

Description

保险丝保护的瞬态电压抑制器
技术领域
本发明涉及瞬态电压抑制器技术领域,尤其涉及一种保险丝保护的瞬态电压抑制器。
背景技术
瞬态电压抑制器(TVS)是一种可在过电压条件下保护电子电路和设备的半导体器件。在消费电子、计算机、工业、汽车和电信行业,许多敏感电子设备如IC、FET、传感器的信号线可能会被感性负载切换或照明引起的瞬态电压损坏。在电压超过应用的正常电压工作范围的时刻,TVS二极管将变为导通状态,从而浪涌电流可以通过TVS二极管旁路到地。瞬态电压的尖峰将被钳制到会对下游设备或设备造成伤害的水平。
在应用的正常工作电压范围内,TVS二极管必须对应用“不可见”。正常性能不应受到电路中保护二极管的存在的影响。因此,漏电流必须足够低。在某些情况下,例如老化,漏电流可能会随时间而增加或剧增,甚至引起短路。如果泄漏电流增加,TVS二极管将过热,最终会发生损坏。在最糟糕的情况下,TVS二极管变短,电流将经过TVS二极管,没有电流流向下游装置或设备,装置或设备出现故障。此外,短路事件会引起上游的麻烦。为了防止高漏电流甚至短路,需要保险丝,如过流保险丝或热保险丝来保护TVS二极管。保险丝可以与TVS二极管串联在电路中,一旦发生过电流事件,过流保险丝将断开并切断电流。在TVS二极管过热的情况下,热熔丝的热连接将在一定温度范围内打开。
保险丝可以与TVS二极管串联安装。然而,它需要客户重新设计和重新布局他们的电路板。不仅需要更多的成本,而且额外的部件还需要更多的占地面积。现在电子板上的空间非常有限。除了额外的空间要求外,保险丝也是安装的附加组件,这将增加更多的劳动力和成本。
发明内容
鉴于上述现有技术中存在或潜在的不足之处,本发明提供了一种保险丝保护的瞬态电压抑制器,通过将保险丝集成到瞬态电压抑制器中,将两者组合在一起,既节省了占用空间,也能起到保护TVS二极管的作用。
为实现上述目的,本发明提供了一种保险丝保护的瞬态电压抑制器,其包括由下至上依次封装于绝缘的封装材料中的第一金属引线、半导体材料、保险丝及第二金属引线。
本发明将第一金属引线、半导体材料、保险丝及第二金属引线一起封装在封装材料中,构成具有保险丝保护的瞬态电压抑制器,一旦发生过电流事件,保险丝将断开,切断电流,起到防止瞬态电压抑制器过热受损的作用,从而更好地保护电路中的上下游装置和设备;同时,保险丝通过封装方式与瞬态电压抑制器的其他部件封装在一起,无需另外串联保险丝,大大节省了电路板的占用空间,不会造成空间布局受限或更改等问题。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述保险丝包括由下至上依次设置的第一金属层、第一绝缘层、熔体、第二绝缘层及第二金属层,所述第一绝缘层中设有导通所述第一金属层与所述熔体的第一金属孔,所述第二绝缘层中设有导通所述第二金属层与所述熔体的第二金属孔。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述保险丝的所述第一金属层焊接于所述半导体材料,所述保险丝的所述第二金属层焊接于所述第二金属引线。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述保险丝为温度保险丝,所述第一绝缘层或所述第二绝缘层中形成有空腔,所述空腔与所述熔体相通。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述空腔为由一侧开口的罩盖通过粘合剂或铆钉安装于所述熔体上而形成。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述第一绝缘层和所述第二绝缘层为环氧树脂或陶瓷。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述第一金属层和所述第二金属层为银、铜或镀镍铜。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述熔体为银、铜或镀镍铜。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述第一金属孔和所述第二金属孔中填充有银、铜或镀镍铜。
本发明保险丝保护的瞬态电压抑制器进一步的改进在于,所述封装材料上设有第一引线孔和第二引线孔,所述第一金属引线通过所述第一引线孔穿出所述封装材料,所述第二金属引线通过所述第二引线孔穿出所述封装材料;所述第一引线孔和所述第二引线孔位于所述封装材料的相对两侧,且所述第一金属引线和所述第二金属引线在分别穿出所述第一引线孔和所述第二引线孔后贴合至所述封装材料的底部。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中封装保险丝之前的瞬态电压抑制器的内部结构示意图。
图2为本发明实施例中封装电流保险丝之后的瞬态电压抑制器的内部结构示意图。
图3为本发明实施例中封装温度保险丝之后的瞬态电压抑制器的内部结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
瞬态电压抑制器(Transient Voltage Suppressor,简称TVS),也称瞬态二极管,是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时,它能以10的负12次方秒量级的速度,将其两极间的高阻抗变为低阻抗,吸收高达数千瓦的浪涌功率,使两极间的电压箝位于一个预定值,有效地保护电子线路中的精密元器件,免受各种浪涌脉冲的损坏。因此,TVS二极管是一种可在过电压条件下保护电子电路和设备的半导体器件。
参阅图1所示,为本实施例中的瞬态电压抑制器的内部结构示意图。从图中可以看出:该瞬态电压抑制器由外部的封装材料11及封装于封装材料10中的第一金属引线11、第二金属引线12及半导体材料13构成,封装材料11采用绝缘材料,瞬态电压抑制器由绝缘的封装材料所包封。
第一金属引线11通过焊锡14焊接于半导体材料12的底部,第二金属引线12通过焊料14焊接于半导体材料12的顶部,其中,半导体材料12可采用Si材料,封装材料10可采用环氧树脂。第一金属引线11的一端和第二金属引线12的一端分别穿出封装材料10,封装材料10上开设有分别供第一金属引线11和第二金属引线12穿出的第一引线孔和第二引线孔,该第一引线孔和该第二引线孔位于封装材料10的作用两侧侧壁上,供第一金属引线11穿出的第一引线孔位于偏封装材料10底部的位置,供第二金属引线12穿出的第二引线孔位移偏封装材料10顶部的位置,并且,第一金属引线11和第二金属引线12的穿出第一引线孔和第二引线孔后的那一端均向下方弯折,并最终都贴合于封装材料10的底面,以便焊接到电路板上。
TVS二极管的老化、漏电流可能会随时间而增加或剧增,甚至引起短路。如果泄漏电流增加,TVS二极管将过热,最终会发生损坏。在最糟糕的情况下,TVS二极管变短,电流将经过TVS二极管,没有电流流向下游装置或设备,下游装置或设备会出现故障。此外,短路事件还会引起上游的麻烦。为了防止高漏电流甚至短路,需要在电路中设置保险丝。
传统采用的方法可以是将保险丝直接串联于TVS二极管,然而这样就会占用电路板,需要重新设计和布局电路板,这无疑增加了额外的成本和精力。因此,本发明的实施例中提供了一种能够将保险丝集成到TVS二极管中,免于保险丝占用电路板空间的具有保险丝保护的瞬态电压抑制器。
参阅图2所示,本发明实施例中的保险丝保护的瞬态电压抑制器具体包括:由下至上依次封装于封装材料10中的第一金属引线11、半导体材料13、保险丝15及第二金属引线13。其中,半导体材料13可采用硅材料,其通过焊料14,如焊锡,焊接于第一金属引线11的上表面,保险丝15同样通过焊料14焊接于半导体材料12的上表面,此时第二金属引线12通过焊料14焊接于保险丝15的上表面,第一金属引线11、半导体材料13、保险丝15及第二金属引线12的四周被封装材料10所包覆,封装材料10上设有第一引线孔和第二引线孔(图中未标示第一引线孔和第二引线孔),第一金属引线11通过第一引线孔穿出封装材料10的左侧侧壁,第二金属引线12通过第二引线孔穿出封装材料10的右侧侧壁。第一引线孔和第二引线孔位于封装材料10的相对设置的左右两侧,且第一金属引线11和第二金属引线12在分别穿出其第一引线孔和其第二引线孔后贴合至封装材料10的底面,以便贴装。
本发明通过将第一金属引线、半导体材料、保险丝及第二金属引线一起封装在封装材料中,构成具有保险丝保护的瞬态电压抑制器,一旦发生过电流事件,保险丝将断开,切断电流,起到防止瞬态电压抑制器过热受损的作用,从而更好地保护电路中的上下游装置和设备;同时,保险丝通过封装方式与瞬态电压抑制器的其他部件封装在一起,无需另外串联保险丝,大大节省了电路板的占用空间,不会造成空间布局受限或更改等问题。
较佳地,保险丝15可采用电流保险丝或温度保险丝,当保险丝15为电流保险丝时,如图2所示,保险丝15包括由下至上依次设置的第一金属层151、第一绝缘层152、熔体153、第二绝缘层154及第二金属层155,第一绝缘层151中设有导通第一金属层151与熔体153的第一金属孔156,第二绝缘层154中设有导通第二金属层155与熔体153的第二金属孔157,构成了电流保险丝。
将保险丝15的第一金属层151采用焊料14,如焊锡,焊接于瞬态电压抑制器的半导体材料13,将保险丝15的第二金属层155同样采用焊料14焊接于瞬态电压抑制器的第二金属引线12,从而通过焊接将保险丝15与瞬态电压抑制器组合在一起,无需占用电路板空间,而且,一旦电路中发生过电流事件,电流保险丝就会断开,切断电流,从而保护瞬态电压抑制器及电路中其他装置或设备。
再参阅图3所示,当保险丝15为温度保险丝时,温度保险丝的构造与上述电流保险丝的构造相同,也可采用焊接与瞬态电压抑制器组合在一起,在瞬态电压抑制器过热的情况下,温度保险丝的热连接将在一定温度范围内打开,切断电流,从而达到保护保护瞬态电压抑制器及电路中其他装置或设备的效果。
然而,温度保险丝在以焊接方式集成到瞬态电压抑制器中时,焊接温度可能会达到温度保险丝的熔点,而导致温度保险丝预先工作,因此,温度保险丝不能像电流保险丝那样,在任意情况下无条件地表面贴装的瞬态电压抑制器中,除非温度保险丝的熔点高于焊接时的回流温度。因此,只要焊接过程不会熔化温度保险丝的热连接,温度保险丝就可以采用电流保险丝的集成方式与瞬态电压抑制器集成。
为了热熔丝融化后有离散的空间,不会融合又连接起来,本发明提供了一种较佳的实施方案,即在温度保险丝的第一绝缘层152或第二绝缘层154中形成一空腔158,在本实施例中,该空腔158形成于熔体153上方的第二绝缘层154中,并使该空腔158与温度保险丝的熔体153相通,空腔158的大小可根据实际焊接所需温度与温度保险丝的熔体熔点判断,在保证熔体在焊接构成中不被预先熔断的前提下,还应确保温度保险丝在集成到瞬态电压抑制器中后可以正常使用。
进一步的,上述空腔158在制作时,可由一侧开口的罩盖通过粘合剂或热铆钉安装于熔体上,再制作第二绝缘层,并在制作完成第二绝缘层后形成。
较佳地,本发明实施例中的保险丝15的第一绝缘层152和第二绝缘层154可以采用FR-4环氧树脂板、陶瓷层或其他绝缘材料。第一金属层151和第二金属层155可以采用银、铜或镀镍铜等材料。中间的熔体153可以采用银、铜或镀镍铜等材料。第一金属孔156和第二金属孔157可以是金属空心柱,也可以在第一金属孔156和第二金属孔157中填充金属材料,其中,当第一金属孔156和第二金属孔157为金属空心柱时,金属空心柱可以采用银、铜或镀镍铜等材料制作,当第一金属孔156和第二金属孔157中填充金属材料时,填充的金属材料可以采用银、铜或镀镍铜等材料。
需要说明的是,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
以上所述仅是本发明的较佳实施例而已,并非对本发明做任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案的范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1.一种保险丝保护的瞬态电压抑制器,其特征在于:包括由下至上依次封装于绝缘的封装材料中的第一金属引线、半导体材料、保险丝及第二金属引线,所述保险丝包括由下至上依次设置的第一金属层、第一绝缘层、熔体、第二绝缘层及第二金属层,所述第一绝缘层中设有导通所述第一金属层与所述熔体的第一金属孔,所述第二绝缘层中设有导通所述第二金属层与所述熔体的第二金属孔。
2.如权利要求1所述的保险丝保护的瞬态电压抑制器,其特征在于:所述保险丝的所述第一金属层焊接于所述半导体材料,所述保险丝的所述第二金属层焊接于所述第二金属引线。
3.如权利要求2所述的保险丝保护的瞬态电压抑制器,其特征在于:所述保险丝为温度保险丝,所述第一绝缘层或所述第二绝缘层中形成有空腔,所述空腔与所述熔体相通。
4.如权利要求3所述的保险丝保护的瞬态电压抑制器,其特征在于:所述空腔为由一侧开口的罩盖通过粘合剂或铆钉安装于所述熔体上而形成。
5.如权利要求1~4中任一项所述的保险丝保护的瞬态电压抑制器,其特征在于:所述第一绝缘层和所述第二绝缘层为环氧树脂或陶瓷。
6.如权利要求1~4中任一项所述的保险丝保护的瞬态电压抑制器,其特征在于:所述第一金属层和所述第二金属层为银、铜或镀镍铜。
7.如权利要求1~4中任一项所述的保险丝保护的瞬态电压抑制器,其特征在于:所述熔体为银、铜或镀镍铜。
8.如权利要求1~4中任一项所述的保险丝保护的瞬态电压抑制器,其特征在于:所述第一金属孔和所述第二金属孔中填充有银、铜或镀镍铜。
9.如权利要求1所述的保险丝保护的瞬态电压抑制器,其特征在于:所述封装材料上设有第一引线孔和第二引线孔,所述第一金属引线通过所述第一引线孔穿出所述封装材料,所述第二金属引线通过所述第二引线孔穿出所述封装材料;所述第一引线孔和所述第二引线孔位于所述封装材料的相对两侧,且所述第一金属引线和所述第二金属引线在分别穿出所述第一引线孔和所述第二引线孔后贴合至所述封装材料的底部。
CN201711088664.8A 2017-11-08 2017-11-08 保险丝保护的瞬态电压抑制器 Active CN107799501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711088664.8A CN107799501B (zh) 2017-11-08 2017-11-08 保险丝保护的瞬态电压抑制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711088664.8A CN107799501B (zh) 2017-11-08 2017-11-08 保险丝保护的瞬态电压抑制器

Publications (2)

Publication Number Publication Date
CN107799501A CN107799501A (zh) 2018-03-13
CN107799501B true CN107799501B (zh) 2020-01-10

Family

ID=61547441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711088664.8A Active CN107799501B (zh) 2017-11-08 2017-11-08 保险丝保护的瞬态电压抑制器

Country Status (1)

Country Link
CN (1) CN107799501B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109687392A (zh) * 2019-02-15 2019-04-26 漳州雅宝电子有限公司 一种具有过流和过温保护的瞬态二极管模组
CN209982039U (zh) * 2019-07-19 2020-01-21 厦门赛尔特电子有限公司 一种具有温度保护的瞬态电压抑制器
CN114203549A (zh) * 2021-10-26 2022-03-18 浙江里阳半导体有限公司 瞬态电压抑制型电路保护器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240050A (zh) * 1996-12-05 1999-12-29 威克曼工厂股份有限公司 电熔断器
TW200834632A (en) * 2007-02-14 2008-08-16 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
CN101354937A (zh) * 2007-07-26 2009-01-28 保险丝公司 集成的热敏电阻和金属元件器件以及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368502B2 (en) * 2006-03-16 2013-02-05 Panasonic Corporation Surface-mount current fuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240050A (zh) * 1996-12-05 1999-12-29 威克曼工厂股份有限公司 电熔断器
TW200834632A (en) * 2007-02-14 2008-08-16 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
CN101354937A (zh) * 2007-07-26 2009-01-28 保险丝公司 集成的热敏电阻和金属元件器件以及方法

Also Published As

Publication number Publication date
CN107799501A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
US7508295B2 (en) Protection circuit
US7504925B2 (en) Electric component with a protected current feeding terminal
US7554432B2 (en) Fuse element with trigger assistance
KR102405480B1 (ko) 전기적 과부하 및 정전 방전 보호용 방법 및 디바이스
EP1708208B1 (en) A surface-mountable multi-layer electrical circuit protection device with an active element between PPTC layers
CN107799501B (zh) 保险丝保护的瞬态电压抑制器
US6507264B1 (en) Integral fuse for use in semiconductor packages
US7053468B2 (en) IC substrate having over voltage protection function
US10148079B2 (en) Surge protection device
CN205452284U (zh) Esd保护器件
US20090015978A1 (en) Non-inductive silicon transient voltage suppressor
EP4148763A2 (en) Surface mount fuse with solder link and de-wetting substrate
US10446488B1 (en) Vertically-connected packageless fuse device
US11545827B2 (en) Surge protection apparatus having embedded fuse
US8525331B2 (en) Chip design having integrated fuse and method for the production thereof
CN114695320A (zh) 具有防爆屏蔽的半导体封装件
KR102636162B1 (ko) 보호 소자
CN111446231A (zh) 一种集成的多引脚过压防护器件
JP3848350B2 (ja) 半導体装置
CN108878405A (zh) 一种防护器件及其制作方法、电子设备
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device
CN220775393U (zh) 基于开路失效模式的保护芯片的结构与电子设备
CN219961019U (zh) 一种方便折断引脚的贴片式低电容瞬态电压抑制器
CN211629105U (zh) 一种集成的多引脚过压防护器件
JPH0778933A (ja) 半導体装置の内部配線構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant