JP5250745B2 - クロック切替回路 - Google Patents
クロック切替回路 Download PDFInfo
- Publication number
- JP5250745B2 JP5250745B2 JP2007206928A JP2007206928A JP5250745B2 JP 5250745 B2 JP5250745 B2 JP 5250745B2 JP 2007206928 A JP2007206928 A JP 2007206928A JP 2007206928 A JP2007206928 A JP 2007206928A JP 5250745 B2 JP5250745 B2 JP 5250745B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- switching
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Description
11 分周回路
20 低速レジスタ
21 高速レジスタ
22 出力レジスタ
23 切替レジスタ
24 タイマ
25 初期値レジスタ
26 セレクタ
30 位相信号出力回路
40 タイミング信号出力回路
50 切替可能信号出力回路
60 書き込み指示信号出力回路
70 フラグレジスタ
71 D型フリップフロップ
72 セレクタ
80 セレクタ
81 D型フリップフロップ
Claims (5)
- 所定周波数のメインクロックを順次2分周して、周波数の異なるn個(nは2以上の整数)の分周クロックを生成する分周回路と、
選択信号に応じて、前記分周クロックの一つを出力クロック信号として出力するクロック選択回路と、
前記分周クロックのnビットをデコードして、前記分周クロックの位相関係を示す2 n ビットの位相信号を出力する位相信号出力回路と、
前記出力クロック信号と、前記出力クロック信号から切り替わる前記分周クロックの一つである切替クロック信号と、に応じて、前記位相信号の2 n ビットの位相関係に対応して、前記出力クロック信号から前記切替クロック信号に切替可能なタイミングを示すタイミング信号を出力するタイミング信号出力回路と、
前記位相信号及び前記タイミング信号に基づいて、前記出力クロック信号を前記切替クロック信号に切り替える前記選択信号を、前記出力クロック信号から前記切替クロック信号に切替可能なタイミングで出力する選択信号出力回路と、
を備えることを特徴とするクロック切替回路。 - 請求項1に記載のクロック切替回路であって、
前記タイミング信号出力回路は、
前記分周クロックのうち低速側及び高速側のクロックをそれぞれ示す低速信号及び高速信号と、前記出力クロック信号が前記低速信号で示されるクロックか前記高速信号で示されるクロックかを示す出力信号と、に基づいて、低速側から高速側もしくは高速側から低速側に切替可能なタイミングを示す前記タイミング信号を出力すること、
を特徴とするクロック切替回路。 - 請求項2に記載のクロック切替回路であって、
前記切替クロック信号を前記低速信号で示されるクロックとするか前記高速信号で示されるクロックとするかを示す切替信号を出力するとともに、所定のイベント信号に応じて前記切替信号を変更する切替信号変更回路を更に備えること、
を特徴とするクロック切替回路。 - 請求項3に記載のクロック切替回路であって、
前記所定のイベント信号に応じて時間計測を開始するタイマ回路を更に備え、
前記切替信号変更回路は、
前記所定のイベント信号に応じて前記切替信号を変更し、前記タイマ回路での計測時間が所定時間に到達すると、変更される前の前記切替信号を出力すること、
を特徴とするクロック切替回路。 - 請求項1〜4の何れか一項に記載のクロック切替回路であって、
前記選択信号出力回路は、
前記出力クロック信号から前記切替クロック信号への切り替えを指示する切替指示信号に応じて前記選択信号を出力すること、
を特徴とするクロック切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206928A JP5250745B2 (ja) | 2007-08-08 | 2007-08-08 | クロック切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206928A JP5250745B2 (ja) | 2007-08-08 | 2007-08-08 | クロック切替回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044433A JP2009044433A (ja) | 2009-02-26 |
JP5250745B2 true JP5250745B2 (ja) | 2013-07-31 |
Family
ID=40444698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007206928A Active JP5250745B2 (ja) | 2007-08-08 | 2007-08-08 | クロック切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5250745B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282399A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04316234A (ja) * | 1991-04-16 | 1992-11-06 | Mitsubishi Electric Corp | クロック切替回路 |
JPH05233091A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | クロック発生回路 |
JPH07225631A (ja) * | 1994-02-15 | 1995-08-22 | Hitachi Ltd | クロック切替方法とその回路 |
JPH11127061A (ja) * | 1997-10-21 | 1999-05-11 | Fujitsu Ltd | クロック切替装置 |
JP3317923B2 (ja) * | 1999-05-27 | 2002-08-26 | 山形日本電気株式会社 | クロック切替回路 |
JP2005252587A (ja) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | クロック整形器およびクロック整形器を用いた電子機器 |
JP2005309665A (ja) * | 2004-04-20 | 2005-11-04 | Seiko Epson Corp | クロック信号出力回路及び半導体集積回路 |
JP2006302056A (ja) * | 2005-04-22 | 2006-11-02 | Oki Electric Ind Co Ltd | クロック制御回路 |
-
2007
- 2007-08-08 JP JP2007206928A patent/JP5250745B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009044433A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6477186B1 (en) | Fast operating multiplexer | |
US5572719A (en) | Clock control system for microprocessors including a delay sensing circuit | |
CN100431267C (zh) | 用于安排粗细延迟间隔的同步镜像延迟(smd)电路及方法 | |
US7889581B2 (en) | Digital DLL circuit | |
US7164297B2 (en) | Multiple reference clock synthesizer | |
US7826305B2 (en) | Latency counter, semiconductor memory device including the same, and data processing system | |
KR101795438B1 (ko) | 주파수 분주기 및 이를 포함하는 위상 고정 루프 | |
JP4883850B2 (ja) | 半導体装置 | |
JP2007115351A (ja) | 同期型半導体記憶装置 | |
JP5097573B2 (ja) | 分周回路 | |
JP2010136002A (ja) | 遅延回路 | |
US8253449B2 (en) | Clock switch circuit and clock switch method of the same | |
KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
JP5250745B2 (ja) | クロック切替回路 | |
JP5100801B2 (ja) | クロック制御回路 | |
JP2006302056A (ja) | クロック制御回路 | |
JP2010187356A (ja) | 分周回路 | |
US5304855A (en) | Bi-level pulse accumulator | |
US7171577B2 (en) | Methods and apparatus for a system clock divider | |
JP2011040934A (ja) | 分周回路 | |
JP7393300B2 (ja) | 時間計測回路 | |
US7054205B2 (en) | Circuit and method for determining integrated circuit propagation delay | |
KR101418519B1 (ko) | 분주기 및 분주기의 분주 방법 | |
JP5900053B2 (ja) | クロック切替回路 | |
JP2002076884A (ja) | パルススワロ方式pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5250745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |