JPH11127061A

JPH11127061A - クロック切替装置

Info

Publication number: JPH11127061A
Application number: JP28894697A
Authority: JP
Inventors: Yutaka Isoda; 豊磯田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-21
Filing date: 1997-10-21
Publication date: 1999-05-11
Also published as: EP0911971A1; TW405298B; CN1215255A

Abstract

(57)【要約】【課題】クロック異常のない安定したクロック切替え
を実現できるようにすることを課題とする。【解決手段】切替ホールド回路２では入力クロック選
択信号ＳＬＣ１〜ＳＬＣ３の変化を示すクリアクロック
信号ＦＣＣに応じてクロックの切替え順序が保持され、
基準クロック生成回路３ではその切替え順序にあたる切
替え前後の入力クロックソース信号（ＣＬＫ１〜ＣＬＫ
３のいずれか２つ）に基づいて基準クロック信号ＢＣＬ
Ｋが生成され、同期化回路４ではクリアクロック信号Ｆ
ＣＣと基準クロック信号ＢＣＬＫとを同期させてクロッ
ク選択信号ＣＳＥＬが生成され、クロック切替回路５で
はそのクロック選択信号ＣＳＥＬの生成タイミングでク
ロック切替えが行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、クロック切替装
置に関し、詳細には、相互に非同期の異なる位相をもつ
複数のクロック信号をクロック選択信号に従って切替え
るクロック切替装置に関する。

【０００２】

【従来の技術】図８は従来例によるクロック切替装置の
内部構成を示す回路ブロック図である。図８には、相互
に非同期かつ異なる位相をもつ３種類の入力クロックソ
ース信号ＣＬＫ１〜ＣＬＫ３に１対１対応させて与えら
れる３種類の入力クロック選択信号ＳＬＣ１〜ＳＬＣ３
に従ってクロック切替えを行うクロック切替装置が示さ
れている。

【０００３】このクロック切替装置は、入力クロックソ
ース信号ＣＬＫ１〜ＣＬＫ３をそれぞれ反転出力するイ
ンバータ５１〜５３、入力クロックソース信号ＣＬＫ１
〜ＣＬＫ３に対応してインバータ５１〜５３の出力と入
力クロック選択信号ＳＬＣ１〜ＳＬＣ３との論理積をそ
れぞれとるＡＮＤ回路５４〜５６、および、ＡＮＤ回路
５４〜５６の出力の論理和否定をとってシステム供給用
のクロック信号ＣＬＫを出力するＮＯＲ回路５７により
構成される。

【０００４】つぎに、動作について説明する。ここで
は、入力クロックソース信号ＣＬＫ１が選択されている
状態で入力クロックソース信号ＣＬＫ２へ切替える動作
を例に挙げる。図９は図８に示した回路の動作例を示す
タイミングチャートである。図８のクロック切替装置で
は、入力クロック選択信号ＳＬＣ１〜ＳＬＣ３は切替え
前後の信号の変化が非同期に行われるものとする。すな
わち、入力クロックソース信号ＣＬＫ１から入力クロッ
クソース信号ＣＬＫ２への切替え時に、入力クロック選
択信号ＳＬＣ１が「Ｈ」（ハイ）レベルから「Ｌ」（ロ
ー）レベルになるタイミングと、入力クロック選択信号
ＳＬＣ２が「Ｌ」レベルから「Ｈ」レベルになるタイミ
ングにはずれがある。

【０００５】入力クロックソース信号ＣＬＫ１，ＣＬＫ
２，ＣＬＫ３は、それぞれ対応するインバータ５１，５
２，５３により反転された後にＡＮＤ回路５４，５５，
５６へ出力される。例えば、ＡＮＤ回路５４には、入力
クロックソース信号ＣＬＫ１の反転信号とその入力クロ
ック信号ＣＬＫ１へ切替えるための入力クロック選択信
号ＳＬＣ１とが入力される。入力クロックソース信号Ｃ
ＬＫ１が選択されている状態で入力クロックソース信号
ＣＬＫ２への切替え操作が行われると、入力クロック選
択信号ＳＬＣ１は「Ｈ」（ハイ）レベルから「Ｌ」（ロ
ー）レベルに落ちる。このため、ＡＮＤ回路５４では、
クロック切替え操作の後、入力クロックソース信号ＣＬ
Ｋ１のレベルに関係なく、「Ｌ」レベルの信号が出力さ
れる。

【０００６】また、ＡＮＤ回路５５には、入力クロック
ソース信号ＣＬＫ２の反転信号とその入力クロック信号
ＣＬＫ２へ切替えるための入力クロック選択信号ＳＬＣ
２とが入力される。ここで、入力クロック選択信号ＳＬ
Ｃ２は上述の入力クロック選択信号ＳＬＣ１とはタイミ
ングがずれて変化するため、その間は、入力クロック選
択信号ＳＬＣ２が「Ｌ」レベルのままとなる。このた
め、ＡＮＤ回路５５からＮＯＲ回路５７に対して「Ｌ」
レベルの信号出力が保持される。

【０００７】また、ＡＮＤ回路５６には、入力クロック
ソース信号ＣＬＫ３の反転信号とその入力クロック信号
ＣＬＫ３へ切替えるための入力クロック選択信号ＳＬＣ
３とが入力される。今回のクロック切替えには、入力ク
ロックソース信号ＣＬＫ３が関与せず、入力クロック選
択信号ＳＬＣ３に変化が生じないことから、ＡＮＤ回路
５６からＮＯＲ回路５７に対して「Ｌ」レベルの信号出
力が保持される。

【０００８】ここで、クロック切替え操作前のＮＯＲ回
路５７の動作をみると、ＡＮＤ回路５５および５６から
は常に「Ｌ」レベルの信号が出力されるため、ＮＯＲ回
路５７の出力変化は使用中の入力クロックソース信号Ｃ
ＬＫ１の変化に依存する。このため、入力クロックソー
ス信号ＣＬＫ１が「Ｌ」レベルのときにクロック切替え
操作が行われると、そのタイミングでＡＮＤ回路５４か
ら「Ｌ」レベルの信号が出力され、そのタイミングでＮ
ＯＲ回路５７においてクロックソース信号ＣＬＫが
「Ｈ」レベルに変化する。

【０００９】その後、入力クロックソース信号ＣＬＫ１
が「Ｌ」期間のときに入力クロック選択信号ＳＬＣ２が
「Ｈ」レベルに変化すると、ＡＮＤ回路５５からＮＯＲ
回路５７に対して「Ｈ」レベルの信号が出力される。こ
のため、ＮＯＲ回路５７では、入力クロック選択信号Ｓ
ＬＣ１の変化タイミングで「Ｈ」レベルとなったクロッ
クソース信号ＣＬＫが入力クロック選択信号ＳＬＣ２の
変化タイミングで「Ｌ」レベルに変化する。その結果、
クロック切替えが完了して、ＮＯＲ回路５７から入力ク
ロックソース信号ＣＬＫ２によるクロック信号ＣＬＫが
システムに供給される。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た従来例によるクロック切替装置では、図９に示したよ
うに、切り替えるべき入力クロックソース信号ＣＬＫ１
およびＣＬＫ２とは非同期に入力クロック選択信号ＳＬ
Ｃ１およびＳＬＣ２が変化するので、クロック選択信号
ＳＬＣ１およびＳＬＣ２の変化するタイミングと切替え
るべきクロックソース信号ＣＬＫ１およびＣＬＫ２の変
化するタイミングとが一致しなかった。この不一致か
ら、本来、点線で示したパルスＰ１が形成されるすべき
ところで実線で示したパルスＰ２が発生することになっ
た。それゆえ、そのパルスＰ２と隣接するパルスとの間
隔が通常の間隔よりも狭くなってパルス幅細りが生じる
ため、クロック切替装置に依存してクロック切替えを行
うシステムに誤動作が生じたり、システムダウンが引き
起こされる等の危惧があった。

【００１１】この発明は、上述した従来例による問題を
解消するため、クロック切替え時に、クロックの波形割
れ，クロックパルス幅細り等のクロック異常を防止して
安定したクロック切替えを実現することが可能なクロッ
ク切替装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、請求項１の発明に係るクロック切
替装置は、相互に非同期かつ異なる位相をもつ複数の入
力クロックソース信号間でクロック切替えを行うクロッ
ク切替装置において、クロック切替え操作に従って前記
複数の入力クロックソース信号のうちの切替え前後の入
力クロックソース信号から基準クロック信号を生成し、
前記生成された基準クロック信号に同期させるとともに
前記クロック切替え操作のタイミングに従って前記切替
え前の入力クロックソース信号から前記切替え後の入力
クロックソース信号へのクロック切替えを制御する回路
を備えたことを特徴とする。

【００１３】この請求項１の発明によれば、クロック切
替え操作のタイミングに従って切替え前後の入力クロッ
クソース信号から基準クロック信号を生成して、その基
準クロック信号に同期させるとともにクロック切替え操
作のタイミングに従ってクロック切替えを制御するよう
したので、切替えるべき入力クロックソース信号とクロ
ック切替えを行うためのタイミングとが同期化され、こ
れによって、クロック異常のない安定したクロック切替
えを実現することが可能である。

【００１４】また、請求項２の発明に係るクロック切替
装置は、相互に非同期かつ異なる位相をもつ複数の入力
クロックソース信号に１対１対応させて与えられる複数
の入力クロック選択信号に従ってクロック切替えを行う
クロック切替装置において、クロック選択操作による前
記複数の入力クロック選択信号の変化を検出する切替検
出回路と、前記複数の入力クロック選択信号と前記切替
検出回路により検出された変化とに基づいて前記複数の
入力クロックソース信号間の切替え順序を保持する切替
ホールド回路と、前記切替ホールド回路により保持され
た切替え順序に従って前記複数の入力クロックソース信
号のうちの切替え前後の入力クロックソース信号に基づ
いて基準クロック信号を生成する基準クロック生成回路
と、前記切替検出回路により検出された変化を前記基準
クロック生成回路により生成された基準クロック信号に
同期させて前記切替え後の入力クロックソース信号に同
期するクロック選択信号を生成する同期化回路と、前記
同期化回路により生成されたクロック選択信号に従って
前記切替え前の入力クロックソース信号から前記切替え
後の入力クロックソース信号へのクロック切替えを行う
クロック切替回路と、を備えたことを特徴とする。

【００１５】この請求項２の発明によれば、入力クロッ
ク選択信号の変化に応じてクロックの切替え順序を保持
しておき、その切替え順序に従って切替え前後の入力ク
ロックソース信号に基づいて基準クロック信号を生成
し、その基準クロック信号に同期させてクロック選択信
号を生成し、そのクロック選択信号の生成タイミングで
クロック切替えを行うようしたので、切替えるべき入力
クロックソース信号とクロック切替えを行うために最終
的に生成されたクロック選択信号とが入力クロック選択
信号に同期化され、これによって、クロック異常のない
安定したクロック切替えを実現することが可能である。

【００１６】また、請求項３の発明に係るクロック切替
装置は、請求項２の発明において、前記切替ホールド回
路は、前記複数の入力クロック選択信号のうちで、切替
え前の入力クロック選択信号と切替え後の入力クロック
選択信号とを切替え順序として保持することを特徴とす
る。

【００１７】この請求項３の発明によれば、入力クロッ
ク選択信号を用いてクロックの切替え順序を保持するよ
うにしたので、クロック選択信号に同期した切替え前後
の入力クロックソース信号を確実に確保することが可能
である。

【００１８】また、請求項４の発明に係るクロック切替
装置は、請求項３の発明において、前記切替ホールド回
路は切替え前の入力クロック選択信号と切替え後の入力
クロック選択信号とを保持するフリップフロップを有し
たことを特徴とする。

【００１９】この請求項４の発明によれば、フリップフ
ロップにより切替え前の入力クロック選択信号と切替え
後の入力クロック選択信号とを保持するようにしたの
で、切替え順序に変化が生じるまでは現時点での切替え
順序を継続して保持することが可能である。

【００２０】また、請求項５の発明に係るクロック切替
装置は、請求項２，３または４の発明において、前記基
準クロック生成回路は、常に、前記複数の入力クロック
ソース信号に基づいて１または複数の基準クロック信号
を生成しておき、前記１または複数の基準クロック信号
のうちで前記切替ホールド回路により保持されている切
替え順序に従って基準クロック信号を選択することを特
徴とする。

【００２１】この請求項５の発明によれば、クロック切
替えに関係なく複数の入力クロックソース信号から基準
クロック信号を生成しておくので、切替え順序の変化に
即対応して余裕をもってクロック選択信号が準備され、
これによって、いつクロック切替えが行われても遅延な
く安定したクロック切替えを実現することが可能であ
る。

【００２２】また、請求項６の発明に係るクロック切替
装置は、請求項５の発明において、前記基準クロック生
成回路は、前記複数の入力クロックソース信号のうちの
２入力クロックソース信号毎に論理和をとって前記１ま
たは複数の基準クロック信号を生成しておくことを特徴
とする。

【００２３】この請求項６の発明によれば、入力クロッ
クソース信号間の論理和によって基準クロック信号を得
るようにしたので、クロック幅を広くなるように制御す
ることができ、これによって、動作上の安定性を確保す
ることが可能である。

【００２４】また、請求項７の発明に係るクロック切替
装置は、請求項６の発明において、前記基準クロック生
成回路は、２入力クロックソース信号毎に論理和をとる
ＯＲ回路を有したことを特徴とする。

【００２５】請求項６の発明は、この請求項７の発明の
ように、基準クロック生成回路にＯＲ回路を適用するこ
とで２入力クロックソース信号毎に論理和をとることが
可能である。

【００２６】また、請求項８の発明に係るクロック切替
装置は、請求項２の発明において、前記切替検出回路
は、前記複数の入力クロック選択信号の変化に応じたパ
ルス波形を形成するチョッパ回路とを有したことを特徴
とする。

【００２７】請求項２の発明は、この請求項８の発明の
ように、チョッパ回路を適用することで複数の入力クロ
ック選択信号間の変化をパルス波形として取り出すこと
が可能である。

【００２８】

【発明の実施の形態】以下に添付図面を参照して、この
発明に係るクロック切替装置の好適な実施の形態を詳細
に説明する。

【００２９】まず、構成について説明する。図１はこの
発明の一実施の形態によるクロック切替装置の内部構成
を示す回路ブロック図である。図１には、図８に示した
従来のクロック切替装置と比較できるように、相互に非
同期かつ異なる位相をもつ３種類の入力クロックソース
信号ＣＬＫ１〜ＣＬＫ３に１対１対応させて与えられる
３種類の入力クロック選択信号ＳＬＣ１〜ＳＬＣ３に従
ってクロック切替えを行うクロック切替装置が示されて
いる。

【００３０】この実施の形態によるクロック切替装置
は、図１に示したように、切替検出回路１，切替ホール
ド回路２，基準クロック生成回路３，同期化回路４，ク
ロック切替回路５などにより構成される。

【００３１】切替検出回路１は、ＥＮＯＲ（Ｏのみバ
ー）回路１０１およびチョッパ回路１０２を有し、入力
クロック選択信号ＳＬＣ１〜ＳＬＣ３を入力してクロッ
ク切替え操作による信号の変化をパルスとして検出す
る。ＥＮＯＲ（Ｏのみバー）回路１０１は入力クロック
選択信号ＳＬＣ１〜ＳＬＣ３の排他的論理和をとり、チ
ョッパ回路１０２はその排他的論理和による出力信号か
らパルス波形を取り出し、そのパルスを同期化回路４の
フリップフロップ４０１、４０２のリセット信号および
４０３のクリア信号（クリアクロック信号ＦＣＣと総
称）として出力する。これらＥＮＯＲ（Ｏのみバー）回
路１０１およびチョッパ回路１０２は、入力クロック選
択信号ＳＬＣ１〜ＳＬＣ３のいずれかに変化が生じる
と、その変化のあった入力クロック選択信号に基づくパ
ルスすなわちクリアクロック信号ＦＣＣを形成する。

【００３２】切替ホールド回路２は、３種類の入力クロ
ック選択信号ＳＬＣ１〜ＳＬＣ３に対応して３系統の保
持回路を構成している。すなわち、入力クロック選択信
号ＳＬＣ１に対応してＡＮＤ回路２０１，フリップフロ
ップ（図中、Ｆ／Ｆで示す）２０４，ＯＲ回路２０７お
よびフリップフロップ２１０が直列接続される。また、
入力クロック選択信号ＳＬＣ２に対応してＡＮＤ回路２
０２，フリップフロップ２０５，ＯＲ回路２０８および
フリップフロップ２１１が直列接続される。また、入力
クロック選択信号ＳＬＣ３に対応してＡＮＤ回路２０
３，フリップフロップ２０６，ＯＲ回路２０９およびフ
リップフロップ２１２が直列接続される。

【００３３】この切替ホールド回路２において、上述の
３系統の保持回路にはいずれもフリップフロップが２段
設けられており、この２段構成によってクロック切替え
の前後に入力される入力クロック選択信号を保持するこ
とができる。フリップフロップ２１０，２１１，２１２
は、それぞれ保持されたクロック選択信号ＳＬＣ１，Ｓ
ＬＣ２，ＳＬＣ３をホールド信号ＨＬ１〜ＨＬ３として
基準クロック生成回路３へ出力する。また、この切替ホ
ールド回路２において、フリップフロップ２０４〜２１
２は初期クリア信号ＩＣＬＲの入力により初期化され
る。

【００３４】基準クロック生成回路３は、３種類の入力
クロックソース信号ＣＬＫ１〜ＣＬＫ３の内からクロッ
ク切替え前後の２つの入力クロックソース信号に基づい
てクロック切替えのための基準クロック信号ＢＣＬＫを
生成する。この基準クロック生成回路３は、３種類の入
力クロックソース信号ＣＬＫ１〜ＣＬＫ３の内で２信号
ずつの論理和否定をとるＮＯＲ回路３０１〜３０３，各
ＮＯＲ回路３０１〜３０３に対応してその出力信号と対
応する入力クロック選択信号（切替ホールド回路２か
ら）との論理積をとるＡＮＤ回路３０４〜３０６，およ
びＡＮＤ回路３０４〜３０６の出力信号の論理和否定を
とって基準クロック信号ＢＣＬＫを得るＮＯＲ回路３０
７より構成される。

【００３５】この基準クロック生成回路３は、ＮＯＲ回
路３０１〜３０３により、常に、入力クロックソース信
号ＣＬＫ１〜ＣＬＫ３の内で２信号からなる基準クロッ
ク信号を生成しておき、切替ホールド回路２から出力さ
れた入力クロック選択信号を入力するＡＮＤ回路のみに
より入力基準クロック信号をＮＯＲ回路３０７から基準
クロック信号ＢＣＬＫとして出力することになる。

【００３６】同期化回路４は、入力クロック選択信号Ｓ
ＬＣ１〜ＳＬＣ３の変化に同期した切替検出回路１の出
力パルス（信号ＦＣＣ）で初期化された後、基準クロッ
ク生成回路３から供給される基準クロック信号ＢＣＬＫ
に同期化してそれを最終的なクロック選択信号ＣＳＥＬ
としてクロック切替回路５へ出力する。

【００３７】この同期化回路４は、フリップフロップ４
０１〜４０３を有しており、これらフリップフロップ４
０１〜４０３の動きから基準クロック信号ＢＣＬＫと変
化のある入力クロック選択信号との同期をとる。フリッ
プフロップ４０１は出力クロック信号ＦＣＬＫ１を後段
のフリップフロップ４０２へ出力し、フリップフロップ
４０２は出力クロック信号ＦＣＬＫ２を後段のフリップ
フロップ４０３へ出力し、フリップフロップ４０３は出
力クロックとして上述のクロック選択信号ＣＳＥＬをク
ロック切替回路５のＡＮＤ回路５０４〜５０６へ同時出
力する。

【００３８】クロック切替回路５は、入力クロックソー
ス信号ＣＬＫ１〜ＣＬＫ３をそれぞれ反転出力するイン
バータ５０１〜５０３，入力クロックソース信号ＣＬＫ
１〜ＣＬＫ３に対応してインバータ５０１〜５０３の出
力と入力クロック選択信号ＳＬＣ１〜ＳＬＣ３と同期化
回路４から供給されるクロック選択信号ＣＳＥＬとの論
理積をそれぞれとるＡＮＤ回路５０４〜５０６，および
ＡＮＤ回路５０４〜５０６の出力の論理和否定をとって
システム供給用のクロック信号ＣＬＫを出力するＮＯＲ
回路５０７により構成される。

【００３９】このクロック切替回路５には、ＡＮＤ回路
５０４〜５０６に同期化回路４から供給されるクロック
選択信号ＣＳＥＬが同時に入力される。このため、従来
のように切替えるべき入力クロックソース信号とは非同
期にクロック選択信号ＳＬＣ１〜ＳＬＣ３の変化するタ
イミングでクロック切替えが行われるのではなく、切り
替えるべき入力クロックソース信号に同期するクロック
選択信号ＣＳＥＬが入力されるタイミングでクロック選
択信号ＳＬＣ１〜ＳＬＣ３の変化に応じたクロック切替
えが行われる。

【００４０】つぎに、上述した回路構成による動作につ
いて説明する。図２〜図７は図１に示した回路の動作例
を示すタイミングチャートである。図２〜図７には、入
力クロックソース信号ＣＬＫ１〜ＣＬＫ３、初期クリア
信号ＩＣＬＲ、入力クロック選択信号ＳＬＣ１〜ＳＬＣ
３、クリアクロック信号ＦＣＣ、ホールド信号ＨＬ１〜
ＨＬ３，基準クロック信号ＢＣＬＫ、出力クロック信号
ＦＣＬＫ１，ＦＣＬＫ２、クロック選択信号ＣＳＥＬ、
およびクロック信号ＣＬＫの各波形が示されている。

【００４１】入力クロックソース信号ＣＬＫ１〜ＣＬＫ
３は、相互に非同期かつ異なる位相をもっている。図２
〜図７の例では、入力クロックソース信号ＣＬＫ１，Ｃ
ＬＫ２，ＣＬＫ３は、それぞれＡ１〜Ａ７６，Ｂ１〜Ｂ
５１，Ｃ１〜Ｃ３８までのパルスで示されている。

【００４２】また、入力クロック選択信号ＳＬＣ１〜Ｓ
ＬＣ３は、それぞれ入力クロックソース信号ＣＬＫ１〜
ＣＬＫ３に１対１対応させて与えられる。図２〜図７の
例では、最初に初期化処理時のデフォルトとして入力ク
ロック選択信号ＳＬＣ１が選択されるため、デフォルト
のクロック信号ＣＬＫとして入力クロックソース信号Ｃ
ＬＫ１が選択される。

【００４３】初期の動作としては、初期クリア信号ＩＣ
ＬＲが「Ｌ」レベルに変化したとき、切替ホールド回路
２においてすべてのフリップフロップ２０４〜２０６お
よび２１０〜２１２がクリアされるとともに、同期化回
路４においてフリップフロップ４０３がリセットされ
る。このため、フリップフロップ２１０〜２１２の出力
であるホールド信号ＨＬ１〜ＨＬ２が「Ｈ」レベルから
「Ｌ」レベルに変化するので、基準クロック生成回路３
の出力である基準クロック信号ＢＣＬＫは「Ｈ」レベル
に変化する。

【００４４】また、フリップフロップ４０３のリセット
によりその出力であるクロック選択信号ＣＳＥＬは入力
「１」に従って「Ｈ」レベルの信号となる。なお、図２
において、「Ｌ」期間の斜線部分はデフォルトを示して
いる。

【００４５】図１に示した回路では、最初のクロック選
択としてダミークロックが使用される。この実施の形態
では、そのダミークロックとして入力クロックソース信
号ＣＬＫ１が使用される。その入力クロックソース信号
ＣＬＫ１の選択のためにダミーで入力クロック選択信号
ＳＬＣ１が「Ｈ」レベルに変化する。切替検出回路１で
は、この入力クロック選択信号ＳＬＣ１の変化がチョッ
パディレイによりパルス化され、そのパルスはクリアク
ロック信号ＦＣＣとしてフリップフロップ４０１〜４０
３に出力される。

【００４６】このクリアクロック信号ＦＣＣは切替ホー
ルド回路２の各フリップフロップ２０４〜２０６および
２１０〜２１２にも出力される。このとき、入力クロッ
ク選択信号ＳＬＣ１が選択されているので、フリップフ
ロップ２１０では、その入力クリアクロック信号ＦＣＣ
のパルスの立ち上がりのタイミングでホールド信号ＨＬ
１が「Ｌ」レベルから「Ｈ」レベルに変化する。

【００４７】この段階では、ホールド信号ＨＬ１〜ＨＬ
３のうちで１つの信号しか「Ｈ」期間を形成していない
ことから、基準クロック生成回路３においてＡＮＤ回路
３０４〜３０６はいずれも「Ｌ」出力となる。この場合
には、基準クロック信号ＢＣＬＫは「Ｈ」レベルで保持
される。

【００４８】したがって、同期化回路４のフリップフロ
ップ４０３は、クロック選択信号ＣＳＥＬを「Ｌ」レベ
ルで保持する。この状態ではクロック切替回路５におい
てＡＮＤ回路５０４〜５０６の出力がいずれも「Ｌ」レ
ベルとなるため、入力クロックソース信号ＣＬＫ１〜Ｃ
ＬＫ３はいずれも出力されず、クロック信号ＣＬＫは
「Ｈ」レベルで保持されたままとなる。

【００４９】また、同期化回路４のフリップフロップ４
０１および４０２ではクリアクロック信号ＦＣＣの入力
に伴って出力信号である出力クロック信号ＦＣＬＫ１お
よびＦＣＬＫ２が「Ｈ」レベルに変化する。一方、フリ
ップフロップ４０３においては、すでに「Ｈ」期間が形
成されていることから、その出力であるクロック選択信
号ＣＳＥＬは「Ｌ」レベルとなる。

【００５０】ここで、クロック選択信号がひとつ発生し
ただけではクロック切替えの条件が成立せず、この状態
を打破するには、さらにダミーとして入力クロック選択
信号ＳＬＣ２を生成して擬似的に切替え前後の入力クロ
ックソース信号を与える必要がある。

【００５１】そこで、システム側において、入力クロッ
ク選択信号ＳＬＣ１を「Ｌ」レベルに変化させ、入力ク
ロック選択信号ＳＬＣ２を「Ｌ」レベルから「Ｈ」レベ
ルに変化させると、切替検出回路１において再びチョッ
パディレイによるクリアクロック信号ＦＣＣのパルスが
形成される。今度はそのクリアクロック信号ＦＣＣのパ
ルスの立ち上がりでホールド信号ＨＬ２が「Ｌ」レベル
から「Ｈ」レベルに変化して、そのホールド信号ＨＬ２
の「Ｈ」期間が始まる。

【００５２】このとき、入力クロック選択信号ＳＬＣ１
対応のホールド信号ＨＬ１と入力クロック選択信号ＳＬ
Ｃ２のホールド信号ＨＬ２とがいずれも「Ｈ」期間とな
る。これにより、基準クロック生成回路３において、Ａ
ＮＤ回路３０４の出力が「Ｈ」レベルに変化するため、
基準クロック信号ＢＣＬＫに「Ｌ」レベルの１パルスが
形成される。この１パルスは入力クロックソース信号Ｃ
ＬＫ１（パルスＡ８）およびＣＬＫ２（パルスＢ６）の
論理和（実際は論理和否定）により形成される信号であ
る。

【００５３】基準クロック信号ＢＣＬＫのつぎのパルス
は、入力クロックソース信号ＣＬＫ１のパルスＡ１１お
よび入力クロックソース信号ＣＬＫ２のパルスＢ８の論
理和（実際は論理和否定）により形成される。このよう
にして得られる基準クロック信号ＢＣＬＫの周期（パル
ス間隔）は、ＮＯＲ回路３０１に入力される入力クロッ
クソース信号ＣＬＫ１およびＣＬＫ２の論理和をとるこ
とで得られる。

【００５４】したがって、以降、同様に、入力クロック
ソース信号ＣＬＫ１とＣＬＫ２とは、パルスＡ１４，Ａ
１７…に対してそれぞれパルスＢ１０，Ｂ１２…が対応
する組み合わせ関係をもつ。この組み合わせ関係により
一定の周期で基準クロック信号ＢＣＬＫのパルスが順次
形成される。

【００５５】同期化回路４では、フリップフロップ４０
１において、最初の基準クロック信号ＢＣＬＫ（パルス
Ａ８とＢ６の組み合わせ）の入力に従って出力クロック
信号ＦＣＬＫ１が「Ｈ」レベルから「Ｌ」レベルに変化
し、続く基準クロック信号ＢＣＬＫ（パルスＡ１１とＢ
８の組み合わせ）の入力に従って出力クロック信号ＦＣ
ＬＫ１が「Ｌ」レベルから「Ｈ」レベルに変化する。以
降、同様に、基準クロック信号ＢＣＬＫの入力に従って
「Ｌ」／「Ｈ」の変化が繰り返される。

【００５６】これに対して、フリップフロップ４０２で
は、上記フリップフロップ４０１とは１周期遅れて基準
クロック信号ＢＣＬＫの入力に従って「Ｌ」／「Ｈ」の
変化が繰り返される。このため、フリップフロップ４０
２の出力クロック信号ＦＣＬＫ２は、フリップフロップ
４０１の出力クロック信号ＦＣＬＫ１とは逆向きの波形
を形成する。

【００５７】さらに、フリップフロップ４０３には、上
記フリップフロップ４０１とは２周期遅れ、かつ上記フ
リップフロップ４０２とは１周期遅れで、フリップフロ
ップ４０２から出力クロック信号ＦＣＬＫ２が入力さ
れ、その入力タイミングで“１”すなわち「Ｈ」レベル
の信号がクロック選択信号ＣＳＥＬとしてクロック切替
回路５に出力される。以降、このフリップフロップ４０
３は、切替検出回路１からクリアクロック信号ＦＣＣが
入力されるまではクロック選択信号ＣＳＥＬを「Ｈ」期
間で保持する。

【００５８】クロック切替回路５のＡＮＤ回路５０４〜
５０６には、このクロック選択信号ＣＳＥＬ（「Ｈ」レ
ベル）が同時に入力されるが、論理積をとることから入
力クロック選択信号ＳＬＣ２を入力とするＡＮＤ回路５
０５だけが自回路に対応する入力クロックソース信号Ｃ
ＬＫ２を通過させる。これにより、ＮＯＲ回路５０７
は、入力クロックソース信号ＣＬＫ２であるクロック信
号ＣＬＫをシステムに対して供給する。

【００５９】このクロック信号ＣＬＫの起動は、クロッ
ク選択信号ＣＳＥＬの立ち上がり後であり、図３の例で
は、入力クロックソース信号ＣＬＫ２のパルスＢ１１か
らとなる。このようにしてクロック供給を開始するため
の前処理が終了する。以降は、システム側の要求に応じ
て生成される入力クロック選択信号に応じてクロック切
替え動作が実施される。

【００６０】続いて、図３に示したように、入力クロッ
クソース信号ＣＬＫ２のパルスＢ１２の後に、入力クロ
ックソース信号ＣＬＫ３への切替え操作が行われた場合
には、疑似操作ではなく、正式なクロック切替えが開始
される。

【００６１】このとき、入力クロック選択信号ＳＬＣ２
は非選択のために「Ｈ」レベルから「Ｌ」レベルに変化
し、一方、入力クロック選択信号ＳＬＣ３は選択のため
に「Ｌ」レベルから「Ｈ」レベルに変化する。この入力
クロック選択信号ＳＬＣ２およびＳＬＣ３の変化が切替
検出回路１に検出されると、入力クロック選択信号ＳＬ
Ｃ３の「Ｈ」レベルへの変化に応じてクリアクロック信
号ＦＣＣにはチョッパディレイが形成される。

【００６２】このクリアクロック信号ＦＣＣの「Ｌ」レ
ベルへの変化は、同期化回路４のフリップフロップ４０
３から出力されるクロック選択信号ＣＳＥＬを「Ｌ」レ
ベルにしてクリアする。すなわち、フリップフロップ４
０３は、上記クリアクロック信号ＦＣＣの発生タイミン
グで入力クロックソース信号ＣＬＫ２の選択を停止する
機能を果たすことになる。これに伴って、クロック切替
回路５では、ＡＮＤ回路５０５から入力クロックソース
信号ＣＬＫ２が通過できなくなり、クロック信号ＣＬＫ
は元の「Ｈ」期間で保持される。

【００６３】その後、クリアクロック信号ＦＣＣのチョ
ッパディレイ期間が終了する。切替ホールド回路２で
は、その終了タイミングでフリップフロップ２１０のホ
ールド信号ＨＬ１は「Ｌ」レベルに変化し、今度はフリ
ップフロップ２１２のホールド信号ＨＬ３が「Ｈ」レベ
ルに変化する。これにより、クロック切替え前後の入力
クロック選択信号ＳＬＣ２およびＳＬＣ３、すなわちホ
ールド信号ＨＬ２およびＨＬ３がともに「Ｈ」期間で保
持されることになる。

【００６４】これに伴って、基準クロック生成回路３で
は、今度は、ＡＮＤ回路３０６に入力される入力クロッ
クソース信号ＣＬＫ２およびＣＬＫ３の論理和（実際に
は論理和否定）がＮＯＲ回路３０７へ出力される。この
ため、同期化回路４には、入力クロックソース信号ＣＬ
Ｋ２およびＣＬＫ３よりなる基準クロック信号ＢＣＬＫ
が供給される。最初の基準クロック信号ＢＣＬＫは、図
３に示したように、入力クロックソース信号ＣＬＫ２の
パルスＢ１６と入力クロックソース信号ＣＬＫ３のパル
スＣ１２とにより形成される。

【００６５】基準クロック信号ＢＣＬＫのつぎのパルス
は、図４に示したように、入力クロックソース信号ＣＬ
Ｋ２のパルスＢ２０および入力クロックソース信号ＣＬ
Ｋ３のパルスＣ１５の論理和（実際は論理和否定）によ
り形成される。このようにして得られる基準クロック信
号ＢＣＬＫの周期（パルス間隔）は、ＮＯＲ回路３０３
に入力される入力クロックソース信号ＣＬＫ２およびＣ
ＬＫ３の論理和をとることで得られる。

【００６６】したがって、以降、同様に、入力クロック
ソース信号ＣＬＫ２とＣＬＫ３とは、パルスＢ２４，Ｂ
２８…に対してそれぞれパルスＣ１８，Ｃ２１…が対応
する組み合わせ関係をもつ。この組み合わせ関係により
一定の周期で基準クロック信号ＢＣＬＫのパルスが順次
形成される。

【００６７】同期化回路４では、フリップフロップ４０
１において、最初の基準クロック信号ＢＣＬＫ（パルス
Ｂ１６とＣ１２の組み合わせ）の入力に従って出力クロ
ック信号ＦＣＬＫ１が「Ｈ」レベルから「Ｌ」レベルに
変化し、続く基準クロック信号ＢＣＬＫ（パルスＢ２０
とＣ１５の組み合わせ）の入力に従って出力クロック信
号ＦＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに変化す
る。以降、同様に、基準クロック信号ＢＣＬＫの入力に
従って「Ｌ」／「Ｈ」の変化が繰り返される。

【００６８】これに対して、フリップフロップ４０２で
は、上記フリップフロップ４０１とは１周期遅れて基準
クロック信号ＢＣＬＫの入力に従って「Ｌ」／「Ｈ」の
変化が繰り返される。このため、フリップフロップ４０
２の出力クロック信号ＦＣＬＫ２は、フリップフロップ
４０１の出力クロック信号ＦＣＬＫ１とは逆向きの波形
を形成する。

【００６９】さらに、フリップフロップ４０３には、上
記フリップフロップ４０１とは２周期遅れ、かつ上記フ
リップフロップ４０２とは１周期遅れで、フリップフロ
ップ４０２から出力クロック信号ＦＣＬＫ２が入力さ
れ、その入力タイミングで“１”すなわち「Ｈ」レベル
の信号がクロック選択信号ＣＳＥＬとしてクロック切替
回路５に出力される。以降、このフリップフロップ４０
３は、切替検出回路１からクリアクロック信号ＦＣＣが
入力されるまではクロック選択信号ＣＳＥＬを「Ｈ」期
間で保持する。

【００７０】クロック切替回路５のＡＮＤ回路５０４〜
５０６には、このクロック選択信号ＣＳＥＬ（「Ｈ」レ
ベル）が同時に入力されるが、論理積をとることから入
力クロック選択信号ＳＬＣ３を入力とするＡＮＤ回路５
０６だけが自回路に対応する入力クロックソース信号Ｃ
ＬＫ３を通過させる。これにより、ＮＯＲ回路５０７
は、入力クロックソース信号ＣＬＫ３であるクロック信
号ＣＬＫをシステムに対して供給する。

【００７１】このクロック信号ＣＬＫの起動は、クロッ
ク選択信号ＣＳＥＬの立ち上がり後であり、図５の例で
は、入力クロックソース信号ＣＬＫ３のパルスＣ１９か
らとなる。このようにしてシステム側の要求に応じて生
成される入力クロック選択信号ＳＬＣ３に応じてクロッ
ク切替え動作が実施される。

【００７２】続いて、図５に示したように、入力クロッ
クソース信号ＣＬＫ３のパルスＣ２１のときに、入力ク
ロックソース信号ＣＬＫ１への切替え操作が行われた場
合には、入力クロックソース信号ＣＬＫ３から入力クロ
ックソース信号ＣＬＫ１へのクロック切替えが開始され
る。

【００７３】このとき、入力クロック選択信号ＳＬＣ３
は非選択のために「Ｈ」レベルから「Ｌ」レベルに変化
し、一方、入力クロック選択信号ＳＬＣ１は選択のため
に「Ｌ」レベルから「Ｈ」レベルに変化する。この入力
クロック選択信号ＳＬＣ３およびＳＬＣ１の変化が切替
検出回路１に検出されると、入力クロック選択信号ＳＬ
Ｃ１の「Ｈ」レベルへの変化に応じてクリアクロック信
号ＦＣＣにはチョッパディレイが形成される。

【００７４】このクリアクロック信号ＦＣＣの「Ｌ」レ
ベルへの変化は、同期化回路４のフリップフロップ４０
３から出力されるクロック選択信号ＣＳＥＬを「Ｌ」レ
ベルにしてクリアする。すなわち、フリップフロップ４
０３は、上記クリアクロック信号ＦＣＣの発生タイミン
グで入力クロックソース信号ＣＬＫ３の選択を停止する
機能を果たすことになる。これに伴って、クロック切替
回路５では、ＡＮＤ回路５０６から入力クロックソース
信号ＣＬＫ３が通過できなくなり、クロック信号ＣＬＫ
は元の「Ｈ」期間で保持される。

【００７５】その後、クリアクロック信号ＦＣＣのチョ
ッパディレイ期間が終了する。切替ホールド回路２で
は、その終了タイミングでフリップフロップ２１１のホ
ールド信号ＨＬ２は「Ｌ」レベルに変化し、今度はフリ
ップフロップ２１０のホールド信号ＨＬ１が「Ｈ」レベ
ルに変化する。これにより、クロック切替え前後の入力
クロック選択信号ＳＬＣ３およびＳＬＣ１、すなわちホ
ールド信号ＨＬ３およびＨＬ１がともに「Ｈ」期間で保
持されることになる。

【００７６】これに伴って、基準クロック生成回路３で
は、今度は、ＡＮＤ回路３０５に入力される入力クロッ
クソース信号ＣＬＫ１およびＣＬＫ３の論理和（実際に
は論理和否定）がＮＯＲ回路３０７へ出力される。この
ため、同期化回路４には、入力クロックソース信号ＣＬ
Ｋ１およびＣＬＫ３よりなる基準クロック信号ＢＣＬＫ
が供給される。最初の基準クロック信号ＢＣＬＫは、図
５に示したように、入力クロックソース信号ＣＬＫ１の
パルスＡ４５と入力クロックソース信号ＣＬＫ３のパル
スＣ２３とにより形成される。

【００７７】基準クロック信号ＢＣＬＫのつぎのパルス
は、図５に示したように、入力クロックソース信号ＣＬ
Ｋ１のパルスＡ４７および入力クロックソース信号ＣＬ
Ｋ３のパルスＣ２４の論理和（実際は論理和否定）によ
り形成される。このようにして得られる基準クロック信
号ＢＣＬＫの周期（パルス間隔）は、ＮＯＲ回路３０２
に入力される入力クロックソース信号ＣＬＫ１およびＣ
ＬＫ３の論理和をとることで得られる。

【００７８】したがって、以降、同様に、入力クロック
ソース信号ＣＬＫ１とＣＬＫ３とは、パルスＡ４９，Ａ
５１，Ａ５３…に対してそれぞれパルスＣ２５，Ｃ２
６，Ｃ２７…が対応する組み合わせ関係をもつ。この組
み合わせ関係により一定の周期で基準クロック信号ＢＣ
ＬＫのパルスが順次形成される。

【００７９】同期化回路４では、フリップフロップ４０
１において、最初の基準クロック信号ＢＣＬＫ（パルス
Ａ４５とＣ２３の組み合わせ）の入力に従って出力クロ
ック信号ＦＣＬＫ１が「Ｈ」レベルから「Ｌ」レベルに
変化し、続く基準クロック信号ＢＣＬＫ（パルスＡ４７
とＣ２４の組み合わせ）の入力に従って出力クロック信
号ＦＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに変化す
る。以降、同様に、基準クロック信号ＢＣＬＫの入力に
従って「Ｌ」／「Ｈ」の変化が繰り返される。

【００８０】これに対して、フリップフロップ４０２で
は、上記フリップフロップ４０１とは１周期遅れて基準
クロック信号ＢＣＬＫの入力に従って「Ｌ」／「Ｈ」の
変化が繰り返される。このため、フリップフロップ４０
２の出力クロック信号ＦＣＬＫ２は、フリップフロップ
４０１の出力クロック信号ＦＣＬＫ１とは逆向きの波形
を形成する。

【００８１】さらに、フリップフロップ４０３には、上
記フリップフロップ４０１とは２周期遅れ、かつ上記フ
リップフロップ４０２とは１周期遅れで、フリップフロ
ップ４０２から出力クロック信号ＦＣＬＫ２が入力さ
れ、その入力タイミングで“１”すなわち「Ｈ」レベル
の信号がクロック選択信号ＣＳＥＬとしてクロック切替
回路５に出力される。以降、このフリップフロップ４０
３は、切替検出回路１からクリアクロック信号ＦＣＣが
入力されるまではクロック選択信号ＣＳＥＬを「Ｈ」期
間で保持する。

【００８２】クロック切替回路５のＡＮＤ回路５０４〜
５０６には、このクロック選択信号ＣＳＥＬ（「Ｈ」レ
ベル）が同時に入力されるが、論理積をとることから入
力クロック選択信号ＳＬＣ１を入力とするＡＮＤ回路５
０４だけが自回路に対応する入力クロックソース信号Ｃ
ＬＫ１を通過させる。これにより、ＮＯＲ回路５０７
は、入力クロックソース信号ＣＬＫ１であるクロック信
号ＣＬＫをシステムに対して供給する。

【００８３】このクロック信号ＣＬＫの起動は、クロッ
ク選択信号ＣＳＥＬの立ち上がり後であり、図６の例で
は、入力クロックソース信号ＣＬＫ１のパルスＡ５１か
らとなる。このようにしてシステム側の要求に応じて生
成される入力クロック選択信号ＳＬＣ３に応じてクロッ
ク切替え動作が実施される。

【００８４】続いて、図６に示したように、入力クロッ
クソース信号ＣＬＫ１のパルスＡ５４のときに、入力ク
ロックソース信号ＣＬＫ２への切替え操作が行われた場
合には、入力クロックソース信号ＣＬＫ１から入力クロ
ックソース信号ＣＬＫ２へのクロック切替えが開始され
る。

【００８５】このとき、入力クロック選択信号ＳＬＣ１
は非選択のために「Ｈ」レベルから「Ｌ」レベルに変化
し、一方、入力クロック選択信号ＳＬＣ２は選択のため
に「Ｌ」レベルから「Ｈ」レベルに変化する。この入力
クロック選択信号ＳＬＣ１およびＳＬＣ２の変化が切替
検出回路１に検出されると、入力クロック選択信号ＳＬ
Ｃ２の「Ｈ」レベルへの変化に応じてクリアクロック信
号ＦＣＣにはチョッパディレイが形成される。

【００８６】このクリアクロック信号ＦＣＣの「Ｌ」レ
ベルへの変化は、同期化回路４のフリップフロップ４０
３から出力されるクロック選択信号ＣＳＥＬを「Ｌ」レ
ベルにしてクリアする。すなわち、フリップフロップ４
０３は、上記クリアクロック信号ＦＣＣの発生タイミン
グで入力クロックソース信号ＣＬＫ１の選択を停止する
機能を果たすことになる。これに伴って、クロック切替
回路５では、ＡＮＤ回路５０４から入力クロックソース
信号ＣＬＫ１が通過できなくなり、クロック信号ＣＬＫ
は元の「Ｈ」期間で保持される。

【００８７】その後、クリアクロック信号ＦＣＣのチョ
ッパディレイ期間が終了する。切替ホールド回路２で
は、その終了タイミングでフリップフロップ２１２のホ
ールド信号ＨＬ３は「Ｌ」レベルに変化し、今度はフリ
ップフロップ２１１のホールド信号ＨＬ２が「Ｈ」レベ
ルに変化する。これにより、クロック切替え前後の入力
クロック選択信号ＳＬＣ１およびＳＬＣ２、すなわちホ
ールド信号ＨＬ１およびＨＬ２がともに「Ｈ」期間で保
持されることになる。

【００８８】これに伴って、基準クロック生成回路３で
は、今度は、ＡＮＤ回路３０４に入力される入力クロッ
クソース信号ＣＬＫ１およびＣＬＫ２の論理和（実際に
は論理和否定）がＮＯＲ回路３０７へ出力される。この
ため、同期化回路４には、入力クロックソース信号ＣＬ
Ｋ１およびＣＬＫ２よりなる基準クロック信号ＢＣＬＫ
が供給される。最初の基準クロック信号ＢＣＬＫは、図
６に示したように、入力クロックソース信号ＣＬＫ１の
パルスＡ５９と入力クロックソース信号ＣＬＫ２のパル
スＢ４０とにより形成される。

【００８９】基準クロック信号ＢＣＬＫのつぎのパルス
は、図６に示したように、入力クロックソース信号ＣＬ
Ｋ１のパルスＡ６２および入力クロックソース信号ＣＬ
Ｋ２のパルスＢ４２の論理和（実際は論理和否定）によ
り形成される。このようにして得られる基準クロック信
号ＢＣＬＫの周期（パルス間隔）は、ＮＯＲ回路３０１
に入力される入力クロックソース信号ＣＬＫ１およびＣ
ＬＫ２の論理和をとることで得られる。

【００９０】したがって、以降、同様に、入力クロック
ソース信号ＣＬＫ１とＣＬＫ２とは、パルスＡ６５，Ａ
６８，Ａ７１，Ａ７４…に対してそれぞれパルスＢ４
４，Ｂ４６，Ｂ４８，Ｂ５０…が対応する組み合わせ関
係をもつ。この組み合わせ関係により一定の周期で基準
クロック信号ＢＣＬＫのパルスが順次形成される。

【００９１】同期化回路４では、フリップフロップ４０
１において、最初の基準クロック信号ＢＣＬＫ（パルス
Ａ５９とＢ４０の組み合わせ）の入力に従って出力クロ
ック信号ＦＣＬＫ１が「Ｈ」レベルから「Ｌ」レベルに
変化し、続く基準クロック信号ＢＣＬＫ（パルスＡ６２
とＢ４２の組み合わせ）の入力に従って出力クロック信
号ＦＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに変化す
る。以降、同様に、基準クロック信号ＢＣＬＫの入力に
従って「Ｌ」／「Ｈ」の変化が繰り返される。

【００９２】これに対して、フリップフロップ４０２で
は、上記フリップフロップ４０１とは１周期遅れて基準
クロック信号ＢＣＬＫの入力に従って「Ｌ」／「Ｈ」の
変化が繰り返される。このため、フリップフロップ４０
２の出力クロック信号ＦＣＬＫ２は、フリップフロップ
４０１の出力クロック信号ＦＣＬＫ１とは逆向きの波形
を形成する。

【００９３】さらに、フリップフロップ４０３には、上
記フリップフロップ４０１とは２周期遅れ、かつ上記フ
リップフロップ４０２とは１周期遅れで、フリップフロ
ップ４０２から出力クロック信号ＦＣＬＫ２が入力さ
れ、その入力タイミングで“１”すなわち「Ｈ」レベル
の信号がクロック選択信号ＣＳＥＬとしてクロック切替
回路５に出力される。以降、このフリップフロップ４０
３は、切替検出回路１からクリアクロック信号ＦＣＣが
入力されるまではクロック選択信号ＣＳＥＬを「Ｈ」期
間で保持する。

【００９４】クロック切替回路５のＡＮＤ回路５０４〜
５０６には、このクロック選択信号ＣＳＥＬ（「Ｈ」レ
ベル）が同時に入力されるが、論理積をとることから入
力クロック選択信号ＳＬＣ２を入力とするＡＮＤ回路５
０５だけが自回路に対応する入力クロックソース信号Ｃ
ＬＫ２を通過させる。これにより、ＮＯＲ回路５０７
は、入力クロックソース信号ＣＬＫ２であるクロック信
号ＣＬＫをシステムに対して供給する。

【００９５】このクロック信号ＣＬＫの起動は、クロッ
ク選択信号ＣＳＥＬの立ち上がり後であり、図７の例で
は、入力クロックソース信号ＣＬＫ２のパルスＢ４５か
らとなる。このようにしてシステム側の要求に応じて生
成される入力クロック選択信号ＳＬＣ３に応じてクロッ
ク切替え動作が実施される。

【００９６】以上の説明では、入力クロックソース信号
ＣＬＫ１から入力クロックソース信号ＣＬＫ２へのクロ
ック切替え例、入力クロックソース信号ＣＬＫ２から入
力クロックソース信号ＣＬＫ３へのクロック切替え例、
および、入力クロックソース信号ＣＬＫ３から入力クロ
ックソース信号ＣＬＫ１へのクロック切替え例を挙げて
いたが、入力クロックソース信号ＣＬＫ３から入力クロ
ックソース信号ＣＬＫ２へのクロック切替え例も同様の
手順で実施される。

【００９７】以上説明したように、この実施の形態によ
れば、切替ホールド回路２においてクロック選択信号Ｓ
ＬＣ１〜ＳＬＣ３のいずれかの変化に応じてクロックの
切替え順序を保持しておき、基準クロック生成回路３に
おいてその切替え順序にあたる切替え前後の入力クロッ
クソース信号に基づいて基準クロック信号ＢＣＬＫを生
成し、同期化回路４においてクロック選択信号ＳＬＣ１
〜ＳＬＣ３間の変化をその基準クロック信号ＢＣＬＫに
同期させてクロック選択信号ＣＳＥＬを生成し、クロッ
ク切替回路５においてそのクロック選択信号ＣＳＥＬの
生成タイミングでクロック切替えを行うようにする。

【００９８】このため、切替えるべき入力クロックソー
ス信号（切替え後の入力クロックソース信号の意味）と
最終的にクロック切替えを行うクロック選択信号ＣＳＥ
Ｌとが同期化されるので、クロック異常のない安定した
クロック切替えを実現することが可能である。その結
果、このクロック切替装置に依存してクロック切替えを
行うシステムにおいて、誤動作やシステムダウンなどの
危惧がなくなり、高品質化を実現することが可能であ
る。

【００９９】また、切替ホールド回路２により入力クロ
ック選択信号ＳＬＣ１〜ＳＬＣ３を用いてクロックの切
替え順序を保持するようにしたので、基準クロック生成
回路３においてクロック切替え操作で発生したクロック
選択信号を同期させるべき切替え前後の入力クロックソ
ース信号を確実に確保することが可能である。

【０１００】また、基準クロック生成回路３では、ＮＯ
Ｒ回路３０１〜３０３によりクロック切替えに関係なく
複数の入力クロックソース信号ＣＬＫ１〜ＣＬＫ３から
基準クロック信号が生成されることになるので、同期化
回路４においては切替え順序の変化に即対応して余裕を
もってクロック選択信号ＣＳＥＬが準備される。これに
よって、いつクロック切替えが行われても遅延なく安定
したクロック切替えを実現することが可能である。

【０１０１】また、基準クロック生成回路３では、ＮＯ
Ｒ回路３０１〜３０３を用いて入力クロックソース信号
間の論理和によって基準クロック信号ＢＣＬＫを得るよ
うにしたので、クロック幅を広くなるように制御するこ
とができる。これによって、動作上の安定性を確保する
ことが可能である。

【０１０２】さて、上述した実施の形態では、３種類の
入力クロックソース信号ＣＬＫ１〜ＣＬＫ３間でのクロ
ック切替えを例に挙げて説明したが、この発明はこれに
限定されるものではなく、入力クロックソース信号を２
種類、もしくは４種類以上使用するクロック切替えにも
適用可能である。

【０１０３】以上、この発明を前述の実施の形態により
説明したが、この発明の主旨の範囲内で種々の変形が可
能であり、これらをこの発明の範囲から排除するもので
はない。

【０１０４】

【発明の効果】以上説明したように、請求項１の発明に
よれば、切替え前後の入力クロックソース信号から基準
クロック信号を生成して、その基準クロック信号に同期
させるとともにクロック切替え操作のタイミングに従っ
てクロック切替えを制御するようしたので、切替えるべ
き入力クロックソース信号とクロック切替えを行うため
のタイミングとが同期化され、これによって、クロック
異常のない安定したクロック切替えを実現することが可
能なクロック切替装置が得られるという効果を奏する。

【０１０５】また、請求項２の発明によれば、入力クロ
ック選択信号の変化に応じてクロックの切替え順序を保
持しておき、その切替え順序にあたる切替え前後の入力
クロックソース信号に基づいて基準クロック信号を生成
し、入力クロック選択信号の変化をその基準クロック信
号に同期させてクロック選択信号を生成し、そのクロッ
ク選択信号の生成タイミングでクロック切替えを行うよ
うしたので、切替えるべき入力クロックソース信号とク
ロック切替えを行うために最終的に生成されたクロック
選択信号とが同期化され、これによって、クロック異常
のない安定したクロック切替えを実現することが可能な
クロック切替装置が得られるという効果を奏する。

【０１０６】また、請求項３の発明によれば、請求項２
の発明において、入力クロック選択信号を用いてクロッ
クの切替え順序を保持するようにしたので、クロック選
択信号を同期させるべき切替え前後の入力クロックソー
ス信号を確実に確保することが可能なクロック切替装置
が得られるという効果を奏する。

【０１０７】また、請求項４の発明によれば、請求項３
の発明において、フリップフロップにより切替え前の入
力クロック選択信号と切替え後の入力クロック選択信号
とを保持するようにしたので、切替え順序に変化が生じ
るまでは現時点での切替え順序を継続して保持すること
が可能なクロック切替装置が得られるという効果を奏す
る。

【０１０８】また、請求項５の発明によれば、請求項
２，３または４の発明において、クロック切替えに関係
なく複数の入力クロックソース信号から基準クロック信
号を生成しておくので、切替え順序の変化に即対応して
余裕をもってクロック選択信号が準備され、これによっ
て、いつクロック切替えが行われても遅延なく安定した
クロック切替えを実現することが可能なクロック切替装
置が得られるという効果を奏する。

【０１０９】また、請求項６の発明によれば、請求項５
の発明において、入力クロックソース信号間の論理和に
よって基準クロック信号を得るようにしたので、クロッ
ク幅を広くなるように制御することができ、これによっ
て、動作上の安定性を確保することが可能なクロック切
替装置が得られるという効果を奏する。

【０１１０】また、請求項７の発明によれば、請求項６
の発明において、基準クロック生成回路にＯＲ回路を適
用することで２入力クロックソース信号毎に論理和をと
ることが可能なクロック切替装置が得られるという効果
を奏する。

【０１１１】また、請求項８の発明によれば、請求項２
の発明において、チョッパ回路を適用することで複数の
入力クロック選択信号間の変化をパルス波形として取り
出すことが可能なクロック切替装置が得られるという効
果を奏する。

【図面の簡単な説明】

【図１】この発明の一実施の形態によるクロック切替装
置の内部構成を示す回路ブロック図である。

【図２】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図３】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図４】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図５】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図６】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図７】図１に示した回路の動作例を示すタイミングチ
ャートである。

【図８】従来例によるクロック切替装置の内部構成を示
す回路ブロック図である。

【図９】図８に示した回路の動作例を示すタイミングチ
ャートである。

【符号の説明】

１切替検出回路２切替ホールド回路３基準クロック生成回路４同期化回路５クロック切替回路１０２チョッパ回路２０４〜２０６，２１０〜２１２フリップフロップ３０１〜３０３ＮＯＲ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年９月４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】初期の動作としては、初期クリア信号ＩＣ
ＬＲが「Ｌ」レベルに変化したとき、切替ホールド回路
２においてすべてのフリップフロップ２０４〜２０６お
よび２１０〜２１２がクリアされるとともに、同期化回
路４においてフリップフロップ４０３がリセットされ
る。このため、フリップフロップ２１０〜２１２の出力
であるホールド信号ＨＬ１〜ＨＬ３が「Ｈ」レベルから
「Ｌ」レベルに変化するので、基準クロック生成回路３
の出力である基準クロック信号ＢＣＬＫは「Ｈ」レベル
に変化する。

Claims

【特許請求の範囲】

【請求項１】相互に非同期かつ異なる位相をもつ複数
の入力クロックソース信号の間でクロック切替えを行う
クロック切替装置において、クロック切替え操作に従って前記複数の入力クロックソ
ース信号のうちの切替え前後の入力クロックソース信号
から基準クロック信号を生成し、前記生成された基準ク
ロック信号に同期させるとともに前記クロック切替え操
作のタイミングに従って前記切替え前の入力クロックソ
ース信号から前記切替え後の入力クロックソース信号へ
のクロック切替えを制御する回路を備えたことを特徴と
するクロック切替装置。
【請求項２】相互に非同期かつ異なる位相をもつ複数
の入力クロックソース信号に１対１対応させて与えられ
る複数の入力クロック選択信号に従ってクロック切替え
を行うクロック切替装置において、クロック選択操作による前記複数の入力クロック選択信
号間の変化を検出する切替検出回路と、前記複数の入力クロック選択信号と前記切替検出回路に
より検出された変化とに基づいて前記複数の入力クロッ
クソース信号間の切替え順序を保持する切替ホールド回
路と、前記切替ホールド回路により保持された切替え順序に従
って前記複数の入力クロックソース信号のうちの切替え
前後の入力クロックソース信号に基づいて基準クロック
信号を生成する基準クロック生成回路と、前記切替検出回路により検出された変化を前記基準クロ
ック生成回路により生成された基準クロック信号に同期
させて前記切替え後の入力クロックソース信号に同期す
るクロック選択信号を生成する同期化回路と、前記同期化回路により生成されたクロック選択信号に従
って前記切替え前の入力クロックソース信号から前記切
替え後の入力クロックソース信号へのクロック切替えを
行うクロック切替回路と、を備えたことを特徴とするクロック切替装置。
【請求項３】前記切替ホールド回路は、前記複数の入
力クロック選択信号のうちで、切替え前の入力クロック
選択信号と切替え後の入力クロック選択信号とを切替え
順序として保持することを特徴とする請求項２に記載の
クロック切替装置。
【請求項４】前記切替ホールド回路は切替え前の入力
クロック選択信号と切替え後の入力クロック選択信号と
を保持するフリップフロップを有したことを特徴とする
請求項３に記載のクロック切替装置。
【請求項５】前記基準クロック生成回路は、常に、前
記複数の入力クロックソース信号に基づいて１または複
数の基準クロック信号を生成しておき、前記１または複
数の基準クロック信号のうちで前記切替ホールド回路に
より保持されている切替え順序に従って基準クロック信
号を選択することを特徴とする請求項２，３または４に
記載のクロック切替装置。
【請求項６】前記基準クロック生成回路は、前記複数
の入力クロックソース信号のうちの２入力クロックソー
ス信号毎に論理和をとって前記１または複数の基準クロ
ック信号を生成しておくことを特徴とする請求項５に記
載のクロック切替装置。
【請求項７】前記基準クロック生成回路は、２入力ク
ロックソース信号毎に論理和をとるＯＲ回路を有したこ
とを特徴とする請求項６に記載のクロック切替装置。
【請求項８】前記切替検出回路は、前記複数の入力ク
ロック選択信号の変化に応じたパルス波形を形成するチ
ョッパ回路を有したことを特徴とする請求項２に記載の
クロック切替装置。