JP2005309665A - クロック信号出力回路及び半導体集積回路 - Google Patents

Abstract

【課題】 １つの入力クロック信号が入力される場合と２つの入力クロック信号が入力される場合の両方に対応可能なクロック信号出力回路等を提供する。
【解決手段】 第１入力クロック信号を分周するための第１クロック信号分周回路４と、第２クロック信号発生回路１２に接続された場合に、第２入力クロック信号を分周するための第２クロック信号分周回路５と、第１選択信号に従って、第１又は第２クロック信号分周回路４、５の出力信号を選択して出力するための第１選択回路６と、第２選択信号に従って、第１入力クロック信号又は第１選択回路６の出力信号を選択して出力するための第２選択回路７と、第１及び第２の選択信号の値を決定するためのデータを記録するためのＥＥＰＲＯＭ２と、ＥＥＰＲＯＭ２に記録されているデータに従って第１及び第２の選択信号を生成するための制御回路３とを具備する。
【選択図】 図１

Description

本発明は、クロック信号を出力するためのクロック信号出力回路に関する。さらに、本発明は、そのようなクロック信号出力回路を具備する半導体集積回路に関する。

クロック信号は、水晶振動子、キャパシタ、インダクタ、増幅器等で構成されるクロック信号発生回路によって生成される。しかしながら、低価格の水晶振動子を用いた場合、発生可能なクロック信号の周波数が限定されており、必要な周波数のクロック信号が得られない場合がある。そのため、クロック信号発生回路によって生成されるクロック信号を分周して所望の周波数のクロック信号を得ることが行われている。

また、複数の入力クロック信号をそれぞれ分周し、分周した複数の分周クロックを切り替えることが可能なクロック切替回路も知られている（例えば、特許文献１参照）。
しかしながら、特許文献１に掲載されているクロック切替回路は、複数の分周クロックを切り替えて使用する場合に、安定した装置内基準クロックを簡易な方法で生成するものであるが、１つの入力クロック信号が入力される場合と２つの入力クロック信号が入力される場合の両方に対応可能とするものではない。

特開２００３−３４７９３２号公報

そこで、上記の点に鑑み、本発明は、１つの入力クロック信号が入力される場合と２つの入力クロック信号が入力される場合の両方に対応可能なクロック信号出力回路を提供することを目的とする。また、本発明は、そのようなクロック信号出力回路を具備する半導体集積回路を提供することを更なる目的とする。

以上の課題を解決するため、本発明に係るクロック信号出力回路は、外部の第１のクロック信号発生回路に接続され、第１のクロック信号発生回路から供給される第１の入力クロック信号を分周するための第１の分周回路と、外部の第２のクロック信号発生回路に接続された場合に、第２のクロック信号発生回路から供給される第２のクロック信号を分周するための第２の分周回路と、第１の選択信号に従って、第１の分周回路の出力信号又は第２の分周回路の出力信号を選択して出力するための第１の選択回路と、第２の選択信号に従って、第１の入力クロック信号又は第１の選択回路の出力信号を出力クロック信号として選択し出力するための第２の選択回路と、第１及び第２の選択信号を生成するためのデータを記録するための記録手段と、出力クロック信号に同期して動作し、記録手段に記録されているデータに従って第１及び第２の選択信号を生成し第１及び第２の選択回路に出力するための制御回路とを具備する。

このクロック信号出力回路において、制御回路が、起動時において、第１の入力クロック信号を選択することを指示するための第２の選択信号を生成して第２の選択回路に出力し、その後、記録手段に記録されているデータに従って第１及び第２の選択信号を生成し第１及び第２の選択回路に出力することとしても良い。
また、記録手段が、第１及び第２の分周回路がそれぞれ使用するための第１及び第２の分周率を更に記録しており、制御回路が、記録手段に記録されている第１及び第２の分周率を読み出して第１及び第２の分周回路に出力し、第１及び第２の分周回路が、制御回路からそれぞれ受け取った第１及び第２の分周率を使用して分周を行うこととしても良い。

また、制御回路が、第２の分周回路の出力信号を選択することを指示する第１の選択信号を第１の選択回路に出力しているときに、第１のクロック信号発生回路を停止させるための第１の停止信号を第１のクロック信号発生回路に出力し、第１の分周回路の出力信号を選択することを指示する第１の選択信号を第１の選択回路に出力し又は第１の入力クロック信号を選択することを指示する第２の選択信号を第２の選択回路に出力しているときに、第２のクロック信号発生回路を停止させるための第２の停止信号を第２のクロック信号発生回路に出力することとしても良い。

また、制御回路が、外部から供給される入力信号に従って第１及び第２の選択信号を生成し第１及び第２の選択回路に出力することとしても良い。さらに、入力信号が、ユーザによる入力デバイスの操作に基づいて生成される信号であることとしても良い。

また、本発明に係る半導体集積回路は、上記したクロック信号出力回路を具備する。

以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図１は、本発明の一実施形態に係るクロック信号出力回路の概要を示すブロック図である。図１に示すように、このクロック信号出力回路１は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）２と、制御回路３と、第１クロック信号分周回路４と、第２クロック信号分周回路５と、第１、第２選択回路６、７とを具備する。これらの回路を半導体チップ上に形成し、クロック信号出力回路１を半導体集積回路として実現することができる。

クロック信号出力回路１は、所定の第１の周波数を有する第１入力クロック信号を出力する第１クロック信号発生回路１１に接続され動作する。なお、クロック信号出力回路１は、オプションとして、所定の第２の周波数を有する第２入力クロック信号を出力する第２クロック信号発生回路１２に接続可能である。
第１及び第２クロック信号発生回路１１、１２は、水晶振動子、キャパシタ、インダクタ、増幅器等で構成される。なお、ここでは、第１入力クロック信号の周波数は１６ＭＨｚであるものとし、第２入力クロック信号の周波数は３２．７６８ｋＨｚであるものとする。

オプションとしての第２クロック信号発生回路１２を使用するか否かは、コスト削減と消費電力削減のいずれを優先するかによってユーザが決定する。コスト削減を優先する場合には、第２クロック信号発生回路１２を使用せず、第１クロック信号発生回路１１のみを使用すればよい。一方、消費電力削減を優先する場合には、第１入力クロック信号より低い周波数の第２入力クロック信号を発生することができる第２クロック信号発生回路１２を更に使用すればよい。

第１クロック信号発生回路１１が出力する第１入力クロック信号は、第１クロック信号分周回路４及び第２選択回路７に供給される。
第１クロック信号分周回路４は、所定の第１の分周率で第１入力クロック信号を分周し、分周した結果としての信号を第１選択回路６に出力する。ここでは、第１クロック信号分周回路４は、３２．０００ｋＨｚのクロック信号を出力するものとする。なお、第１の分周率は、制御回路３により変更可能としても良い。

オプションとしての第２クロック信号発生回路１２が使用されている場合、第２入力クロック信号は、第２クロック信号分周回路５に供給される。
第２クロック信号分周回路５は、所定の第２の分周率で第２入力クロック信号を分周し、分周した結果としての信号を第１選択回路６に出力する。ここでは、第２クロック信号分周回路５は、３２．０００ｋＨｚのクロック信号を出力するものとする。なお、第２の分周率は、制御回路３により変更可能としても良い。

第１選択回路６は、制御回路３が出力する第１選択信号に従って、第１クロック信号分周回路４の出力信号又は第２クロック信号分周回路５の出力信号を選択して第２選択回路７に出力する。
第２選択回路７は、制御回路３が出力する第２選択信号に従って、第１入力クロック信号又は第１選択回路６の出力信号を出力クロック信号として選択し、外部に出力する。なお、出力クロック信号は、制御回路３にも供給される。

制御回路３は、クロック信号出力回路の起動時において、第１入力クロック信号を選択することを指示する第２選択信号を第２選択回路７に出力する。これにより、第１入力クロック信号が出力クロック信号として外部に出力されるとともに、制御回路３にも供給される。これにより、制御回路３は、安定して起動可能となる。

ところで、ＥＥＰＲＯＭ２には、第１及び第２選択信号の値を決定するためのデータが記録されている。なお、このデータは、ユーザにより書き換え可能としても良い。
例えば、オプションとしての第２クロック信号発生回路１２が接続されていない場合、第１クロック信号分周回路４の出力信号（ここでは、３２．０００ｋＨｚ）を選択することを指示する第１選択信号を生成するためのデータを記録しておくこととしても良い。この場合、さらに、周波数の高い出力クロック信号が必要であるときには、第１入力クロック信号（ここでは、１６ＭＨｚ）を選択することを指示する第２選択信号を生成するためのデータを記録しておくこととしても良いし、周波数の低い出力クロック信号を使用するときには、第１選択回路６の出力信号（ここでは、３２．０００ｋＨｚ）を選択することを指示する第２選択信号を生成するためのデータを記録しておくこととしても良い。

一方、オプションとしての第２クロック信号発生回路１２が接続されている場合、第２クロック信号分周回路５の出力信号（ここでは、３２．０００ｋＨｚ）を選択することを指示する第１選択信号を生成するためのデータを記録しておくこととしても良い。この場合、さらに、周波数の高い出力クロック信号が必要であるときには、第１入力クロック信号（ここでは、１６ＭＨｚ）を選択することを指示する第２選択信号を生成するためのデータを記録しておくこととしても良いし、周波数の低い出力クロック信号を使用するときには、第１選択回路６の出力信号（ここでは、３２．０００ｋＨｚ）を選択することを指示する第２選択信号を生成するためのデータを記録しておくこととしても良い。
また、第２クロック信号分周回路５の出力信号を選択、出力している間、第１クロック信号発生回路１１を停止させるための第１停止信号を生成するためのデータをＥＥＰＲＯＭ２に更に記録しておき、制御回路３が、このデータに従って、第１停止信号を第１クロック信号発生回路１１に供給することとしても良い。また、第１入力クロック信号又は第１クロック信号分周回路４の出力信号を選択、出力している間、第２クロック信号発生回路１２を停止させるための第２停止信号を生成するためのデータをＥＥＰＲＯＭ２に更に記録しておき、制御回路３が、このデータに従って、第２停止信号を第２クロック信号発生回路１２に供給することとしても良い。

制御回路３は、起動の後、ＥＥＰＲＯＭ２に記録されているデータに従って、第１及び第２選択信号を生成して第１及び第２選択回路６、７に出力する。また、制御回路３は、ＥＥＰＲＯＭ２に記録されているデータに従って、第１又は第２停止信号を生成して第１又は第２クロック信号発生回路１１、１２に出力する。

このように、クロック信号出力回路１によれば、第１クロック信号発生回路１１のみが接続される場合と第１及び第２クロック信号発生回路１１、１２の両方が接続される場合の両方に対応可能である。また、ＥＥＰＲＯＭ２に所望のデータを記録しておくことにより、オプションとしての第２クロック信号発生回路１２が接続されていない場合、オプションとしての第２クロック信号発生回路１２が接続されている場合のいずれの場合であっても、高い周波数（ここでは、１６ＭＨｚ）又は低い周波数（ここでは、３２．０００ｋＨｚ）の出力クロック信号を出力することができる。
また、ＥＥＰＲＯＭ２に所望のデータを記録しておくことにより、第２クロック信号発生回路１２を使用している間、第１クロック信号発生回路１１を停止させることができ、第１クロック信号発生回路１１を使用している間、第２クロック信号発生回路１２を停止させることができる。これにより、消費電力を更に低減することが可能である。

図２は、クロック信号出力回路１を用いた情報処理装置の例を示す図である。図２に示すように、この情報処理装置２０は、クロック信号出力回路１と、第１及び第２クロック信号発生回路１１、１２と、入力装置２１と、表示装置２２と、ＣＰＵ２３と、メモリ２４と、ＨＤＤ（Hard Disk Drive）２５とを具備する。
入力装置２１は、ユーザがデータ等を入力するための、キーボード、マウス等であり、表示装置２２は、液晶表示装置等である。
ＨＤＤ２５には、オペレーティングシステムプログラム、各種のアプリケーションプログラム等が記録されている。ＣＰＵ２３は、クロック信号出力回路１から供給される出力クロック信号に同期して動作し、メモリ２４を作業領域として使用しながら、これらのプログラムを実行する。

ユーザが入力装置２１を操作することによって生成される入力信号は、ＣＰＵ２３にバスＢを介して供給されるとともに、クロック信号出力回路１内の制御回路３にも供給される（図１参照）。
ここで、制御回路３が、入力信号が供給される頻度が高い場合、すなわちユーザの入力操作の頻度が高い場合には、高い周波数のクロック信号が必要であるものとして、第１クロック信号発生回路１１が出力する第１入力クロック信号（ここでは、１６ＭＨｚ）を選択することを指示するための第２選択信号を第２選択回路７に出力することとしても良い。

また、制御回路３が、入力信号が供給される頻度が低い場合、すなわちユーザの入力操作の頻度が低い場合には、低い周波数のクロック信号で十分であるものとして、第１クロック信号分周回路４の出力信号（ここでは、３２．０００ｋＨｚ）又は第２クロック信号分周回路５の出力信号（ここでは、３２．０００ｋＨｚ）を選択することを指示するための第２選択信号を第２選択回路７に出力することとしても良い。
なお、図２においては、入力信号がクロック信号出力回路１に直接入力されることとしているが、入力信号を計数するための計数回路を入力装置２１とクロック信号出力回路１との間に配置することとしても良い。

本発明は、クロック信号を出力するためのクロック信号出力回路において利用可能である。

本発明の一実施形態に係るクロック信号処理回路の構成を示すブロック図。 図１のクロック信号処理回路を用いた情報処理装置の例を示すブロック図。

符号の説明

１ クロック信号出力回路、２ ＥＥＰＲＯＭ、３ 制御回路、４ 第１クロック信号分周回路、５ 第２クロック信号分周回路、６ 第１選択回路、７ 第２選択回路、１１ 第１クロック信号発生回路、１２ 第２クロック信号発生回路、２０ 情報処理装置、２１ 入力装置、２２ 表示装置、２３ ＣＰＵ、２４ メモリ、２５ ＨＤＤ

Claims (7)

1. 外部の第１のクロック信号発生回路に接続され、前記第１のクロック信号発生回路から供給される第１の入力クロック信号を分周するための第１の分周回路と、
   外部の第２のクロック信号発生回路に接続された場合に、前記第２のクロック信号発生回路から供給される第２のクロック信号を分周するための第２の分周回路と、
   第１の選択信号に従って、前記第１の分周回路の出力信号又は前記第２の分周回路の出力信号を選択して出力するための第１の選択回路と、
   第２の選択信号に従って、前記第１の入力クロック信号又は前記第１の選択回路の出力信号を出力クロック信号として選択し出力するための第２の選択回路と、
   前記第１及び第２の選択信号を生成するためのデータを記録するための記録手段と、
   前記出力クロック信号に同期して動作し、前記記録手段に記録されている前記データに従って前記第１及び第２の選択信号を生成し前記第１及び第２の選択回路に出力するための制御回路と、
   を具備するクロック信号出力回路。
2. 前記制御回路が、起動時において、前記第１の入力クロック信号を選択することを指示するための前記第２の選択信号を生成して前記第２の選択回路に出力し、その後、前記記録手段に記録されている前記データに従って前記第１及び第２の選択信号を生成し前記第１及び第２の選択回路に出力する、請求項１記載のクロック信号出力回路。
3. 前記記録手段が、前記第１及び前記第２の分周回路がそれぞれ使用するための第１及び第２の分周率を更に記録しており、
   前記制御回路が、前記記録手段に記録されている前記第１及び第２の分周率を読み出して前記第１及び第２の分周回路に出力し、
   前記第１及び第２の分周回路が、前記制御回路からそれぞれ受け取った第１及び第２の分周率を使用して分周を行う、請求項１又は２記載のクロック信号出力回路。
4. 前記制御回路が、前記第２の分周回路の出力信号を選択することを指示する前記第１の選択信号を前記第１の選択回路に出力しているときに、前記第１のクロック信号発生回路を停止させるための第１の停止信号を前記第１のクロック信号発生回路に出力し、前記第１の分周回路の出力信号を選択することを指示する前記第１の選択信号を前記第１の選択回路に出力し又は前記第１の入力クロック信号を選択することを指示する前記第２の選択信号を前記第２の選択回路に出力しているときに、前記第２のクロック信号発生回路を停止させるための第２の停止信号を前記第２のクロック信号発生回路に出力する、請求項１〜３のいずれか１項に記載のクロック信号出力回路。
5. 前記制御回路が、外部から供給される入力信号に従って前記第１及び第２の選択信号を生成し前記第１及び第２の選択回路に出力する、請求項１〜４のいずれか１項に記載のクロック信号出力回路。
6. 前記入力信号が、ユーザによる入力デバイスの操作に基づいて生成される信号である、請求項５記載のクロック信号出力回路。
7. 請求項１〜６のいずれか１項に記載のクロック信号出力回路を具備する半導体集積回路。

Images