JP5183085B2 - 放射線を発する半導体チップ - Google Patents

放射線を発する半導体チップ Download PDF

Info

Publication number
JP5183085B2
JP5183085B2 JP2007072671A JP2007072671A JP5183085B2 JP 5183085 B2 JP5183085 B2 JP 5183085B2 JP 2007072671 A JP2007072671 A JP 2007072671A JP 2007072671 A JP2007072671 A JP 2007072671A JP 5183085 B2 JP5183085 B2 JP 5183085B2
Authority
JP
Japan
Prior art keywords
layer
iii
buffer layer
substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007072671A
Other languages
English (en)
Other versions
JP2007201493A (ja
Inventor
バーダー シュテファン
フェーラー ミヒャエル
ハーン ベルトルト
ヘルレ フォルカー
ルーガウアー ハンス−ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2007201493A publication Critical patent/JP2007201493A/ja
Application granted granted Critical
Publication of JP5183085B2 publication Critical patent/JP5183085B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

本発明は、請求項1の上位概念に記載の放射線を発する半導体チップに関する。
GaNベースの放射線を発する半導体デバイスは、たとえばUS5874747により公知である。このような半導体デバイスは、GaNまたはこれをベースとした材料からなる多数の層を有する半導体ボディを有している。上記の刊行物によれば、GaNをベースとした多数の層は、SiC基板上に被着されている。
この場合、III−V窒化物半導体材料には、GaNから誘導されたまたはGaNに類する材料、およびその上に形成されるたとえば三成分または四成分の混晶が属する。特に、材料AlN、InN、AlGaN(Al1-xGaxN、0≦x≦1)、InGaN(In1-xGaxN、0≦x≦1)、InAlN(In1-xAlxN、0≦x≦1)およびAlInGaN(Al1-x-yInxGayN、0≦x≦1、0≦y≦1)がこれに属する。
以下、「III−V窒化物半導体」という名称は、上に述べた材料のグループを指すものとする。さらに、この名称は、前述の材料系の層をエピタキシャル成長により製造する際に緩衝層を形成するために使用する材料を含んでいる。
さらに、US5679152より、GaNベースの半導体ボディをエピタキシャル成長によって適当な基板、たとえばSi基板上に製造することが公知であり、この場合、GaN層をエピタキシャル成長によって析出させた後、インサイトゥ(in situ)で基板を除去する。
また、US5786606より、本来のエピタキシャル基板上に形成された中間のSiC基板を有するGaNベースの半導体ボディが公知である。この本来の基板ボディは、製造の際に除去される。
SiC基板を有する半導体ボディを使用するということは、半導体デバイスの製造のためにかかる付加的なコストが小さくはないことを意味する。それというのは、SiC基板自体に極めて大きなコストがかかるからである。III−V窒化物半導体材料をベースとしたそれぞれの半導体ボディと共に、SiC基板の部材を半導体デバイスに組付ける場合には、半導体デバイスのためのコストは直接的にSiC基板のコストに結びつく。そのため、半導体デバイスを安価に製造することは困難である。
さらに、III−V窒化物半導体をベースとした半導体チップ中のSiC基板は発光効率の低下を招きうる。なぜならば、SiCは、III−V窒化物半導体から発せられた放射線を部分的に吸収するので、放出可能な放射線の割合を低下させてしまうからである。
US5679152に記載されたSi基板を使用する製造方法では、極めて薄い基板しか使用することができず、これらの基板は、エピタキシャル成長後に直ちに除去しなくてはならない。通常、このような基板の許容厚さは、1μmより薄い。
この基板の薄さは、ケイ素とIII−V窒化物半導体をベースとした材料との間で熱膨張係数が異なるために起こるクラック形成を防ぐために必要である。
US5679152 US5786606
本発明の課題は、技術的に簡単にかつこれにより安価に製造可能であって高い外部量子効率を有する、III−V窒化物半導体材料をベースとした放射線を発する半導体チップを得ることである。
さらに、本発明の課題は、上記の半導体チップのための製造方法を提供することである。
これらの課題は、請求項1に記載の半導体チップ、つまり
n型の側およびp型の側を備えたIII−V窒化物半導体材料からなる多数の層を有している、薄層素子(11)を有するIII−V窒化物半導体材料をベースとした放射線を発する半導体チップにおいて、
薄層素子(11)が、p型の側で導電性の支持体(5)上に被着されていて、n型の側で接触面(12)を有しており、
薄層素子(11)の、接触面(12)に隣接する緩衝層が、AlGaNベースの材料を有しており、前記緩衝層の接触面(12)の方を向いた側が、接触面(12)とは反対の側よりも高いAl含有量を有しており、かつ前記緩衝層はIII−V窒化物半導体材料からなる多数の導電性の領域を有し、前記緩衝層の残りの領域は他のIII−V窒化物半導体材料を有することを特徴とする、III−V窒化物半導体材料をベースとした放射線を発する半導体チップによって解決される。本発明の有利な実施態様は、引用形式請求項2〜7に記載されている。
本発明によれば、III−V窒化物半導体材料ベースの放射線を発する半導体チップが薄層素子として形成されている。
この場合、薄層素子というのは主にもっぱら、III−V窒化物半導体材料をベースとしたエピタキシャル層の積層体からなる半導体層系と解釈される。
薄層素子は、多数のIII−V窒化物半導体エピタキシャル層からなっており、この場合、この半導体ボディは、一方の側でn型のエピタキシャル層によって、これとは反対の側でp型のエピタキシャル層によって区切られている。
薄層素子は、p型の側で導電性の支持体の上に被着されていて、この支持体は、薄層素子のための取付け面を有していて、有利にはさらに薄層素子の接触のために使用することができる。
薄層素子のn型の側には、対応する接触面が形成されている。以下、「接触面」という名称は、さらなる記載がない場合には、この接触面を指すものとする。
特に有利には、このようにして形成された半導体チップが、たとえばSiC基板のような通常の厚さ(>100μm)のエピタキシャル基板を有していないということであり、これによって、半導体デバイスのための材料コストは低減される。
この薄層構造の別の利点は、半導体ボディが、放射線を吸収する基板をわずかしか有していない、または放射線を吸収する基板をまったく有していないということである。
したがって、発光効率を、反射性の支持体を使用することによって増大させることができる。
本発明の有利な別の実施態様では、薄層素子においてn型の側で区切っているエピタキシャル層を、導電性の緩衝層として形成する。
GaNベースの半導体ボディの製造におけるこの緩衝層の形成は、エピキシャル基板と緩衝層に続くエピタキシャル層との間での格子不整合を補償するために一般に行われている。
導電性の緩衝層は、このように形成された半導体ボディにより縦方向に導電性の半導体デバイスが得られるという大きな利点を有する。
絶縁性の緩衝層に対して、この導電性の緩衝層は有利であり、それというのは、縦方向に導電性の半導体チップはより低コストで接触を可能にするからである。さらに、活性層を横方向へより大きく拡張することができる。
本発明の特に有利な実施態様では、緩衝層は多層に形成されている。異なる組成を有する多数の層の連続体によって、有利には、緩衝層の導電性の最適化および緩衝層に続くGaNベースの層との整合の最適化が可能となる。
本発明の有利な実施態様では、緩衝層は、AlGaNベースの材料たとえばAl1-xGaxN[式中、0≦x<1]およびAl1-x-yInxGayN[式中、0≦x<1、0≦y<1、x+y<1]からなる。
この場合、特に有利には、良好な導電性の緩衝層を得るために、緩衝層の、接触面の方を向いた側が、低いAl含有量で形成されている。
このような低いAl含有量を有する層の表面品質および結晶の品質は低いので、緩衝層の、接触面とは反対の側を高いAl含有量で形成するとさらに有利である。この高いAl含有量によって、緩衝層の表面品質は高くなり、後続のIII−V窒化物半導体ベースの層への良好な整合が得られる。
緩衝層が、接触面の側で低いAl含有量を有し、これとは反対の側で高いAl含有量を有することによって、同時に高い表面品質を備えた導電性の緩衝層が得られ、極めて有利である。
本発明によれば、III−V窒化物半導体材料をベースとした放射線を発する半導体素子の製造のために、III−V窒化物半導体ベースの層をエピタキシャル基板上に被着させる。この場合、このエピタキシャル基板の基板ボディは、III−V窒化物半導体材料に適合する熱膨張係数かまたはIII−V窒化物半導体材料と比較してより大きな熱膨張係数を有し、かつこのエピタキシャル基板は、エピタキシャル側で、有利にはSi(111)を有する薄い成長層によって区切られている。
したがって、有利には、III−V窒化物半導体ボディを製造する際、エピタキシャル基板の熱膨張が基板ボディによって決定されるので、これにより、基板は、被着すべき層と熱的に類似した挙動を有する。
Si(111)表面は、六方晶構造を有しているので、III−V窒化物半導体用のエピタキシャル表面として適している。
さらに、Si(111)表面は、簡単に加工してエピタキシャル成長に備えることができる。Si(111)の加工技術は、この材料が極めてよく使用されているために半導体産業において極めて周知であり、実証済みである。
したがって、有利には、市販のSiC基板の直径よりも著しく大きな直径を有するエピタキシャル基板を製造することも可能である。
Si(111)表面の達成可能な表面品質も、SiC基板の表面品質より著しく向上する。
基板ボディとしては、有利には、GaNベースの層へ良好に熱的に適合するので、多結晶SiC(ポリSiC)、GaNまたは多結晶GaN(ポリGaN)を使用する。さらに、基板ボディは、サファイア(α−Al23)を含有していてよい。サファイアは、III−V窒化物半導体材料よりも大きな熱膨張係数を有している。
この基板ボディは、従来の技術で使用される基板よりも著しく低コストである。それというのは、半導体ボディが成長層の表面上に析出するので、有利には、基板ボディの結晶特性に対する要求が低減されるからである。このように要求が低減されることによって、特に低コストの多結晶材料を使用することができる。
有利には、基板ボディは固着層によって成長層と結合されており、この固着層は、酸化ケイ素または窒化ケイ素からなる。
基板ボディと成長層との間の固着層の形成は簡単に行うことができ、この場合、上で述べた材料は、特に安定な結合を保証する。
本発明による製造方法の特に有利な実施態様では、III−V窒化物半導体ベースの層を被着させた後に続く次の段階で、III−V窒化物半導体ベースの層の上に支持体を被着する。
その後、III−V窒化物半導体ベースの層からエピタキシャル基板を剥離する。
これによって、有利には、エピタキシャル基板もしくは基板ボディの再使用または継続使用が可能となる。
Si(111)成長層をエピタキシャル表面として使用することは、エピタキシャル基板を剥離する場合に有利である。それというのは、半導体ボディは、たとえばエッチングによって簡単に基板ボディから分離できるからである。この場合、Si(111)成長層が犠牲層となる。
特に有利には、この製造方法では、単結晶SiC基板ボディを使用した半導体ボディの低コストの製造が可能となる。なぜならば、コストのかかるSiC基板ボディの再使用または継続使用ができるからである。
本発明による製造方法の有利な実施態様では、エピタキシャル基板を剥離した後、半導体ボディの、エピタキシャル基板を剥離した面上に接触層を被着する。
本発明による製造方法の有利な実施態様では、エピタキシャル基板を剥離する前に、多数のIII−V窒化物半導体層を構造形成する。
この場合、構造形成というのは、エピタキシャル層を、エピタキシャル基板上で間隔を置いて互いに並んで配置された多数の個別のエピタキシャル層積層体に横方向で分割する手段であると解釈される。有利には、エッチングによってエピタキシャル層積層体を剥離する場合、この構造形成によって、エッチング攻撃にさらされる表面が拡大する。
本発明の有利な実施態様では、前述の製造方法において、支持体の代わりに、まず介在支持体を、III−V窒化物半導体材料をベースとしたエピタキシャル層上に被着する。その後、同様にエピタキシャル基板を剥離し、エピタキシャル層の、エピタキシャル基板が剥離した側に支持体を被着する。次の段階で、介在支持体を剥離する。
この実施態様によって、有利には、III−V窒化物半導体材料をベースとした層の積層順序が、支持体に関して前述の製造方法と逆になっている。このような逆転は有利であり、これによって、後続の方法、特にこの逆転した積層順序を必要とするパッケージングでの使用も可能となる。
本発明による製造方法の特に有利な実施態様では、第1の層として、エピタキシャル基板上に導電性の緩衝層を被着する。
このような緩衝層は、これに続くエピタキシャル層に対して、最適に整合した格子構造を有する表面を得るために特に有利であり、この格子構造は同時に、後続の層材料によって良好に濡れ、これにより、後続の層の均一な成長が可能となる。
緩衝層が導電性を有していることによって、上で述べたようなポジティブな性質を有する縦方向に導電性の半導体素子を得ることができる。
有利には、緩衝層を、多数のAlGaNベースの個別層から形成する。
このことは、高いAl含有量を有する緩衝層が、III−V窒化物半導体材料をベースとした次なる層に対して格子整合しかつ良好に濡れることのできる表面を形成するので、有利である。しかし、高いAl含有量を有する緩衝層の導電性は低い。一方で、低いAl含有量を有する緩衝層は電気をよく通すが、結晶の品質および表面品質は低い。
このような多数の層を組み合わせて形成することにより、高い導電性と高い結晶の品質とを兼ね備えることが可能となる。
さらに、基板側に、比較的低いAl含有量を有する層を形成し、エピタキシャル層側に、つまり緩衝層の、エピタキシャル基板とは反対の側に、比較的高いAl含有量を有する層を析出させると有利である。
本発明による製造方法の特に有利な別の実施態様では、緩衝層を2段階で形成する。
第1の段階では、エピタキシャル基板の成長層の上に、多数の導電性の領域を被着する。この導電性の領域のための材料としては、特に、In1-xGaxN[式中、0≦x<1]およびIn1-x-yAlxGayN[式中、0≦x<1、0≦y<1、x+y<1]のようなInGaNベースの材料またはGaNが適している。
この場合、SiおよびGaはドメインを形成する傾向があるので、導電性の領域の広範囲にわたる均一な配置が得られる。
第2段階で、これらの多数の導電性の領域を、プラナリゼーション加工する充填層でカバーし、導電性の領域間の間隙を充填する。
この場合、材料としては、特に、高いAl含有量を有するAlGaN化合物が適している。このようにして製造された緩衝層は、次のIII−V窒化物半導体材料をベースとした層の析出に極めてよく適していてかつ高い導電性を有している。
本発明のさらなる特徴、利点および合目的点は、以下に示す3つの実施例により図1〜3に基づき説明する。
図1は、本発明による構成素子の実施例の概略的な断面図であり、
図2は、本発明による製造方法の実施例を説明した概略図であり、
図3は、本発明による導電性の緩衝層のための製造方法を説明した概略図である。
種々異なる実施例において、同様のまたは同様に作用する構成部分には、それぞれ同じ参照符号を付与してある。
図1に示した放射線を発する半導体チップは、薄層素子の形の半導体ボディ11を有しており、この半導体ボディ11は、導電性の緩衝層9と、特にIII−V窒化物半導体材料をベースとしたエピタキシャル層を有している層系8とからなっている。緩衝層9上には接触面12が被着されていて、この接触面12は、図1に示したものとは異なって半導体ボディ11の上側の一部しか覆っていなくてもよい。また、接触面12は、たとえばAlを有しているまたはAlからなっていて、ボンドパッドとして形成されていてよい。
層系8の構造は、半導体ボディ11もしくはこれによって形成されるチップの機能性を規定する。この層系8は、放射線を発する役割を果たす活性層も含んでいる。
半導体ボディ11は、エピタキシャル基板を有していない。
半導体ボディ11は、緩衝層9の側ではn型に、これと反対の側ではp型に形成されている。
p型の側で、半導体ボディ11は、導電性の支持体5の主面に被着されている。
支持体5は、半導体ボディ11とは反対の側で、第2の接触面10を有している。
有利には、このようにして形成された半導体チップは、縦方向に、つまり層面に対して垂直に一貫して導電性である。これによって、横方向に広範囲にわたって均一に電流が構成素子を通って流れることができ、かつ簡単な接触が可能となる。
また、別の利点は、チップを側面方向に問題なくスケーリングできるということである。この場合、横方向のスケーリングとは、チップの横方向の別の設定寸法への移行と理解されたい。この移行は、チップが横方向に構造形成されていない、つまりトポロジーを有していないので、簡単にできる。
これに対して、たとえば主面上に異なる2つの接触面を有しているような横方向に構造形成された素子では、横方向のスケーリングの際には、横方向の構造の適合を考慮しなければならない。
縦方向に導電性のチップのための条件は、導電性の緩衝層9である。この層は、たとえば2層にIII−V窒化物半導体材料から形成されている。緩衝層9のさらに詳しい性質は、図3に基づいて導電性の緩衝層の製造と共に説明する。
III−V窒化物半導体材料は、直接バンド遷移型でありかつバンドギャップが大きいので、本発明により形成された半導体ボディは、特に黄色、緑色、緑青色または紫色のスペクトル領域に中心波長を有する発光ダイオードチップ、特に高い光度を有する発光ダイオードおよび緑色から紫色のスペクトル領域に発光波長を有する半導体レーザーの実現のために適している。
図2に、6つの中間段階a〜fで概略的に、本発明による製造方法の実施例を示す。
出発点では、多層のエピタキシャル基板100が形成されている(図2a)。基板ボディ1は、SiC、有利にはポリSiCからなる。
基板ボディ1上には、有利には、酸化ケイ素からなる固着層3が形成されていて、この固着層3は、基板ボディを、たとえばSi(111)からなる薄い成長層2に結合している。
この場合、成長層2の厚さは、この熱膨張がこの下に設けられた基板ボディ1によってほぼ規定されるように薄く選択されている。通常、成長層2の厚さは、ほぼ0.1〜20μmであり、有利には10μmよりも小さく、特に有利には0.1〜2μmである。
成長層2の表面には、次の段階で、III−V窒化物半導体材料からなる多数の層4を析出させる(図2)。
この場合、有利には、まず、導電性のAlGaN緩衝層9を成長層2の表面に形成する。それというのは、GaN自体およびInGaN化合物の、Si(111)−またはSiC表面への濡れ性が悪いからである。
緩衝層9、およびこの上に析出させるIII−V化合物半導体材料をベースとした隣接する層は、n型に形成する。
反対の側、つまりエピタキシャル基板100と反対の側では、エピタキシャル層積層体を、1つまたは複数のp型の層によって区切る。
n型層とp型層との間には、Al1-x-yGaxInyN[式中、0≦x≦1、0≦x≦1、x+y≦1]ベースの多数の層を形成する。これらの層は、狭義には放射線を発する役割を果たしている。これには、当業者によく知られている放射線を発するすべての半導体構造が、特にシングル−またはダブルヘテロ構造および単一−または多重量子井戸構造を形成しているpn接合が適している。
次の段階では、メサエッチングによって、Al1-x-yGaxInyNベースの層を横方向に構造形成する(図2c)。これによって、エピタキシャル基板100上に互いに並んで配置された多数の個別の層積層体が形成される。これらの層積層体はほぼ、放射線を発するチップのまだ個別化されていない薄層素子11である。
メサエッチングは、エピタキシャル基板100の成長層2内にまでおよび、これによって、次の段階で、薄層素子11をエピタキシャル基板100から簡単に剥離することができる。
Al1-x-yGaxInyNベースの層4の構造形成後、薄層素子11の、エピタキシャル基板100とは反対のp型の側に、支持体5または選択的には介在支持体13を被着する。支持体材料としては、たとえばGaAsまたはCuを使用することができる。
次の段階(図2e)で、エピタキシャル基板100を薄層素子11から剥離する。この剥離は、湿式化学式にエッチングによって行い、この際、成長層2を破壊する。この場合、成長層2をエッチングによって分離する湿式化学式の剥離に必要とされるコストは、たとえばSiC基板ボディの剥離よりもはるかに小さい。
選択的には、介在支持体13を使用して、エピタキシャル基板100を剥離した後にその位置に支持体5を被着して、その後、介在支持体13を剥離する。
この段階の最後に形成されている構造は、両方法で極めて類似しており、相違しているのは、介在支持体13を使用する場合には、緩衝層9が、半導体ボディの、支持体5の方を向いた側に設けられているという点だけである(図2e右)。もう1つの方法では、緩衝層9が、半導体ボディ11の、支持体5とは反対の側に形成される。
続いて、半導体ボディ11に接触面12を、支持体5に接触面10を設ける。さらに続いて、支持体5をそれぞれ半導体ボディ11間で分離し、これにより、多数の図1に示した半導体チップが得られる(図2f)。
有利には、薄層素子11を支持体5もしくは介在支持体13への結合することによって、引き続き行うエピタキシャル基板100の剥離と関連して、エピタキシャル基板ボディ1の再使用が可能となり、これによって、SiCを基板ボディ材料として使用する場合には、大幅なコスト低減が得られる。
さらに、SiC基板で起こるあらゆる吸収損失がなくなる。これによって、発光効率は著しく向上する。
別の製造方法で、ポリSiCまたはポリGaNのような低コストの基板ボディを使用する場合には、その再使用に特に利点がない場合には、基板全体をエッチングで分離することもできる。
図3で、4つの中間段階に基づき概略的に、導電性の緩衝層9の製造を説明する。
エピタキシャル基板100としては、上で述べた製造方法のように、たとえばSi(111)を含むエピタキシャル側の成長層2を備えたSiC−またはポリSiC基板ボディ1を使用する(図3a)。
第1の段階では、成長層2上に、多数の量子点の形の核形成層6を析出させる(図3b)。
このための材料としては、低いAl含有量(<50%)を有するAlGaInN、InGaNまたはGaNを使用する。量子点は、高導電性であるが、閉じた層を形成していない。したがって、成長層の表面に、互いにつながっていない多数の導電性の領域が得られる。被覆度は、材料組成に応じて1〜99%と変化させることができる。
量子点層6上に、高いAl含有量を有するAlGaNベースの、たとえばAlxGa1-xN[式中、x>0.5]の平坦化する充填層7を析出させる(図3c)。これによって、平坦な構造9が得られる。
導電性の領域6は、通路状の結合を緩衝層9を通して形成しており、緩衝層9の良好な導電性を保証する。
次の段階で、緩衝層9上に、特にIII−V化合物半導体材料をベースとしたエピタキシャル層を含む層系8を析出させる(図3c)。このIII−V化合物半導体材料が主に半導体デバイスの機能性を規定する。
薄層素子および個別の半導体チップを製造するためのさらなる段階は、たとえば図2A〜2Cに基づき説明した相応の段階に相当する。
上に述べた実施例に基づく本発明の説明は、むろん、発明をこれらの実施例に制限するものではない。
特に、半導体材料は、その都度与えられる範囲内で、必要条件と構成素子のために設けられた使用領域とに適合させることができる。
さらに、半導体ボディの活性層の内部の半導体材料の組成によって、発生する放射線のセンター波長を設定することができる。
本発明による構成素子の実施例の概略的な断面図。 本発明による製造方法の実施例を説明した概略図。 本発明による導電性の緩衝層のための製造方法を説明した概略図。

Claims (3)

  1. n型の側およびp型の側を備えたIII−V窒化物半導体材料からなる多数の層を有している、薄層素子(11)を有するIII−V窒化物半導体材料をベースとした放射線を発する半導体チップにおいて、
    薄層素子(11)が、p型の側で導電性の支持体(5)上に被着されていて、n型の側で接触面(12)を有しており、
    薄層素子(11)の、接触面(12)に隣接する緩衝層が、AlGaNベースの材料を有しており、
    前記緩衝層は、相互につながっていない多数の導電性の領域を形成する低いAl含有量を有する層(6)と、前記層(6)を平坦化する、x>0.5の高いAl含有量を有するAlGaNベースの材料の充填層(7)を有し、前記多数の導性の領域はGaN、In1-xGaxN[式中、0≦x<1]又はIn1-x-yAlxGayN[式中、0≦x<0.5、0≦y<1及びx+y<1]から形成されており、
    前記緩衝層の低いAl含有量を有する層は、接触面の方を向いた側に配置されていることを特徴とする、III−V窒化物半導体材料をベースとした放射線を発する半導体チップ。
  2. 支持体(5)が、発生する放射線に対して透過性であるかまたは一部透過性である、請求項1記載の半導体チップ。
  3. 支持体(5)が、発生した放射線を反射する層を有している、請求項1または2記載の半導体チップ。
JP2007072671A 2000-08-31 2007-03-20 放射線を発する半導体チップ Expired - Lifetime JP5183085B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10042947A DE10042947A1 (de) 2000-08-31 2000-08-31 Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE10042947.5 2000-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002524235A Division JP4177097B2 (ja) 2000-08-31 2001-08-31 Iii−v窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ

Publications (2)

Publication Number Publication Date
JP2007201493A JP2007201493A (ja) 2007-08-09
JP5183085B2 true JP5183085B2 (ja) 2013-04-17

Family

ID=7654526

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002524235A Expired - Lifetime JP4177097B2 (ja) 2000-08-31 2001-08-31 Iii−v窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
JP2007072671A Expired - Lifetime JP5183085B2 (ja) 2000-08-31 2007-03-20 放射線を発する半導体チップ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002524235A Expired - Lifetime JP4177097B2 (ja) 2000-08-31 2001-08-31 Iii−v窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ

Country Status (7)

Country Link
US (2) US6849878B2 (ja)
EP (1) EP1314209B1 (ja)
JP (2) JP4177097B2 (ja)
CN (1) CN1471735B (ja)
DE (1) DE10042947A1 (ja)
TW (1) TW584971B (ja)
WO (1) WO2002019439A1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
EP1277241B1 (de) * 2000-04-26 2017-12-13 OSRAM Opto Semiconductors GmbH Lumineszenzdiodenchip auf der basis von gan
EP1277240B1 (de) * 2000-04-26 2015-05-20 OSRAM Opto Semiconductors GmbH Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
JP4250909B2 (ja) * 2002-05-20 2009-04-08 ソニー株式会社 半導体素子の分離方法および転写方法
GB2388957A (en) * 2002-05-24 2003-11-26 Imp College Innovations Ltd Quantum dots for extended wavelength operation
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
TWI243488B (en) 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
DE10350707B4 (de) * 2003-02-26 2014-02-13 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
EP2264798B1 (en) * 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7238596B2 (en) * 2003-06-13 2007-07-03 Arizona Board of Regenta, a body corporate of the State of Arizona acting for and on behalf of Arizona State University Method for preparing Ge1-x-ySnxEy (E=P, As, Sb) semiconductors and related Si-Ge-Sn-E and Si-Ge-E analogs
US7589003B2 (en) * 2003-06-13 2009-09-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law GeSn alloys and ordered phases with direct tunable bandgaps grown directly on silicon
JP4218597B2 (ja) 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
JP4110222B2 (ja) 2003-08-20 2008-07-02 住友電気工業株式会社 発光ダイオード
EP1569263B1 (de) 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
US7332365B2 (en) * 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US8513686B2 (en) * 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US8288942B2 (en) 2004-12-28 2012-10-16 Cree, Inc. High efficacy white LED
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
KR100631980B1 (ko) * 2005-04-06 2006-10-11 삼성전기주식회사 질화물 반도체 소자
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
EP2033235B1 (en) 2006-05-26 2017-06-21 Cree, Inc. Solid state light emitting device
EP2029936B1 (en) 2006-05-31 2015-07-29 Cree, Inc. Lighting device and method of lighting
TW200802941A (en) * 2006-06-22 2008-01-01 Univ Nat Central A quantum photoelectric element of antimony compound
DE102006060410A1 (de) * 2006-06-30 2008-01-03 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaserchip
US7885306B2 (en) * 2006-06-30 2011-02-08 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
CN101554089A (zh) * 2006-08-23 2009-10-07 科锐Led照明科技公司 照明装置和照明方法
CN101529162B (zh) * 2006-09-23 2012-01-11 绎立锐光科技开发公司 发光二极管的亮度增强方法和装置
WO2008070604A1 (en) * 2006-12-04 2008-06-12 Cree Led Lighting Solutions, Inc. Lighting device and lighting method
EP2095011A1 (en) 2006-12-04 2009-09-02 Cree Led Lighting Solutions, Inc. Lighting assembly and lighting method
US8026517B2 (en) * 2007-05-10 2011-09-27 Industrial Technology Research Institute Semiconductor structures
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP5431320B2 (ja) * 2007-07-17 2014-03-05 クリー インコーポレイテッド 内部光学機能を備えた光学素子およびその製造方法
KR100872678B1 (ko) * 2007-07-23 2008-12-10 엘지이노텍 주식회사 반도체 발광소자의 제조 방법
JP4148367B1 (ja) 2007-08-02 2008-09-10 富山県 細胞のスクリーニング方法
US8617997B2 (en) 2007-08-21 2013-12-31 Cree, Inc. Selective wet etching of gold-tin based solder
US11114594B2 (en) 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
JP5212777B2 (ja) * 2007-11-28 2013-06-19 スタンレー電気株式会社 半導体発光装置及び照明装置
US8021487B2 (en) * 2007-12-12 2011-09-20 Veeco Instruments Inc. Wafer carrier with hub
US20110114022A1 (en) * 2007-12-12 2011-05-19 Veeco Instruments Inc. Wafer carrier with hub
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US8997832B1 (en) 2010-11-23 2015-04-07 Western Digital (Fremont), Llc Method of fabricating micrometer scale components
US20130330911A1 (en) * 2012-06-08 2013-12-12 Yi-Chiau Huang Method of semiconductor film stabilization
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
WO2014093555A1 (en) * 2012-12-11 2014-06-19 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
DE102017108385A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern
TWI637481B (zh) 2017-11-29 2018-10-01 財團法人工業技術研究院 半導體結構、發光裝置及其製造方法
RU2700709C1 (ru) * 2018-02-12 2019-09-19 Открытое Акционерное Общество "Пеленг" Способ определения отклонений реальных метеорологических условий от табличных, учитываемых при расчете установок для стрельбы артиллерии
DE102018104785A1 (de) 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen
DE102018104778A1 (de) * 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Bauteilverbund aus optischen Bauteilen, Verfahren zur Herstellung eines Bauteilverbunds und Bauelement mit einem optischen Bauteil

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760790B2 (ja) * 1987-05-13 1995-06-28 シャープ株式会社 化合物半導体基板
US4912532A (en) * 1988-08-26 1990-03-27 Hewlett-Packard Company Electro-optical device with inverted transparent substrate and method for making same
JP2542447B2 (ja) * 1990-04-13 1996-10-09 三菱電機株式会社 太陽電池およびその製造方法
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Si基板上化合物半導体積層構造の製造方法
US5585648A (en) * 1995-02-03 1996-12-17 Tischler; Michael A. High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
JP3182346B2 (ja) * 1995-08-31 2001-07-03 株式会社東芝 青色発光素子及びその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
JPH1022226A (ja) * 1996-07-05 1998-01-23 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JP3214367B2 (ja) 1996-08-12 2001-10-02 豊田合成株式会社 半導体発光素子の製造方法
JPH10215035A (ja) 1997-01-30 1998-08-11 Toshiba Corp 化合物半導体素子及びその製造方法
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP3914615B2 (ja) 1997-08-19 2007-05-16 住友電気工業株式会社 半導体発光素子及びその製造方法
US6033995A (en) * 1997-09-16 2000-03-07 Trw Inc. Inverted layer epitaxial liftoff process
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JPH11145515A (ja) * 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd GaN系半導体発光素子およびその製造方法
US6599133B2 (en) * 1997-11-18 2003-07-29 Technologies And Devices International, Inc. Method for growing III-V compound semiconductor structures with an integral non-continuous quantum dot layer utilizing HVPE techniques
JPH11284228A (ja) * 1998-03-30 1999-10-15 Toyoda Gosei Co Ltd 半導体素子
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6498073B2 (en) * 2001-01-02 2002-12-24 Honeywell International Inc. Back illuminated imager with enhanced UV to near IR sensitivity
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Also Published As

Publication number Publication date
JP2004508720A (ja) 2004-03-18
EP1314209B1 (de) 2012-10-03
CN1471735A (zh) 2004-01-28
US20050104083A1 (en) 2005-05-19
US7105370B2 (en) 2006-09-12
CN1471735B (zh) 2010-05-26
TW584971B (en) 2004-04-21
JP4177097B2 (ja) 2008-11-05
WO2002019439A1 (de) 2002-03-07
JP2007201493A (ja) 2007-08-09
US6849878B2 (en) 2005-02-01
DE10042947A1 (de) 2002-03-21
US20030197170A1 (en) 2003-10-23
EP1314209A1 (de) 2003-05-28

Similar Documents

Publication Publication Date Title
JP5183085B2 (ja) 放射線を発する半導体チップ
RU2515205C2 (ru) Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
JP6419077B2 (ja) 波長変換発光デバイス
US20140339566A1 (en) Semiconductor device and method of fabricating the same
TWI434433B (zh) 形成發光二極體裝置的方法
KR20110030542A (ko) 광전 소자 제조 방법 및 광전 소자
JP2006086489A (ja) 静電気放電防止機能を有する窒化物半導体発光素子
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
CN101794849B (zh) 一种SiC衬底GaN基LED的湿法腐蚀剥离方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2007266571A (ja) Ledチップ、その製造方法および発光装置
JP2007049063A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
JP4483736B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR20190074065A (ko) 반도체 발광소자
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR20100109169A (ko) 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
US20110024775A1 (en) Methods for and devices made using multiple stage growths
JP2015532012A (ja) 成形された基板を含む発光デバイス
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
JP3728305B2 (ja) 選択成長を応用した発光ダイオード装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111215

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term