JP5160528B2 - 電磁気バンドギャップ構造を用いたemiノイズ低減基板 - Google Patents

電磁気バンドギャップ構造を用いたemiノイズ低減基板 Download PDF

Info

Publication number
JP5160528B2
JP5160528B2 JP2009273961A JP2009273961A JP5160528B2 JP 5160528 B2 JP5160528 B2 JP 5160528B2 JP 2009273961 A JP2009273961 A JP 2009273961A JP 2009273961 A JP2009273961 A JP 2009273961A JP 5160528 B2 JP5160528 B2 JP 5160528B2
Authority
JP
Japan
Prior art keywords
layer
substrate
emi noise
noise reduction
electromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009273961A
Other languages
English (en)
Other versions
JP2010199550A (ja
Inventor
漢 金
濟 光 柳
彰 燮 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010199550A publication Critical patent/JP2010199550A/ja
Application granted granted Critical
Publication of JP5160528B2 publication Critical patent/JP5160528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0071Active shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064Earth or grounding circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は基板に関するもので、より詳細には、電磁気バンドギャップ構造(EBG structure)を用いて電磁気干渉ノイズ(EMI noise)を低減できるノイズ低減基板に関する。
EMI(Electromagnetic interference)ノイズの問題は、電子製品の動作周波数が高速化されることにより、慢性的な問題となってきている。特に、最近、電子製品の動作周波数が数十MHz〜数GHz帯になり、このようなEMIの問題はさらに深刻化し、解決策が切実に求められている状況である。特に、基板のEMIの問題のうち、基板エッジ(edge)から発生するノイズの解決策に関する研究がなされてきていないため、基板におけるノイズを全面的に遮断するのには限界があった。
EMIノイズは、ある1つの電子回路、素子、部品などから発生した電磁波(EM wave)が他の回路、素子、部品などに伝達されて、干渉によるノイズの問題を生じさせる原因となることをいう。このようなEMIノイズを大きく分けると、図1に示す放射ノイズ(radiation noise)110,130と伝導ノイズ(conduction noise)120がある。
このうち、基板上部、すなわち電子部品の搭載面の方に放射される放射ノイズ110による問題は、通常メタルキャップなどの電磁気遮蔽用キャップで基板上部領域をシールド(shield)することにより解決されるが、基板内部を流れる伝導ノイズ120が基板のエッジまで伝導されて基板外部に放射される放射ノイズ130(以下、単に「エッジノイズ」という)に対する効果的な解決策に関する研究はまだ不十分である。
もし基板構造を簡単に変更するだけで基板エッジにおけるエッジノイズを低減できる技術が開発されれば、メタルキャップや回路(circuit)を用いた方式による解決方法に比べて、開発期間及び費用を著しく低減できると期待される。また、空間活用や消費電力の側面からも利点があり、数GHz以上の帯域でもノイズを容易に除去できるようになり、基板エッジにおけるEMIノイズの問題を解決するのは効果的である。
こうした従来技術の問題点に鑑み、本発明は、特定周波数帯域のノイズを遮蔽できる電磁気バンドギャップ構造を基板のエッジに該当する基板内部に挿入することにより、基板エッジから放射される放射ノイズを遮蔽できるEMIノイズ低減基板を提供することを目的とする。
また、本発明は、基板の簡単な構造変更だけで基板エッジで放射される放射ノイズを容易に遮蔽して、空間活用度、製造費用、消費電力などの側面でも優位性を有するEMIノイズ低減基板を提供することを目的とする。
本発明のまた他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施態様によれば、基板の内部から基板のエッジまで伝導されて基板の外部に放射されるEMIノイズが遮蔽されるように、帯域阻止周波数特性を有する電磁気バンドギャップ構造が基板のエッジに対応する基板の内部の位置に挿入されているEMIノイズ低減基板が提供される。
本発明によるEMIノイズ低減基板において、基板エッジに対応して基板の内部に挿入される電磁気バンドギャップ構造は、一実施態様によれば、基板のエッジに沿って並んで位置する複数の導電板と、一部分が複数の導電板とは異なる平面上を経由して、複数の導電板からEMIノイズの伝導方向に隣接して位置する他の導電性領域と前記の複数の導電板のそれぞれとを電気的に接続する第1ステッチングビアと、を含むことができる。
第1ステッチングビアは、一端が前記の他の導電性領域に接続する第1ビアと、一端が前記の導電板に接続する第2ビアと、前記の導電板とは異なる平面上に位置し、一端が第1ビアの他端に接続し、他端が第2ビアの他端に接続する接続パターンと、を含むことができる。
電磁気バンドギャップ構造は、一部分が前記の複数の導電板とは異なる平面上を経由して、前記の複数の導電板のうちの、互いに並んで位置する2つの導電板ごとに、当該2つの導電板間を電気的に接続する第2ステッチングビアをさらに含むことができる。
上記の第2ステッチングビアは、一端が上記の2つの導電板のうちの1つに接続する第3ビアと、一端が上記の2つの導電板のうちの他の1つに接続する第4ビアと、上記の導電板とは異なる平面上に位置し、一端が第3ビアの他端に接続し、他端が第4ビアの他端に接続する接続パターンと、を含むことができる。
電磁気バンドギャップ構造は、上記の複数の導電板が位置する平面を第1層とし、上記の第1ステッチングビアの上記の一部分が位置する平面を第2層とする2層構造を有し、2層構造の電磁気バンドギャップ構造が基板の上記のエッジに対応する基板内部の位置に繰り返し積層挿入されることにより、2の倍数の層数の層構造に拡張されたものとすることができる。
4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が同一の層配列順序を有するように繰り返し積層されて形成されたものとすることができる。
4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が逆の層配列順序を有するように繰り返し積層されて形成されたものとすることもできる。
上記の2層構造の電磁気バンドギャップ構造が2つ以上繰り返し積層されて4層以上の構造に拡張される場合、上記の2層構造の電磁気バンドギャップ構造における上記の第1ステッチングビアを構成するそれぞれのビアの位置には、上記の4層以上に拡張された電磁気バンドギャップ構造の全体を一括して貫通するPTH(Plated Through Hole)が位置するものとすることができる。
電磁気バンドギャップ構造は基板の上記のエッジに対応する基板内部の位置に全層に亘って挿入可能である。
電磁気バンドギャップ構造は上記の基板に存在する全てのエッジを閉曲線状に完全に囲む形態で基板内部に挿入可能である。
本発明によるEMIノイズ低減基板において基板の上記のエッジに対応して基板内部に挿入される電磁気バンドギャップ構造は、他の実施態様によれば、基板の上記のエッジに沿って並んで位置する複数の第1導電板と、複数の第1導電板とは異なる平面上で複数の第1導電板それぞれとオーバーラップするように位置する複数の第2導電板と、互いにオーバーラップして位置する第1導電板と第2導電板との間をそれぞれ電気的に接続する第1ビアと、複数の第1導電板からEMIノイズの伝導方向に隣接して位置する他の導電性領域と一端が電気的に接続する第2ビアと、前記の他の導電性領域と第2導電板との間がそれぞれ電気的に接続されるように一端が第2ビアの他端に接続し、他端が第2導電板に接続する接続パターンと、を含むことができる。
電磁気バンドギャップ構造は、複数の第2導電板のうち互いに隣接する2つごとにそれらの間を電気的に接続する導電線をさらに含むことができる。
電磁気バンドギャップ構造は、互いにオーバーラップして位置する第1導電板と第2導電板との間をそれぞれ電気的に接続し、導電線と隣接する位置に形成されている第3ビアをさらに含むことができる。ここで、第1導電板と第2導電板の間には誘電層を介在させてもよい。
電磁気バンドギャップ構造は、複数の第1導電板が位置する平面を第1層とし、複数の第2導電板及び接続パターンが位置する平面を第2層とする2層構造を有しており、2層構造の電磁気バンドギャップ構造が基板のエッジに対応する基板内部の位置に繰り返し積層挿入されることにより、2の倍数の層数の層構造に拡張されたものとすることができる。
4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が同一の層配列順序を有するように繰り返し積層されて形成されたものとすることができる。
4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が逆の層配列順序を有するように繰り返し積層されて形成されたものとすることができる。
2層構造の電磁気バンドギャップ構造が2つ以上繰り返し積層されて4層以上の構造に拡張される場合、2層構造の電磁気バンドギャップ構造におけるそれぞれのビアの位置には、4層以上に拡張された電磁気バンドギャップ構造の全体を一括して貫通するPTHが位置するようにすることができる。
電磁気バンドギャップ構造は基板のエッジに対応する基板内部の位置の全層に亘って挿入可能である。
電磁気バンドギャップ構造は基板に存在する全てのエッジを閉曲線状に完全に囲む形態で基板内部に挿入可能である。
本発明によれば、特定周波数帯域のノイズを遮蔽できる電磁気バンドギャップ構造を基板のエッジに対応する基板内部に挿入することにより、基板エッジから放射される放射ノイズを遮蔽することができる。
また、基板の簡単な構造変更だけで基板エッジから放射される放射ノイズを容易に遮蔽することができ、空間活用度、製造費用、消費電力などの側面から有利である。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
電磁気干渉ノイズ(EMI noise)問題を説明するための図である。 電磁気バンドギャップ構造であって、MT−EBG構造を説明するための図である。 図2aに示されたMT−EBG構造に対する等価回路図である。 電磁気バンドギャップ構造であって、PT−EBG構造を説明するための図である。 図3aに示されたPT−EBG構造に対する等価回路図である。 電磁気バンドギャップ構造であって、VS−EBG構造の一例を示す図である。 図4aに示されたVS−EBG構造に対する等価回路図である。 図4aに示されたVS−EBGの一部変形例を示す図である。 四角形状の金属板を有するVS−EBG構造の配列形態を示す平面図である。 三角形状の金属板を有するVS−EBG構造の配列形態を示す平面図である。 大きさの異なる複数のグループの金属板を有するVS−EBG構造の配列形態を示す平面図である。 大きさの異なる複数のグループの金属板を有するVS−EBG構造の配列形態を示す平面図である。 VS−EBG構造による帯状の配列形態を示す平面図である。 本発明のEMIノイズ低減基板に挿入する2層構造の電磁気バンドギャップ構造に関する一実施例を示す垂直断面図である。 本発明のEMIノイズ低減基板に挿入する2層構造の電磁気バンドギャップ構造に関する他の実施例を示す垂直断面図である。 図6aに示された2層構造の電磁気バンドギャップ構造に関する斜視図である。 図7に示された2層構造の電磁気バンドギャップ構造の一変形例である。 図7に示された2層構造の電磁気バンドギャップ構造の他の変形例である。 図6bに示された2層構造の電磁気バンドギャップ構造に関する斜視図である。 図9に示された2層構造の電磁気バンドギャップ構造に関する一変形例である。 図9に示された2層構造の電磁気バンドギャップ構造に関する他の変形例である。 図8bに示された2層構造の電磁気バンドギャップ構造から拡張された一例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図8bに示された2層構造の電磁気バンドギャップ構造から拡張された他の例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図8bに示された2層構造の電磁気バンドギャップ構造から拡張されたさらに他の例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図11aに示された4層構造の電磁気バンドギャップ構造に関する斜視図である。 図11aに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図11bに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図11cに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図12aに示された4層構造の電磁気バンドギャップ構造に関する斜視図である。 図10bに示された2層構造の電磁気バンドギャップ構造から拡張された一例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図10bに示された2層構造の電磁気バンドギャップ構造から拡張された他の例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図10bに示された2層構造の電磁気バンドギャップ構造から拡張されたさらに他の例の4層構造の電磁気バンドギャップ構造に関する垂直断面図である。 図13aに示された4層構造の電磁気バンドギャップ構造に関する斜視図である。 図13aに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図13bに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図13cに示された4層構造の電磁気バンドギャップ構造に関する一部変形例である。 図14aに示された4層構造の電磁気バンドギャップ構造に関する斜視図である。 本発明が提案するEMIノイズ低減基板の効果を検証するためのシミュレーション結果を示す図である。 本発明が提案するEMIノイズ低減基板の効果を検証するためのサンプルの測定結果を示す図である。
本発明は、多様な変更を加えることができ、様々な実施例を構成することができるが、本明細書では特定の実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施例に限定するものではなく、本発明は、本発明の思想及び技術範囲に含まれるあらゆる変更、均等物及び代替物を含むものとして理解されるべきである。
本発明を説明するに当たって、公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。また、「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いる用語に過ぎず、それらの構成要素がそれらの用語により限定されるものではない。これらの用語は1つの構成要素を他の構成要素と区別する目的だけに用いられる。
さらに、本明細書では、本発明の実施例によるEMIノイズ低減基板に適用される電磁気バンドギャップ構造を説明するに当たって、その全般に亘って、金属層(metal layer)、金属板(metal plate)、金属線(metal trace)などを用いた場合を中心として説明するが、これらを金属以外の他の導電性物質からなる導電層(conductive layer)、導電板(conductive plate)、導電線(conductive trace)などで代替できることはもちろんである。
以下、本発明の実施例によるEMIノイズ低減基板に関して詳細に説明する前に、本発明の理解を助けるために、図2aから図4cに示されている電磁気バンドギャップ構造(Electromagnetic bandgap structure)に関して説明する。
特定周波数帯域の信号を遮蔽できる電磁気バンドギャップ構造は大きく三つに分けられ、それらはMT−EBG(Mushroom type EBG)、PT−EBG(Planar type EBG)、VS−EBG(Via stitched type EBG)である。このうち、特にVS−EBG構造は本発明と関連して、本出願人の三星電機株式会社が開発した固有モデルに該当する。
先ず、MT−EBG構造の一般的な形態が図2aに示されている。
MT−EBG構造は、例えば、基板内部で電源層(power layer)と接地層(ground layer)として機能する2つの金属層間に、きのこ型を有するEBGセル(EBG cell)230を複数挿入した構造を有する。図2aは、図示の便宜のために、EBGセルを4つだけ示している。
図2aを参照すると、MT−EBG構造200は、それぞれ接地層及び電源層として、あるいは電源層及び接地層として機能する第1金属層210と第2金属層220との間に、金属板231をさらに形成し、第1金属層210と金属板231との間をビア232で接続したきのこ型構造物230を繰り返し配置した形態を有する。このとき、第1金属層210と金属板231との間には第1誘電層215が、金属板231と第2金属層220との間には第2誘電層225が介在している。
このようなMT−EBG構造200は、第2金属層220、第2誘電層225、金属板231により形成されるキャパシタンス成分と、第1誘電層215を貫通して第1金属層210と金属板231との間を接続するビア232により形成されるインダクタンス成分とが、第1金属層210と第2金属層220との間でL−Cと直列に接続されることにより、一種の帯域阻止フィルタ(band stop filter)としての機能を果たす。これは図2bの等価回路図により容易に理解できる。
図2bを参照すると、MT−EBG構造200は、きのこ型構造物230を第1金属層210と第2金属層220との間に挿入することにより、低周波数(low frequency)帯域の信号(x)及び高周波数(high frequency)帯域の信号(y)は通過し、その中間の特定周波数帯域の信号(z)は遮蔽できるようになっている。
しかし、このようなMT−EBG構造を実現するためには、少なくとも3層が必要となるので、層数が増加するという構造的な短所が存在する。したがって、MT−EBG構造は、基板製造原価を上昇させ、基板の設計の自由度を低下させるという問題点がある。
次に、PT−EBG構造の一般的な形態が図3aに示されている。
PT−EBG構造は、例えば電源層または接地層として機能する1つの金属層全体に亘って、特定パターンの複数個のEBGセル320−1を繰り返し配置した構造を有する。図3aも、図示の便宜のために、EBGセルを4つだけ示している。
図3aを参照すると、PT−EBG構造300は、任意の1つの金属層310とは異なる平面に位置する複数の金属板321−1,321−2,321−3,321−4が特定の一部分(図3aでは各金属板の角の末端)の金属ブランチ(metal branch)322−1,322−2,322−3,322−4により相互にブリッジ(bridge)接続された形態を有している。
このとき、広い面積を有する金属板321−1,321−2,321−3,321−4が低インピーダンス領域を構成し、狭い面積を有する金属ブランチ322−1,322−2,322−3,322−4が高インピーダンス領域を構成することになる。したがって、PT−EBGは、低インピーダンス領域と高インピーダンス領域が繰り返して交互に形成された構造となって、特定周波数帯域のノイズを遮蔽できる帯域阻止フィルタとしての機能を果たすことになる。これは図3bの等価回路図により容易に理解できる。
図3bを参照すると、PT−EBG構造300は、同一平面上に低インピーダンス領域を構成する金属板321−1,321−2,321−3,321−4と、高インピーダンス領域を構成する金属ブランチ322−1,322−2,322−3,322−4とを交互に位置させることにより、低周波数帯域の信号(x)及び高周波数帯域の信号(y)は通過し、その中間の特定周波数帯域の信号(z1),(z2),(z3)は遮蔽できるようになっている。
このようなPT−EBG構造はMT−EBG構造とは異なり、2層だけでも電磁気バンドギャップ構造を実現できるという利点があるが、セルの小型化が困難であり、広い領域に亘って形成しなければならないため、様々な応用製品に適用しにくいという構成の限界がある。これはPT−EBG構造が様々なパラメータを利用せずに、単に2つのインピーダンス成分だけを用いてEBG構造を形成しているからである。
一方、本出願人が独自に開発したVS−EBG構造は、上述したMT−EBG構造及びPT−EBGの構造的な短所、デザイン的な限界を解決できるように構成されている。このようなVS−EBG構造は、図6a以下の図面に基づいて説明するEBG構造とも密接に関連しているため、VS−EBG構造について、本明細書でより詳細に説明する。
図4aは電磁気バンドギャップ構造であって、VS−EBG構造の一例を示す図であり、図4bは図4aに示されたVS−EBG構造の等価回路図であり、図4cは図4aに示されたVS−EBG構造の一部変形例を示す図である。また、図5aから図5eは、VS−EBG構造のEBGセルの多様な配列形態を例示するものである。
図4aを参照すると、VS−EBG構造400は、金属層410、金属層410と離隔して位置する複数の金属板430−1,430−2(以下、第1金属板、第2金属板という)、及びステッチングビア(stitching via)440を含む。図4aには図示の便宜のために、金属板を2つだけ示している。
具体的に説明すると、図4aの電磁気バンドギャップ構造物は、金属層410(またはステッチングビア440の接続パターン443が位置する部分)を第1層とし、複数の金属板430−1,430−2を第2層とする2層構造を有する。このとき、金属層410と複数の金属板430−1,430−2との間には誘電層420が介在している。
ここで、図4aに示された金属層410と金属板430−1,430−2は、多層基板の内部に存在する任意の2つの層であり得る。図4aは、ステッチングビア440の接続パターン443が形成される位置に対応して金属層410が存在する場合を想定している。しかし、接続パターン443が形成される位置に金属層が存在しない場合も想定でき、この場合のVS−EBG構造は図4cのような形態を有することになる。
金属層410は金属板430−1,430−2とは異なる平面に位置すると共に、複数の金属板と電気的に分離されて存在している。すなわち、金属層410は、基板内において、金属板430−1,430−2とは電気信号的に異なる層を構成している。例えば、金属層410が電源層であれば、金属板430−1,430−2は接地層と電気的に接続され、金属層410が接地層であれば、金属板430−1,430−2は電源層と電気的に接続されるものとすることができる。また、金属層410が信号層(signal layer)であれば、金属板430−1,430−2は接地層と電気的に接続され、金属層410が接地層であれば、金属板430−1,430−2は信号層と電気的に接続されるものとすることができる。
VS−EBG構造において、ステッチングビアは複数の金属板のうちの2つの金属板間を電気的に接続している。本明細書に添付されている全ての図面には、ステッチングビアにより電気的に接続される方式を採用している2つの金属板は互いに隣接したものとしているが、1つのステッチングビアを介して接続する2つの金属板は、必ずしも互いに隣接して位置する金属板とは限らない。また、1つの金属板を基準として他の1つの金属板が1つのステッチングビアを介して接続される場合を例示しているが、2つの金属板間を接続するステッチングビアの個数に特に制限はない。
また、本明細書では、1つの金属板を基準としてそれと隣接する四方の金属板との間がそれぞれ1つのステッチングビアにより接続されて全ての金属板が電気的に接続されている形態(図4a及び5aと類似の形態)を例示しているが、全ての金属板が電気的に1つに繋がることにより閉ループ(closed loop)を形成することができれば、ステッチングビアを介する金属板間の接続方式は如何なる方式であってもよい。
図4aを参照すると、ステッチングビア440は、第1ビア441、第2ビア442、及び接続パターン443を含むことにより、互いに隣接する2つの金属板間を電気的に接続する機能を果たしている。
このために、第1ビア441は第1金属板430−1に接続された一端441aから誘電層420を貫通して形成され、第2ビア442は第2金属板430−2に接続された一端442aから誘電層420を貫通して形成されている。また、接続パターン443は金属層410と同一平面上に位置してその一端が第1ビア441の他端441bに接続され、他端が第2ビア442の他端442bに接続されている。このとき、各ビアの一端及び他端には、ビア形成のためのドリル工程上の位置ずれを克服する目的でビアランドがビアの断面積よりも大きく形成されているが、これは自明な事項であるため、その詳細な説明は省略する。
このとき、金属板430−1,430−2と金属層410と間の電気的な接続を防止するために、ステッチングビア440の接続パターン443の周りにはクリアランスホール(clearance hole)450を形成してもよい。
したがって、VS−EBG構造では、互いに隣接する2つの金属板430−1,430−2が同一平面上で接続されず、ステッチングビア440を介して異なる平面(すなわち、金属層410と同一平面)を経由して接続されている。したがって、VS−EBG構造によれば、同一条件下で、互いに隣接する金属板間を同一平面上で接続させるよりもインダクタンス成分をより容易にかつ長く確保することができるという利点がある。それだけでなく、この構成では、互いに隣接する金属板がステッチングビア440により接続されるので、金属板間を電気的に接続するためのパターンを金属板間に別途に形成する必要がない。したがって、金属板間の離隔間隔を低減でき、互いに隣接する金属板間に形成されるキャパシタンス成分を増加させることができるという利点もある。
上述したVS−EBG構造が特定周波数帯域の信号を遮蔽する機能を果たす原理は次の通りである。
VS−EBG構造においては、金属層410と金属板430−1,430−2との間に誘電層420が介在され、これにより、金属層410と金属板430−1,430−2との間、及び互い隣接する2つの金属板間に、キャパシタンス(capacitance)成分が存在している。また、ステッチングビア440により互い隣接する2つの金属板間には第1ビア441→接続パターン443→第2ビア442を経由するインダクタンス(inductance)成分も存在している。
このとき、キャパシタンス成分は金属層410と金属板430−1,430−2との間、及び互いに隣接する2つの金属板間の離隔間隔、誘電層420を構成する誘電物質の誘電率、金属板の大きさ、形状、面積などのような要素によりその値が変化する。インダクタンス成分も、第1ビア441、第2ビア442、及び接続パターン443の形状、長さ、厚さ、幅、断面積などのような要素によりその値が変化する。したがって、上述した様々な要素を適切に調整、設計すれば、図4aに示された構造物を目的周波数帯域の特定信号または特定ノイズの除去や遮蔽のための電磁気バンドギャップ構造(electro bandgap structure)(一種の帯域阻止フィルタとして機能する)として機能させることができる。これは図4bの等価回路図から容易に理解することができる。
図4bの等価回路図において、インダクタンス成分であるL1は第1ビア441に相当し、インダクタンス成分であるL2は第2ビア442に相当し、インダクタンス成分であるL3は接続パターン443に相当している。また、C1は金属板430−1,430−2とその上部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分であり、C2及びC3は接続パターン443を基準としてそれと同一平面に位置している金属層410とその下部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分である。
上記の等価回路図に応じて、VS−EBG構造は、特定周波数帯域の信号を遮蔽する帯域阻止フィルタとして機能する。すなわち、図4bの等価回路図から分かるように、低周波数帯域の信号(x)及び高周波数帯域の信号(y)はVS−EBG構造を通過し、その中間の特定周波数帯域の信号(z1),(z2),(z3)はVS−EBG構造により遮蔽される。
したがって、このようなVS−EBG構造を基板内部の任意の層面全体(図5a、図5b、図5c、図5d参照)またはその一部面(図5e参照)に繰り返し配列すれば、特定周波数帯域の信号伝達を遮蔽できるようになる。
以上、図示の便宜のために、それぞれの金属板が同一面積の四角形状を有するものとして示したが、その他の形状にも、様々な変形が可能であることは明らかである。また、VS−EBG構造は様々な形態で配列可能である。これについて、図5aから図5eを参照しながら説明する。
例えば、金属板は、図5aのような四角形、図5bのような三角形の形状以外にも、六角形、八角形などの様々な多角形の形状や、円形または楕円形などの形状を有することができる。また、金属板は図5a、図5b、図5eに示すように、全てが同じサイズ(面積、厚さ)を有してもよく、図5c及び図5dに示すように、互いに異なるサイズを有する複数のグループの金属板を配置してもよい。
図5cを参照すると、相対的に大きいサイズの大金属板Bと相対的に小さいサイズの小金属板Cとが交互に配列されており、図5dでは、相対的に大きいサイズの大金属板Dと相対的に小さいサイズの小金属板E1,E2,E3,E4が設けられており、小金属板E1,E2,E3,E4が2×2に並べて配列されることにより、それら全体で、大金属板Dとほぼ同じ面積を占めるようになっている。
また、電磁気バンドギャップ構造物は図5aから図5dのように、印刷回路基板内部の一層面全体に亘って電磁気バンドギャップ構造物によるセルを密に繰り返し配置・配列してもよく、図5eのように、一部の経路だけに配置・配列してもよい。例えば、図5eを参照すると、図5の11がノイズ源(noise source point)であり、12がノイズ遮蔽先であるとして、その間の経路にセルを1列以上繰り返して配置することにより、その経路に沿って伝導される伝導ノイズを遮蔽することが可能となる。また、図5eの21をノイズ源21とし、22をノイズ遮蔽先とした場合にも同様に、伝導ノイズを遮蔽することが可能である。
ただし、本発明の実施例によるEMIノイズ低減基板は、基板内部の「伝導ノイズ」を遮蔽することが目的ではなく、その伝導ノイズが基板エッジ部分まで伝導され基板外部に放射されることを防止(すなわち、「エッジノイズ」の遮蔽)することが目的である。
したがって、本発明のEMIノイズ低減基板に適用される電磁気バンドギャップ構造は、上述したVS−EBG構造と類似の構造及び特徴を取りながらも、上記図5aから図5eの配列及び挿入構造とは異なる配列及び挿入構造を有する。以下、上述したVS−EBG構造の説明と重複する内容や、ほぼ差のない構造的特徴を有する部分に関する内容はその詳細な説明を省略し、本発明の実施例によるEMIノイズ低減基板に関する特徴点を中心として説明する。
本発明のEMIノイズ低減基板は基板内部から基板エッジまで伝導され基板外部に放射されるEMIノイズ(すなわち、エッジノイズ、図1の130)を遮蔽することを目的とし、帯域阻止周波数特性を有する電磁気バンドギャップ構造を基板のエッジ(すなわち、エッジノイズが放射される部分)に対応する基板内部の位置に挿入することをその特徴とする。
一方、電磁気バンドギャップ構造が挿入される空間の空間的余裕度及び設計の自由度により、また遮蔽対象であるエッジノイズの周波数帯域に対応するEBGセルの設計制限要素(例えば、要求される金属板の最小サイズなど)にもよるが、一般に基板エッジ部分に多数列のEBGセルを挿入することは容易ではない。
上記のような理由で、本発明によるEMIノイズ低減基板においては、その基板のエッジに対応する基板内部の位置に挿入されるEBG構造は、図6aまたは図6bの構造を基本形とすることが好ましい。
しかし、上述したように、空間的余裕度、設計の自由度、設計制限要素の変化により、図6a及び図6bの構造以外の形態のEBG構造も本発明のEMIノイズ低減基板として適用できることは明らかである。本明細書では、単に本発明のEBG構造の基本形として、図6aまたは図6bの構造が、EMIノイズ低減基板において、その基板のエッジに対応して基板内部に挿入されている場合を中心として説明する。
以下、説明の便宜のために、本発明によるEMIノイズ低減基板においてEBG構造が挿入される「基板のエッジに対応する基板内部領域」を「エッジ領域」と称する。また、本明細書に添付した図6aから図14dまでの図面では、基板のエッジ領域に挿入されるEBGセルを2つだけ示しているが、これは図示の便宜のために過ぎない。
本発明のEMIノイズ低減基板のエッジ領域に挿入されるEBG構造の一実施例(以下、「第1タイプ」という)が図6aに示されており、他の実施例(以下、「第2タイプ」という)が図6bに示されている。
図面から分かるように、図6aの第1タイプのEBG構造と図6bの第2タイプのEBG構造は、両方とも2層構造を有する。本発明のEMIノイズ低減基板において、基板エッジ領域に挿入されるEBG構造は、図6aに示されている2層構造の第1タイプのEBG構造、または図6bに示されている2層構造の第2タイプのEBG構造を基本形とし、これを直接または一部変形して適用したり、あるいはこれを繰り返し挿入して4層、6層、8層などのように2の倍数の層数の層構造に拡張したりすることができる。
具体的には、図7は、図6aの第1タイプのEBG構造をEMIノイズ低減基板に直接適用した場合の斜視図であり、図8a及び図8bは、それぞれ図7の第1タイプのEBG構造の一部変形例を示している。図11aから図11dは、図8bに示されている2層構造のEBG構造を基本形とし、これを繰り返し積層して4層構造のEBG構造に拡張した例を示しており、図12aから図12bは、図11aから図11dの4層構造のEBGにそれぞれ位置するビアをPTHに代替した場合の例を示している。
上記と同じように、図9は、図6bの第2タイプのEBG構造をEMIノイズ低減基板に直接適用した場合の斜視図であり、図10a及び図10bは、それぞれ図9の第2タイプのEBG構造の一部変形例を示している。図13aから図13dは、図10bに示されている2層構造のEBG構造を基本形とし、これを繰り返し積層して4層構造のEBG構造に拡張した例を示しており、図14aから図14bは、図13aから図13dの4層構造のEBGにそれぞれ位置するビアをPTHに代替した場合の例を示している。
以下では、図6a及び図7に示されている2層構造の第1タイプの基本形EBG構造と、これに関連した変形例(図8a及び図8b)とその拡張例(図11aから図11d及び図12aから図12d)について説明し、その後、図6b及び図9に示されている2層構造の第2タイプの基本形EBG構造と、これに関連した変形例(図10a及び図10b)とその拡張例(図13aから図13d及び図14aから図14d)について説明する。
先ず、図6a及び図7を参照すると、基板エッジ領域に挿入される2層構造の第1タイプの基本形EBG構造700は、物理的に分離された金属板730−1,730−2(以下、まとめて730とも称する)を基板のエッジ領域に沿って並んで位置するようにし、これら金属板730とEMIノイズの伝導方向に隣接して位置する同一平面上の他の導電性領域(金属層712)と間をそれぞれステッチングビア740−1,740−2(以下、まとめて740とも称する)、具体的には、第1ビア741→接続パターン743→第2ビア742を介して電気的に接続させた構造を有している。
ここで、ステッチングビア740は誘電層720を貫通し、一部分、すなわち接続パターン743は金属板730とは異なる平面(金属層711と同一平面)を経由するように形成されている。
したがって、図6a及び図7に示されている第1タイプの基本形EBG構造700は、上述の図4aまたは図4cに基づいて説明した2層構造のVS−EBG構造と構造的側面からはあまり差はないが、エッジノイズを遮蔽する目的で基板のエッジ領域に挿入され、すなわち、それぞれのEBGセルを構成する金属板が基板のエッジ領域(すなわち、基板内部でのEMIノイズの伝導経路から見ると、EMIノイズが伝導される最終端部)に並んで位置していることに特徴がある(図15の右側図面参照)。
図8aのEBG構造700Aは図7の一部変形例であって、基板エッジ領域に沿って並んで位置する金属板730のうちの、互いに隣接して位置する2つの金属板間を電気的に接続させる他のステッチングビア745−1,745−2,745−3がさらに形成されていることが分かる。EMIノイズの伝導経路から見ると、金属板730は、その伝導経路の最終端に位置することになるため、EMIノイズの伝導方向に沿って形成されるステッチングビア740だけでもEMIノイズの遮蔽効果を得られるが、上記のように、互いに隣接する金属板間を接続するステッチングビアを用いると遮蔽効果が高められ、インダクタンス成分をさらに調節することにより、設計の自由度をより高めることができるという利点が得られる。
図8bのEBG構造700Bは、図7のさらに他の変形例であって、図8aのそれぞれのステッチングビアが経由する軌跡と一致する部分に任意の金属層711が存在することを想定し、このような場合、そのそれぞれのステッチングビアが経由する軌跡に対応して、金属層711との電気的分離のためにクリアランスホールを形成した構成とすることができることを示している。
上述した2層構造の第1タイプのEBG構造によれば、金属層712を介して伝導されるEMIノイズは、基板エッジ領域に挿入された帯域阻止周波数特性を有する上述した第1タイプのEBG構造により、基板外部に放射されずに遮蔽されることになる。
しかし、単に2層構造を有し、基板内部の任意の2つの層間のみに挿入される図7、図8a及び図8bのようなEBG構造だけでは、実際に発生するエッジノイズの全面的な遮蔽には効果的でないことがある。勿論、基板内部のエッジノイズが特に激しい特定層間にだけEBG構造を挿入してもよいが、EMIノイズは基板内部の全層に亘って伝達できるため、エッジノイズの全面的な遮蔽のためには、基板のエッジ領域に対応して基板内部の全層に亘ってEBG構造を挿入することが好ましい。
このために、2層構造の第1タイプのEBG構造を4層構造に拡張した例が図11aから図12dに示されている。図11aから図12dは、図8bに示されている2層構造を有する第1タイプのEBG構造700Bを、上方向に繰り返し積層(挿入)することにより、4層構造に拡張した場合を例示しているが、図7または図8aのEBG構造も、これと同様に4層構造に拡張できることは自明なことである。説明の便宜のために、図11aから図12dでは、図8bのEBG構造700Bとは逆の層配列順序を有するEBG構造に対しては、異なる参照番号700B’を付した。
図11aは、下部の2つの層には逆構造のEBG構造700B’が挿入され、その上部に位置する2つの層には本来のEBG構造700Bが挿入されて4層構造のEBG構造に拡張された場合を示しており、図11bは、下部の2つの層には本来のEBG構造700Bが挿入され、その上部の2つの層には逆構造のEBG構造700B’が挿入されて4層構造のEBG構造に拡張された場合を示している。
しかし、図示されていないが、上下部の全部で4層の全てに逆構造の2層構造のEBG構造700B’を挿入して4層構造に拡張することもできることは明らかである。また、このような繰り返し挿入方式をより拡張して、6層、8層、それ以上の層構造を有するEBG構造も容易に実現できることは、当業者にとって容易に理解できるであろう。
また、図12aから図12dを参照すると、それぞれ図11aから図11dの4層構造と同様な繰り返し挿入方式により4層構造に拡張されたものを示していることが分かる。しかし、図12aから図12dは、図11aから図11dにおけるそれぞれのビアの位置にPTH(Plated Through Hole)が形成されていることにその特徴がある。PTHを利用すると、EBG構造を実現するのに必要とされるそれぞれのビアを一括して一度に形成できるため、BVH(Blind Via Hole)を用いて層ごとにビアを形成する場合よりも、工程の便宜及び効率化を図ることができる。
ここまでは、図6a及び図7の第1タイプのEBG構造を基本形とする様々なEBG構造について詳細に説明したが、以下では図6b及び図9の第2タイプのEBG構造を基本形とする様々なEBG構造について説明する。ただし、上述した内容と重複する内容については説明を簡略化する。
図6b及び図9を参照すると、基板エッジ領域に挿入される2層構造の第2タイプの基本形EBG構造900は、図6a及び図7に示されている第1タイプのEBG構造700と類似の構造を有している。単に、図6b及び図9の場合は、基板エッジ領域に該当する一平面上に並んで位置する複数の金属板930−1,930−2(以下、まとめて「第1金属板930」とも称する)とEMIノイズ伝導方向に隣接して位置する他の導電性領域(金属層912)との間を電気的に接続させる接続方式が図6a及び図7とは異なっている。
図6b及び図9の場合は、第1金属板930と金属層912との間の誘電層920を貫通する第1ビア941→第1金属板930とは異なる平面、すなわち、金属層911と同一平面上に位置する他の金属板(以下、「第2金属板935」という)→接続パターン943→再び誘電層920を貫通する第2ビア942と接続される接続方式を採用している。すなわち、図6b及び図9の場合、第1金属板930と、同一平面上の隣接する金属層912との間の電気的接続には、図6a及び図7においてのステッチングビア740に対応する接続部(図6bの940または図9の940−1,940−2)に、第2金属板935がさらに追加されている。
ここで、第2金属板(図6bの935または図9の935−1,935−2、以下、まとめて935とも称する)を上方から見ると、第1金属板930とそれぞれオーバーラップしている。このように第2金属板935を第1金属板930とオーバーラップするように追加形成すると、その追加された金属板によりキャパシタンス成分が追加され、これにより、EBG構造の実現時に設計自由度を高めることができるという利点が得られる。
さらに、図10aのEBG構造900Aの場合は、その第2金属板935のうちの、互いに隣接する2つの第2金属板935−1,935−2間ごとに、両者を金属線950で電気的に接続している。また、図10bのEBG構造900Bの場合は、その金属線950が形成された位置を基準として、隣接する位置に他のビア945−1,945−2,945−3,945−4(以下、第3ビアという)がさらに追加されている。すなわち、金属線950と第3ビア945の追加形成によりインダクタンス成分が増加され、EBG構造の実現時に設計自由度を高めることができるという利点が得られる。
また、上述した2層構造の第2タイプのEBG構造も4層構造以上に拡張できることは自明なことであり、これについては図13aから図14dに例示されている。先ず、図13aから図13dは、図10bのEBG構造900Bとその逆構造のEBG構造900B’とを用いて4層構造に拡張した例を示しており、図14aから図14dは、上記4層構造のEBG構造におけるそれぞれのビアの位置にPTHが位置する場合を示している。これらについては、上述した類似の例である図11aから図12dで詳細に説明したので、その詳細な説明は省略する。
図15は、本発明によって提案するEMIノイズ低減基板の効果を検証するためのシミュレーション結果を示す図面であり、図16は本発明が提案するEMIノイズ低減基板の効果を検証するためのサンプル測定結果を示す図面である。
図15及び図16におけるそれぞれの右側の図は、4層基板をサンプルとして、その最上位層と最下位層を接地層とし、その間の2つの層に図7に示されている2層構造の第1タイプの基本形EBG構造700を挿入した場合のシミュレーション結果及びEMIスキャナーによる測定結果を示している。特に、図15及び図16の右側の図に示すシミュレーション結果及び測定結果はEBG構造700を、サンプル基板に存在する全てのエッジ領域を閉曲線状に完全に囲む形態で挿入した場合の結果を示している。
一方、図15及び図16におけるそれぞれの左側の図は、同様のサンプル基板を用いて、既存のものと同様に基板エッジ領域にEBG構造を挿入していない場合のシミュレーション結果及びEMIスキャナーによる測定結果を示している。
図15及び図16の左側の図と右側の図を比較すると、本発明のEMIノイズ低減基板によれば、基板エッジ領域まで伝導されて基板外部に放射されるEMIノイズが、基板エッジ領域に挿入されたEBG構造により遮蔽されて著しく低減したことを容易に確認することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記の実施の形態に記載の範囲には限定されない。上記の実施の形態に、様々な変更または改良を加えることが可能であることが当業者には明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
711,712 金属層
720 誘電層
730 金属板
740 第1ステッチングビア
745 第2ステッチングビア
911,912 金属層
920 誘電層
930 第1金属板
935 第2金属板
941,942 ビア
943 接続パターン
950 金属線

Claims (15)

  1. 基板の内部から基板のエッジまで伝導されて基板の外部に放射されるEMIノイズが遮蔽されるように、帯域阻止周波数特性を有する電磁気バンドギャップ構造が基板の前記エッジに対応する基板の内部の位置に挿入され
    前記電磁気バンドギャップ構造は、
    基板の前記エッジに沿って並んで位置する複数の導電板と、
    一部分が前記導電板とは異なる平面上を経由して、前記導電板から前記EMIノイズの伝導方向に隣接位置する他の導電性領域と前記複数の導電板とをそれぞれ電気的に接続する第1ステッチングビアと、
    一部分が前記導電板とは異なる平面上を経由して、前記導電板のうちの、互いに並んで位置する2つの前記導電板ごとに、当該2つの導電板間を電気的に接続する第2ステッチングビアと、を含み、
    基板の前記エッジに対応する基板の内部の位置に全層に亘って、前記基板に存在する全てのエッジを閉曲線状に完全に囲む形態で基板の内部に挿入され、
    前記第1ステッチングビアは、
    一端が前記他の導電性領域に接続する第1ビアと、
    一端が前記導電板に接続する第2ビアと、
    前記導電板とは異なる平面上に位置し、一端が前記第1ビアの他端に接続し、他端が前記第2ビアの他端に接続する接続パターンと、を含み、
    前記第2ステッチングビアは、
    一端が前記2つの導電板のうちの1つに接続する第3ビアと、
    一端が前記2つの導電板のうちの他の1つに接続する第4ビアと、
    前記導電板とは異なる平面上に位置し、一端が前記第3ビアの他端に接続し、他端が前記第4ビアの他端に接続する接続パターンと、
    を含むことを特徴とするEMIノイズ低減基板。
  2. 前記電磁気バンドギャップ構造は、複数の前記導電板が位置する平面を第1層とし、前記第1ステッチングビアの前記一部分が位置する平面を第2層とする2層構造を有し、
    前記2層構造の電磁気バンドギャップ構造が基板の前記エッジに対応する基板の内部の位置に繰り返して積層挿入されることにより、2の倍数の層数の層構造に拡張されていることを特徴とする請求項に記載のEMIノイズ低減基板。
  3. 4層構造に拡張された電磁気バンドギャップ構造が、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が同一の層配列順序を有するように繰り返し積層されて形成されていることを特徴とする請求項に記載のEMIノイズ低減基板。
  4. 4層構造に拡張された電磁気バンドギャップ構造が、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が逆の層配列順序を有するように繰り返し積層されて形成されていることを特徴とする請求項に記載のEMIノイズ低減基板。
  5. 前記2層構造の電磁気バンドギャップ構造が、2つ以上繰り返し積層されて4層以上の構造に拡張されており、前記2層構造の電磁気バンドギャップ構造における前記第1ステッチングビアを構成するそれぞれのビアの位置に、前記4層以上に拡張された電磁気バンドギャップ構造の全体を一括して貫通するPTHが位置していることを特徴とする請求項に記載のEMIノイズ低減基板。
  6. 前記電磁気バンドギャップ構造は、
    基板の前記エッジに沿って並んで位置する複数の第1導電板と、
    前記第1導電板と異なる平面上で前記第1導電板のそれぞれとオーバーラップするように位置する複数の第2導電板と、
    互いにオーバーラップして位置する前記第1導電板と前記第2導電板との間をそれぞれ電気的に接続する第1ビアと、
    前記第1導電板から前記EMIノイズの伝導方向に隣接して位置する他の導電性領域と一端が電気的に接続している第2ビアと、
    前記他の導電性領域と前記第2導電板との間がそれぞれ電気的に接続されるように、一端が前記第2ビアの他端に接続し、他端が前記第2導電板に接続する接続パターンと、
    を含むことを特徴とする請求項1に記載のEMIノイズ低減基板。
  7. 前記電磁気バンドギャップ構造が、
    前記第2導電板のうちの互いに隣接する2つごとに当該第2導電板の間を電気的に接続する導電線をさらに含むことを特徴とする請求項に記載のEMIノイズ低減基板。
  8. 前記電磁気バンドギャップ構造が、
    互いにオーバーラップして位置する前記第1導電板と前記第2導電板との間をそれぞれ電気的に接続しており、前記導電線と隣接する位置に形成されている第3ビアをさらに含むことを特徴とする請求項に記載のEMIノイズ低減基板。
  9. 前記第1導電板と前記第2導電板との間には誘電層が介在していることを特徴とする請求項に記載のEMIノイズ低減基板。
  10. 前記電磁気バンドギャップ構造は、前記第1導電板が位置する平面を第1層とし、前記第2導電板及び前記接続パターンが位置する平面を第2層とする2層構造を有し、
    前記2層構造の電磁気バンドギャップ構造が基板の前記エッジに対応する位置の基板内部に繰り返し積層挿入されることにより、2の倍数の層数の層構造に拡張されていることを特徴とする請求項に記載のEMIノイズ低減基板。
  11. 4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が同一の層配列順序を有するように繰り返し積層されて形成されていることを特徴とする請求項10に記載のEMIノイズ低減基板。
  12. 4層構造に拡張された電磁気バンドギャップ構造は、1つの2層構造の電磁気バンドギャップ構造と他の1つの2層構造の電磁気バンドギャップ構造が逆の層配列順序を有するように繰り返し積層されて形成されることを特徴とする請求項10に記載のEMIノイズ低減基板。
  13. 前記2層構造の電磁気バンドギャップ構造が2つ以上繰り返し積層されて4層以上の構造に拡張されており、前記2層構造の電磁気バンドギャップ構造におけるそれぞれの前記ビアの位置には、前記4層以上に拡張された電磁気バンドギャップ構造の全体を一括して貫通するPTHが位置していることを特徴とする請求項10に記載のEMIノイズ低減基板。
  14. 前記電磁気バンドギャップ構造は、基板の前記エッジに対応する基板内部の位置に全層に亘って挿入されていることを特徴とする請求項から13の何れか1項に記載のEMIノイズ低減基板。
  15. 前記電磁気バンドギャップ構造は、前記基板に存在する全てのエッジを閉曲線状に完全に囲む形態で基板内部に挿入されていることを特徴とする請求項から13の何れか1項に記載のEMIノイズ低減基板。
JP2009273961A 2009-02-24 2009-12-01 電磁気バンドギャップ構造を用いたemiノイズ低減基板 Active JP5160528B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090015332A KR101038234B1 (ko) 2009-02-24 2009-02-24 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
KR10-2009-0015332 2009-02-24

Publications (2)

Publication Number Publication Date
JP2010199550A JP2010199550A (ja) 2010-09-09
JP5160528B2 true JP5160528B2 (ja) 2013-03-13

Family

ID=42629962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009273961A Active JP5160528B2 (ja) 2009-02-24 2009-12-01 電磁気バンドギャップ構造を用いたemiノイズ低減基板

Country Status (5)

Country Link
US (1) US8232478B2 (ja)
JP (1) JP5160528B2 (ja)
KR (1) KR101038234B1 (ja)
DE (1) DE102009046926A1 (ja)
TW (1) TWI383736B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080029A (ja) * 2017-10-19 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 半導体パッケージ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222346B (zh) 2010-08-30 2016-03-23 日本电气株式会社 互连衬底和电子设备
CN103081576B (zh) * 2010-09-30 2015-11-25 日本电气株式会社 配线基板和电子设备
JP5794218B2 (ja) * 2012-02-14 2015-10-14 株式会社村田製作所 高周波信号線路及びこれを備えた電子機器
US9433090B2 (en) 2014-03-25 2016-08-30 Microsoft Technology Licensing, Llc Edge plated printed circuit board
US9479362B2 (en) 2014-08-29 2016-10-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Differential transmission line with common mode notch filter
US9118516B1 (en) 2014-08-29 2015-08-25 International Business Machines Corporation Differential transmission line with common mode notch filter
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
TWI645774B (zh) * 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404118A (en) * 1992-07-27 1995-04-04 Murata Manufacturing Co., Ltd. Band pass filter with resonator having spiral electrodes formed of coil electrodes on plurality of dielectric layers
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US5586011A (en) * 1994-08-29 1996-12-17 At&T Global Information Solutions Company Side plated electromagnetic interference shield strip for a printed circuit board
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP3127792B2 (ja) * 1995-07-19 2001-01-29 株式会社村田製作所 Lc共振器およびlcフィルタ
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
US6262495B1 (en) * 1998-03-30 2001-07-17 The Regents Of The University Of California Circuit and method for eliminating surface currents on metals
JP3651553B2 (ja) * 1998-04-10 2005-05-25 富士通株式会社 モバイル型情報処理装置
JP2000049487A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 電磁波吸収方法および電磁波吸収装置ならびに電子部品および電子機器
JP3255151B2 (ja) * 1999-05-11 2002-02-12 日本電気株式会社 多層プリント回路基板
JP2001068801A (ja) * 1999-08-27 2001-03-16 Sony Corp プリント配線板
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
US6384797B1 (en) * 2000-08-01 2002-05-07 Hrl Laboratories, Llc Reconfigurable antenna for multiple band, beam-switching operation
US6512494B1 (en) * 2000-10-04 2003-01-28 E-Tenna Corporation Multi-resonant, high-impedance electromagnetic surfaces
US6483481B1 (en) * 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
US6897831B2 (en) * 2001-04-30 2005-05-24 Titan Aerospace Electronic Division Reconfigurable artificial magnetic conductor
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
US7071889B2 (en) * 2001-08-06 2006-07-04 Actiontec Electronics, Inc. Low frequency enhanced frequency selective surface technology and applications
US6906682B2 (en) * 2001-08-23 2005-06-14 Broadcom Corporation Apparatus for generating a magnetic interface and applications of the same
US6917343B2 (en) * 2001-09-19 2005-07-12 Titan Aerospace Electronics Division Broadband antennas over electronically reconfigurable artificial magnetic conductor surfaces
US6847282B2 (en) * 2001-10-19 2005-01-25 Broadcom Corporation Multiple layer inductor and method of making the same
JP2004032232A (ja) * 2002-06-25 2004-01-29 Toppan Printing Co Ltd 伝送線路フィルター
JP2004104420A (ja) * 2002-09-09 2004-04-02 Fujitsu Ten Ltd 信号伝送回路および電子機器
US6952190B2 (en) * 2002-10-16 2005-10-04 Hrl Laboratories, Llc Low profile slot antenna using backside fed frequency selective surface
US6806793B2 (en) * 2002-12-13 2004-10-19 International Business Machines Corporation MLC frequency selective circuit structures
US6933895B2 (en) * 2003-02-14 2005-08-23 E-Tenna Corporation Narrow reactive edge treatments and method for fabrication
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US6970057B2 (en) * 2004-04-02 2005-11-29 Chi Mei Communication Systems, Inc. Lowpass filter formed in a multi-layer ceramic
EP1775765B1 (en) * 2004-06-28 2018-05-02 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
TWI301747B (en) * 2004-08-20 2008-10-01 Hon Hai Prec Ind Co Ltd Shell structure having anti-emi function
US7215301B2 (en) * 2004-09-08 2007-05-08 Georgia Tech Research Corporation Electromagnetic bandgap structure for isolation in mixed-signal systems
JP2006108434A (ja) 2004-10-06 2006-04-20 Toshiba Matsushita Display Technology Co Ltd 駆動回路基板
KR100688858B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법
TW200701877A (en) * 2005-06-24 2007-01-01 Inventec Appliances Corp Device of suppressing electro–magnetic interference
JP2007088102A (ja) * 2005-09-20 2007-04-05 Fuji Xerox Co Ltd プリント基板
JP2007129565A (ja) * 2005-11-04 2007-05-24 Alps Electric Co Ltd ローパスフィルタ
US7423608B2 (en) * 2005-12-20 2008-09-09 Motorola, Inc. High impedance electromagnetic surface and method
KR100731544B1 (ko) * 2006-04-13 2007-06-22 한국전자통신연구원 다층배선 코플래너 웨이브가이드
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
JP2008160589A (ja) * 2006-12-25 2008-07-10 Toshiba Corp 高インピーダンス基板、アンテナ装置および携帯無線装置
KR20080061950A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 전자기 밴드갭 전원 전달 시스템을 가진 멀티 레이어 기판
KR101335987B1 (ko) * 2007-01-11 2013-12-04 삼성전자주식회사 다층 인쇄회로기판
JP4755209B2 (ja) * 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電磁気バンドギャップ構造物及び印刷回路基板
JP5019033B2 (ja) * 2007-03-16 2012-09-05 日本電気株式会社 コモンモード電流抑制ebgフィルタ
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851076B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
TWI339548B (en) * 2007-06-01 2011-03-21 Ind Tech Res Inst Inductor devices
KR100838246B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물이 구비된 인쇄회로기판
KR100838244B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8158889B2 (en) * 2007-06-22 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US20090002952A1 (en) * 2007-06-28 2009-01-01 Ralph Mesmer Interference mitigation
JP5111282B2 (ja) * 2007-08-07 2013-01-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電磁気バンドギャップ構造物及び印刷回路基板
KR100895032B1 (ko) 2007-08-08 2009-04-24 세메스 주식회사 스핀 헤드
TWI345243B (en) * 2007-08-14 2011-07-11 Ind Tech Res Inst Inter-helix inductor devices
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
US8134425B2 (en) * 2007-12-13 2012-03-13 Broadcom Corporation Method and system for filters embedded in an integrated circuit package
US8354975B2 (en) * 2007-12-26 2013-01-15 Nec Corporation Electromagnetic band gap element, and antenna and filter using the same
US8077000B2 (en) * 2008-01-21 2011-12-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080029A (ja) * 2017-10-19 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 半導体パッケージ

Also Published As

Publication number Publication date
US20100212951A1 (en) 2010-08-26
KR101038234B1 (ko) 2011-06-01
JP2010199550A (ja) 2010-09-09
TW201032702A (en) 2010-09-01
US8232478B2 (en) 2012-07-31
DE102009046926A1 (de) 2011-05-12
TWI383736B (zh) 2013-01-21
KR20100096449A (ko) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5160528B2 (ja) 電磁気バンドギャップ構造を用いたemiノイズ低減基板
US8699234B2 (en) EMI noise shield board including electromagnetic bandgap structure
US7973619B2 (en) Electro-magnetic bandgap structure
JP5164965B2 (ja) Emiノイズ低減印刷回路基板
KR101044789B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US8952265B2 (en) Electromagnetic interference noise reduction package board
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101023541B1 (ko) Emi 노이즈 저감 인쇄회로기판
US9386689B2 (en) Circuit board
KR20090060117A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101018796B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US8253025B2 (en) Printed circuit board having electromagnetic bandgap structure
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018785B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100999518B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101021552B1 (ko) Emi 노이즈 저감 인쇄회로기판
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250