JP5153162B2 - 集積回路用のヒューズ及びその製造方法（異なる高さで存在する端子部分を有する電気的にプログラム可能なヒューズ構造及びその製造方法） - Google Patents
集積回路用のヒューズ及びその製造方法（異なる高さで存在する端子部分を有する電気的にプログラム可能なヒューズ構造及びその製造方法） Download PDFInfo
- Publication number
- JP5153162B2 JP5153162B2 JP2007039055A JP2007039055A JP5153162B2 JP 5153162 B2 JP5153162 B2 JP 5153162B2 JP 2007039055 A JP2007039055 A JP 2007039055A JP 2007039055 A JP2007039055 A JP 2007039055A JP 5153162 B2 JP5153162 B2 JP 5153162B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- fuse
- fuse element
- support surface
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 64
- 229920005591 polysilicon Polymers 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 43
- 150000003377 silicon compounds Chemical class 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010410 layer Substances 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000013459 approach Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 241000951471 Citrus junos Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、概して、半導体構造及びその製造方法に関し、特に、今日の集積回路動作電圧を用いる電気的にプログラム可能なヒューズ・エレメントを用いるヒューズ及びその製造方法に関する。
歴史的に、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイの修復は、導電性材料から成るヒューズを開路させるレーザを用いて、欠陥のあるワード線またはビット線を冗長ワード線またはビット線と置き換えることによって達成される。装置は縮小し続けるが、レーザ・ヒューズの相対寸法は、用いられるレーザの波長によって限定される。従って、レーザ・ヒューズの寸法を無制限に縮小させることができない。それ故、除去可能なレーザ溶断型ヒューズは、ヒューズを実装し隣接回路への損傷を回避するために必要とされるシリコン空間のため、更に実装し難くなる。更に、何千ものレーザ・プログラム可能なヒューズを開路させることによって集積回路チップを修復することは、処理に多大な時間を必要とする。
代替のヒューズ・アプローチは、電気的にプログラム可能なヒューズを実装することである。ｅ−ｆｕｓｅと称するかつての電気的にプログラム可能なヒューズは、それらが備える回路及びシステム設計柔軟性のために近年人気が高くなってきた。例えば、集積回路チップがシステム内にパッケージされ、取り付けられた後でも、（レーザ・ヒューズ・アプローチとは違って）ｅ−ｆｕｓｅをプログラムすることができる。例えば、回路が特定の領域内に取り付けられた後、顧客は回路設計を用途の特定の必要性に合わせることができる。ｅ−ｆｕｓｅは、回路設計を変更する自由、または、製品の寿命期間中に生じるおそれのある問題を解決する自由をも備える。電気的にプログラム可能なヒューズは、除去可能なタイプのヒューズよりもずっと小さく、その結果、回路密度に対する利点を得る。電気的にプログラム可能なｅ−ｆｕｓｅは、これらの顕著な利点を備えるが、標準のＣＭＯＳ処理との統合に問題を含んでいる。更に、今日の通常の動作電圧を用いて派生された開路電圧の密な分布を得ることが課題となり続けている。今日、既存のｅ−ｆｕｓｅは、通常の電源電圧を超える電圧をプログラミングのために典型的に必要とする。動作電圧が集積回路技術の一世代ごとに積極的に縮小し続けるので、ｅ−ｆｕｓｅをプログラムするために充分に高い電圧を獲得することは当該技術の電気的な動作の限界に重い負担をかけ、例えばチャージ・ポンプを必要とするため、回路の複雑さを増大させるおそれがある。
この点から見て、当該技術分野において、今日のオンチップ動作電圧で容易にプログラムすることができ、標準の半導体回路製造処理と容易に統合することができるように電気的にプログラム可能なヒューズ及びその製造方法を改良する必要性が残っている。
簡潔に要約すると、本発明は、一側面において集積回路用のヒューズを含む。このヒューズは、ヒューズ・エレメントによって相互接続された第１端子部分及び第２端子部分を含む。第１端子部分及び第２端子部分は支持面に対して異なる高さで存在し、相互接続するヒューズ・エレメントは第１端子部分及び第２端子部分の異なる高さの間で移行する。
更なる側面では、第１端子部分及び第２端子部分は各々、支持面に並行するように方向付けられ、ヒューズ・エレメントは、支持面に対して直角になるように方向付けられた部分を含む。ヒューズ・エレメントは、第１端子部分及び第２端子部分の少なくとも１つから、ヒューズ・エレメントの直角になるように方向付けられた部分へ延在する少なくとも１つの直角屈曲部を更に含む。一側面では、ヒューズの厚さは変化することができ、ヒューズ・エレメントの厚さは第１端子部分の厚さ及び第２端子部分の厚さよりも小さい。別の側面では、支持面は支持半導体基板の表面であり、第１端子部分は少なくとも部分的に支持半導体基板の拡散領域内に配置され、第２端子部分は、支持半導体基板上に延在するポリシリコン積層体内に少なくとも部分的に配置され、第１端子部分、第２端子部分及びヒューズ・エレメントはケイ素化合物である。
その他の実施形態では、側壁スペーサがポリシリコン積層体の側壁上に設けられ、側壁スペーサ上に配置されたヒューズ・エレメントの部分は、第１端子部分の厚さ及び第２端子部分の厚さよりも小さい厚さを有する。更に、一実施形態では、第１端子部分は支持面に存在し、第２端子部分は支持面よりも上の高さＨに存在し、第２端子部分は誘電体材料上に存在する。更に、支持面は支持半導体基板の表面を含むことができ、第１端子部分は半導体基板の拡散領域内に少なくとも部分的に配置され、ヒューズ・エレメントは第１端子部分上で終端し、ヒューズ・エレメントの残りの幅に比べて減少した幅のブリッジ領域を含む。減少した幅のこのブリッジを、平面図内の長方形形状または三角形形状、及びおおよその点のいずれかとすることができ、これによって、第１端子部分から、支持面に対して直角になるように方向付けられたヒューズ・エレメントの部分へ移行するヒューズ・エレメントの直角屈曲部に隣接する第１端子部分上のヒューズのプログラム可能性を改良する。
更なる別の側面では、集積回路用のヒューズを製造する方法を提供する。この方法は、支持構造が載置された支持面を設けることと、支持面と支持構造の上面との間に延在するヒューズを形成し、ヒューズは、ヒューズ・エレメントによって相互接続された第１端子部分及び第２端子部分を含むこととを含み、第１端子部分は支持面に存在し、第２端子部分は支持構造の上面に存在し、相互接続するヒューズ・エレメントは、支持面に対して異なる高さで配置された第１端子部分及び第２端子部分間で移行する（間を繋ぐ）。
更に、追加の特徴及び利点が本発明の技術を通じて実現される。本発明のその他の実施形態及び側面は本明細書で詳細に説明され、特許請求の範囲に記載された発明の一部と見なされる。
発明とされる内容を特に指摘し、特許請求の範囲で明確に請求した。本発明の前述及びその他の目的、特徴及び利点は、添付図面と併せて理解される以下の詳細な説明から明らかである。
典型的に、プログラムされる従来のポリサイドｅ−ｆｕｓｅの抵抗は極めて変わりやすい。例えばしきい値電圧（Ｖｔ）の変動及び線幅の変動によるドライバ・トランジスタの電気特性の変動に一般的に遭遇する。このことは結果としてプログラミング電流の変動を生じ、次に、ヒューズ・エレメント内の開口ギャップの長さ（ケイ素化合物のエレクトロマイグレーションの長さ）を変化させる。溶断されたヒューズ・エレメントの下側にあるシリコンを読み取り電流が従来通りに無理に流れるので、プログラムされたヒューズの抵抗全体も変化する。ケイ素化合物のエレクトロマイグレーションの長さに及ぶプログラムされた抵抗のこの依存関係は、プログラムされたｅ−ｆｕｓｅの状態を正確に感知することを困難にさせるおそれがある。
これに加えて、近年開発されたｅ−ｆｕｓｅ構造は、エレクトロマイグレーション（ＥＭ）効果を活用して、プログラミング電圧の拡大縮小を達成する特定の前述した問題に対処している。イオン束の正の発散によって生じるＥＭ効果は、空孔の蓄積をもたらして金属内に空隙を形成する。空隙は、高い電流密度の電子束からの運動量移動により生じる金属イオンの移動によって金属導体の内部に形成される。空隙増加率は電流密度の関数であるので、相互接続部において最小の断面積を有する箇所は、最初に空隙を形成する傾向にある。ヒューズ・エレメントの所定の領域において局所電流密度をどうにかして増大させるか、ヒューズ・エレメントを囲む熱抵抗を増大させるか、あるいはその両方を行うのが有利であり、従って、プログラミング効率を改善する手段を提供する。
局所電流密度を増大させるアプローチの１つを図１に示す。図１に平面図のレイアウトで示された電気的にプログラム可能なヒューズ１００は、２次元「ドックボーン」形状である。局所化された高い電子／電流の流れを介する開路箇所を位置付けるために面内で次元の差を用いる電気的にプログラム可能なヒューズ１００は大きい陰極パッド１１０及び大きい陽極パッド１２０を含み、それらの間には、小さい断面の相互接続部１３０が配置されている。電気接点（図示せず）は、陰極パッド１１０及び陽極パッド１２０に別々に形成されている。この構成は、半導体産業において基本的なｅ−ｆｕｓｅ設計として採用されている。このｅ−ｆｕｓｅ設計は、前述した拡大縮小、寸法及びプログラミング・エネルギー要件に関する問題の幾つかを軽減するが、６５ｎｍ技術レベルよりも下の要件を満たすため、これらの範囲において更なる向上が依然として必要とされる。一例として、現在の６５ｎｍバック・エンド・オブ・ライン（ＢＥＯＬ）技術の場合、図１に示す電気的にプログラム可能なヒューズ１００は、９０ｎｍよりも広い幅Ｗを有する相互接続部１３０と、８００ｎｍよりも長い全体の長さＬとを有することがある。従って、このヒューズ形態のプログラミング効率は、利用可能なリソグラフィ解像度に依存する幅Ｗによって制限され、技術的拡張可能性は、ヒューズの全体の長さＬによって限定される。
概して、本明細書では、既存のトポロジーを有利に活用し、標準の処理と良好に統合し、技術レベルと共に拡大縮小可能であり、小型であり、既存の集積回路供給と共に絶対プログラミング電力を拡大縮小させることができる自由度を備える改善された電気的にプログラム可能なヒューズ構造を提供する。一実施形態では、提示されたヒューズは、第１端子部分、第２端子部分及びヒューズ・エレメントを有し、ヒューズ・エレメントは第１端子部分及び第２端子部分を相互接続する。第１端子部分及び第２端子部分は、支持基板のような支持面に対して異なる高さで存在し、相互接続するヒューズ・エレメントは第１端子部分及び第２端子部分の異なる高さの間を繋ぐ。特に、第１端子部分及び第２端子部分は各々、支持面に並行するように方向付けられ、ヒューズ・エレメントは、支持面に対して直角になるように方向付けられた部分を含む。様々な実施形態において、ヒューズ・エレメントは、第１端子部分または第２端子部分から、支持面に対して直角になるように方向付けられたヒューズ・エレメント部分へと繋ぐ少なくとも１つの直角屈曲を受ける。従って、ヒューズ・エレメントから取った正面断面図では、ヒューズ構造は、水平及び垂直の構成要素を有する２次元である。第１端子部分及び第２端子部分は置き換え可能に陰極パッド及び陽極パッドを含むことができるが、本明細書で説明される実施形態は、第１端子部分が陰極パッドであり、第２端子部分が陽極パッドであると仮定される。
（本発明の側面による）ヒューズ構造及びその製造方法の様々な実施形態を、図２〜１７を参照して以下に説明する。提示された実施形態では、ヒューズ構造は、平面図内に「ドックボーン」または「Ｈ」形状を有する電気的にプログラム可能なヒューズ構造であると見なされる。
第１ヒューズ構造及びその製造方法を、図２〜４の正面断面図を参照して説明する。図２の中間構造２００に示すように、従来の処理を用いてシリコン基板のような半導体基板２２０内に絶縁領域２１０を規定する。絶縁領域２１０は、長方形形状のような任意の所望の構造を有することができ、壁のある浅いトレンチ分離（ＳＴＩ）領域を含むことができる。このＳＴＩ領域内には、１つ以上の電子装置（図示せず）が従来の処理を用いて製造される。標準のウェル注入に続いて、（ゲート酸化物のような）ゲート誘電体２４０を形成し、ゲート導体ポリシリコン２５０を堆積し、図２に示すようにパターン化して、絶縁領域２１０内の半導体基板（シリコン活性領域）２２０上に部分的に延在するゲートまたはポリシリコン積層体を規定する。
図３に示すように、フォトレジストまたはポリイミドのような誘電体の層を被着し、ケイ素化合物の遮断マスク３００としてパターン化して、ゲート積層体のゲート導体ポリシリコン２５０及びその下側にある半導体基板２２０を含むヒューズ構造領域を露出状態３１０にしておく。次に、金属の層を、例えば化学気相蒸着（ＣＶＤ）法によって装置領域上に共形的に堆積する。金属は、ニッケル、コバルト、タングステン、チタン、タンタル、または、シリコンと反応して低抵抗率の熱的に安定したケイ素化合物を形成することができるその他の金属の１つを含むことができる。基板をアニールして金属をシリコンと反応させて、ケイ素化合物化されたヒューズ構造３２０を形成する。絶縁領域２１０または遮断マスク３００のような絶縁材料と接触する金属は反応せず、その後、ケイ素化合物化されたヒューズ構造３２０を残すように選択エッチングで除去される。図３に示すように、ケイ素化合物はゲート導体ポリシリコン２５０内に少なくとも一部形成し、半導体基板２２０内に一部形成する。実際には、ゲート誘電体２４０の厚さは、ケイ素化合物化されたヒューズ構造３２０の厚さよりもずっと小さいので、連続的なケイ素化合物はゲート導体ポリシリコン２５０、ゲート誘電体２４０及び半導体基板２２０の隅部上に形成する。
図４には、ケイ素化合物マスク３００を除去した後の図３の構造を示す。図示のように、ケイ素化合物化されたヒューズ構造３２０は、ヒューズ・エレメント４３０によって相互接続された第１端子部分４１０及び第２端子部分４２０を含む。この実施形態では、第１端子部分４１０及び第２端子部分４２０は半導体基板２２０の支持面４００と並行するように方向付けられている。しかし、第２端子部分４２０には、高さ「Ｈ」だけ支持面４００よりも上側に間隔があけられている。高さ「Ｈ」は、ポリシリコンの露出した上面からポリシリコン内に形成されたケイ素化合物の深さを差し引いたゲート導体ポリシリコン２５０及びゲート誘電体に等しい。ケイ素化合物化されたヒューズ構造（電気的にプログラム可能なヒューズ）３２０は、２つの直角屈曲部を有するヒューズ・エレメントを含む。一方の屈曲部４１５が第１端子部分４１０に隣接するのに対して、他方の屈曲部４２５は第２端子部分４２０に隣接する。ヒューズ・エレメント内のこれら屈曲部４１５，４２５は、第１端子部分及び第２端子部分にまたがってプログラミング電圧が印加されると同時にヒューズ・エレメント内に改良された電流密度、熱生成及び温度上昇の領域を生じさせるのが有利である。
要約すると、図２〜４に示すヒューズ構造の製造は、パターン化されたポリシリコン積層体を活性基板領域上で終端し、活性シリコン領域及びポリシリコン・ゲート積層体上にケイ素化合物を形成して、２つの端子部分の間に形成するヒューズ・エレメントまたはリンクを生じさせることを含む。このヒューズ・エレメントはＤＣ電流の流れの下、容易にプログラム可能である。パターン化されたポリシリコン層または活性シリコン領域あるいはその両方は、所定の技術レベルに対して最小寸法を有することができる。図に示されていないが、プログラミング供給システムは、第１端子部分及び第２端子部分との電気接点を別々に含むことができる。（一例として、以下に説明する図１２のＡを参照されたい。）
このヒューズ構造は標準の半導体処理と直接に統合し、小型であり、リソグラフィのレベルと共に寸法的に拡大縮小するのが有利である。プログラミングは双方向であり、陰極端子及び陽極端子（すなわち、第１端子部分及び第２端子部分）は置き換え可能である。
当業者は、本明細書で説明された製造方法がほんの一例として提供されるということに更に留意すべきである。製造プロセスの１つ以上の側面の変形形態を本発明の意図から逸脱することなく用いることができる。例えば、電気的にプログラム可能なヒューズ構造及びその製造プロセスはシリコン・オン・インシュレータ（ＳＯＩ）のようなその他の基板を用いることができ、以下に説明する特定の実施形態では、非半導体基板を用いる。
図５は、本発明の一側面によるヒューズ構造の代替実施形態を示す。この代替実施形態は、図４の構造から、ケイ素化合物化されたヒューズ構造３２０のヒューズ・エレメント４３０及び第２端子部分４２０を囲むように誘電体層５００（例えば、層間誘電体）を形成することによって製造される。誘電体層５００は、例えば、図４のゲート導体ポリシリコン２５０をエッチングし、エッチングされたポリシリコンによって生成された空隙を充填するように誘電体材料で埋め戻すことによって、あるいはまた、図３のケイ素化合物マスクを除去した後、露出表面からゲート導体ポリシリコン２５０を酸化することによって形成される。
この図５のヒューズ構造は、プログラミング中、基板に対する熱抵抗を有利に増大させるので、必要とされるプログラミング・エネルギーを減少させる。この実施形態では、誘電体内にカプセル化された第２端子部分に隣接するヒューズ・エレメントの直角屈曲部でプログラミングが生じる可能性が高い。この場合も、電気的にプログラム可能なヒューズ構造は小型であり、リソグラフィのレベルと共に寸法的に拡大縮小する。
図６及び図７は、本発明の一側面による別のヒューズ構造及び製造アプローチを示す。このアプローチでは、図２に示すようにゲート導体ポリシリコン２５０及びゲート誘電体２４０を含むゲート積層体の側壁に標準の絶縁側壁スペーサ６００を追加する。次に、薄肉のポリシリコン導体スペーサ６１０を絶縁側壁スペーサ６００上に形成する。この薄肉のポリシリコンスペーサは、ヒューズ・エレメントの厚さを独立して制御し、これによって、ヒューズ・エレメントを開路させるために必要とされるプログラミング電力を標準のケイ素化合物の成長範囲内で制御可能にする。従って、このアプローチは、電気的にプログラム可能なヒューズ構造をいかなるパッケージにおいても容易にプログラムすることができるように技術を拡大縮小し、電力供給を拡大縮小する。ここで留意すべきは、各々が異なる厚さを有する複数のポリシリコン側壁スペーサを形成することができ、これによって、集積回路チップ内に様々な程度のプログラム可能性を達成するということである。例えば、あるヒューズ・エレメントは、（電気ヒューズを決してプログラムしない意思をもって）焼き戻しを決定する唯一の目的のため、または、事象識別子（すなわち、システム過電力ビット）として用いるため、厚肉のスペーサ／ケイ素化合物側壁組合せ体を含むことができる。更に留意すべきは、ポリシリコン導体スペーサ６１０の厚さ及び絶縁側壁スペーサ６００の厚さは独立しているということである。
図７に示すように、ケイ素化合物マスク７００を形成し、ヒューズ開口部７１０を規定し、その後、ニッケル、コバルト、タングステン、チタン、タンタル、または、シリコンと反応して低抵抗率の熱的に安定したケイ素化合物を形成することができるその他の金属の１つを堆積することによってヒューズ構造を完了する。中間構造をアニールして金属をシリコンと反応させてヒューズ構造７２０を形成する。この実施形態では、ヒューズ構造７２０は、第１端子部分７１５と、第２端子部分７２５と、図６のポリシリコン導体スペーサ６１０から形成された相互接続ヒューズ・エレメント７３５とを含む。しかも、この実施形態では、留意すべきは第１端子部分及び第２端子部分の厚さＴ１が相互接続ヒューズ・エレメントの厚さＴ２よりも大きいことである。その理由は、ヒューズ構造７２０を規定するケイ素化合物層を形成するためのアニール中、半導体基板２２０及びゲート導体ポリシリコン２５０で利用できるシリコンをより多く供給するためである。
図７の構造によって、ヒューズ・エレメント領域で改良されたケイ素化合物の厚さの制御が可能であり、これによって、ヒューズ構造をプログラムするために必要とされるプログラミング・エネルギーの調整を可能にするのが有利である。その他の実施形態と同様に、電気的にプログラム可能なヒューズは小型であり、リソグラフィのレベルと共に寸法的に拡大縮小する。
図８に示すように、パターン化された絶縁体８００が絶縁領域２１０内の半導体基板２２０上に部分的に堆積された中間構造を図７のヒューズ構造の変形形態として用いることができる。ヒューズ構造を規定するため、開口部８１０を有するマスク８０５を形成する。図８に示すように、パターン化された絶縁体８００と、基板の支持面との上に別々に薄肉のポリシリコン導体８２０を堆積する。次に、前述のように適切な金属を被着し、基板をアニールしてポリシリコン導体８２０を金属と反応させることによって図９に示すように前述のポリシリコン導体８２０をケイ素化合物化された電気的にプログラム可能なヒューズ構造９００に変化させる。結果として得られたヒューズ構造９００を図９に示す。第１端子部分９１０は、半導体基板２２０の表面を含む支持面上に存在し、第２端子部分９２０は、パターン化された絶縁体８００上に存在する。絶縁体上の側壁スペーサであるヒューズ・エレメント９３０は、第１端子部分及び第２端子部分を相互接続する。
この実施形態は、第２端子部分９２０の下で、且つ、ヒューズ・エレメント９３０に隣接するパターン化された絶縁体８００を形成することによって熱抵抗を増大させるが有利である。これらの構造に隣接するこの増大された熱抵抗は、ヒューズ・エレメントを開路させるために必要とされるプログラミング・エネルギーを減少させる。更に、ケイ素化合物の厚さは、ポリシリコンの厚さを選択することによって制御され、これによって、ヒューズ・エレメントを開路させるために必要とされるプログラミング・エネルギーを制御することができ、または、（一実施形態では）最小限に抑えることができる。図９の電気的にプログラム可能なヒューズ構造は、この場合も小型であり、リソグラフィのレベルと共に寸法的に拡大縮小する。
図１０及び図１１には、図７の構造の更なる代替実施形態を示す。この場合も、ゲート誘電体２４０上にゲート導体ポリシリコン２５０を含むゲート積層体は、浅いトレンチの絶縁領域２１０内に規定された活性領域を有する半導体基板２２０の表面上に延在する。標準の絶縁側壁スペーサ６００はゲート積層体の側壁上に存在する。図１０では、薄肉のポリシリコン層１０００を、図示のように半導体基板２２０、絶縁側壁スペーサ６００及びゲート導体ポリシリコン２５０上に存在するように堆積し、パターン化した。このステップは図８のポリシリコン導体８２０の形成に類似する。次に、金属の層をポリシリコン層１０００（及び露出した半導体基板２２０）上に共形的に堆積し、基板をアニールして金属をシリコンと反応させ、図１１に示すようなケイ素化合物層１１００を形成する。結果として得られた電気的にプログラム可能なヒューズ構造は半導体基板２２０上に第１端子部分１１１０を含み、ゲート導体ポリシリコン２５０上に第２端子部分１１２０を含み、第１端子部分１１１０及び第２端子部分１１２０はヒューズ・エレメント１１３０によって相互接続されている。露出された半導体基板２２０内のケイ素化合物１１４０はプロセス中の生成物であり、ヒューズ構造のプログラム可能性を生じさせない。実際には、ゲート導体ポリシリコン２５０及び半導体基板２２０上のケイ素化合物層１１００は、ゲート導体ポリシリコン２５０及び半導体基板２２０内に多少延在することができる。従って、ヒューズ・エレメント１１３０のケイ素化合物厚さは、第１端子部分１１１０または第２端子部分１１２０のケイ素化合物厚さよりも薄い。
ヒューズ構造のこの実施形態は、この場合も、側壁スペーサ上に、制御されるケイ素化合物厚さを含み、これによって、ヒューズ構造をプログラムするために必要とされるプログラミング・エネルギーを制御する（例えば、最小限に抑える）ことができる。電気的にプログラム可能なヒューズは、この場合も小型であり、リソグラフィのレベルと共に寸法的に拡大縮小する。
図１２のＡ及び図１２のＢには、図４のヒューズ構造をそれぞれ平面図及び正面断面図で示す。図１２のＡの平面図では、この場合も、ケイ素化合物化されたヒューズ構造３２０は、ヒューズ・エレメント４３０によって相互接続された第１端子部分４１０及び第２端子部分４２０を含むように示されている。前述のように、第１端子部分４１０及び第２端子部分４２０は構造内に異なる高さで存在し、ヒューズ・エレメント４３０は異なる高さの間で移行し、好ましくは、図１２のＢに示すように移行部内に１つ以上の直角屈曲部を含む。図１２のＡに示すように、電気接点１２００は、端子部分に接触し、プログラミング電流を電気的にプログラム可能なヒューズに供給するように形成されている。ここで留意すべきは、図１２のＡに平面図で示したヒューズ・エレメント４３０の長さは、図面を明確にするため、図１２のＢと比べて多少拡大されている。
更なる改良として、ヒューズ・エレメントと、例えば、基板の拡散領域内に形成された端子部分との間の境界面は、ヒューズ・エレメントと端子部分との間の境界面に隣接するヒューズ・エレメント内の電流集中部を改良するように特別に構成されている。電流集中を促進することによってジュール加熱はヒューズ・エレメントのこの部分で増大し、従って、ヒューズ・エレメントのプログラム可能性が改良される。この改良は、プログラミング電力が減少する（例えば、必要とされる電圧及び電流が減少する）ことを意味し、しかも、開路されたヒューズ・エレメントにまたがる最終プログラム抵抗が増大することを意味する。
図１３を参照すると、後で第１端子部分が規定される基板内の拡散領域１３００が示されている。この実施形態では、図示された複数のポリシリコン線１３１０，１３２０，１３３０は拡散領域１３００上で終端する。ポリシリコン線１３１０は従来の正方形形状のポリシリコン線終端を有するのに対し、ポリシリコン線１３２０，１３３０は三角形形状のブリッジ・パターンに拡散領域１３００上で終端する。これらのポリシリコン線ブリッジは、結果として得られたヒューズ構造のプログラム可能性への支援をヒューズ・エレメント／第１端子部分境界面で行う（すなわち、第１端子部分は後で拡散領域内で規定され、ヒューズ・エレメントは、例えば、前述のようにシリコンのケイ素化合物化によってポリシリコン線内で規定される）。この境界面は、例えば、ヒューズ内においてヒューズ・エレメントが直角屈曲を受け、（支持面と並行するように方向付けられた）第１端子部分から垂直上方に延在する位置に配置されている。拡散領域上にあるポリシリコン線のほぼ三角形形状のブリッジ終端は、ケイ素化合物化されたヒューズ・エレメントを介して拡散端子部分ブリッジと接触する一点を有するケイ素化合物ヒューズを生じさせる。拡散領域上に延在する線の部分を除いたポリシリコン線の大部分を遮断するようにフォトレジスト・マスクを被着することによってポリシリコン線の三角形形状のブリッジ終端を実現することができる。次に、反応イオンエッチングまたはウェットエッチングを用いて拡散領域上の線をトリミングし、三角形形状のブリッジを獲得することができる。ポリシリコン線の端子でブリッジを形成する目的は、ポリシリコン線と拡散領域との間の境界面を可能な限り小さな寸法、例えば点にするように減少させるためである。この減少したブリッジ領域は、境界面におけるヒューズ・エレメントの加熱、従って、プログラミングを受けているときのヒューズの開路を改良する。
図１４は、図１３の指摘されたブリッジの考えを用いるヒューズ構造の一実施形態を示す平面図である。特に、ヒューズ・エレメント１４３０を介して第２端子部分１４２０に接続された第１端子部分１４１０を示す。第１端子部分１４１０は拡散領域内に形成され、平面図内に三角形形状を有するブリッジ境界面１４３５は、第１端子部分１４１０上でヒューズ・エレメント１４３０を終端する端部に形成されていると仮定する。第１端子部分１４１０及び第２端子部分１４２０それぞれに対する電気接点１４１５，１４２５も示す。三角形形状の終端ブリッジを第１端子部分１４１０上のヒューズ・エレメントの終端で形成することによって、前述したように、水平に配置された第１端子部分から、ヒューズ・エレメントの垂直に方向付けられた部分までのヒューズ・エレメントの直角屈曲部に隣接する領域において電流集中の改良が達成される。
図１５には、処理しやすい長方形ブリッジ形状のみを用いて規定された端子部分上の様々なヒューズ・エレメント・ブリッジを示す。この図では、第１端子部分１５００が拡散領域内に形成されていると仮定され、図示のヒューズ・エレメント部分１５２０，１５３０，１５４０，１５５０は、第１端子部分１５００と第２端子部分（図示せず）との間に延在するケイ素化合物化されたポリシリコン線の一例を含む。図示のブリッジ形状は、ブリッジ終端を規定するためのパターン化及びエッチングを必要とせず、従って、図１３及び図１４に示す三角形ブリッジよりも製造しやすい。ここで留意すべきは、各例においてブリッジは、ヒューズ・エレメントの残りの幅と比べて減少された線幅を有するということである。
図１６のＡ及び１６のＢには、一例として、拡散領域内に形成された第１端子部分（図示せず）上に延在するようになっている直角ブリッジ１６１０を有する１つのヒューズ・エレメント１６００を示す。図１６のＢの大まかな物理イメージ・レイアウト１６２０に示すようにブリッジ・レイアウト・イメージは、前述のようにこの場合もヒューズ構造のプログラム可能性を促進する点を大まかに規定する。ここで留意すべきは、指摘されたブリッジ・レイアウト・イメージを第１端子部分または第２端子部分上に、あるいは端子部分上の両端部に形成することができるということである。
図１７には、指摘されたケイ素化合物ブリッジをヒューズ・エレメントと、拡散領域内に形成された第１端子部分との間に用いるヒューズ・レイアウト構造の更なる実施形態の平面図を示す。この例では、拡散領域内に形成された第１端子部分１７００は部分的にヒューズ・エレメント１７１０の下側にあり、ヒューズ・エレメント１７１０は第１端子部分１７００及び第２端子部分１７３０を相互接続する。電気接点１７４０，１７５０はそれぞれ第１端子部分１７００及び第２端子部分１７３０用に形成されている。長方形形状ブリッジ１７２０は、減少したケイ素化合物領域として、または、第１端子部分及びヒューズ・エレメントを相互接続する点として用いられる。
本明細書では、好適な実施形態を図示し、詳細に説明したが、本発明の意図から逸脱することなく様々な変形、追加、置き換えなどを行うことができ、従って、これらは特許請求の範囲に規定した本発明の範囲内にあると見なされることは当業者に明らかである。
１００ 電気的にプログラム可能なヒューズ
１１０ 陰極パッド
１２０ 陽極パッド
１３０ 相互接続部
Ｗ 幅
Ｌ 全体の長さ
２００ 中間構造
２１０ 絶縁領域
２２０ 半導体基板
２４０ ゲート誘電体
２５０ ゲート導体ポリシリコン
３００ 遮断マスク
３１０ 露出状態
３２０ ケイ素化合物化されたヒューズ構造
４００ 支持面
４１０、７１５、９１０、１１１０、１４１０、１５００、１７００ 第１端子部分
４１５、４２５ 屈曲部
４２０、７２５、９２０、１１２０、１４２０、１７３０ 第２端子部分
４３０、９３０、１１３０、１４３０、１６００、１７１０ ヒューズ・エレメント
Ｈ 高さ
５００ 誘電体層
６００ 絶縁側壁スペーサ
６１０ ポリシリコン導体スペーサ
７００ ケイ素化合物マスク
７２０、９００ ヒューズ構造
７１０ ヒューズ開口部
７３５ 相互接続ヒューズ・エレメント
Ｔ１ 第１端子部分及び第２端子部分の厚さ
Ｔ２ 相互接続ヒューズ・エレメントの厚さ
８００ パターン化された絶縁体
８０５ マスク
８１０ 開口部
８２０ ポリシリコン導体
１０００ ポリシリコン層
１１００ ケイ素化合物層
１１４０ ケイ素化合物
１２００、１４１５、１４２５、１７４０、１７５０ 電気接点
１３００ 拡散領域
１３１０、１３２０、１３３０ ポリシリコン線
１４３５ ブリッジ境界面
１５２０、１５３０、１５４０、１５５０ ヒューズ・エレメント部分
１６１０ 直角ブリッジ
１６２０ 大まかな物理イメージ・レイアウト
１７２０ 長方形形状ブリッジ
１１０ 陰極パッド
１２０ 陽極パッド
１３０ 相互接続部
Ｗ 幅
Ｌ 全体の長さ
２００ 中間構造
２１０ 絶縁領域
２２０ 半導体基板
２４０ ゲート誘電体
２５０ ゲート導体ポリシリコン
３００ 遮断マスク
３１０ 露出状態
３２０ ケイ素化合物化されたヒューズ構造
４００ 支持面
４１０、７１５、９１０、１１１０、１４１０、１５００、１７００ 第１端子部分
４１５、４２５ 屈曲部
４２０、７２５、９２０、１１２０、１４２０、１７３０ 第２端子部分
４３０、９３０、１１３０、１４３０、１６００、１７１０ ヒューズ・エレメント
Ｈ 高さ
５００ 誘電体層
６００ 絶縁側壁スペーサ
６１０ ポリシリコン導体スペーサ
７００ ケイ素化合物マスク
７２０、９００ ヒューズ構造
７１０ ヒューズ開口部
７３５ 相互接続ヒューズ・エレメント
Ｔ１ 第１端子部分及び第２端子部分の厚さ
Ｔ２ 相互接続ヒューズ・エレメントの厚さ
８００ パターン化された絶縁体
８０５ マスク
８１０ 開口部
８２０ ポリシリコン導体
１０００ ポリシリコン層
１１００ ケイ素化合物層
１１４０ ケイ素化合物
１２００、１４１５、１４２５、１７４０、１７５０ 電気接点
１３００ 拡散領域
１３１０、１３２０、１３３０ ポリシリコン線
１４３５ ブリッジ境界面
１５２０、１５３０、１５４０、１５５０ ヒューズ・エレメント部分
１６１０ 直角ブリッジ
１６２０ 大まかな物理イメージ・レイアウト
１７２０ 長方形形状ブリッジ
Claims (13)
- 集積回路用のヒューズであって、前記ヒューズが、
ヒューズ・エレメントによって相互接続された第１端子部分及び第２端子部分を含み、
前記第１端子部分及び前記第２端子部分が支持面に対して異なる高さで存在し、前記相互接続するヒューズ・エレメントが前記第１端子部分及び前記第２端子部分の前記異なる高さの間で繋がっており、
前記支持面が支持基板の表面を含み、前記第１端子部分が前記支持基板の拡散領域内に少なくとも部分的に配置され、前記ヒューズ・エレメントが前記第１端子部分上の一端で終端し、前記ヒューズ・エレメントの前記少なくとも一端が、前記ヒューズ・エレメントの残りの幅に比べて減少した幅のブリッジを含む、前記ヒューズ。 - 前記第１端子部分及び前記第２端子部分が各々、前記支持面に並行するように方向付けられ、前記ヒューズ・エレメントが、前記支持面に対して直角になるように方向付けられた部分を含む、請求項１に記載のヒューズ。
- 前記ヒューズ・エレメントが、前記第１端子部分及び前記第２端子部分の少なくとも１つから、前記ヒューズ・エレメントの前記直角になるように方向付けられた部分までの少なくとも１つの直角屈曲部を更に含む、請求項２に記載のヒューズ。
- 前記ヒューズの厚さが変化し、前記ヒューズ・エレメントの厚さが前記第１端子部分の厚さ及び前記第２端子部分の厚さよりも小さい、請求項１に記載のヒューズ。
- 前記第２端子部分が、前記支持基板上に延在するポリシリコン・ゲート積層体内に少なくとも部分的に配置され、前記第１端子部分、前記第２端子部分及び前記ヒューズ・エレメントがケイ素化合物を含む、請求項１に記載のヒューズ。
- 前記ヒューズが前記ポリシリコン・ゲート積層体の少なくとも１つの側壁上に側壁スペーサを更に含み、前記ヒューズ・エレメントの一部分が前記側壁スペーサ上に配置され、前記側壁スペーサ上に配置された前記ヒューズ・エレメントの厚さが前記第１端子部分の厚さ及び前記第２端子部分の厚さよりも小さい、請求項５に記載のヒューズ。
- 前記第２端子部分が前記第１端子部分よりも上の高さに存在し、前記第２端子部分が誘電体材料上に存在する、請求項１に記載のヒューズ。
- パターン化された絶縁体が前記支持面上に存在し、前記第２端子部分が、前記パターン化された絶縁体の少なくとも一部分上に存在し、前記ヒューズ・エレメントが、前記パターン化された絶縁体の側壁を延在することによって前記第１端子部分と前記第２端子部分との間を繋ぎ、前記パターン化された絶縁体の前記側壁が前記支持面に対して直角である、請求項１に記載のヒューズ。
- 前記第１端子部分、前記第２端子部分及び前記ヒューズ・エレメントがケイ素化合物を含み、前記第２端子部分が、前記支持面から延在するポリシリコン積層体上に存在し、前記ポリシリコン積層体が絶縁側壁スペーサを含み、前記ヒューズ・エレメントが、前記第１端子部分と前記第２端子部分との間を繋ぐように前記絶縁側壁スペーサ上に延在する部分を含む、請求項１に記載のヒューズ。
- 前記ブリッジが、平面図内の長方形形状または三角形形状の一方であり、前記第１端子部分及び前記第２端子部分を相互接続する前記ヒューズ・エレメント内の直角屈曲部に配置されている、請求項１に記載のヒューズ。
- 集積回路用のヒューズを製造する方法であって、前記方法が、
支持構造が載置された支持面を設けることと、
前記支持面と前記支持構造の上面との間に延在するヒューズを形成し、前記ヒューズが、ヒューズ・エレメントによって相互接続された第１端子部分及び第２端子部分を含むこととを含み、
前記第１端子部分が前記支持面に存在し、前記第２端子部分が前記支持構造の前記上面に存在し、前記相互接続するヒューズ・エレメントが、前記支持面に対して異なる高さで配置された前記第１端子部分及び前記第２端子部分間を繋ぎ、
前記支持面が支持半導体基板の表面を含み、前記支持構造が、前記支持半導体基板上に延在するポリシリコン積層体を含み、前記ヒューズを形成することが、前記第１端子部分を少なくとも部分的に前記支持半導体基板の拡散領域内で規定し、前記第２端子部分を少なくとも部分的に前記ポリシリコン積層体の露出上面内で規定することを含み、前記第１端子部分、前記第２端子部分及び前記ヒューズ・エレメントがケイ素化合物を含み、
前記第２端子部分の下にあり、前記第１端子部分と前記第２端子部分との間に延在する前記ヒューズ・エレメントに隣接する誘電体材料と前記ポリシリコン積層体を、前記ヒューズを形成した後に置き換えることを更に含む、前記方法。 - 集積回路用のヒューズを製造する方法であって、前記方法が、
支持構造が載置された支持面を設けることと、
前記支持面と前記支持構造の上面との間に延在するヒューズを形成し、前記ヒューズが、ヒューズ・エレメントによって相互接続された第１端子部分及び第２端子部分を含むこととを含み、
前記第１端子部分が前記支持面に存在し、前記第２端子部分が前記支持構造の前記上面に存在し、前記相互接続するヒューズ・エレメントが、前記支持面に対して異なる高さで配置された前記第１端子部分及び前記第２端子部分間を繋ぎ、
前記支持面が、拡散領域を有する支持半導体基板の表面を含み、前記ヒューズを形成することが、前記第１端子部分を少なくとも部分的に前記支持半導体基板の前記拡散領域内に形成し、前記第１端子部分上で終端する前記ヒューズ・エレメントの一端にブリッジを含む前記ヒューズ・エレメントを形成することを含み、前記ブリッジが、前記ヒューズ・エレメントの残りの幅に比べて減少された幅の領域を含む、前記方法。 - 前記ブリッジを有する前記ヒューズ・エレメントを形成することが、少なくとも部分的に前記支持半導体基板の前記拡散領域内に規定された前記第１端子部分上で終端する前記ヒューズ・エレメントの前記一端に隣接して平面図内に長方形形状または三角形形状の一方を有するように前記ブリッジを規定することを更に含む、請求項１２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/372334 | 2006-03-09 | ||
| US11/372,334 US7645645B2 (en) | 2006-03-09 | 2006-03-09 | Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007243176A JP2007243176A (ja) | 2007-09-20 |
| JP5153162B2 true JP5153162B2 (ja) | 2013-02-27 |
Family
ID=38478092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007039055A Expired - Fee Related JP5153162B2 (ja) | 2006-03-09 | 2007-02-20 | 集積回路用のヒューズ及びその製造方法（異なる高さで存在する端子部分を有する電気的にプログラム可能なヒューズ構造及びその製造方法） |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7645645B2 (ja) |
| JP (1) | JP5153162B2 (ja) |
| CN (1) | CN101034696B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7784009B2 (en) * | 2006-03-09 | 2010-08-24 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and design process therefore |
| US7777297B2 (en) * | 2007-03-29 | 2010-08-17 | International Business Machines Corporation | Non-planar fuse structure including angular bend |
| KR20090070826A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 |
| US8013419B2 (en) * | 2008-06-10 | 2011-09-06 | International Business Machines Corporation | Structure and method to form dual silicide e-fuse |
| US8003474B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Electrically programmable fuse and fabrication method |
| US8659384B2 (en) * | 2009-09-16 | 2014-02-25 | Littelfuse, Inc. | Metal film surface mount fuse |
| US8629750B2 (en) | 2010-09-20 | 2014-01-14 | Cooper Technologies Company | Fractional amp fuse and bridge element assembly therefor |
| US8530319B2 (en) * | 2010-10-14 | 2013-09-10 | International Business Machines Corporation | Vertical silicide e-fuse |
| US8912626B2 (en) | 2011-01-25 | 2014-12-16 | International Business Machines Corporation | eFuse and method of fabrication |
| US9299451B2 (en) * | 2012-01-20 | 2016-03-29 | International Business Machines Corporation | Tamper resistant electronic system utilizing acceptable tamper threshold count |
| CN103633064A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 电编程金属熔丝器件结构 |
| US9728542B1 (en) * | 2016-05-25 | 2017-08-08 | International Business Machines Corporation | High density programmable e-fuse co-integrated with vertical FETs |
| CN116093067A (zh) * | 2021-11-03 | 2023-05-09 | 长鑫存储技术有限公司 | 熔丝结构、形成方法及可编程存储器 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198744A (en) | 1978-08-16 | 1980-04-22 | Harris Corporation | Process for fabrication of fuse and interconnects |
| NL8002634A (nl) | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS5763854A (en) | 1980-10-07 | 1982-04-17 | Toshiba Corp | Semiconductor device |
| JPS5846174B2 (ja) * | 1981-03-03 | 1983-10-14 | 株式会社東芝 | 半導体集積回路 |
| JPS59130441A (ja) | 1982-12-25 | 1984-07-27 | Fujitsu Ltd | ヒューズ型ｒｏｍの書込み方法 |
| JPS60231350A (ja) | 1984-04-28 | 1985-11-16 | Fujitsu Ltd | 半導体装置 |
| US4630355A (en) * | 1985-03-08 | 1986-12-23 | Energy Conversion Devices, Inc. | Electric circuits having repairable circuit lines and method of making the same |
| US4670970A (en) | 1985-04-12 | 1987-06-09 | Harris Corporation | Method for making a programmable vertical silicide fuse |
| EP0241046A3 (en) * | 1986-04-11 | 1990-05-16 | Nec Corporation | Semiconductor device having fuse-type memory element |
| JPS63246844A (ja) | 1987-04-02 | 1988-10-13 | Matsushita Electronics Corp | 半導体ヒユ−ズ |
| US5019532A (en) | 1989-12-27 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a fuse and fuse made thereby |
| JPH0521604A (ja) * | 1991-07-09 | 1993-01-29 | Nippon Steel Corp | 半導体装置のヒユーズ構造 |
| JP3160963B2 (ja) | 1991-10-30 | 2001-04-25 | ローム株式会社 | ヒューズ |
| EP0563852A1 (en) | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| JP3171977B2 (ja) * | 1993-02-15 | 2001-06-04 | 松下電子工業株式会社 | 半導体装置 |
| EP0618620B1 (en) * | 1993-04-01 | 1999-11-24 | Advanced Micro Devices, Inc. | Semiconductor fuse structures |
| US5572409A (en) | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| US5618750A (en) * | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
| US6337507B1 (en) | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
| US6277674B1 (en) | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| CN1167128C (zh) * | 1999-04-14 | 2004-09-15 | 国际商业机器公司 | 电熔化熔断器及其阵列和排列 |
| US6323534B1 (en) | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
| US6512284B2 (en) | 1999-04-27 | 2003-01-28 | Hewlett-Packard Company | Thinfilm fuse/antifuse device and use of same in printhead |
| US6642601B2 (en) | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
| US6756255B1 (en) | 2001-12-10 | 2004-06-29 | Advanced Micro Devices, Inc. | CMOS process with an integrated, high performance, silicide agglomeration fuse |
| US6828652B2 (en) | 2002-05-07 | 2004-12-07 | Infineon Technologies Ag | Fuse structure for semiconductor device |
| US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| US6960978B2 (en) | 2003-07-16 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Fuse structure |
| US7388420B2 (en) | 2004-03-30 | 2008-06-17 | Impinj, Inc. | Rewriteable electronic fuses |
| JP4284242B2 (ja) | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US7288804B2 (en) | 2006-03-09 | 2007-10-30 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and methods of fabrication thereof |
-
2006
- 2006-03-09 US US11/372,334 patent/US7645645B2/en not_active Expired - Fee Related
-
2007
- 2007-02-20 JP JP2007039055A patent/JP5153162B2/ja not_active Expired - Fee Related
- 2007-03-07 CN CN200710086005.0A patent/CN101034696B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101034696A (zh) | 2007-09-12 |
| US20070210411A1 (en) | 2007-09-13 |
| CN101034696B (zh) | 2010-05-26 |
| US7645645B2 (en) | 2010-01-12 |
| JP2007243176A (ja) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5153162B2 (ja) | 集積回路用のヒューズ及びその製造方法（異なる高さで存在する端子部分を有する電気的にプログラム可能なヒューズ構造及びその製造方法） | |
| US7288804B2 (en) | Electrically programmable π-shaped fuse structures and methods of fabrication thereof | |
| CN109411503B (zh) | 一种集成电路及其形成方法 | |
| CN101626060B (zh) | 相变化内存及其制造方法 | |
| US20070210413A1 (en) | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof | |
| JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
| CN104425715A (zh) | 可变电阻存储器结构及其形成方法 | |
| CN111106237B (zh) | 集成芯片及其形成方法 | |
| CN110100307A (zh) | 三维存储器件及其制作方法 | |
| US20230263082A1 (en) | Chip containing an onboard non-volatile memory comprising a phase-change material | |
| JP2011097061A (ja) | 電気ヒューズ構造とその形成方法 | |
| US7784009B2 (en) | Electrically programmable π-shaped fuse structures and design process therefore | |
| US20110175192A1 (en) | Semiconductor device and method for fabricating the same | |
| US8981330B2 (en) | Thermally-confined spacer PCM cells | |
| TWI449156B (zh) | 半導體裝置及其形成方法 | |
| US20060266991A1 (en) | Phase change memory device and method for manufacturing the same | |
| TWI708356B (zh) | 在多重圖案化製程期間之電熔絲形成 | |
| KR20080025191A (ko) | 수직 디커플링 커패시터를 포함하는 반도체 디바이스 | |
| TWI453898B (zh) | 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法 | |
| US10522593B2 (en) | Phase-change memory cell | |
| US11152300B2 (en) | Electrical fuse with metal line migration | |
| JP4695120B2 (ja) | メモリ構造の製造方法 | |
| TWI691054B (zh) | 半導體元件的電熔絲結構 | |
| US20240074207A1 (en) | Localized anneal of ferroelectric dielectric | |
| KR101072993B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |