CN116093067A - 熔丝结构、形成方法及可编程存储器 - Google Patents

熔丝结构、形成方法及可编程存储器 Download PDF

Info

Publication number
CN116093067A
CN116093067A CN202111296012.XA CN202111296012A CN116093067A CN 116093067 A CN116093067 A CN 116093067A CN 202111296012 A CN202111296012 A CN 202111296012A CN 116093067 A CN116093067 A CN 116093067A
Authority
CN
China
Prior art keywords
electrode
conductive layer
layer
fuse
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111296012.XA
Other languages
English (en)
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111296012.XA priority Critical patent/CN116093067A/zh
Priority to PCT/CN2022/076300 priority patent/WO2023077688A1/zh
Priority to US17/806,251 priority patent/US20230135418A1/en
Publication of CN116093067A publication Critical patent/CN116093067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种熔丝结构、形成方法及可编程存储器，所述熔丝结构包括：栅极结构，所述栅极结构至少部分形成在衬底的有源区上；第一电极，所述第一电极形成在所述衬底的有源区上，并与所述栅极结构间隔排布；第二电极，所述第二电极至少形成在所述栅极结构的侧面；隔离结构，所述隔离结构形成在所述有源区与所述第二电极之间。本申请实施例有助于减小导电电阻，增大击穿电流，降低熔丝介质层的击穿难度。

Description

熔丝结构、形成方法及可编程存储器
技术领域
本申请实施例涉及半导体器件技术领域，具体涉及一种熔丝结构、形成方法及可编程存储器。
背景技术
OTP(One Time Programmable，一次性可编程)存储器分为熔丝型和反熔丝型，其中，反熔丝型存储器的可编程单元为反熔丝结构。反熔丝结构具体包括熔丝介质层和分别与熔丝介质层两侧连接的两个电极，在未进行编程时，施加于熔丝介质层上的电压较小，熔丝介质层未被击穿，反熔丝结构相当于电容，呈高阻态；在进行编程时，增大电压使熔丝介质层击穿，反熔丝结构相当于电阻，呈低阻态。
然而，为了功函数调谐，通常存储器中的栅极结构的氧化层厚度较大，熔丝介质层的击穿难度较高。
发明内容
本申请实施例提供一种熔丝结构、形成方法及可编程存储器，有助于减小导电电阻，增大电流，降低熔丝介质层的击穿难度。
本申请实施例的第一方面提供了一种熔丝结构，包括：
栅极结构，所述栅极结构至少部分形成在衬底的有源区上；
第一电极，所述第一电极形成在所述衬底的有源区上，并与所述栅极结构间隔排布；
第二电极，所述第二电极至少形成在所述栅极结构的侧面；
隔离结构，所述隔离结构形成在所述有源区与所述第二电极之间。
在一些可选实施例中，所述栅极结构包括：
熔丝介质层；
栅极材料层，所述栅极材料层形成在所述熔丝介质层上。
在一些可选实施例中，所述隔离结构形成在所述衬底中，且与所述有源区邻接；
所述第二电极形成在所述隔离结构上。
在一些可选实施例中，所述栅极结构同时形成在所述有源区和所述隔离结构上。
在一些可选实施例中，所述熔丝结构还包括绝缘结构，所述绝缘结构形成在所述有源区上，且位于所述第一电极与所述栅极结构之间。
在一些可选实施例中，所述栅极材料层包括第一导电层和第二导电层，所述第一导电层和所述第二导电层在平行于所述衬底的方向上邻接，所述第一导电层的电阻率小于所述第二导电层的电阻率。
在一些可选实施例中，所述第一导电层邻接所述第二电极。
在一些可选实施例中，在平行于所述衬底的方向上，所述第一导电层具有第一宽度，所述第二导电层具有第二宽度，所述第一宽度小于所述第二宽度。
在一些可选实施例中，所述熔丝结构还包括：
第三导电层，所述第三导电层形成在所述衬底的有源区与所述第一电极之间，所述第三导电层的电阻率小于所述第一电极的电阻率。
在一些可选实施例中，所述熔丝结构还包括：
钝化层，所述钝化层形成在所述第一电极与所述第二电极之间。
本申请实施例的第二方面提供了一种熔丝结构的形成方法，包括：
提供衬底，所述衬底中包括有源区和与所述有源区邻接的隔离结构；
形成栅极结构，所述栅极结构至少部分形成在所述有源区上；
形成第一电极，所述第一电极形成在所述有源区上，并与所述栅极结构间隔排布；
形成第二电极，所述第二电极至少部分形成在所述隔离结构上，且与所述栅极结构的侧面邻接。
在一些可选实施例中，形成所述第一电极的步骤包括：
在所述衬底上形成覆盖所述栅极结构的钝化层；
进行蚀刻处理，在所述有源区上的所述钝化层中形成第一电极孔，所述第一电极孔暴露出所述有源区；
在所述第一电极孔中填充第一电极材料，形成第一电极。
在一些可选实施例中，形成所述第二电极的步骤包括：
在所述隔离结构上的所述钝化层中形成第二电极孔，所述第二电极孔至少暴露出所述栅极结构的侧面；
在所述第二电极孔中填充电极材料，形成所述第二电极。
在一些可选实施例中，在所述第二电极孔中填充电极材料之前，所述熔丝结构的形成方法还包括：
形成第一导电层，所述第一导电层形成在所述栅极结构与所述第一电极邻接的侧面，所述栅极结构包括第二导电层，所述第一导电层和所述第二导电层在平行于所述衬底的方向上邻接，所述第一导电层的电阻率小于所述第二导电层的电阻率。
在一些可选实施例中，所述形成第一导电层的步骤包括：
在所述第二电极孔中沉积金属；
进行高温退火，使所述第二电极孔中暴露的所述第二导电层中的多晶硅与所述金属反应形成第一导电层。
在一些可选实施例中，在平行于所述衬底的方向上，所述第一导电层具有第一宽度，所述第二导电层具有第二宽度，所述第一宽度小于所述第二宽度。
在一些可选实施例中，在所述第一电极孔中填充电极材料之前，所述熔丝结构的形成方法还包括：
形成第三导电层，所述第三导电层形成在所述有源区与所述第一电极邻接的表面。
在一些可选实施例中，所述形成第三导电层的步骤包括：
在所述第一电极孔中沉积金属；
进行高温退火，使第一电极孔中暴露的有源区中的多晶硅与所述金属反应形成第三导电层，所述第三导电层的电阻率小于所述第一电极的电阻率。
在一些可选实施例中，所述熔丝结构的形成方法还包括：
在所述栅极结构的外侧形成绝缘结构。
本申请实施例的第三方面提供了一种可编程存储器，包括第一方面任一项实施例的熔丝结构。
本申请实施例的上述技术方案至少具有如下有益的技术效果：
本申请实施例通过改变第二电极与栅极结构的位置连接关系，使第二电极与栅极结构的接触面积增大，有助于减小导电电阻，增大电流，降低熔丝介质层的击穿难度。
附图说明
图1是根据本申请实施例提供的一种熔丝结构的结构示意图；
图2-图8是申请实施例提供的一种熔丝结构的形成过程示意图；
附图标记：
100、衬底；110、有源区；120、隔离结构；130、第三导电层；200、栅极结构；210、熔丝介质层；220、栅极材料层；221、第一金属层；222、第二导电层；223、第一导电层；224、第二金属层；300、第一电极；400、第二电极；500、绝缘结构；600、钝化层；610、第一电极孔；620、第二电极孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请实施例进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请实施例的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请实施例的概念。
在本申请实施例的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
参照图1，本申请实施例提供一种熔丝结构，包括：
栅极结构200，所述栅极结构200至少部分形成在衬底100的有源区110上；
第一电极300，所述第一电极300形成在所述衬底100的有源区110上，并与所述栅极结构200间隔排布；
第二电极400，所述第二电极400至少形成在所述栅极结构200的侧面；
隔离结构120，所述隔离结构120形成在所述有源区110与所述第二电极400之间。
本实施例的熔丝结构中，从第一电极300向第二电极400的方向，第一电极300、有源区110、栅极结构200、第二电极400依次导电连接，形成电通路H。其中，通过使第二电极400与栅极结构200的侧面连接，可以增加第二电极400与栅极结构200的接触面积，有助于减小导电电阻，使电通路H中的电流增大，更容易击穿栅极结构200中的熔丝介质层210。
在一可选实施例中，衬底100可以选用P型硅衬底，也可以选用N型硅衬底。本实施中，衬底100选择P型硅衬底。
在一可选实施例中，衬底100可以是单晶硅衬底，也可以是多晶硅衬底。本实施例中，衬底100选择多晶硅衬底，其中，形成在衬底100中的有源区110的材料可以是多晶硅。
在一可选实施例中，第一电极300、第二电极400的材料可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。例如，第一电极300、第二电极400的材料均选择氮化钛。
在一可选实施例中，为了减小第一电极300与第二电极400之间的相互影响，所述熔丝结构还包括：
钝化层600，所述钝化层600形成在所述第一电极300与所述第二电极400之间。
示例性的，钝化层600包含具有隔离作用的绝缘材料，例如，钝化层600可以是氧化物层(BOX)，氧化物层的材料可以是氧化硅(SiO2)。
在一可选实施例中，隔离结构120可以是形成在衬底100表面的隔离结构，也可以是形成在衬底100中的浅沟道隔离结构(Shallow Trench Isolation,STI)。
示例性的，所述隔离结构120形成在所述衬底100中，且与所述有源区110邻接；所述第二电极400形成在所述隔离结构120上。
示例性的，所述栅极结构200同时形成在所述有源区110和所述隔离结构120上。
在一可选实施例中，所述栅极结构200包括：
熔丝介质层210，用于被编程电流击穿；
栅极材料层220，所述栅极材料层220形成在所述熔丝介质层210上。
示例性的，栅极结构200中的熔丝介质层210作为栅极结构200的栅介质层，熔丝介质层210的材料可以是氧化铪(HfO2)，采用HfO2材料作为栅介质层，可以使得栅介质层的厚度可以更小，从而可以进一步降低被击穿的难度。在一些实施例中，HfO2的等效厚度可以小于25埃，例如，熔丝介质层210的等效厚度可以是15埃、16埃、17埃、18埃、19埃或20埃等。
示例性的，栅极材料层220包括第二导电层222、第一金属层221和第二金属层224。其中，第二导电层222与熔丝介质层210间设有第一金属层221，第二导电层222与第二电极400间设有第二金属层224。
在一些实施例中，第二导电层222的材料可以是多晶硅，第二导电层222的厚度可以是300～700埃，例如，介电质层222的厚度可以是300埃、400埃、500埃、600埃或700埃。
在一些实施例中，第一金属层221可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。在一些实施例中，第一金属层221的材料可以是氮化钛，厚度可以是30～60埃，例如，第一金属层221的厚度可以是30埃、40埃、50埃或60埃。
在一些实施例中，第二金属层224的材料可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。在一些实施例中，第二金属层224的材料可以是钨(W)，W的厚度可以是200-500埃，例如，第二金属层224的厚度可以是200埃、300埃、400埃或500埃。
在一可选实施例中，为了减小栅极结构200与第一电极300之间的相互影响，所述熔丝结构还包括绝缘结构500，所述绝缘结构500形成在所述有源区110上，且位于所述第一电极300与所述栅极结构200之间。
示例性的，绝缘结构500包含具有隔离作用的绝缘材料，例如，绝缘结构500可由氮化硅(Si3N4)层、氮氧化硅(SiON)层或者氮碳化硅(SiCN)层等绝缘材料其中的一种或多种，当绝缘结构500具有多层结构时，可在中间形成空气间隙，以提高隔离效果，另外，绝缘结构500的多层结构可以是不同材料形成，例如，第一层可为氮化硅，第二层可为氧化硅，第三层可为氮化硅。在本实施例中，绝缘结构500可以是单层结构，该单层结构采用氮化硅材料形成。
在一些实施例中，所述绝缘结构500形成在栅极结构200的外侧，在形成第二电极400时，可以通过刻蚀的方式去除绝缘结构500的部分，使栅极结构200的部分侧面暴露出来，从而形成第二电极400。其中，栅极结构200暴露出来的侧面可以是栅极结构200远离所述第一电极300的一侧。
在一可选实施例中，为了降低第二电极400与栅极结构200的接触电阻，通过使用电阻率较低的第一导电层223代替栅极结构200中的第二导电层222与第二电极400相接触。示例性的，所述栅极材料层220包括第一导电层223和第二导电层222，其中，所述第一导电层223的材料可以是硅化钴(CoSi2)，所述第一导电层223和所述第二导电层222在平行于所述衬底100的方向上邻接，所述第一导电层223的电阻率小于所述第二导电层222的电阻率。第一导电层223可以降低电通路的电阻，提高击穿电流，降低击穿熔丝介质层210的难度。
在一可选实施例中，所述第一导电层223邻接所述第二电极400。
在一可选实施例中，在平行于所述衬底100的方向上，所述第一导电层223具有第一宽度，所述第二导电层222具有第二宽度，所述第一宽度小于所述第二宽度。
在一可选实施例中，为了降低第一电极300与有源区110的接触电阻，所述熔丝结构还包括：
第三导电层130，其中，所述第三导电层130的材料是硅化钴，所述第三导电层130形成在所述衬底100的有源区110与所述第一电极300之间，所述第三导电层130的电阻率小于所述第一电极300的电阻率。
参照图2-8，本申请实施例还提供了一种熔丝结构的形成方法，包括：
提供衬底100，所述衬底100中包括有源区110和与所述有源区110邻接的隔离结构120；
形成栅极结构200，所述栅极结构200至少部分形成在所述有源区110上；
形成第一电极300，所述第一电极300形成在所述有源区110上，并与所述栅极结构200间隔排布；
形成第二电极400，所述第二电极400至少部分形成在所述隔离结构120上，且与所述栅极结构200的侧面邻接。
本实施例的熔丝结构中，从第一电极300向第二电极400的方向，第一电极300、有源区110、栅极结构200、第二电极400依次导电连接，形成电通路H。其中，通过使第二电极400与栅极结构200的侧面连接，可以增加第二电极400与栅极结构200的接触面积，有助于减小导电电阻，使电通路H中的电流增大，更容易击穿栅极结构200中的熔丝介质层210。
在一可选实施例中，衬底100可以选用P型硅衬底，也可以选用N型硅衬底。本实施中，衬底100选择P型硅衬底。
在一可选实施例中，衬底100可以是单晶硅衬底，也可以是多晶硅衬底。本实施例中，衬底100选择多晶硅衬底，其中，形成在衬底100中的有源区110的材料可以是多晶硅。
在一可选实施例中，第一电极300、第二电极400的材料可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。例如，第一电极300、第二电极400的材料均选择氮化钛。
在一可选实施例中，为了减小第一电极300与第二电极400之间的相互影响，所述熔丝结构还包括：
钝化层600，所述钝化层600形成在所述第一电极300与所述第二电极400之间。
示例性的，钝化层600包含具有隔离作用的绝缘材料，例如，钝化层600可以是氧化物层(BOX)，氧化物层的材料可以是氧化硅(SiO2)。
在一可选实施例中，隔离结构120可以是形成在衬底100表面的隔离结构120，也可以是形成在衬底100中的浅沟槽隔离结构。
示例性的，所述第二电极400形成在所述隔离结构120上。
示例性的，所述栅极结构200同时形成在所述有源区110和所述隔离结构120上。
在一可选实施例中，所述栅极结构200包括：
熔丝介质层210，用于被编程电流击穿；
栅极材料层220，所述栅极材料层220形成在所述熔丝介质层210上。
示例性的，栅极结构200中的熔丝介质层210作为栅极结构200的栅介质层，熔丝介质层210的材料可以是氧化铪(HfO2)，采用HfO2材料作为栅介质层，可以使得栅介质层的厚度可以更小，从而可以进一步降低被击穿的难度。在一些实施例中，HfO2的等效厚度可以小于25埃，例如，熔丝介质层210的等效厚度可以是15埃、16埃、17埃、18埃、19埃或20埃等。
示例性的，栅极材料层220包括第二导电层222、第一金属层221和第二金属层224。其中，第二导电层222与熔丝介质层210间设有第一金属层221，第二导电层222与第二电极400间设有第二金属层224。
在一些实施例中，第二导电层222的材料可以是多晶硅，第二导电层222的厚度可以是300～700埃，例如，介电质层222的厚度可以是300埃、400埃、500埃、600埃或700埃。
在一些实施例中，第一金属层221可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。在一些实施例中，第一金属层221的材料可以是氮化钛，厚度可以是30～60埃，例如，第一金属层221的厚度可以是30埃、40埃、50埃或60埃。
在一些实施例中，第二金属层224的材料可以是钨(W)层、钴(Co)层、镍(Ni)层、钽(Ta)层、氮化钽(TaN)层、钛(Ti)层和氮化钛(TiN)层等材料中的一种或多种。在一些实施例中，第二金属层224的材料可以是钨(W)，W的厚度可以是200-500埃，例如，第二金属层224的厚度可以是200埃、300埃、400埃或500埃。
在一可选实施例中，形成所述第一电极300的步骤包括：
在所述衬底100上形成覆盖所述栅极结构200的钝化层600；
进行蚀刻处理，在所述有源区110上的所述钝化层600中形成第一电极孔300，所述第一电极孔300暴露出所述有源区110；
在所述第一电极孔300中填充第一电极300材料，形成第一电极300。
其中，钝化层600包含具有隔离作用的绝缘材料，例如，钝化层600可以是氧化物层(BOX)，氧化物层的材料可以是氧化硅(SiO2)。
示例性的，第一电极孔300的形成过程可以是：
在钝化层600上形成光阻层；图案化光阻层，形成第一刻蚀窗口；根据第一刻蚀窗口刻蚀钝化层600，并暴露部分有源区110，形成第一电极孔300；去除光阻层。
在一可选实施例中，形成所述第二电极400的步骤包括：
在所述隔离结构120上的所述钝化层600中形成第二电极孔400，所述第二电极孔400至少暴露出所述栅极结构200的侧面；
在所述第二电极孔400中填充电极材料，形成所述第二电极400。
示例性的，第二电极孔400的形成过程可以是：
在钝化层600上形成光阻层；图案化光阻层，形成第一刻蚀窗口和第二刻蚀窗口；根据第二刻蚀窗口刻蚀钝化层600及部分阻挡层，并暴露栅极结构200的至少部分顶面及远离第一电极300的侧面，形成第二电极孔400；去除光阻层。
在一可选实施例中，所述熔丝结构的形成方法还包括：
形成第一导电层223，所述第一导电层223形成在所述栅极结构200与所述第一电极300邻接的侧面，所述栅极结构200包括第二导电层222，所述第一导电层223和所述第二导电层222在平行于所述衬底100的方向上邻接，所述第一导电层223的电阻率小于所述第二导电层222的电阻率。
在一可选实施例中，所述形成第一导电层223的步骤包括：
在第二电极孔400中形成第二电极400之前，先在所述第二电极孔400中沉积金属；
进行高温退火，使所述第二电极孔400中暴露的所述第二导电层222中的多晶硅与所述金属反应形成第一导电层223。
示例性的，第一导电层223的形成方法可以是：
在所述第二电极孔400中沉积金属，沉积金属可以是钴层，进行高温退火，使第二导电层222中的多晶硅与钴层发生相互扩散，形成硅化钴(CoSi2，即第一导电层223)。
在一可选实施例中，在平行于所述衬底100的方向上，所述第一导电层223具有第一宽度，所述第二导电层222具有第二宽度，所述第一宽度小于所述第二宽度。
在一可选实施例中，所述熔丝结构的形成方法还包括：
形成第三导电层130，所述第三导电层130形成在所述有源区110与所述第一电极300邻接的表面。
在一可选实施例中，所述形成第三导电层130的步骤包括：
在第一电极孔300中填充电极材料之前，在所述第一电极孔300中沉积金属；
进行高温退火，使第一电极孔300中暴露的有源区110中的多晶硅与所述金属反应形成第三导电层130，所述第三导电层130的电阻率小于所述第一电极300的电阻率。
示例性的，第一导电层223的形成方法可以是：
在所述第一电极孔300中沉积金属，沉积金属可以是钴层，进行高温退火，使有源区110中的多晶硅与钴层发生相互扩散，形成硅化钴(CoSi2，即第三导电层130)。
在一些可选实施例中，为了减小栅极结构200与第一电极300之间的相互影响，所述熔丝结构的形成方法还包括：
在所述栅极结构200的外侧形成绝缘结构500。
示例性的，绝缘结构500包含具有隔离作用的绝缘材料，例如，绝缘结构500可由氮化硅(Si3N4)层、氮氧化硅(SiON)层或者氮碳化硅(SiCN)层等绝缘材料其中的一种或多种，当绝缘结构500具有多层结构时，可在中间形成空气间隙，以提高隔离效果，另外，绝缘结构500的多层结构可以是不同材料形成，例如，第一层可为氮化硅，第二层可为氧化硅，第三层可为氮化硅。在本实施例中，绝缘结构500可以是单层结构，该单层结构采用氮化硅材料形成。
在一些实施例中，所述绝缘结构500形成在栅极结构200的外侧，在形成第二电极400时，可以通过刻蚀的方式去除绝缘结构500的部分，使栅极结构200的部分侧面暴露出来，从而形成第二电极400。其中，栅极结构200暴露出来的侧面可以是栅极结构200远离所述第一电极300的一侧。
本申请实施例还提供了一种可编程存储器，包括前述任一项实施例的熔丝结构。
本实施例的可编程存储器包括前述任一项实施例的熔丝结构，具有熔丝结构的技术效果，此处不再一一赘述。
应当理解的是，本申请实施例的上述具体实施方式仅仅用于示例性说明或解释本申请实施例的原理，而不构成对本申请实施例的限制。因此，在不偏离本申请实施例的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本申请实施例的保护范围之内。此外，本申请实施例所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (20)

1.一种熔丝结构，包括：
栅极结构，所述栅极结构至少部分形成在衬底的有源区上；
第一电极，所述第一电极形成在所述衬底的有源区上，并与所述栅极结构间隔排布；
第二电极，所述第二电极至少形成在所述栅极结构的侧面；
隔离结构，所述隔离结构形成在所述有源区与所述第二电极之间。
2.如权利要求1所述的熔丝结构，其中，所述栅极结构包括：
熔丝介质层；
栅极材料层，所述栅极材料层形成在所述熔丝介质层上。
3.如权利要求1所述的熔丝结构，其中，
所述隔离结构形成在所述衬底中，且与所述有源区邻接；
所述第二电极形成在所述隔离结构上。
4.如权利要求3所述的熔丝结构，其中，所述栅极结构同时形成在所述有源区和所述隔离结构上。
5.如权利要求1所述的熔丝结构，其中，还包括绝缘结构，所述绝缘结构形成在所述有源区上，且位于所述第一电极与所述栅极结构之间。
6.如权利要求2所述的熔丝结构，其中，所述栅极材料层包括第一导电层和第二导电层，所述第一导电层和所述第二导电层在平行于所述衬底的方向上邻接，所述第一导电层的电阻率小于所述第二导电层的电阻率。
7.如权利要求6所述的熔丝结构，其中，所述第一导电层邻接所述第二电极。
8.如权利要求7所述的熔丝结构，其中，在平行于所述衬底的方向上，所述第一导电层具有第一宽度，所述第二导电层具有第二宽度，所述第一宽度小于所述第二宽度。
9.如权利要求1所述的熔丝结构，其中，所述熔丝结构还包括：
第三导电层，所述第三导电层形成在所述衬底的有源区与所述第一电极之间，所述第三导电层的电阻率小于所述第一电极的电阻率。
10.如权利要求1所述的熔丝结构，其中，所述熔丝结构还包括：
钝化层，所述钝化层形成在所述第一电极与所述第二电极之间。
11.一种熔丝结构的形成方法，包括：
提供衬底，所述衬底中包括有源区和与所述有源区邻接的隔离结构；
形成栅极结构，所述栅极结构至少部分形成在所述有源区上；
形成第一电极，所述第一电极形成在所述有源区上，并与所述栅极结构间隔排布；
形成第二电极，所述第二电极至少部分形成在所述隔离结构上，且与所述栅极结构的侧面邻接。
12.如权利要求11所述的方法，其中，形成所述第一电极的步骤包括：
在所述衬底上形成覆盖所述栅极结构的钝化层；
进行蚀刻处理，在所述有源区上的所述钝化层中形成第一电极孔，所述第一电极孔暴露出所述有源区；
在所述第一电极孔中填充第一电极材料，形成第一电极。
13.如权利要求12所述的方法，其中，形成所述第二电极的步骤包括：
在所述隔离结构上的所述钝化层中形成第二电极孔，所述第二电极孔至少暴露出所述栅极结构的侧面；
在所述第二电极孔中填充电极材料，形成所述第二电极。
14.如权利要求13所述的方法，其中，在所述第二电极孔中填充电极材料之前，所述熔丝结构的形成方法还包括：
形成第一导电层，所述第一导电层形成在所述栅极结构与所述第一电极邻接的侧面，所述栅极结构包括第二导电层，所述第一导电层和所述第二导电层在平行于所述衬底的方向上邻接，所述第一导电层的电阻率小于所述第二导电层的电阻率。
15.如权利要求14所述的方法，其中，所述形成第一导电层的步骤包括：
在所述第二电极孔中沉积金属；
进行高温退火，使所述第二电极孔中暴露的所述第二导电层中的多晶硅与所述金属反应形成第一导电层。
16.如权利要求14所述的方法，其中，在平行于所述衬底的方向上，所述第一导电层具有第一宽度，所述第二导电层具有第二宽度，所述第一宽度小于所述第二宽度。
17.如权利要求12所述的方法，其中，在所述第一电极孔中填充电极材料之前，所述熔丝结构的形成方法还包括：
形成第三导电层，所述第三导电层形成在所述有源区与所述第一电极邻接的表面。
18.如权利要求17所述的方法，其中，所述形成第三导电层的步骤包括：
在所述第一电极孔中沉积金属；
进行高温退火，使第一电极孔中暴露的有源区中的多晶硅与所述金属反应形成第三导电层，所述第三导电层的电阻率小于所述第一电极的电阻率。
19.如权利要求11所述的方法，其中，所述熔丝结构的形成方法还包括：
在所述栅极结构的外侧形成绝缘结构。
20.一种可编程存储器，包括如权利要求1-10任一项所述的熔丝结构。
CN202111296012.XA 2021-11-03 2021-11-03 熔丝结构、形成方法及可编程存储器 Pending CN116093067A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111296012.XA CN116093067A (zh) 2021-11-03 2021-11-03 熔丝结构、形成方法及可编程存储器
PCT/CN2022/076300 WO2023077688A1 (zh) 2021-11-03 2022-02-15 熔丝结构、形成方法及可编程存储器
US17/806,251 US20230135418A1 (en) 2021-11-03 2022-06-09 Fuse structure, method for manufacturing same and programmable memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111296012.XA CN116093067A (zh) 2021-11-03 2021-11-03 熔丝结构、形成方法及可编程存储器

Publications (1)

Publication Number Publication Date
CN116093067A true CN116093067A (zh) 2023-05-09

Family

ID=86201160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111296012.XA Pending CN116093067A (zh) 2021-11-03 2021-11-03 熔丝结构、形成方法及可编程存储器

Country Status (2)

Country Link
CN (1) CN116093067A (zh)
WO (1) WO2023077688A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642102B2 (en) * 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US7645645B2 (en) * 2006-03-09 2010-01-12 International Business Machines Corporation Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof
JP2012064668A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
JP2012079942A (ja) * 2010-10-01 2012-04-19 Renesas Electronics Corp 半導体装置
JP6500200B2 (ja) * 2015-02-25 2019-04-17 株式会社フローディア 半導体記憶装置

Also Published As

Publication number Publication date
WO2023077688A1 (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
JP4480649B2 (ja) ヒューズ素子及びその切断方法
TWI630683B (zh) 利用密閉磊晶生長技術形成的半導體裝置
JP3256603B2 (ja) 半導体装置及びその製造方法
KR100900202B1 (ko) 쇼트키 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
CN101179077B (zh) 非易失性存储器件及其制造方法
US20090101989A1 (en) Metal gate compatible electrical fuse
JP2011523507A (ja) 金属ヒューズ、アンチヒューズ及び／又は抵抗器を含む金属ゲート統合構造体及び方法
JPWO2012086104A1 (ja) 半導体装置
US8329515B2 (en) eFUSE enablement with thin polysilicon or amorphous-silicon gate-stack for HKMG CMOS
US8241986B2 (en) Semiconductor device and process for reducing damaging breakdown in gate dielectrics
CN116093067A (zh) 熔丝结构、形成方法及可编程存储器
CN103296004B (zh) 一种反熔丝元件及其制造方法
US20230135418A1 (en) Fuse structure, method for manufacturing same and programmable memory
JP2003115537A (ja) アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法
CN109285841B (zh) 存储器及其形成方法
JP2525672B2 (ja) 半導体装置
TWI484595B (zh) 形成電熔絲元件與金屬閘極電晶體之方法及其電熔絲元件
US11916016B2 (en) Anti-fuse device and manufacturing method thereof
TWI856303B (zh) 形成半導體裝置的方法
US11818966B2 (en) Resistive random access memory and manufacturing method thereof
TWI767850B (zh) 反熔絲元件及其製造方法
US20230021192A1 (en) Anti-fuse device with a cup-shaped insulator
WO2023070944A1 (zh) 半导体结构及半导体结构的制作方法
CN115968197A (zh) 反熔丝器件及其制造方法
CN116998235A (zh) 利用自对准位线工艺按比例缩小dram的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination