JP5122389B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5122389B2 JP5122389B2 JP2008192303A JP2008192303A JP5122389B2 JP 5122389 B2 JP5122389 B2 JP 5122389B2 JP 2008192303 A JP2008192303 A JP 2008192303A JP 2008192303 A JP2008192303 A JP 2008192303A JP 5122389 B2 JP5122389 B2 JP 5122389B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- transistor
- semiconductor device
- voltage
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45041—Fuses are blown to balance the dif amp to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(構成)
図2は、本発明による半導体装置1の第1の実施の形態における構成を示す回路図である。図2を参照して、本発明による半導体装置1は、ヒューズ回路部10とオフセット調整回路部20と差動増幅器30とを具備する。
次に、オフセット電圧調整方法の概要を説明する。設計段階においてヒューズF11〜F14を接続又は切断してオフセット電圧を調整した場合、素子の製造バラツキによって所望の調整値が得られない場合がある。このため高精度の調整を実施する場合、ヒューズを切断する前にヒューズの切断後の値を測定する必要がある。ここで、本発明による半導体装置1では、ヒューズF11〜F14を切断する前に、切断用端子FS11〜FS14に所定の大きさに設定された電圧を印加することで、ヒューズを切断することなく切断後と等価な回路内部の状態を実現する。これにより、精度の高いオフセット電圧の調整が実現できる。
第2の実施の形態における半導体装置1は、図2に示す半導体装置1におけるヒューズ回路11〜14に替えて、図5に示す構成のヒューズ回路11〜14を備える。第2の実施の形態におけるオフセット調整回路部20及び差動増幅器30の構成は第1の実施の形態と同じであるので説明を省略する。
図5を参照して第2の実施の形態におけるヒューズ回路11〜14の構成の詳細を説明する。ヒューズ回路11〜14の構成は同様であるので、ここではヒューズ回路11の構成のみを詳細に説明し、他の説明は省略する。
次に、第2の実施の形態におけるヒューズ回路11の動作を説明する。例えば、Pチャネル型MOSトランジスタMP51の閾値電圧が1V程度である場合、切断用端子FS11に、電源電圧VCC−1V程度の電圧を印加すると、Pチャネル型MOSトランジスタMP51はオン状態となる。これにより、Nチャネル型MOSトランジスタMND51のドレイン電圧及びNチャネル型MOSトランジスタMN51のゲート電圧は電源VCCレベルとなる。Nチャネル型MOSトランジスタMN51は、ゲート電圧がハイレベル(VCCレベル)となるため、オン状態となり、出力端子S11の電圧をローレベル(GNDレベル)に引き下げる。以上のように、切断用端子FS11に電源電圧VCC−1V程度の電圧を印加することにより、ヒューズF11を切断した時の出力端子S11と同じ信号レベルにすることができる。
第3の実施の形態における半導体装置1は、図2に示す半導体装置1におけるヒューズ回路11〜14に替えて、図6に示す構成のヒューズ回路11〜14を備える。第3の実施の形態におけるオフセット調整回路部20及び差動増幅器30の構成は、第1の実施の形態と同じであるので説明を省略する。
図6を参照して第3の実施の形態におけるヒューズ回路11〜14の構成の詳細を説明する。ヒューズ回路11〜14の構成は同様であるので、ここではヒューズ回路11の構成のみを詳細に説明し、他の説明は省略する。
次に、第3の実施の形態におけるヒューズ回路11の動作を説明する。第3の実施の形態では、出力端子S11がPチャネル型MOSトランジスタMP51のゲートに接続されているため、ラッチ回路として機能する。詳細には、出力端子S11の信号レベルに応じてPチャネル型MOSトランジスタMP51のオン/オフ状態が決まり、これに応じてNチャネル型MOSトランジスタMN51のオン/オフ状態が決まる。これにより、出力端子S11の信号レベルは維持される。例えば、出力端子S11がローレベルの場合、Pチャネル型MOSトランジスタMP51はオン状態となり、Nチャネル型MOSトランジスタMN51のゲートにハイレベルの電圧が供給され、Nチャネル型MOSトランジスタMN51はオン状態となる。これにより、出力端子はローレベル(GNDレベル)を維持することができる。このように、第3の実施の形態では、切断用端子FS11に供給される信号レベルによって出力端末S11の信号レベルが決まると、切断用端子FS11に電圧を印加しなくても、出力端子S11(スイッチ制御信号S11)の信号レベルは維持される。従って、第3の実施の形態における半導体装置1によれば、接続端子FS11に印加する信号はパルス状で良く、ヒューズF11に電圧が印加される時間を短くすることができる。これによりヒューズへのダメージを更に小さくすることができる。
10:ヒューズ回路部
20:オフセット調整回路部
30:差動増幅器
11〜14:ヒューズ回路
21、24:スイッチ回路
22:定電流源回路
23:相補信号生成回路
S11〜S14:出力端子(スイッチ制御信号)
FS11〜FS14:切断用端子(調整用信号)
F11〜F14:ヒューズ
I21〜I23:定電流源
N31、N32:ノード
MP11〜MP14、MP30〜MP34、MP51:Pチャネル型MOSトランジスタ
MND11〜MND14、MND51、MND61、MN21〜MN23、MN30〜MN34、MN40A、MN40B、MN51、MN61:Nチャネル型MOSトランジスタ
Claims (11)
- スイッチ制御信号を生成する複数のヒューズ回路を備えるヒューズ回路部を具備し、
前記複数のヒューズ回路の各々は、
一端が第1電源に接続され、他端が切断用端子に接続されたヒューズと、
第2電源と出力端子との間に接続される電流源と、
前記出力端子と前記切断用端子との間に接続され、ゲートが前記第2電源に接続される第1トランジスタと、
前記電流源は、ソース、及びゲートが前記第2電源に接続され、ドレインが前記第1トランジスタのドレインに接続される第2トランジスタを備え、
前記出力端子と前記第2電源との間に接続される第3トランジスタと、
前記第1電源と前記第3トランジスタのゲートとの間に接続され、ゲートが前記切断用端子に接続される第4トランジスタと、
前記第2電源と前記第3トランジスタのゲートとの間に接続され、ゲートが前記第2電源に接続される第5トランジスタと、
前記出力端子と、第1トランジスタのドレインと前記第2トランジスタのドレインとの間の接続点との間に接続される第1抵抗と
を備える半導体装置。 - 請求項1に記載の半導体装置において、
前記ヒューズ回路は、
前記第4トランジスタのゲートと前記切断用端子との間に接続される第2抵抗と、
前記第4トランジスタのゲートと前記第1電源との間に接続されるダイオードと、
を更に備える半導体装置。 - 請求項2に記載の半導体装置において、
前記第4トランジスタのゲートは、第3抵抗を介して前記出力端子に接続される半導体装置。 - 請求項1から3いずれか1項に記載の半導体装置において、
前記第1トランジスタは、Pチャネル型トランジスタであり、
前記第1電源の電圧は、前記第2電源の電圧より高い
半導体装置。 - 請求項1から3いずれか1項に記載の半導体装置において、
前記第1トランジスタは、Nチャネル型トランジスタであり、
前記第1電源の電圧は、前記第2電源の電圧より低い半導体装置。 - 請求項1から5いずれか1項に記載の半導体装置において、
前記複数のヒューズ回路から供給されるスイッチ制御信号に応じて差動増幅器のオフセット電圧を調整するオフセット調整回路部を更に具備し、
前記オフセット調整回路部は、
それぞれ大きさの異なる電流を発生する複数の定電流源と、
前記複数の定電流源に接続され、前記複数の定電流源から前記差動増幅器に出力される電流値を制御する複数の第1スイッチと、
を備え、
前記複数のヒューズ回路の出力端子は、前記複数の第1スイッチに接続され、
前記複数の第1スイッチは、前記複数のヒューズ回路からの出力に応じて前記電流値を決定する
半導体装置。 - 請求項6に記載の半導体装置において、
前記オフセット調整回路部は、
前記差動増幅器において差動対を構成する2つのトランジスタのドレインに接続する2つの第2スイッチと、
相補信号によって前記2つの第2スイッチを制御する相補信号生成回路と、
を備え、
前記ヒューズ回路部は、前記出力端子が前記相補信号生成回路に接続される他のヒューズ回路を備え、
前記相補信号生成回路は、前記他のヒューズ回路の前記出力端子からの出力を正相信号とする前記相補信号を生成し、
前記2つの第2スイッチは、前記相補信号に応じて前記複数の第1スイッチを介して出力される電流を、前記2つのドレインの一方に選択的に出力する
半導体装置。 - 請求項1から5いずれか1項に記載の半導体装置において、
前記複数のヒューズ回路から供給されるスイッチ制御信号に応じて差動増幅器のオフセット電圧を調整するオフセット調整回路部を更に具備し、
前記差動増幅器は、差動対を形成する2つのトランジスタと、前記差動対に接続されるカレントミラー回路とを備え、
前記差動対と前記カレントミラー回路との接続ノードに前記オフセット調整回路からの出力が接続される
半導体装置。 - 請求項8に記載の半導体装置において、
前記第1トランジスタは、前記切断用端子から供給される所定の大きさの電圧に応じて前記第1電源と前記出力端子との間の接続を電気的に切断する半導体装置。 - 請求項1から3いずれか1項に記載の半導体装置において、
前記複数のヒューズ回路のいずれも切断されていない状態において、前記ヒューズ回路部は、前記切断用端子に供給された調整用信号に基づいて前記スイッチ制御信号を生成する
半導体装置。 - 請求項10に記載の半導体装置において、
前記複数のヒューズ回路は、前記切断用端子に供給された調整用信号に対応するヒューズ切断情報に基づいて選択的に切断される
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192303A JP5122389B2 (ja) | 2007-07-25 | 2008-07-25 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193086 | 2007-07-25 | ||
JP2007193086 | 2007-07-25 | ||
JP2008192303A JP5122389B2 (ja) | 2007-07-25 | 2008-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049986A JP2009049986A (ja) | 2009-03-05 |
JP5122389B2 true JP5122389B2 (ja) | 2013-01-16 |
Family
ID=39832746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008192303A Expired - Fee Related JP5122389B2 (ja) | 2007-07-25 | 2008-07-25 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7940114B2 (ja) |
EP (1) | EP2020684A3 (ja) |
JP (1) | JP5122389B2 (ja) |
CN (1) | CN101364120B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043284A1 (ja) * | 2009-10-06 | 2011-04-14 | 株式会社日立製作所 | 半導体集積回路装置 |
DE102014222836A1 (de) * | 2014-11-10 | 2016-05-12 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Fahrerassistenzsystems und Fahrerassistenzsystem |
JP6957892B2 (ja) * | 2016-08-02 | 2021-11-02 | 富士電機株式会社 | 半導体装置およびその特性評価方法 |
JP7045149B2 (ja) * | 2017-08-10 | 2022-03-31 | ローム株式会社 | 差動回路、調節方法、プログラム |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2532444B2 (ja) * | 1987-03-04 | 1996-09-11 | 松下電器産業株式会社 | 多値演算回路 |
US5418487A (en) * | 1992-09-04 | 1995-05-23 | Benchmarg Microelectronics, Inc. | Fuse state sense circuit |
JP2707954B2 (ja) * | 1993-09-01 | 1998-02-04 | 日本電気株式会社 | コード設定回路 |
JPH08213855A (ja) * | 1995-02-02 | 1996-08-20 | Seikosha Co Ltd | 差動増幅回路 |
KR100204340B1 (ko) * | 1996-06-19 | 1999-06-15 | 윤종용 | 메모리 장치의 모드 셋팅 회로 |
JPH10201235A (ja) * | 1996-12-27 | 1998-07-31 | Canon Inc | 電源回路 |
US6278468B1 (en) * | 1998-03-30 | 2001-08-21 | Xerox Corporation | Liquid ink printhead including a programmable temperature sensing device |
JP2000132990A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 冗長判定回路、半導体記憶装置及び冗長判定方法 |
US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
US6297686B1 (en) * | 1999-05-28 | 2001-10-02 | Winbond Electronics Corporation | Semiconductor integrated circuit for low-voltage high-speed operation |
DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
US6424211B1 (en) * | 2000-06-26 | 2002-07-23 | Microchip Technology Incorporated | Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory |
US6396339B1 (en) * | 2000-06-28 | 2002-05-28 | Texas Instruments Incorporated | Operational amplifier trim method with process and temperature error compensation |
JP2003263900A (ja) * | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004085384A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 温度センサ回路、半導体集積回路及びその調整方法 |
JP2004253676A (ja) * | 2003-02-21 | 2004-09-09 | Takion Co Ltd | 半導体集積回路、ledランプ装置、半導体集積回路のトリミング及びledランプ装置のトリミング方法 |
US6967526B1 (en) * | 2004-02-20 | 2005-11-22 | Maxim Integrated Products, Inc. | Low temperature coefficient input offset voltage trim with digital control |
JP4901096B2 (ja) * | 2004-12-08 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
JP4819407B2 (ja) | 2005-06-09 | 2011-11-24 | 株式会社リコー | トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法 |
-
2008
- 2008-07-24 EP EP08013380A patent/EP2020684A3/en not_active Withdrawn
- 2008-07-25 CN CN200810144343.XA patent/CN101364120B/zh not_active Expired - Fee Related
- 2008-07-25 JP JP2008192303A patent/JP5122389B2/ja not_active Expired - Fee Related
- 2008-07-25 US US12/179,666 patent/US7940114B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2020684A3 (en) | 2009-04-08 |
JP2009049986A (ja) | 2009-03-05 |
US20090027107A1 (en) | 2009-01-29 |
CN101364120A (zh) | 2009-02-11 |
US7940114B2 (en) | 2011-05-10 |
EP2020684A2 (en) | 2009-02-04 |
CN101364120B (zh) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6388521B1 (en) | MOS differential amplifier with offset compensation | |
JP4544458B2 (ja) | 半導体装置 | |
US7254080B2 (en) | Fuse circuit and electronic circuit | |
JP2009526461A (ja) | 電圧供給源のパワーダウン状態を検出するための回路装置及び方法 | |
US20070108950A1 (en) | Regulator circuit | |
JP5122389B2 (ja) | 半導体装置 | |
CN109119418B (zh) | 半导体集成装置及其栅极筛查试验方法 | |
KR20050070279A (ko) | 반도체 소자의 내부전압 발생회로 | |
US7514960B2 (en) | Level shifter circuit | |
US20130176066A1 (en) | Level shift circuit | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
KR100904468B1 (ko) | 안티퓨즈 리페어 전압 제어 회로 | |
KR100378237B1 (ko) | 레벨시프터회로 | |
KR100451992B1 (ko) | 반도체 메모리 소자의 전압 발생 회로 | |
KR100480906B1 (ko) | 반도체 메모리 소자의 리페어 회로 | |
KR100550795B1 (ko) | 파워 업 회로 | |
JP2005332964A (ja) | 半導体集積回路装置のヒューズ素子回路 | |
JP2008134687A (ja) | 電圧生成回路 | |
US20050128019A1 (en) | Refresh oscillator | |
JPH11312930A (ja) | 差動増幅器 | |
JP2005252060A (ja) | 半導体装置 | |
KR100244494B1 (ko) | 번인전압 제어회로 | |
KR100808602B1 (ko) | 내부 전원 발생기 | |
KR100329739B1 (ko) | 저전력소비를위하여파워다운모드를가지는기준전압발생회로 | |
KR20040008495A (ko) | 집적회로의 지연장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |