KR100378237B1 - 레벨시프터회로 - Google Patents

레벨시프터회로 Download PDF

Info

Publication number
KR100378237B1
KR100378237B1 KR10-2000-0043042A KR20000043042A KR100378237B1 KR 100378237 B1 KR100378237 B1 KR 100378237B1 KR 20000043042 A KR20000043042 A KR 20000043042A KR 100378237 B1 KR100378237 B1 KR 100378237B1
Authority
KR
South Korea
Prior art keywords
channel
mos transistor
source
circuit
channel mos
Prior art date
Application number
KR10-2000-0043042A
Other languages
English (en)
Other versions
KR20010030011A (ko
Inventor
후지요시요시노리
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010030011A publication Critical patent/KR20010030011A/ko
Application granted granted Critical
Publication of KR100378237B1 publication Critical patent/KR100378237B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

레벨시프터회로는 저전압동작 인버터(INV4), 고전압동작 인버터(INV5), NMOS 트랜지스터(NT5,NT6) 및 PMOS 트랜지스터(PT3)를 포함한다. 저전압동작 인버터(INV4)로부터의 출력, NMOS 트랜지스터(NT6)의 소스 및 PMOS 트랜지스터(PT3)의 게이트는 결합되어 있다. 고전압동작 인버터(INV5)로의 입력, NMOS 트랜지스터(NT6)의 드레인과 NMOS 트랜지스터(PT5)의 소스 및 PMOS 트랜지스터(PT3)의 소스는 결합되어 있다. NMOS 트랜지스터(NT5)의 드레인 및 NMOS 트랜지스터(NT5,NT6)의 게이트가 고전압 전원소스의 전원공급라인에 접속된다. 저전압동작 인버터(INV4)로의 입력이 입력신호단자(Vin2)를 형성하는 반면, 고전압동작 인버터(INV5)로부터의 출력이 출력신호단자(Vout2)를 형성한다.

Description

레벨시프터회로{LEVEL SHIFTER CIRCUIT}
본 발명은 회로가 다른 전압에 의해 동작되는 반도체 집적회로장치에서 사용되는 레벨시프터회로에 관한 것으로, 특히, 저전압 동작회로로부터의 출력신호를 레벨시프트하여 레벨시프트된 신호를 고전원 전압동작회로에 출력하는 레벨시프터회로에 관한 것이다.
도 1은 종래의 레벨시프터회로의 구성예를 나타낸 회로도이다(일본국 특허 공개공보 제 7-193488호).
이 레벨시프터회로는 저전압동작 인버터(INV1,INV2), 고전압동작 인버터(INV3), N채널 MOS(이하, NMOS로 생략됨)트랜지스터(NT1, NT2, NT3, NT4) 및 P채널 MOS(이하, PMOS로 생략함)트랜지스터(PT1,PT2)를 포함한다. 저전압동작 인버터(INV1)로부터의 출력, 저전압동작 인버터(INV2)로의 입력 및 NMOS트랜지스터(NT1,NT3)의 게이트는 결합되어 있다. 저전압동작 인버터(INV2)로부터의 출력은 NMOS 트랜지스터(NT2,NT4)의 게이트에 접속된다. 고전압동작 인버터(INV3)로의 입력, NMOS 트랜지스터(NT2)와 PMOS 트랜지스터(PT2)의 드레인, PMOS 트랜지스터(PT1)의 게이트 및 NMOS 트랜지스터(PT3)의 소스는 결합되어 있다. NMOS 트랜지스터(NT1)와 PMOS 트랜지스터(PT1)의 드레인 및 PMOS 트랜지스터(PT2)의 게이트, 및 NMOS 트랜지스터(NT4)의 소스가 접속되어 있다. PMOS 트랜지스터(PT1,PT2)의 소스 및 NMOS 트랜지스터(NT3, NT4)의 드레인이 고전압 전원소스의 전원공급라인에 접속된다. 저전압동작 인버터(INV1)로의 입력이 입력단자(Vin1)를 형성하는 반면, 고전압동작 인버터(INV3)로부터의 출력이 출력단자(Vout1)를 형성한다.
다음, 이와 같이 구성된 종래의 레벨시프터회로의 동작에 관해 설명한다. VSS 레벨(이하, 'L-레벨'로 칭함)로부터 VDD1 레벨(이하, 'H-레벨'이라 칭함)로 변화한 신호가 저전압 동작회로로부터 입력신호단자(Vin1)로 공급되면, 저전압동작 인버터(INV1)로부터의 출력신호는 H-레벨로부터 L-레벨로 변화한다. 이 때, NMOS 트랜지스터(NT1,NT3)의 ON상태 저항이 서서히 증가하여, NMOS 트랜지스터(NT1,NT3)의 소스-드레인 전압이 증가한다. 거의 동시에, 저전압동작 인버터(INV2)로부터의 출력신호가 L-레벨로부터 H-레벨로 변화하여, 저항이 서서히 감소함에 따라 NMOS 트랜지스터(NT2,NT4)가 도통되어, NMOS 트랜지스터(NT2,NT4)의 소스-드레인 사이의 전압이 저하한다. NMOS 트랜지스터(NT4)가 도통되면, PMOS 트랜지스터(PT2)의 게이트전위가 중간전압까지 상승하여, 그 ON상태 저항이 상승한다. 이에 의해, NMOS 트랜지스터(NT2)에 의한 노드 n2의 전위의 저하가 발생한다. 동시에, 노드 n2의 전위의 저하에 의해 PM0S 트랜지스터(PT1)의 ON상태 저항이 저하하는 반면, 노드 n1의 전위가 상승한다. 저전압 동작회로로부터의 입력신호단자(Vin1)가 완전히 H-레벨에 도달하면, NMOS 트랜지스터(NT1,NT3)는 OFF되고, NMOS 트랜지스터(NT2,NT4)는 ON되고, PMOS 트랜지스터(PT1)는 ON되며, PMOS 트랜지스터(PT2)는 OFF된다. 이에 의해, 고전압 동작회로로의 출력신호단자(Vout1)는 안정화되고 VDD2 레벨(이하, 'HH 레벨'로 칭함)로 설정된다. 한편, H-레벨로부터 L-레벨로 변화하는 신호가 저전압 동작회로로부터 입력신호단자(Vin1)로 공급되면, 저전압동작 인버터(INV1)로부터의 출력신호는 L-레벨로부터 H-레벨로 변화한다. 이 때, NMOS 트랜지스터(NT1,NT3)의 ON상태 저항이 서서히 저하하여, NMOS 트랜지스터(NT1,NT3)의 소스-드레인 전압이 저하한다. 거의 동시에, 저전압동작 인버터(INV2)로부터의 출력신호가 H-레벨로부터 L-레벨로 변화하여, 저항이 점차 증가함에 따라 NMOS 트랜지스터(NT2,NT4)가 비도통되어, NMOS 트랜지스터(NT2,NT4)의 소스-드레인 사이의 전압이 증가한다. NMOS 트랜지스터(NT3)의 도통은 PMOS 트랜지스터(PT1)의 게이트전위를 중간전압까지 상승시켜, 그 ON상태 저항을 상승시킨다. 이에 의해, NMOS 트랜지스터(NT1)에 의한 노드 n1의 전위의 저하를 발생시킨다. 동시에, 노드 n1의 전위의 저하에 의해 PMOS 트랜지스터(PT2)의 ON상태 저항이 저하하는 반면, 노드 n2의 전위가 저하한다. 저전압 동작회로로부터의 입력신호단자(Vin1)가 완전히 L-레벨에 도달하면, NMOS 트랜지스터(NT1,NT3)는 ON되고, NMOS 트랜지스터(NT2,NT4)는 OFF되고, PMOS 트랜지스터(PT1)는 OFF되며, PMOS 트랜지스터(PT2)는 ON된다. 이에 의해, 고전원 전압동작회로로의 출력신호단자(Vout1)의 신호가 안정화되고 L-레벨로 설정된다.
그러나, 상기 종래의 레벨시프터회로에서는, 다음과 같은 문제가 있었다. 즉, 종래의 레벨시프터회로에서는, 예컨대, L-레벨로부터 H-레벨로 변화하는 신호가 저전압 동작회로로부터 입력신호단자(Vin1)로 입력되었을 때, 저전압동작 인버터(INV1)로부터의 출력신호는 H-레벨로부터 L-레벨로 변화하는 반면, 저전압동작 인버터(INV2)로부터의 출력신호는 L-레벨로부터 H-레벨로 변화한다. 이 때, 저전압동작 인버터(INV2)로부터의 출력신호는 저전압동작 인버터(INV1)로부터의 출력신호보다 늦게 변화하기 때문에, NMOS 트랜지스터(NT1, NT2, NT3, NT4) 및 PMOS 트랜지스터(PT1, PT2)가 일시적으로 OFF되고, 이에 의해, 노드 n1, n2의 전위가 불안정하게 되어, 고속으로 레벨시프트를 동작시키는 데 어려움이 있었다. H-레벨로부터 L-레벨로 변화하는 신호가 저전압 동작회로로부터 입력신호단(Vin1)에 공급되면, 동일한 문제가 발생한다.
본 발명은, 종래의 레벨시프터회로에 상기 문제를 해결할 수 있는 레벨시프터회로를 제공하는 것을 목적으로 한다.
상기 목적을 실현하기 위해, 본 발명은 다음과 같이 구성된다.
본 발명의 제 1 양태에 의하면, 저전압 동작회로로부터 출력신호를 수신하고 고전압 동작회로로 출력하는 레벨시프터회로에 있어서,
상기 저전원 전압동작회로로부터의 출력신호를 그 입력단에서 수신하고, 상기 저전압 전원소스에 의해 동작되는 제 1 인버터;
제 1 인버터로부터의 출력신호에 따라 ON/OFF 제어가능한 M0S 트랜지스터를포함하며, 각각 소정의 ON상태 저항을 갖는 복수의 M0S 트랜지스터의 접속회로가, 상기 제 1 인버터로부터의 출력신호에 따라 소정 레벨의 출력신호를 생성하도록 상기 고전압 전원소스와 접지전위 사이에 배치되는 구성을 가진 저항분할회로; 및
상기 저항분할회로로부터의 출력신호를 그 입력단자에서 수신하고, 상기 고전압 전원소스에 의해 동작되는 제 2 인버터를 포함한다.
본 발명의 제 2 양태에 의하면, 상기 제 1 특징을 갖는 레벨시프터회로에서는, 상기 저항분할회로는 그 게이트 및 드레인이 상기 고전압 전원소스에 접속된 제 1 N채널 MOS 트랜지스터; 그 게이트는 상기 고전압 전원소스에 접속되고, 그 드레인은 상기 제 1 N채널 MOS 트랜지스터의 소스에 접속되며, 그 소스는 상기 제 1 인버터의 출력단자에 접속된 제 2 N채널 M0S 트랜지스터; 및 그 게이트 상기 제 1 인버터의 출력단자에 접속되고, 그 드레인이 상기 접지전위에 접속되며, 그 소스가 상기 제 1 N채널 MOS 트랜지스터의 소스와 상기 제 2 N채널 MOS 트랜지스터의 드레인 사이의 접속점에 접속된 제 1 P채널 M0S 트랜지스터를 포함하고, 상기 제 1 N채널 MOS 트랜지스터의 소스 및 상기 제 2 N채널 MOS 트랜지스터의 드레인과 상기 제 1 P채널 MOS 트랜지스터의 소스 사이의 접속점이 출력단자를 형성하는 것을 특징으로 한다.
본 발명의 제 3 양태에 의하면, 상기 제 2 특징을 갖는 레벨시프터회로에서는, 상기 제 1 N채널 MOS 트랜지스터의 채널길이 및 채널폭을 L1, W1로 하고, 상기 제 2 N채널 MOS 트랜지스터의 채널길이 및 채널폭을 L2, W2로 하며, 상기 제 1 P채널 MOS 트랜지스터의 채널길이 및 채널폭을 L3, W3로 하였을 때, 다음 식:
L3/W3 ≪ L1/W1 ≪ L2/W2
을 만족하도록, 제 1, 제 2 MOS 트랜지스터 및 제 1 P채널 MOS 트랜지스터가 구성되는 것을 특징으로 한다.
도 1은 종래의 레벨시프터회로의 구성을 나타낸 회로도,
도 2는 본 발명의 1 실시예에 따른 레벨시프터회로의 구성을 나타낸 회로도이다.
이하, 본 발명의 실시예에 따라 본 발명을 상세히 설명한다.
도 2는 본 발명의 1 실시예에 따른 레벨시프터회로의 구성을 나타낸 회로도이다.
본 실시예의 레벨시프터회로는 저전원전압 동작인버터(INV4), 고전원전압 동작인버터(INV5), NMOS 트랜지스터(NT5, NT6) 및 PMOS 트랜지스터(PT3)를 포함한다. 저전원전압 동작인버터(INV4)로부터의 출력, NMOS 트랜지스터(NT6)의 소스 및 PMOS 트랜지스터(PT3)의 게이트는 결합되어 있다. 고전압동작 인버터(INV5)로의 입력, NMOS 트랜지스터(NT6)의 드레인 및 NMOS 트랜지스터(NT5)와 PMOS 트랜지스터(PT3)의 소스는 결합되어 있다. NMOS 트랜지스터(NT5)의 드레인 및 NMOS 트랜지스터(NT5, NT6)의 게이트가 고전압 전원소스의 전원공급라인에 접속되어 있다. 저전압동작 인버터(INV4)로의 입력이 입력신호단자(Vin2)를 형성하는 반면, 고전압동작 인버터(INV5)로부터의 출력이 출력신호단자(Vout2)를 형성한다. 상기 회로에서, NMOS 트랜지스터(NT5)의 채널길이 및 채널폭을 L1, W1로 하고, NMOS 트랜지스터(NT6)의 채널길이 및 채널폭을 L2, W2로 하며, PMOS 트랜지스터(PT3)의 채널길이 및 채널폭을 L3, W3으로 할 때, 다음 식:
L3/W3 ≪ L1/W1 ≪ L2/W2를 만족하도록, 상기 NMOS 트랜지스터(NT5, NT6) 및PMOS 트랜지스터(PT3)의 트랜지스터 사이즈가 결정되어 있다.
다음, 이상과 같이 구성된 본 실시예의 레벨시프터회로의 동작에 관해 상세히 설명한다. L-레벨로부터 H-레벨로 변화하는 신호가 저전압 동작회로에서 입력신호단자(Vin2)로 공급되면, 저전압동작 인버터(INV4)로부터의 출력신호는 H-레벨로부터 L-레벨로 변화한다. 이 때, PMOS 트랜지스터(PT3)의 ON상태 저항이 서서히 저하하여, PMOS 트랜지스터(PT3)의 소스-드레인 사이의 전압이 저하하고, 노드 n3에서의 전위가 저하한다. 저전압 동작회로로부터의 입력신호단자(Vin2)가 완전히 H-레벨에 도달하면, 노드 3의 전위는 NMOS 트랜지스터(NT5)와 NMOS 트랜지스터(NT6), 인버터(INV4)의 접지측 NMOS 트랜지스터(도시 안함) 및 PMOS 트랜지스터(PT3)의 합성저항 사이의 비에 의해 결정되는 레벨에서 안정화된다. 여기서, NMOS 트랜지스터(NT6)를 지나는 전류경로 및 PMOS 트랜지스터(PT3)가 병렬이고, L2/W2 ≫ L3/W3이기 때문에, 상기 병렬회로의 합성저항은 대략 PMOS 트랜지스터(PT3)의 ON상태 저항과 일치한다. NMOS 트랜지스터(NT5) 및 PMOS 트랜지스터(PT3)는 직렬로 접속되고, L1/W1 ≫ L3/W3이기 때문에, PMOS 트랜지스터(PT3)의 ON상태 저항이 NMOS 트랜지스터(NT5)의 ON상태 저항과 비교하여 지극히 작다. 결과적으로, 노드 n3의 전위는 대략 L-레벨과 같다. 이에 의해, 출력신호단자(Vout2)로부터 고전압 동작회로로의 출력신호는 H-레벨에서 안정하게 된다.
한편, H-레벨로부터 L-레벨로 변화하는 신호가 저전압 동작회로로부터 입력신호단자(Vin2)로 공급되면, 저전압동작 인버터(INV4)로부터의 출력신호는 L-레벨로부터 H-레벨로 변화한다. 이 때, PMOS 트랜지스터(PT3)의 ON상태 저항이 서서히증가하여, PMOS 트랜지스터(PT3)의 소스-드레인 사이의 전압이 증가하고, 노드 n3의 전위가 증가한다. 저전압 동작회로로부터의 입력신호단자(Vin2)가 완전히 L-레벨에 도달하면, PMOS 트랜지스터(PT3)는 OFF되어, 노드 3의 전위는 고전압 전원소스로부터의 전압(VDD2)과 저전압 전원소스로부터의 전압(VDD1) 사이의 전위차를 NMOS 트랜지스터(NT5)와 NMOS 트랜지스터(NT6)의 ON상태 저항에 거의 비례하게 분할함으로써 결정되는 레벨로 설정된다.(저전압동작 인버터(INV4)의 전원소스측 PMOS 트랜지스터의 ON상태 저항은 상기 양 NMOS 트랜지스터(NT5, NT6)의 ON상태 저항과 비교하여 지극히 작다). 여기서, NMOS 트랜지스터(NT5)와 NMOS 트랜지스터(NT6)는 직렬로 접속되고, L2/W2 ≫ L1/W1이기 때문에, NMOS 트랜지스터(NT5)의 ON저항이 NMOS 트랜지스터(NT6)의 ON저항과 비교하여 지극히 작다. 결과적으로, 노드 n3의 전위는 거의 H-레벨과 같다. 이에 의해, 출력신호단자(Vout2)로부터의 고전압 동작회로로의 출력신호는 L-레벨에서 안정하게 된다.
상기한 바와 같이, 본 실시예의 레벨시프터회로에 따르면, 입력신호의 레벨천이시, 그 전위가 불안정하게 되는 노드가 존재하지 않기 때문에, NMOS 트랜지스터 및 PM0S 트랜지스터의 트랜지스터 사이즈를 조정함으로써 용이하게 고속동작을 실현할 수 있다. 또한, 상기 종래의 레벨시프터회로와 비교하여, 지극히 적은 소자수로, 상기 실시예의 레벨시프터회로를 구성할 수 있다. 특히, 도 1에 나타낸 종래의 레벨시프터회로에서는, 12개의 MOS 트랜지스터가 필요하지만, 본 실시예의 구성에 의하면, 레벨시프터를 제작하기 위해 단지 7개의 MOS 트랜지스터가 필요하다.
상세히 설명한 바와 같이, 본 발명에 의하면, 적은 소자수로 용이하게 고속동작을 실현할 수 있는 지극히 유용한 레벨시프터회로를 제공할 수 있다.

Claims (3)

  1. 저전압 동작회로로부터 출력신호를 수신하고 고전압 동작회로로 출력하는 레벨시프터회로에 있어서,
    상기 저전압 동작회로로부터의 출력신호를 그 입력단에서 수신하고, 상기 저전압 전원소스에 의해 동작되는 제 1 인버터;
    제 1 인버터로부터의 출력신호에 따라 ON/OFF 제어가능한 P채널 M0S 트랜지스터를 포함하고, 각각 소정의 ON상태 저항을 갖는 복수의 N채널 M0S 트랜지스터의 접속회로가, 상기 제 1 인버터로부터의 출력신호에 따라 소정 레벨의 출력신호를 생성하도록 상기 고전압 전원소스와 접지전위 사이에 배치되는 구성을 가진 저항분할회로; 및
    상기 저항분할회로로부터의 출력신호를 그 입력단자에서 수신하고, 상기 고전압 전원소스에 의해 동작되는 제 2 인버터를 포함하는 레벨시프터회로.
  2. 제 1항에 있어서, 상기 저항분할회로는 그 게이트 및 드레인이 상기 고전압 전원소스에 접속된 제 1 N채널 MOS 트랜지스터; 그 게이트는 상기 고전압 전원소스에 접속되고, 그 드레인은 상기 제 1 N채널 MOS 트랜지스터의 소스에 접속되며, 그 소스는 상기 제 1 인버터의 출력단자에 접속된 제 2 N채널 M0S 트랜지스터; 및 그 게이트 상기 제 1 인버터의 출력단자에 접속되고, 그 드레인이 상기 접지전위에 접속되며, 그 소스가 상기 제 1 N채널 MOS 트랜지스터의 소스와 상기 제 2 N채널 MOS 트랜지스터의 드레인 사이의 접속점에 접속된 제 1 P채널 M0S 트랜지스터를 포함하며, 상기 제 1 N채널 MOS 트랜지스터의 소스 및 상기 제 2 N채널 MOS 트랜지스터의 드레인과 상기 제 1 P채널 MOS 트랜지스터의 소스 사이의 접속점이 출력단자를 형성하는 레벨시프터회로.
  3. 제 2항에 있어서, 상기 제 1 N채널 MOS 트랜지스터의 채널길이 및 채널폭을 L1, W1로 하고, 상기 제 2 N채널 MOS 트랜지스터의 채널길이 및 채널폭을 L2, W2로 하며, 상기 제 1 P채널 MOS 트랜지스터의 채널길이 및 채널폭을 L3, W3로 하였을 때, 다음 식:
    L3/W3 ≪ L1/W1 ≪ L2/W2
    을 만족하도록, 제 1, 제 2 MOS 트랜지스터 및 제 1 P채널 MOS 트랜지스터가 구성되는 레벨시프터회로.
KR10-2000-0043042A 1999-07-27 2000-07-26 레벨시프터회로 KR100378237B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21174199A JP3556533B2 (ja) 1999-07-27 1999-07-27 レベルシフタ回路
JP11-211741 1999-07-27

Publications (2)

Publication Number Publication Date
KR20010030011A KR20010030011A (ko) 2001-04-16
KR100378237B1 true KR100378237B1 (ko) 2003-03-29

Family

ID=16610827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0043042A KR100378237B1 (ko) 1999-07-27 2000-07-26 레벨시프터회로

Country Status (4)

Country Link
US (1) US6304105B1 (ko)
JP (1) JP3556533B2 (ko)
KR (1) KR100378237B1 (ko)
TW (1) TW465189B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731056B2 (ja) * 2000-08-31 2011-07-20 三菱電機株式会社 半導体集積回路
JP3916931B2 (ja) * 2001-11-19 2007-05-23 富士通株式会社 電圧発生回路、レベルシフト回路及び半導体装置
US6995598B2 (en) * 2003-02-13 2006-02-07 Texas Instruments Incorporated Level shifter circuit including a set/reset circuit
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
KR101807734B1 (ko) 2010-03-02 2017-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR102594977B1 (ko) * 2019-04-09 2023-10-30 에스케이하이닉스 주식회사 신호전달회로 및 이를 포함하는 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3079515B2 (ja) * 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
US5378943A (en) * 1993-04-20 1995-01-03 International Business Machines Corporation Low power interface circuit
JP3070373B2 (ja) 1993-12-27 2000-07-31 松下電器産業株式会社 レベルシフタ回路
DE19536020C1 (de) * 1995-09-27 1997-02-20 Siemens Ag Bidirektionale Treiberschaltung für PCI-Bussysteme
US5914617A (en) * 1996-12-23 1999-06-22 Lsi Logic Corporation Output driver for sub-micron CMOS

Also Published As

Publication number Publication date
JP2001044820A (ja) 2001-02-16
KR20010030011A (ko) 2001-04-16
US6304105B1 (en) 2001-10-16
JP3556533B2 (ja) 2004-08-18
TW465189B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
KR100297139B1 (ko) 반도체 집적회로
US7176741B2 (en) Level shift circuit
KR100228951B1 (ko) 보디전압 제어형 반도체 집적회로
US5723986A (en) Level shifting circuit
JP3152867B2 (ja) レベルシフト半導体装置
KR100243850B1 (ko) 비휘발성 메모리 집적 회로의 고전압 스위칭용고전압 레벨 시프터
KR100326435B1 (ko) 전압시프터회로
KR100310493B1 (ko) 링 발진기 및 지연 회로
US6791391B2 (en) Level shifting circuit
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
KR920004340B1 (ko) 전원절환회로
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
KR100378237B1 (ko) 레벨시프터회로
KR0176326B1 (ko) 배타적 오아/노아게이트 회로
US7514960B2 (en) Level shifter circuit
KR100300687B1 (ko) 반도체집적회로
CN108809295B (zh) 电平移位电路
JP2004112310A (ja) トランジスタ回路
US6850094B2 (en) Semiconductor integrated circuit having a plurality of threshold voltages
KR100221757B1 (ko) 신호 레벨 변환 회로
JP2003198358A (ja) レベルシフト回路
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
KR100221612B1 (ko) 씨엠오에스 출력버퍼의 바이어스 조정 회로
JPH0210763A (ja) 半導体集積回路
US10101760B1 (en) Power-on control circuit and input/output control circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee