JP4901096B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4901096B2 JP4901096B2 JP2004355720A JP2004355720A JP4901096B2 JP 4901096 B2 JP4901096 B2 JP 4901096B2 JP 2004355720 A JP2004355720 A JP 2004355720A JP 2004355720 A JP2004355720 A JP 2004355720A JP 4901096 B2 JP4901096 B2 JP 4901096B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- transistor
- contact plug
- node
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
図1は、本発明の第1の実施形態に係る半導体記憶装置の構成を示す回路図である。PチャネルMOSトランジスタ3のゲートには、プリチャージ信号PRCが入力されている。トランジスタ3のソースは、電源電圧VDDに接続されている。トランジスタ3のドレインは、ノードSに接続されている。
第2の実施形態は、フューズ素子1に接続されたPチャネルMOSトランジスタが破壊されるのを防止するように半導体記憶装置を構成したものである。
第3の実施形態は、フューズ素子1とトランジスタとの間に拡散層で形成された抵抗を接続することで、レーザー照射時にトランジスタが破壊されるのを防止するようにしたものである。
第4の実施形態は、フューズ素子1とNチャネルMOSトランジスタ2との間に、配線抵抗と配線容量とを付加することで、NチャネルMOSトランジスタ2を保護するようにしたものである。
第5の実施形態は、フューズ素子1とトランジスタの拡散層とを接続するコンタクトプラグと、トランジスタのゲートとの距離を離すことでゲート絶縁膜を保護するようにしたものである。
(2)コンタクトプラグ65,67の径の1.5倍以上
(3)ゲート長の4倍以上
(4)実効ゲート酸化膜厚の100倍以上
このようにトランジスタ60を形成することで、フューズ素子1にレーザーを照射する際に発生する電荷により誘起される電界が、ゲート絶縁膜61に集中するのを緩和することができる。これにより、ゲート絶縁膜61が破壊されるのを防止することができる。
第6の実施形態は、フューズ素子1に接続されるNチャネルMOSトランジスタ70のゲート絶縁膜を厚くすることで、フューズ素子1にレーザーを照射する際に発生する電荷によりゲート絶縁膜が破壊されるのを防止するようにしたものである。
Claims (3)
- 第1及び第2端子を有し、且つ前記第1端子と前記第2端子との間がレーザーにより電気的に切断されたか否かにより情報を記憶するフューズ素子と、
前記フューズ素子の情報が転送されるノードと、
基板内に設けられた半導体領域と、
前記第1端子と前記ノードとの間に設けられ、且つ前記情報を前記ノードにセットし、且つ前記半導体領域内に設けられた第1ソース領域及び第1ドレイン領域と、前記第1ソース領域及び前記第1ドレイン領域間の半導体領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた第1ゲート電極とを含み、前記第1ソース領域は第1コンタクトプラグを介して前記第1端子に接続され、前記第1ドレイン領域は第2コンタクトプラグを介して前記ノードに接続された、第1トランジスタと、
を具備し、
前記第1ゲート電極と前記第1コンタクトプラグとの第1距離は、前記第1ゲート電極と前記第2コンタクトプラグとの第2距離より長く、前記ゲート絶縁膜が前記レーザーに起因して発生する電荷によって破壊されない距離に設定され、
前記第1距離は、
(1)0.15μm以上
(2)前記第1トランジスタの実効ゲート酸化膜厚の100倍以上
のいずれかの条件を満たすことを特徴とする半導体記憶装置。 - 前記ノードに接続され、且つ複数の第2トランジスタを含むラッチ回路をさらに具備し、
前記複数の第2トランジスタの各々は、第2ゲート電極と、第2ソース領域と、第2ドレイン領域と、前記第2ソース領域上に設けられた第3コンタクトプラグと、前記第2ドレイン領域上に設けられた第4コンタクトプラグとを含み、
前記第2ゲート電極と前記第3コンタクトプラグとの第3距離は、前記第2ゲート電極と前記第4コンタクトプラグとの第4距離と同じであることを特徴とする請求項1に記載の半導体記憶装置。 - 前記第2距離は、前記第3距離と同じであることを特徴とする請求項2に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355720A JP4901096B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体記憶装置 |
US11/293,378 US7218560B2 (en) | 2004-12-08 | 2005-12-05 | Semiconductor memory device |
CNA2005101294041A CN1815630A (zh) | 2004-12-08 | 2005-12-07 | 半导体存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355720A JP4901096B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165332A JP2006165332A (ja) | 2006-06-22 |
JP4901096B2 true JP4901096B2 (ja) | 2012-03-21 |
Family
ID=36573527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004355720A Expired - Fee Related JP4901096B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7218560B2 (ja) |
JP (1) | JP4901096B2 (ja) |
CN (1) | CN1815630A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006001729A1 (de) * | 2006-01-13 | 2007-07-19 | Robert Bosch Gmbh | Baugruppe mit mechanisch unzugänglicher oder schwer zugänglicher Schaltung sowie Verfahren zur Umschaltung des Betriebszustandes einer Baugruppe |
KR100827664B1 (ko) | 2006-12-26 | 2008-05-07 | 삼성전자주식회사 | 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법 |
EP2020684A3 (en) * | 2007-07-25 | 2009-04-08 | NEC Electronics Corporation | Semiconductor device and offset voltage adjusting method |
US7567115B2 (en) * | 2007-11-01 | 2009-07-28 | Elite Semiconductor Memory Technology Inc. | Fuse-fetching circuit and method for using the same |
CN112397544B (zh) * | 2020-11-12 | 2021-09-14 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其控制方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033393A (ja) * | 1991-06-27 | 2002-01-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5457656A (en) * | 1994-08-17 | 1995-10-10 | United Microelectronics Corp. | Zero static power memory device redundancy circuitry |
JP3752782B2 (ja) * | 1997-05-23 | 2006-03-08 | ソニー株式会社 | 半導体装置の保護回路 |
GB2335076B (en) * | 1998-03-04 | 2003-07-16 | Fujitsu Ltd | Electrostatic discharge protection in semiconductor devices |
JP3786527B2 (ja) * | 1998-10-06 | 2006-06-14 | 富士通株式会社 | 半導体装置及び半導体チップ上レイアウト設計方法 |
US6525350B1 (en) * | 1999-07-16 | 2003-02-25 | Kawasaki Steel Corporation | Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same |
JP2001266589A (ja) * | 2000-03-21 | 2001-09-28 | Toshiba Corp | 半導体記憶装置およびそのテスト方法 |
JP4217388B2 (ja) * | 2001-06-26 | 2009-01-28 | 株式会社東芝 | 半導体チップ及び半導体モジュール |
US6762918B2 (en) | 2002-05-20 | 2004-07-13 | International Business Machines Corporation | Fault free fuse network |
US6710640B1 (en) | 2002-09-19 | 2004-03-23 | Infineon Technologies Ag | Active well-bias transistor for programming a fuse |
-
2004
- 2004-12-08 JP JP2004355720A patent/JP4901096B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-05 US US11/293,378 patent/US7218560B2/en not_active Expired - Fee Related
- 2005-12-07 CN CNA2005101294041A patent/CN1815630A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7218560B2 (en) | 2007-05-15 |
JP2006165332A (ja) | 2006-06-22 |
CN1815630A (zh) | 2006-08-09 |
US20060119415A1 (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7796460B2 (en) | Nonvolatile semiconductor memory device | |
JP3662351B2 (ja) | 半導体装置のヒューズ素子 | |
JP4981661B2 (ja) | 分割チャネルアンチヒューズアレイ構造 | |
US8254198B2 (en) | Anti-fuse element | |
US7272067B1 (en) | Electrically-programmable integrated circuit antifuses | |
KR101175524B1 (ko) | 고속 otp 검출 스킴 | |
US6657243B2 (en) | Semiconductor device with SRAM section including a plurality of memory cells | |
KR20130012565A (ko) | 반도체 집적 회로 | |
TWI484494B (zh) | 單層多晶矽非揮發式記憶體 | |
KR102106664B1 (ko) | Otp 셀 및 이를 이용한 otp 메모리 어레이 | |
US8625377B2 (en) | Low voltage efuse programming circuit and method | |
JP4685388B2 (ja) | 半導体装置 | |
JP2011077159A (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
US7362159B2 (en) | Semiconductor integrated circuit | |
KR100346991B1 (ko) | 반도체 기억 장치 | |
US7218560B2 (en) | Semiconductor memory device | |
KR20200057658A (ko) | 안티 퓨즈 메모리 셀 | |
JP2007324423A (ja) | 半導体集積回路装置 | |
JP2974024B2 (ja) | Mosメモリーポイント | |
JP2011044602A (ja) | 不揮発性半導体記憶装置 | |
CN108766499B (zh) | E-fuse存储阵列、e-fuse以及e-fuse操作方法 | |
KR20010040453A (ko) | Uv 조사에 의해 소거가능한 비휘발성 메모리를 포함하는반도체 장치 | |
US20070181958A1 (en) | Semiconductor device and method of forming the same | |
US8451654B2 (en) | Semiconductor memory device | |
JP2885933B2 (ja) | 半導体不揮発性メモリとその書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |