KR100808602B1 - 내부 전원 발생기 - Google Patents

내부 전원 발생기 Download PDF

Info

Publication number
KR100808602B1
KR100808602B1 KR1020070015562A KR20070015562A KR100808602B1 KR 100808602 B1 KR100808602 B1 KR 100808602B1 KR 1020070015562 A KR1020070015562 A KR 1020070015562A KR 20070015562 A KR20070015562 A KR 20070015562A KR 100808602 B1 KR100808602 B1 KR 100808602B1
Authority
KR
South Korea
Prior art keywords
voltage
internal power
internal
reference voltage
output
Prior art date
Application number
KR1020070015562A
Other languages
English (en)
Inventor
옥승한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070015562A priority Critical patent/KR100808602B1/ko
Application granted granted Critical
Publication of KR100808602B1 publication Critical patent/KR100808602B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치 내부에 사용되는 내부 전원 발생기에 관하여 개시한다. 개시된 본 발명은 외부 전원을 소정 전압 레벨의 기준 전압으로 출력하는 기준 전압 발생부; 패드를 통한 기준 전위 인가시 테스트 모드 신호에 응답하여 기준 전압과 접지 전압 중 어느 하나를 선택하여 내부 기준 전압으로 출력하는 레벨 쉬프터; 내부 기준 전압을 복수의 동작 모드에 적합한 다수의 분배 전압으로 출력하는 전압 분배부; 및 동작 모드에 응답하여 분배 전압 중 어느 하나를 선택하여 내부 전원 전압으로 출력하는 구동부;를 포함하여 구성됨을 특징으로 한다.

Description

내부 전원 발생기{Internal Voltage Generator}
도 1은 본 발명의 실시예에 따른 내부 전원 발생기를 구성하는 블록도.
도 2는 도 1의 레벨 쉬프트를 나타내는 회로도.
도 3은 도 2의 구동부를 나타내는 회로도.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 외부 전원을 공급받아 반도체 장치 내부에 사용되는 내부 전원으로 변압하는 내부 전원 발생기에 관한 것이다.
일반적으로 반도체 장치는 전력 소모를 줄이고 외부 노이즈에 대한 영향을 최소화하며 소자의 신뢰성 향상과 안정적인 동작을 위해 외부 전원 전압으로 내부 전원 전압을 발생시키는 내부 전원 발생기를 구비한다.
이러한 내부 전원 발생기는 낮은 셋업 전압을 갖고 기준 전위의 전원 전압 VDD 의존성을 줄이기 위해 기준 전압 발생기, 레벨 쉬프트, 전압 분배부 및 복수개의 구동부를 포함하여 구성된다.
내부 전원 발생기의 동작을 살펴보면, 기준 전압 발생기는 내부 전원 발생기 가 목표치로 하는 기준 전압 VREF_BG를 출력하고, 레벨 쉬프트는 기준 전압 VREF_BG를 입력받아 전압 레벨이 쉬프트된 내부 기준 전압 VREF_INT을 출력한다. 그리고, 전압 분배부는 내부 기준 전압 VREF_INT을 동작 모드별, 예를 들면 노말 모드와 테스트 모드에서 원하는 전압 레벨로 분배하여 출력하고, 각 구동부는 동작 모드에 대응하여 코아 기준 전압 VREFC, 워드라인 구동 기준 전압 VREFP, 백바이어스 기준 전압 VREFB 등의 기준 전위를 선택하여 출력한다.
한편, 반도체 장치의 개발 테스트시 내부 전원 레벨을 다양하게 가변시켜 테스트할 필요가 있으므로 패드를 통해 기준 전위를 인가한다. 그러나, 상술한 내부 전원 발생기에서 출력되는 기준 전위로 인해 패드로 인가되는 기준 전위를 원하는 레벨로 낮추기 어려운 문제가 있다. 예컨데, 패드를 통해 기준 전위를 0.5V로 인가하는데 내부 전원 발생기에서 출력되는 기준 전위가 0.7V인 경우 기준 전위를 0.5V로 낮추기 어려운 문제가 있다.
상기의 문제점을 해결하기 위해 패드를 통한 기준 전위 인가시 내부 전원 발생기의 구동부를 오프시키는 회로를 구성할 수 있으나, 복수개의 구동부 각각에 상기 회로를 추가시켜야 하므로 면적이 늘어나며 회로가 복잡해지는 단점이 있다.
따라서, 본 발명의 목적은 패드를 통해 임의로 기준 전위를 인가하기 위해 상기 패드를 통한 기준 전위 인가 테스트 모드 신호에 대응하여 기준 전위를 접지 전위 레벨로 출력하는 내부 전원 발생기를 제공하는 데 있다.
본 발명의 다른 목적은 상기의 목적을 달성하는 내부 전원 발생기의 면적 증 가를 방지하여 고집적에 적합한 반도체 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 내부 전원 발생기는 외부 전원을 소정 전압 레벨의 기준 전압으로 출력하는 기준 전압 발생부; 패드를 통해 기준 전위 인가시 테스트 모드 신호에 응답하여 상기 기준 전압과 접지 전압 중 어느 하나를 선택하여 내부 기준 전압으로 출력하는 레벨 쉬프터; 상기 내부 기준 전압을 복수의 동작 모드에 적합한 다수의 분배 전압으로 출력하는 전압 분배부; 및 상기 동작 모드에 응답하여 상기 분배 전압 중 어느 하나를 선택하여 내부 전원 전압으로 출력하는 구동부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 레벨 쉬프터는 상기 테스트 모드 신호에 응답하여 상기 기준 전압과 상기 접지 전압 중 어느 하나를 입력 전압으로 출력하는 제어부; 및 상기 입력 전압과 동일한 전압 레벨의 상기 내부 기준 전압을 출력하는 차동비교기;를 포함하여 구성된다.
상기 제어부는 상기 기준 전압 발생기의 출력단과 상기 차동비교기의 입력단 사이에 연결되며 상기 테스트 모드 신호가 비활성화될 때 상기 기준 전압을 상기 입력 전압으로 전달하는 제 1 스위치부; 및 상기 차동비교기의 입력단과 접지전위단 사이에 연결되며 상기 테스트 모드 신호가 활성화될 때 상기 접지 전압을 상기 입력 전압으로 전달하는 제 2 스위치부;를 포함하여 구성되며, 상기 제 1 및 제 2 스위치부는 NMOS 트랜지스터로 구성됨이 바람직하다.
본 발명의 목적을 달성하기 위한 다른 내부 전원 발생기는 기준 전위를 내부 회로로 인가하는 패드; 상기 패드를 통한 기준 전위 인가시 활성화되는 테스트 신호에 응답하여 제 1 전압을 출력하는 내부 기준 전압 발생부; 및 상기 제 1 전압을 복수의 동작 모드에 대응되도록 분배하고 상기 동작 모드에 응답하여 다수의 내부 전원 전압을 출력하는 내부 전원 발생부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 내부 기준 전압 발생부는 상기 테스트 신호에 응답하여 소정 전압과 접지 전압 중 어느 하나를 입력 전압으로 출력하는 제어부; 및 상기 입력 전압을 차동비교하여 동일한 전압 레벨의 상기 제 1 전압으로 출력하는 차동비교기;를 포함하여 구성된다.
상기 제어부는 상기 테스트 신호가 비활성화될 때 상기 소정 전압을 상기 입력 전압으로 전달하는 제 1 스위치부; 및 상기 테스트 모드 신호가 활성화될 때 상기 접지 전압을 상기 입력 전압으로 전달하는 제 2 스위치부;를 포함하여 구성되며, 상기 제 1 및 제 2 스위치부는 NMOS 트랜지스터로 구성됨이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 반도체 장치의 제품 개발 테스트시 패드로 인가되는 임의의 기준 전위를 안정시키기 위해 출력 전압을 제어하는 내부 전원 발생기에 관한 것으로 바람직한 실시예를 도 1과 같이 제시한다.
도 1을 참조하면, 본 발명의 실시예에 따른 내부 전원 발생기는 기준 전압 발생기(10), 레벨 쉬프트(20), 전압 분배부(30) 및 복수개의 구동부(40, 41, ... , 4N)를 포함하여 구성된다.
기준 전압 발생기(10)는 내부 전원 발생기가 목표로 하는 기준 전압 VREF_BG 를 출력하는 밴드갭(Bandgap) 기준 전압 발생기 또는 위들러(Widlar) 기준 전압 발생기일 수 있다.
도 2를 참조하면, 레벨 쉬프트(20)는 입력 전압 VREF_IN을 차동비교하여 동일한 레벨의 내부 기준 전압 VREF_INT를 출력하는 차동비교기(22)와, 테스트 모드 신호 TM에 응답하여 기준 전압 VREF_BG 또는 접지 전압 VSS 중 어느 하나를 입력 전압 VREF_IN으로 출력하는 제어부(24)를 포함하여 구성된다.
여기서, 테스트 모드 신호 TM은 패드를 통해 기준 전위를 인가할 때 하이 레벨로 인가되는 신호이다.
레벨 쉬프트의 차동비교기(22)는 PMOS 트랜지스터들(P1, P2, P3)와 NMOS 트랜지스터들(N1, N2, N3)로 구현될 수 있다.
PMOS 트랜지스터(P1)은 전압 전위 인가단 VDD와 노드 ND1 사이에 연결되고, PMOS 트랜지스터(P2)는 전압 전위 인가단 VDD와 노드 ND2 사이에 연결되며, PMOS 트랜지스터(P1, P2)의 게이트는 노드 ND2에 공통으로 연결되어 전류 미러를 형성한다. 그리고, PMOS 트랜지스터(P3)는 전압 전위 인가단 VDD와 출력단 사이에 연결되고 게이트는 노드 ND1에 연결되어 노드 ND1의 전압에 상응하여 출력단의 전압을 풀업시킨다.
NMOS 트랜지스터(N1)은 노드 ND1과 노드 ND3 사이에 연결되고 게이트는 제어부(22)의 출력단에 연결되며, NMOS 트랜지스터(N2)는 노드 ND2와 노드 ND3 사이에 연결되고 게이트는 출력단에 연결된다. 그리고, NMOS 트랜지스터(N3)는 노드 ND3과 접지 전위 인가단 VSS 사이에 연결되고 게이트는 차동비교기가 동작할 수 있도록 인가되는 일정한 크기의 바이어스 전압 인가단 VBAIS에 연결된다.
당업자는 입력 전압 VREF_IN에 의해 동일한 레벨의 내부 전원 전압 VREF_INT을 출력하는 레벨 쉬프트의 차동비교기(22)와 동일한 기능을 수행하는 다양한 회로를 구현할 수 있을 것이다.
레벨 쉬프트의 제어부(24)는 NMOS 트랜지스터(N4, N5)로 구현될 수 있다.
NMOS 트랜지스터(N4)는 기준 전압 발생기(10)의 출력단과 차동비교기(22)의 입력단 사이에 연결되며, 게이트로 인가되는 반전된 테스트 모드 신호 TM에 의해 기준 전압 VREF_BG를 입력 전압 VREF_IN으로 전달하고, NMOS 트랜지스터(N5)는 차동비교기(22)의 입력단과 접지 전위 인가단 VSS 사이에 연결되어 게이트로 인가되는 테스트 모드 신호 TM에 의해 접지 전위 VSS를 입력 전압 VREF_IN으로 전달한다.
여기서는, 제어부(24)의 구성을 NMOS 트랜지스터(N4, N5) 예시하였으나, 이로써 본 발명이 한정되지 않음은 당연하다.
레벨 쉬프트(20)의 동작을 살펴보면, 노말 동작은 내부 전원 발생기에서 기준 전위를 인가하므로 테스트 모드 신호 TM가 로우 레벨로 인가된다. 따라서, 제어부(24)는 NMOS 트랜지스터(N4)를 구동시켜 기준 전압 VREF_BG를 입력 전압 VREF_IN으로 출력하고, 차동비교기(22)는 기준 전압 VREF_BG와 동일한 전압 레벨의 내부 전원 전압 VREF_INT을 출력한다.
반면, 테스트 동작은 패드를 통해 기준 전위를 인가하므로 테스트 모드 신호 TM가 하이 레벨로 인가된다. 따라서, 제어부(24)는 NMOS 트랜지스터(N5)를 구동시켜 접지 전위 VSS를 입력 전압 VREF_IN으로 출력하고, 차동비교기(22)는 접지 전위 VSS와 동일한 전압 레벨의 내부 전원 전압 VREF_INT을 출력한다.
전압 분배부(30)는 레벨 쉬프트(20) 출력단과 접지 전위 인가단 VSS 사이에 복수개의 저항이 직렬로 연결되고 각 노드별로 각기 다른 전압을 갖게 구성되며, 내부 기준 전압 VREF_INT을 동작 모드별(예를 들면, 노말 모드와 번인 테스트 모드)로 전압을 분배하여 출력한다.
각 구동부(40, 41, ..., 4N)는 동작 모드에 대응하여 기준 전위(예를 들면, 코아 기준 전압 VREFC, 워드라인 구동 기준 전압 VREFP, 백바이어스 기준 전압 VREFB 등)를 선택하여 출력한다.
도 3을 참조하면, 구동부(40)는 입력 전압 VREF_IN1, VREF_IN2 중 어느 하나를 코아 기준 전압 VREFC로 출력하는 차동비교기(52)와 번인 테스트 모드 신호 TBI에 응답하여 입력 전압 VREF_IN1, VREF_IN2의 전압 레벨을 제어하는 제어부(54)를 포함하여 구성된다.
여기서, 번인 테스트 모드 신호 TBI는 번인 테스트를 수행할 때 하이 레벨로 인가되는 신호이다.
구동부의 차동비교기(52)는 레벨 쉬프트의 차동비교기(22)와 유사하게 PMOS 트랜지스터(P4, P5, P6)와 NMOS 트랜지스터(N6, N7, N8)로 구성된다.
구체적으로, 구동부의 차동비교기(52)를 구성하는 PMOS 트랜지스터(P4, P5, P6) 및 NMOS 트랜지스터(N6, N7, N8)은 레벨 쉬프트의 차동비교기(22)를 구성하는 PMOS 트랜지스터(P1, P2, P3) 및 NMOS 트랜지스터(N1, N2, N3)와 구성 및 기능이 동일하다. 반면, 구동부의 차동비교기(52)는 노드 ND4와 노드 ND6 사이에 연결되고 게이트로 입력 전압 VREF_IN2를 인가받는 NMOS 트랜지스터(N9)를 더 포함한다.
구동부의 제어부(54)는 번인 테스트 모드 신호 TBI에 의해 노말 모드의 분배 전압 VREF_CN을 입력 전압 VREF_IN1로 출력하는 제1제어부(56)와 번인 테스트 모드의 분배 전압 VREF_CB를 입력 전압 VREF_IN2로 출력하는 제2제어부(58)를 구비한다.
제1제어부(56)는 NMOS 트랜지스터(N10, N11)로 구현될 수 있으며, NMOS 트랜지스터(N10)는 게이트로 인가되는 반전된 번인 테스트 모드 신호 TBI에 의해 노말 모드 분배 전압 VREF_CN을 입력 전압 VREF_IN1으로 출력하고, NMOS 트랜지스터(N11)는 게이트로 인가되는 번인 테스트 모드 신호 TBI에 의해 접지 전위 VSS를 입력 전압 VREF_IN1으로 출력한다.
제2제어부(58)는 제1제어부(56)과 유사하게 NMOS 트랜지스터(N12, N13)로 구현될 수 있으며, NMOS 트랜지스터(N12)는 게이트로 인가되는 번인 테스트 모드 신호 TBI에 의해 번인 테스트 모드의 분배 전압 VREF_CB을 입력 전압 VREF_IN2로 출력하고, NMOS 트랜지스터(N13)는 게이트로 인가되는 반전된 번인 테스트 모드 신호 TBI에 의해 접지 전위 VSS를 입력 전압 VREF_IN2로 출력한다.
구동부(40)의 동작을 살펴보면, 노말 동작 모드는 번인 테스트 모드 신호 TBI가 로우 레벨로 인가되므로 제어부(52)는 NMOS 트랜지스터(N10)를 구동시켜 입력 전압 VREF_IN1로 노말 모드 분배 전압 VREF_CN을 출력하고, NMOS 트랜지스터(N13)를 구동시켜 입력 전압 VREF_IN2로 접지 전위 VSS를 출력한다. 따라서, 차동비교기(54)는 노말 모드 분배 전압 VREF_CN를 인가받아 동일한 전압 레벨의 코아 기준 전압 VREFC를 출력한다.
한편, 번인 테스트 동작 모드는 번인 테스트 모드 신호 TBI가 하이 레벨로 인가되므로 제어부(52)는 NMOS 트랜지스터(N11)를 구동시켜 입력 전압 VREF_IN1로 접지 전위 VSS를 출력하고, NMOS 트랜지스터(N12)를 구동시켜 입력 전압 VREF_IN2로 번인 테스트 모드 분배 전압 VREF_CB를 출력한다. 따라서, 차동비교기(54)는 번인 테스트 모드 분배 전압 VREF_CB를 인가받아 동일한 전압 레벨의 코아 기준 전압 VREFC를 출력한다.
본 발명의 내부 전원 발생기의 동작을 전체적으로 살펴보면, 노말 동작은 내부 전원 발생기에서 기준 전위를 인가하므로, 기준 전압 VREF_BG에 의해 내부 전원 전압 VREF_INT를 생성하고, 이를 노말 모드 분배 전압 VREF_CN과 번인 테스트 모드 분배 전압 VREF_CB로 분배하여, 번인 테스트 모드 신호 TBI에 의해 이중 어느 하나를 선택하여 동일한 전원 레벨의 내부 전원 전압 VREFC를 출력한다.
반면, 테스트 동작은 패드를 통해 기준 전위를 인가하므로, 접지 전위 VSS에 의해 내부 전원 전압 VREF_INT를 생성한다. 따라서, 내부 전원 전압 VREFC는 접지 전위 VSS가 되므로, 패드를 통해 인가되는 기준 전위 레벨은 내부 전원 발생기의 출력에 영향을 받지 않게 된다.
따라서, 본 발명에 의하면 제품 개발 테스트에서 패드를 통해 임의로 기준 전위를 인가하는 경우 접지 전압 레벨로 내부 전원 전압을 출력하는 내부 전원 발생기를 제공함으로써 패드를 통해 원하는 기준 전위를 용이하게 인가할 수 있는 효 과가 있다.

Claims (8)

  1. 외부 전원을 소정 전압 레벨의 기준 전압으로 출력하는 기준 전압 발생부;
    패드를 통해 기준 전위 인가시 테스트 모드 신호에 응답하여 상기 기준 전압과 접지 전압 중 어느 하나를 선택하여 내부 기준 전압으로 출력하는 레벨 쉬프터;
    상기 내부 기준 전압을 복수의 동작 모드에 적합한 다수의 분배 전압으로 출력하는 전압 분배부; 및
    상기 동작 모드에 응답하여 상기 분배 전압 중 어느 하나를 선택하여 내부 전원 전압으로 출력하는 구동부;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  2. 제 1 항에 있어서,
    상기 레벨 쉬프터는
    상기 테스트 모드 신호에 응답하여 상기 기준 전압과 상기 접지 전압 중 어느 하나를 입력 전압으로 출력하는 제어부; 및
    상기 입력 전압과 동일한 전압 레벨의 상기 내부 기준 전압을 출력하는 차동비교기;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  3. 제 2 항에 있어서,
    상기 제어부는
    상기 기준 전압 발생기의 출력단과 상기 차동비교기의 입력단 사이에 연결되며 상기 테스트 모드 신호가 비활성화될 때 상기 기준 전압을 상기 입력 전압으로 전달하는 제 1 스위치부; 및
    상기 차동비교기의 입력단과 접지전위단 사이에 연결되며 상기 테스트 모드 신호가 활성화될 때 상기 접지 전압을 상기 입력 전압으로 전달하는 제 2 스위치부;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 스위치부는 NMOS 트랜지스터임을 특징으로 하는 내부 전원 발생기.
  5. 기준 전위를 내부 회로로 인가하는 패드;
    상기 패드를 통한 기준 전위 인가시 활성화되는 테스트 신호에 응답하여 제 1 전압을 출력하는 내부 기준 전압 발생부; 및
    상기 제 1 전압을 복수의 동작 모드에 대응되도록 분배하고 상기 동작 모드에 응답하여 다수의 내부 전원 전압을 출력하는 내부 전원 발생부;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  6. 제 5 항에 있어서,
    상기 내부 기준 전압 발생부는
    상기 테스트 신호에 응답하여 소정 전압과 접지 전압 중 어느 하나를 입력 전압으로 출력하는 제어부; 및
    상기 입력 전압을 차동비교하여 동일한 전압 레벨의 상기 제 1 전압으로 출력하는 차동비교기;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  7. 제 6 항에 있어서,
    상기 제어부는
    상기 테스트 신호가 비활성화될 때 상기 소정 전압을 상기 입력 전압으로 전달하는 제 1 스위치부; 및
    상기 테스트 모드 신호가 활성화될 때 상기 접지 전압을 상기 입력 전압으로 전달하는 제 2 스위치부;
    를 포함하여 구성됨을 특징으로 하는 내부 전원 발생기.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 스위치부는 NMOS 트랜지스터임을 특징으로 하는 내부 전원 발생기.
KR1020070015562A 2007-02-14 2007-02-14 내부 전원 발생기 KR100808602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070015562A KR100808602B1 (ko) 2007-02-14 2007-02-14 내부 전원 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015562A KR100808602B1 (ko) 2007-02-14 2007-02-14 내부 전원 발생기

Publications (1)

Publication Number Publication Date
KR100808602B1 true KR100808602B1 (ko) 2008-02-29

Family

ID=39383654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015562A KR100808602B1 (ko) 2007-02-14 2007-02-14 내부 전원 발생기

Country Status (1)

Country Link
KR (1) KR100808602B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008229B1 (ko) 2009-10-01 2011-01-17 엘아이지넥스원 주식회사 디스크리트 신호 입력 회로 및 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040648A (ko) * 2001-11-15 2003-05-23 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR20030080348A (ko) * 2002-04-08 2003-10-17 주식회사 하이닉스반도체 전압공급회로
JP2008003004A (ja) * 2006-06-23 2008-01-10 Ricoh Co Ltd 反応性物質の反応方法、その反応装置、及び基板
JP2008003008A (ja) * 2006-06-23 2008-01-10 Yokogawa Electric Corp 光パルス試験器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040648A (ko) * 2001-11-15 2003-05-23 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR20030080348A (ko) * 2002-04-08 2003-10-17 주식회사 하이닉스반도체 전압공급회로
JP2008003004A (ja) * 2006-06-23 2008-01-10 Ricoh Co Ltd 反応性物質の反応方法、その反応装置、及び基板
JP2008003008A (ja) * 2006-06-23 2008-01-10 Yokogawa Electric Corp 光パルス試験器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
국내공개특허공보 특2003-0040648호
국내공개특허공보 특2003-0080348호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008229B1 (ko) 2009-10-01 2011-01-17 엘아이지넥스원 주식회사 디스크리트 신호 입력 회로 및 동작 방법

Similar Documents

Publication Publication Date Title
JP3597281B2 (ja) 電位検出回路及び半導体集積回路
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
JP4740576B2 (ja) 電流駆動装置
US20050141292A1 (en) Internal voltage generating circuit in semiconductor memory device
KR20030088863A (ko) 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치
KR100808602B1 (ko) 내부 전원 발생기
US8922250B2 (en) Semiconductor device and semiconductor system including the same
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US20040251957A1 (en) Internal voltage generator
JP5122389B2 (ja) 半導体装置
JP2014147044A (ja) 半導体集積回路
KR100904426B1 (ko) 내부 전압 생성 회로
KR100804148B1 (ko) 반도체 소자
CN101159431A (zh) 信号传输电路
KR20190041330A (ko) 전원 게이팅 회로를 포함하는 반도체 장치
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
KR101153793B1 (ko) 내부 전압 발생 장치
US8000160B2 (en) Semiconductor device and cell plate voltage generating apparatus thereof
KR100885488B1 (ko) 반도체 소자
WO2022259802A1 (ja) 半導体装置及び電圧印加方法
US8242835B2 (en) Semiconductor integrated circuit
KR20090047700A (ko) 기준전압 발생회로
US7075833B2 (en) Circuit for detecting negative word line voltage
KR100522837B1 (ko) 반도체 메모리 소자의 내부 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee