JP5107544B2 - 蛍光表示管駆動回路 - Google Patents

Description

本発明は、蛍光表示管駆動回路に関し、特に蛍光表示管のフィラメントの両端の極性が交互に切り換わるように当該フィラメントに直流電圧を印加することによって当該フィラメントを駆動する、蛍光表示管駆動回路に関する。

この種の蛍光表示管駆動回路として、従来、例えば特許文献１に開示されたものがある。この従来技術によれば、フィラメントの両端にスイッチング素子を含む２つの主電流路が接続されている。そして、波形発生器から出力される矩形波によって、これら２つの主電流路のスイッチング素子が交互にオン／オフすることにより、フィラメントに流れる電流の方向が交互に変わり、当該フィラメントに交流電圧が印加される。なお、２つの主電流路は、Ｈブリッジ回路によって構成される旨が、開示されている。

特開２００４−２９４９６号公報

しかしながら、上述の従来技術では、Ｈブリッジ回路（２つの主電流路）を構成する各スイッチング素子がオン／オフする瞬間に、タイミングによっては、当該各スイッチング素子の全てが同時にオフする可能性がある。すると、フィラメントが電気的に浮いた状態になり、当該フィラメントの電位がアノードおよびグリッド側の高い電位に引き寄せられる。そして、フィラメントとアノードおよびグリッドとの間の電位差が不安定となり、ひいてはアノードの輝度が不安定となる、つまり表示がちらつく、という問題が生じる。

そこで、本発明は、極めて簡単な構成で表示のちらつきを防止できる蛍光表示管駆動回路を提供することを、目的とする。

この目的を達成するために、本発明は、蛍光表示管のフィラメントの両端の極性が交互に切り換わるように当該フィラメントに直流電圧を印加することによって当該フィラメントを駆動する蛍光表示管駆動回路において、切換手段と、２値信号生成手段と、を具備する。具体的には、切換手段は、２つの２値信号に基づいて、フィラメントの一端を正極とし他端を負極とするように当該フィラメントに直流電圧を印加する第１状態と、フィラメントの一端を負極とし他端を正極とするように当該フィラメントに直流電圧を印加する第２状態と、フィラメントの両端を基準電位に接続する第３状態と、のいずれかの状態に切り換わる。そして、２値信号生成手段は、切換手段が第３状態を挟んで第１状態と第２状態とに交互に切り換わるように、つまり当該切換手段が第１状態および第２状態の一方から他方に切り換わる際に必ず第３状態を経るように、２つの２値信号を生成する。さらに、ここで言う直流電圧は、蛍光表示管のアノードおよびグリッドのそれぞれに印加される電圧と共通の基準電位を基準とする、ものである。

即ち、本発明では、フィラメントの両端の極性が切り換わる際に、当該フィラメントの両端は、必ず、アノードおよびグリッドのそれぞれが基準とするのと同じ基準電位に接続される。従って、フィラメントの両端の極性が切り換わる際を含め、当該フィラメントとアノードおよびグリッドとの間の電位差は、常に安定している。しかも、このフィラメントの両端の極性を切り換えるという動作は、２つの２値信号によって制御される。

なお、本発明において、２値信号生成手段は、互いに逆位相の２つの矩形波信号を生成する矩形波信号生成手段と、これら２つの矩形波信号の立ち上がりのみまたは立ち下がりのみのタイミングを遅延させることによって上述の２つの２値信号を生成するタイミング変更手段と、を含むものとしてもよい。このような２値信号生成手段によって生成された２つの２値信号は、互いの立ち上がりおよび立ち下がりタイミング、ならびにデューティが異なる信号になる。

また、ここで言う２つの矩形波信号のデューティは、１／２であるのが、望ましい。

さらに、タイミング変更手段は、これら２つの矩形波信号がそれぞれ一端に入力される２つの抵抗器と、当該２つの抵抗器の他端と基準電位との間にそれぞれ接続された２つのコンデンサと、２つの抵抗器にそれぞれ並列に接続された２つの整流素子と、を含むものとしてもよい。なお、整流素子としては、ダイオードが適当である。

そして、切換手段は、フィラメントを負荷とするＨブリッジ回路を含むものであってもよい。

上述したように、本発明によれば、フィラメントの両端の極性が切り換わる際を含め、当該フィラメントとアノードおよびグリッドとの間の電位差は、常に安定している。従って、フィラメントの両端の極性が切り換わる瞬間に当該フィラメントとアノードおよびグリッドとの間の電位差が不安定になるという上述した従来技術とは異なり、表示がちらつくことはない。しかも、本発明において、フィラメントの両端の極性を切り換えるという動作は、２つの２値信号という極めてシンプルな信号により制御される。つまり、本発明によれば、極めて簡単な構成で表示のちらつきを防止することができる。

本発明が適用された表示装置１０の一実施形態について、図１〜図９を参照して説明する。

この実施形態に係る表示装置１０は、通信機器等の各種電子機器、特にバッテリ等の直流電源を駆動電源としまたはバックアップ電源とする電子機器、に適用されるものであり、図１に示すように、セグメントタイプの蛍光表示管（Vacuum Fluorescent Display；以下、ＶＦＤと言う。）１２を備えている。

ＶＦＤ１２は、アノードとしてのセグメント１４と、このセグメント１４に対向して設けられたカソードとしてのフィラメント１６と、これらアノード１４およびフィラメント１６の間に設けられたグリッド１８と、を有している。このうち、セグメント１４およびグリッド１８は、セグメント−グリッド駆動回路（ＳＧ駆動回路）２０によって駆動され、具体的には、当該セグメント−グリッド駆動回路２０から接地電位を基準とする約＋３０［Ｖ］のセグメント電圧Ｖｓおよびグリッド電圧Ｖｇがそれぞれ供給されることによって駆動される。一方、フィラメント１８は、フィラメント駆動回路３０によって次のように駆動される。

即ち、フィラメント駆動回路３０は、矩形波信号生成手段としての発振回路３２を有している。この発振回路３２は、図２（ａ）および（ｂ）に示すような互いに逆位相の２つの矩形波信号Ｓ１およびＳ２を生成する。なお、これら２つの矩形波信号Ｓ１およびＳ２の周波数は、例えば５［ｋＨｚ］であり、デューティは、１／２である。また、矩形波信号Ｓ１およびＳ２のロー（Ｌ）レベルは、接地電位、つまり０［Ｖ］であり、ハイ（Ｈ）レベルは、当該接地電位を基準として例えば＋５［Ｖ］である。

これらの矩形波信号Ｓ１およびＳ２は、それぞれタイミング変更手段としてのタイミング変更回路３４および３６に入力される。タイミング変更回路３４および３６は、各々に入力された矩形波信号Ｓ１およびＳ２の立ち下がりのみのタイミングを遅延させることによって、当該矩形波信号Ｓ１およびＳ２のデューティを変更し、ひいては互いの立ち上がりタイミングおよび立ち下がりタイミングをずらすものであり、具体的には図３に示すような構成とされている。なお、図３は、一方のタイミング変更回路３４のみの構成を示すが、他方のタイミング変更回路３６についても、これと全く同じ構成である。

この図３に示すように、タイミング変更回路３４は、矩形波信号Ｓ１が一端に入力される抵抗器３４０と、この抵抗器３４０の他端と接地電位との間に接続されたコンデンサ３４２と、当該抵抗器３４０に並列に接続された、言い換えれば抵抗器３６０およびコンデンサ４２から成るＣＲ積分回路（またはＣＲローパスフィルタ回路）に並列に接続された、整流素子としてのダイオード３４４と、によって構成されている。なお、ダイオード３４４は、アノード端子を抵抗器３４０の一端に接続し、カソード端子を当該抵抗器３４０の他端に接続するように、言わば矩形波信号Ｓ１の流れに対して順方向に、設けられている。

このように構成されたタイミング変更回路３４および３６からは、それぞれ図２（ｃ）および（ｄ）に誇張して示すような互いにデューティの異なる２つの２値信号Ｄ１およびＤ２が出力される。即ち、一方のタイミング変更回路３４からは、デューティが１／２よりも大きい、例えばデューティ比が５１［％］の、２値信号Ｄ１が出力される。そして、他方のタイミング変更回路３６からは、当該一方の２値信号Ｄ１とはデューティが逆の、つまりデューティ比が４９［％］の、２値信号Ｄ２が出力される。なお、これらの２値信号Ｄ１およびＤ２についても、矩形波信号Ｓ１およびＳ２と同様、ロー（Ｌ）レベルは接地電位であり、ハイ（Ｈ）レベルは当該接地電位を基準として＋５［Ｖ］であることは、言うまでもない。

これら２つの２値信号Ｄ１およびＤ２は、切換手段としての切換回路３８に入力される。切換回路３８は、直流モータ制御用のＩＣ（Integrated Circuit）を転用したものであり、具体的には、図４に示すように、フィラメント１６を負荷とするＨブリッジ回路３８０と、入力信号としての２つの２値信号Ｄ１およびＤ２に基づいて当該Ｈブリッジ回路３８０を制御する制御回路３８２と、を有している。

Ｈブリッジ回路３８０は、４つのスイッチング素子、例えばＮチャンネル型電解効果トランジスタ（Field Effect Transistor；以下、ＦＥＴと言う。）３８４，３８６，３８８および３９０を、有している。このうち２つのＦＥＴ３８４および３８６のドレイン端子には、接地電位を基準とする＋５［Ｖ］の直流のフィラメント電圧Ｖｆが印加されている。そして、これら２つのＦＥＴ３８４および３８６のソース端子は、それぞれ他のＦＥＴ３８８および３９０のドレイン端子に接続されている。さらに、これら他のＦＥＴ３８８および３９０のソース端子は、接地電位に接続されている。そして、ＦＥＴ３８４のソース端子とＦＥＴ３８８のドレイン端子との接続点に、フィラメント１６の一端Ｆ１が接続されており、ＦＥＴ３８６のソース端子とＦＥＴ３９０のドレイン端子との接続点に、当該フィラメント１６の他端Ｆ２が接続されている。

制御回路３８２は、上述したタイミング変更回路３４および３６から入力される２つの２値信号Ｄ１およびＤ２に基づいて、図５に示すように、正モード、逆モード、接地モードおよび開放モードという４つの動作を選択的に行う。

具体的には、一方の２値信号Ｄ１がハイレベルであり、他方の２値信号Ｄ２がローレベルであるとき、制御回路３８２は、正モードとなり、図６に示すように、ＦＥＴ３８４および３９０をオン（ＯＮ）すると共に、ＦＥＴ３８６および３８８をオフ（ＯＦＦ）するように、これらＦＥＴ３８４，３８６，３８８および３９０を制御する。これによって、同図に点線の矢印３９２で示すように、フィラメント電圧Ｖｆの印加点から、ＦＥＴ３８４→フィラメント１６→ＦＥＴ３９０→接地電位、という経路で直流電流が流れる。

これとは反対に、一方の２値信号Ｄ１がローレベルであり、他方の２値信号Ｄ２がハイレベルであるとき、制御回路３８２は、逆モードとなり、図７に示すように、ＦＥＴ３８４および３９０をオフすると共に、ＦＥＴ３８６および３８８をオンする。これによって、同図に点線の矢印３９４で示すように、フィラメント電圧Ｖｆの印加点から、ＦＥＴ３８６→フィラメント１６→ＦＥＴ３８８→接地電位、という経路で直流電流が流れる。

さらに、２つの２値信号Ｄ１およびＤ２がいずれもハイレベルであるとき、制御回路３８２は、接地モードとなり、図８に示すように、ＦＥＴ３８４および３８６をオフすると共に、ＦＥＴ３８８および３９０をオンする。これによって、同図に点線の矢印３９６および３９６で示すように、フィラメント１６の両端Ｆ１およびＦ２が接地電位に接続される。

そして、２つの２値信号Ｄ１およびＤ２がいずれもローレベルであるとき、制御回路３８２は、開放モードとなり、図９に示すように、全てのＦＥＴ３８４，３８６，３８８および３９０をオフする。これによって、フィラメント１６の両端Ｆ１およびＦ２は開放される。

このように２つの２値信号Ｄ１およびＤ２に基づいて制御回路３８２が各ＦＥＴ３８４，３８６，３８８および３９０を制御することによって、フィラメント１６の両端Ｆ１およびＦ２には、それぞれ図２（ｅ）および（ｆ）に示すような電圧が印加される。即ち、一方の２値信号Ｄ１がハイレベルであり、他方の２値信号Ｄ２がローレベルである、正モードのとき、フィラメント１６には、その一端Ｆ１を正極とし、他端Ｆ２を負極として、フィラメント電圧Ｖｆが印加される。そして、一方の２値信号Ｄ１がローレベルであり、他方の２値信号Ｄ２がハイレベルである、逆モードのとき、フィラメント１６には、一端Ｆ１を負極とし、他端Ｆ２を正極として、フィラメント電圧Ｖｆが印加される。さらに、２つの２値信号Ｄ１およびＤ２がいずれもハイレベルである、接地モードのとき、フィラメント１６は、接地電位とされる。そして、正モードと逆モードとは、５［ｋＨｚ］という上述した矩形波信号Ｓ１およびＳ２の周波数に従って交互に繰り返され、その際、必ず、接地モードを経由する。つまり、フィラメント１６は、常に接地電位またはフィラメント電圧（電位）Ｖｆに維持され、電気的に浮くことはない。

なお、図２に示す態様では、制御回路３８２が開放モードになることない。開放モードは、この実施形態の表示装置１０を備えた電子機器が待機状態にあるとき、いわゆるスタンバイ時に、有効化される。即ち、スタンバイ時には、図示しないＣＰＵ（Central Processing Unit）から上述した発振回路３２にスタンバイ信号Ｒが与えられる。これを受けて、発振回路３２は、矩形波信号Ｓ１およびＳ２として、それぞれローレベル信号を生成する。すると、当然に、２つの２値信号Ｄ１およびＤ２がいずれもローレベルとなり、これに応じて、制御回路３８２は開放モードになる。開放モードにおいては、上述したように、フィラメント１６の両端Ｆ１およびＦ２が開放されるので、当該フィラメント１６は電気的に浮いた状態になる。これによって、セグメント１４およびグリッド１８からフィラメント１６への電流の流れが完全に遮断され、スタンバイ時における消費電流が低減される。

以上のように、この実施形態によれば、フィラメント１６の両端Ｆ１およびＦ２の極性が切り換わる瞬間を含め、当該フィラメント１６が電気的に浮くことはない。従って、フィラメント１６とセグメント１４およびグリッド１８のそれぞれとの間の電位差は、常に安定しており、よって、フィラメントの両端の極性が切り換わる瞬間にフィラメントとアノードおよびグリッドとの間の電位差が不安定になるという上述した従来技術とは異なり、セグメント１４の表示がちらつくことはない。しかも、このようにセグメント１４の表示のちらつきを防止しつつフィラメント１６の両端Ｆ１およびＦ２の極性を切り換えるという動作は、互いに逆位相の２つの矩形波信号Ｓ１およびＳ２を基に極めて簡単な構成のタイミング変更回路３４および３６によって生成された２つの２値信号Ｄ１およびＤ２により制御される。つまり、この実施形態によれば、極めて簡単な構成でセグメント１４の表示のちらつきを防止することができる。

なお、上述の如くフィラメント１６の両端Ｆ１およびＦ２の極性が切り換わる瞬間に当該フィラメント１６の両端Ｆ１およびＦ２が接地電位に接続されることによって、当該フィラメント１６から熱電子が放出されなくなり、これが原因でセグメント１４の表示がちらつくのではないかと、懸念される。しかしながら、フィラメント１６が接地電位に接続されても、それが瞬間的な場合には、それまでの余熱によって当該フィラメント１６から熱電子が継続して放出される。そして、このときの熱電子の放出量は、フィラメント１６にフィラメント電圧Ｖｆが印加されているときよりも少ないが、当該フィラメント１６とセグメント１４およびグリッド１８のそれぞれとの電位差は却って大きくなるため、セグメント１４に対する熱電子の衝突エネルギは大きくなる。つまり、フィラメント１６が接地電位に接続されることによる熱電子放出量の減衰分は、当該フィラメント１６とセグメント１４およびグリッド１８のそれぞれとの電位差が大きくなることによる熱電子エネルギの増大分によって補償される。ゆえに、フィラメント１６が接地電位に接続されても、セグメント１４の表示がちらつくことはない。

また、上述した従来技術においては、Ｈブリッジ回路を構成する各スイッチング素子がオン／オフする瞬間に、タイミングによっては、当該各スイッチング素子の全てが同時にオンする可能性もある。この場合、いわゆる貫通電流が流れるため、各スイッチング素子が発熱したり、或いは当該各スイッチング素子を含む駆動回路全体の効率が低下したりする等の、不都合が生じる。

これに対して、この実施形態においては、Ｈブリッジ回路３８０を構成する全てのＦＥＴ３８４，３８６，３８８および３９０が同時にオンすることはない。従って、貫通電流が流れることもなく、また、当該貫通電流が流れることによる不都合も生じない。

なお、この実施形態においては、矩形波信号Ｓ１およびＳ２の周波数、つまりフィラメント１６に印加される電圧の周波数を、５［ｋＨｚ］としたが、これに限らない。例えば、１［ｋＨｚ］〜１００［ｋＨｚ］の範囲内で適宜決定すればよい。

また、２値信号Ｄ１およびＤ２のデューティ比、つまりフィラメント１６に印加されるパルス電圧のデューティ比を、５１［％］および４９［％］としたが、これについても、例えば４０［％］〜６０［％］の範囲内で適宜決定すればよい。

さらに、フィラメント電圧Ｖｆを＋５［Ｖ］とし、セグメント電圧Ｖｓおよびグリッド電圧Ｖｇをそれぞれ＋３０［Ｖ］としたが、これ以外の電圧値としてもよい。ただし、いずれについても、接地電位を基準とすることが、肝要である。

そして、ＶＦＤ１２は、セグメントタイプに限らず、ドットマトリックスタイプやグラフィックタイプ等の他タイプのものを採用してもよい。

また、タイミング変更回路３４および３６については、矩形波信号Ｓ１およびＳ２の立ち上がりタイミングのみを遅延させることとしたが、立ち下がりタイミングのみを遅延させてもよい。この場合、例えば図３に示したダイオード３４４の向きを反対にすればよい。

そして、切換回路３８については、直流モータ制御用のＩＣを転用することとしたが、これに限らない。即ち、他のＩＣを用いてもよいし、個別の電子部品を組み合わせることによって当該切換回路３８を実現してもよい。また、スイッチング素子としてのＦＥＴ３８４，３８６，３８８および３９０に代えて、トランジスタ（バイポーラトランジスタ）を採用してもよい。

本発明の一実施形態の概略構成を示すブロック図である。 図１における各主要部の電気信号の態様を示すタイミング図である。 図１におけるタイミング変更回路の詳細な構成を示す回路図である。 図１における切換回路の詳細な構成を示す回路図である。 同切換回路の入力信号に対する動作を示す一覧である。 同切換回路の正モードの動作を示す図解図である。 同切換回路の逆モードの動作を示す図解図である。 同切換回路の接地モードの動作を示す図解図である。 同切換回路の開放モードの動作を示す図解図である。

符号の説明

１０ 表示装置
１２ ＶＦＤ
１４ セグメント
１６ フィラメント
１８ グリッド
３０ フィラメント駆動回路
３２ 発振回路
３４，３６ タイミング変更回路
３８ 切換回路

Claims (3)

1. 蛍光表示管のフィラメントの両端の極性が交互に切り換わるように該フィラメントに直流電圧を印加することによって該フィラメントを駆動する蛍光表示管駆動回路において、
   上記直流電圧は上記蛍光表示管のアノードおよびグリッドのそれぞれに印加される電圧と共通の基準電位を基準とし、
   ２つの２値信号に基づいて、上記フィラメントの一端を正極とし他端を負極とするように該フィラメントに上記直流電圧を印加する第１状態と、該フィラメントの一端を負極とし他端を正極とするように該フィラメントに該直流電圧を印加する第２状態と、該フィラメントの両端を上記基準電位に接続する第３状態と、のいずれかの状態に切り換わる切換手段と、
   上記切換手段が上記第３状態を挟んで上記第１状態と上記第２状態とに交互に切り換わるように上記２つの２値信号を生成する２値信号生成手段と、
   を具備し、
   上記２値信号生成手段は、互いに逆位相の２つの矩形波信号を生成する矩形波信号生成手段と、該２つの矩形波信号の立ち上がりのみまたは立ち下がりのみのタイミングを遅延させることによって上記２つの２値信号を生成するタイミング変更手段と、を含み、
   さらに、上記タイミング変更手段は、上記２つの矩形波信号がそれぞれ一端に入力される２つの抵抗器と、該２つの抵抗器の他端と上記基準電位との間にそれぞれ接続された２つのコンデンサと、該２つの抵抗器にそれぞれ並列かつ互いに同じ向きに接続された２つの整流素子と、を含むこと、
   を特徴とする、蛍光表示管駆動回路。
2. 上記２つの矩形波信号のデューティは１／２である、請求項１に記載の蛍光表示管駆動回路。
3. 上記切換手段は上記フィラメントを負荷とするＨブリッジ回路を含む、請求項１または２に記載の蛍光表示管駆動回路。

Images