JP5099983B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5099983B2 JP5099983B2 JP2005165727A JP2005165727A JP5099983B2 JP 5099983 B2 JP5099983 B2 JP 5099983B2 JP 2005165727 A JP2005165727 A JP 2005165727A JP 2005165727 A JP2005165727 A JP 2005165727A JP 5099983 B2 JP5099983 B2 JP 5099983B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 167
- 239000012535 impurity Substances 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 32
- 239000002131 composite material Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 description 43
- 229910052698 phosphorus Inorganic materials 0.000 description 17
- 239000011574 phosphorus Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000010030 laminating Methods 0.000 description 5
- 239000012808 vapor phase Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、複合ゲート構造のトランジスタと単一ゲート構造のトランジスタとをもった半導体装置及びその製造方法に関し、特に、浮遊ゲートと制御ゲートの複合ゲート構造の不揮発性メモリセルと、制御ゲートのみの単一ゲート構造のトランジスタを含む不揮発性半導体装置、及びその製造方法に関する。
電源を切っても情報が消えない不揮発性半導体記憶装置のうち、ＥＰＲＯＭ（Electrically Programmable Read Only Memory) は、個々のメモリセルへの情報の書き込みが電気的にでき、また、フラッシュメモリなどのＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory)は、個々のメモリセルへの情報の書き込み、消去が電気的にできるという特徴を有する。
このようなＥＰＲＯＭやＥＥＰＲＯＭなどのメモリセルとしては、一般に、多結晶シリコン膜からなる浮遊ゲートと制御ゲートの２つのゲート電極が絶縁膜を介して積層された複合ゲート構造のＭＯＳトランジスタが用いられている。そして、メモリセルトランジスタ以外の、例えば周辺回路領域に形成されるＭＯＳトランジスタの単一ゲート構造のゲート電極としては、メモリセルトランジスタの浮遊ゲートおよび制御ゲートと同時に成膜された２層の多結晶シリコン膜を用いることにより、半導体装置の製造工程を簡略化するようにしている。このような構成は、例えば下記の特許文献１、特許文献２及び特許文献３に開示されている。
特許文献１においては、メモリトランジスタの浮遊ゲートと制御ゲートとを含む複合ゲートと、周辺トランジスタの単一構造のゲートを、共に第１の多結晶シリコン膜、絶縁膜、第２の多結晶シリコン膜の３層により形成している。
そして、周辺トランジスタにおいては、第１、第２の多結晶シリコン膜を絶縁膜に形成した開口を通して電気的に一体に接続することにより、実質的に単層構造のゲートと同一にしている。
しかし、特許文献１の記憶装置は、周辺トランジスタのゲート電極を構成する、第１、第２の多結晶シリコン膜の間の絶縁膜の所定箇所に開口を形成することが必要なため、工程が複雑になる問題があった。
また、特許文献２及び特許文献３には、第１の多結晶シリコン膜、シリコン酸化膜、第２の多結晶シリコン膜を順次積層してメモリセルトランジスタの浮遊ゲート及び制御ゲートを形成し、一方周辺回路トランジスタの制御ゲートは第２の多結晶シリコン膜を直接第１のシリコン多結晶膜の上に積層することにより形成することが開示されている。
しかし、メモリセルトランジスタの複合ゲートと、周辺回路トランジスタのゲート電極とを、第１、第２の多結晶シリコン膜の積層により構成する場合、第１、第２の多結晶シリコン膜は、配線としても使用されるため、リンのような不純物を導入して抵抗を小さくすることが必要であるが、特許文献２及び特許文献３のいずれもそれに関しては何も示されていなかった。
なお、記憶トランジスタの複合ゲートを、低濃度にリンをドープした第１の多結晶シリコン膜と、層間絶縁膜と、高濃度にリンをドープした第２の多結晶シリコン膜を順次積層して形成することが、下記の特許文献４に開示されている。
一般に、浮遊ゲート、制御ゲートを構成する第１、第２の多結晶シリコン膜にリンのような不純物を導入する方法として、加速された不純物イオンを注入するイオン注入法と、炉の中でオキシ塩化リンを気化させて気相から多結晶シリコン膜中にリンを拡散させる気相拡散法、または熱拡散法がある。
ところが、熱拡散法では不純物濃度が拡散温度に対応した固溶度で決められてしまうため、不純物を低濃度に多結晶シリコン膜内に導入するのが困難である。メモリセルトランジスタの第１の多結晶シリコン膜の不純物濃度が高くなると、ゲート酸化膜と第１の多結晶シリコン膜との界面状態が悪化し、浮遊ゲートである第１の多結晶シリコン膜への電子の注入および排出が均一に行われなくなり、メモリセルが安定に動作しなくなってしまう。
一方、イオン注入法では、ゲート酸化膜の破壊や基板の結晶欠陥の発生のために、第１の多結晶シリコン膜を十分に低抵抗化できる量の不純物を導入するのが困難である。第１の多結晶シリコン膜を十分に低抵抗化できないと、周辺トランジスタの、第１および第２の多結晶シリコン膜からなるゲート電極の抵抗が高くなる。
そして、ゲート電極の抵抗が高くなると、ゲート電極に電圧が印加されたときに第１の多結晶シリコン膜が空乏化し、周辺トランジスタのしきい値電圧が安定しなくなってしまう。
従来は、メモリセルトランジスタおよびメモリセルトランジスタ以外のトランジスタがともに２層の多結晶シリコン膜構造を有する不揮発性半導体記憶装置において、下層の多結晶シリコン膜の不純物濃度が、メモリセルトランジスタに必要な条件とこれ以外のトランジスタに必要な条件とを同時に満たすようにすることができなかった。
また、特許文献１の記憶装置は、周辺トランジスタ形成領域である素子活性領域において、ゲート電極を構成する第１および第２の多結晶シリコン膜は、この第１および第２の多結晶シリコン膜の間の絶縁膜の所定箇所に開口部を介して接続されていた。
このために、この第２の多結晶シリコン膜に含有する不純物濃度を高く設定した場合には、この第２の多結晶シリコン膜に含有した不純物が、前記開口部を介して下方に拡散し、ゲート酸化膜と第１の多結晶シリコン膜との界面状態を悪化するという問題が生じていた。
本発明は前述の問題点にかんがみ、複合ゲート構造をもった第１のトランジスタと、単一ゲート構造をもった第２のトランジスタを含む半導体装置において、第１のトランジスタのトンネル酸化膜と浮遊ゲートとの界面を良好な状態に保つとともに、第２のトランジスタの単一ゲートの配線抵抗を十分に低抵抗化することを実現する半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、第１の多結晶シリコン膜、絶縁膜、第２の多結晶シリコン膜が基板側から順次積層されて形成された複合ゲートを有する第１のトランジスタと、第３の多結晶シリコン膜と、第４の多結晶シリコン膜とが前記基板側から順次積層されて形成された単一ゲートを有する第２のトランジスタとを備え、前記第２の多結晶シリコン膜と前記第４の多結晶シリコン膜とは同じ厚みに形成されているとともに、前記第２の多結晶シリコン膜、前記第４の多結晶シリコン膜及び前記第３の多結晶シリコン膜は同じ不純物濃度で形成されており、前記第１の多結晶シリコン膜は、前記第３の多結晶シリコン膜とは同じ厚みに形成されているとともに、前記第２の多結晶シリコン膜よりも低濃度の不純物濃度で形成されており、前記絶縁膜は、前記第１の多結晶シリコン膜を前記第２の多結晶シリコン膜よりも低濃度の不純物濃度とするために機能するものである。
本発明の半導体装置における他の態様は、第１の多結晶シリコン膜、第１の絶縁膜、第２の多結晶シリコン膜が基板側から順次積層されて形成された複合ゲートを有する第１のトランジスタと、第３の多結晶シリコン膜、第２の絶縁膜、第４の多結晶シリコン膜が前記基板側から順次積層されて形成された単一ゲートを有し、前記単一ゲートの両側の素子分離領域には、前記第３の多結晶シリコン膜と前記第４の多結晶シリコン膜とが積層されていて前記単一ゲートのゲート配線が設けられている第２のトランジスタとを備え、前記第２の多結晶シリコン膜と前記第４の多結晶シリコン膜とは同じ厚みに形成されているとともに、前記第２の多結晶シリコン膜、前記第４の多結晶シリコン膜及び前記素子分離領域における前記第３の多結晶シリコン膜は同じ不純物濃度で形成されており、前記第１の多結晶シリコン膜は、前記第３の多結晶シリコン膜とは同じ厚みに形成されているとともに、前記第２の多結晶シリコン膜よりも低濃度の不純物濃度で形成され、且つ前記単一ゲートを構成する前記第３の多結晶シリコン膜とは同じ不純物濃度で形成されており、前記第１の絶縁膜は、前記第１の多結晶シリコン膜を前記第２の多結晶シリコン膜よりも低濃度の不純物濃度とするために機能するものであり、前記第２の絶縁膜は、前記単一ゲートを構成する前記第３の多結晶シリコン膜を前記第４の多結晶シリコン膜よりも低濃度の不純物濃度とするために機能するものである。
また、本発明の半導体装置におけるその他の態様は、第１の導電膜、第１の絶縁膜、第２の導電膜が基板側から順次積層されて形成された複合ゲートを有する第１のトランジスタと、第３の導電膜、第２の絶縁膜、第４の導電膜が前記基板側から順次積層されて形成された単一ゲートを有し、前記単一ゲートの両側の素子分離領域には、前記第３の導電膜と前記第４の導電膜とが積層されていて前記単一ゲートのゲート配線が設けられている第２のトランジスタとを備え、前記第１の導電膜は、前記第３の導電膜とは同じ厚みに形成されているとともに、前記単一ゲートを構成する前記第３の導電膜とは同じ導電率で形成されており、前記第２の導電膜は、前記第４の導電膜とは同じ厚みに形成されているとともに、前記第１の導電膜の導電率よりも高く形成され、且つ前記第４の導電膜及び前記素子分離領域における前記第３の導電膜とは同じ不純物濃度で形成されており、前記第１の絶縁膜は、前記第２の導電膜の導電率を第１の導電膜の導電率よりも高くするために機能するものであり、前記第２の絶縁膜は、前記第４の導電膜の導電率及び前記素子分離領域における前記第３の導電膜の導電率を、前記単一ゲートを構成する前記第３の導電膜の導電率よりも高くするために機能するものである。
本発明の半導体装置の製造方法は、複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、前記半導体基板の全面に第１の多結晶シリコン膜を形成する工程と、前記第１の多結晶シリコン膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、前記第１の領域において、前記第１の多結晶シリコン膜を所定の形状にパターニングする工程と、前記半導体基板の前記第２の領域を除き、少なくとも前記第１の領域上に少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、前記半導体基板の全面に第２の多結晶シリコン膜を形成する工程と、前記第２の多結晶シリコン膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記複合ゲートを形成し、前記第２の領域においては、前記第２の多結晶シリコン膜及び前記第１の多結晶シリコン膜を前記第２の濃度の不純物膜とする前記単一ゲートを形成する工程とを有する。
本発明の半導体装置の製造方法における他の態様は、複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、前記半導体基板の全面に第１の多結晶シリコン膜を形成する工程と、前記第１の多結晶シリコン膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、前記第１の領域において、前記第１の多結晶シリコン膜を所定の形状にパターニングする工程と、前記半導体基板における前記単一ゲート形成領域の両側の素子分離領域を除き、少なくとも前記第１の領域及び前記単一ゲート形成領域に、少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、前記半導体基板の全面に第２の多結晶シリコン膜を形成する工程と、前記第２の多結晶シリコン膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記複合ゲートを形成し、前記第２の領域においては、前記単一ゲート形成領域に、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記単一ゲートを形成し、且つ前記素子分離領域に、前記第３の多結晶シリコン膜及び前記第４の多結晶シリコン膜を前記第２の濃度の不純物膜とする前記単一ゲートのゲート配線を形成する工程とを有する。
また、本発明の半導体装置の製造方法における他の態様は、複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、前記半導体基板の全面に第１の導電膜を形成する工程と、前記第１の導電膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、前記第１の領域において、前記第１の導電膜を所定の形状にパターニングする工程と、前記半導体基板における前記単一ゲート形成領域の両側の素子分離領域を除き、少なくとも前記第１の領域及び前記単一ゲート形成領域に、少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、前記半導体基板の全面に第２の導電膜を形成する工程と、前記第２の導電膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第２の導電膜の導電率を前記第１の導電膜の導電率よりも高くした前記複合ゲートを形成し、前記第２の領域においては、前記単一ゲート形成領域に、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第２の導電膜の導電率を前記第１の導電膜の導電率よりも高くした前記複合ゲートを形成し、且つ前記素子分離領域に、前記第１の導電膜及び前記第２の導電膜を前記単一ゲート形成領域における前記第２の導電膜と同じ導電率とする前記単一ゲートのゲート配線を形成する工程とを有する。
本発明によれば、第１のトランジスタにおいては、熱拡散法により制御ゲートとなる多結晶シリコン膜に比較的高濃度の不純物を導入する際、当該不純物の浮遊ゲートとなる多結晶シリコン膜への拡散をその間に設けられた絶縁膜で阻止して当該浮遊ゲートの不純物濃度を比較的低濃度に保つことができるとともに、第２のトランジスタにおいては、ゲート電極となる多結晶シリコン膜の不純物濃度を比較的高濃度で均一にすることができる。これにより、第１のトランジスタのトンネル酸化膜と浮遊ゲートとの界面を良好な状態に保つことができ、かつ、第２のトランジスタのゲート電極配線を十分に低抵抗化することが可能となり、信頼性が高く、高速動作可能な不揮発性半導体記憶装置を実現することができる。
さらに、第２のトランジスタの単一ゲートを２層構造の多結晶シリコン膜で構成し、多結晶シリコン膜間に絶縁膜を設けるようにしたので、イオン注入法により上層の多結晶シリコン膜に比較的高濃度の不純物を導入する際、当該不純物の下層の多結晶シリコン膜への拡散を阻止して当該下層の多結晶シリコン膜の不純物濃度を比較的低濃度に保つことができ、第２のトランジスタにおいても、ゲート絶縁膜と下層の多結晶シリコン膜との界面を良好な状態に保つことができる。
本発明による第１の実施形態によるＥＥＰＲＯＭの製造方法を、図１を参照しながら説明する。図１の（ａ）〜（ｄ）において、左側はメモリセル領域に形成されるメモリセルトランジスタを示し、右側は周辺回路領域に形成されるＭＯＳトランジスタ（周辺トランジスタ）を示している。
第１の実施形態のＥＥＰＲＯＭを製造するには、まず、図１（ａ）に示すように、シリコン基板１の表面にＬＯＣＯＳ法により膜厚５００ｎｍ程度のフィールド酸化膜２による素子分離領域を形成する。そして、メモリセル領域においてフィールド酸化膜２による素子分離領域に囲まれた活性領域のシリコン基板１上に熱酸化法により膜厚１０〜１２ｎｍ程度のトンネル酸化膜３を形成する。
しかる後、周辺回路領域においてフィールド酸化膜２に囲まれた活性領域のシリコン基板１上に熱酸化法により膜厚１０〜４０ｎｍ程度のゲート酸化膜４を形成する。なお、トンネル酸化膜３とゲート酸化膜４との形成順序は逆であってもよいし、同時であってもよい。
次に、図１（ｂ）に示すように、膜厚１５０ｎｍ程度の実質的には均一の厚みをもった多結晶シリコン膜５をＣＶＤ法により全面に形成する。
次に、図１（ｃ）に示すように、イオン注入法により、多結晶シリコン膜５の不純物濃度が１×１０18〜１×１０19Ａｔｏｍ／ｃｍ3 程度となるようにリンを打ち込む。多結晶シリコン膜５の不純物濃度がこれを超えた場合には、メモリセル領域においてトンネル酸化膜３と多結晶シリコン膜５との界面状態が悪化し、浮遊ゲートである多結晶シリコン膜５への電子の注入および排出が均一に行われなくなって好ましくない。なお、リンの代わりに砒素をイオン注入してもよい。
次に、図１（ｄ）に示すように、メモリセル領域の多結晶シリコン膜５をパターニングして浮遊ゲート形状に加工する。
次に、図２（ａ）に示すように、ＣＶＤ法などにより、ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜）６を全面に形成する。このＯＮＯ膜６を構成する２層のシリコン酸化膜の膜厚はともに１０ｎｍ程度であり、シリコン窒化膜の膜厚は２０ｎｍ程度であり、ＯＮＯ膜６全体の酸化膜換算膜厚は３０ｎｍ程度である。
次に、図２（ｂ）に示すように、メモリセル領域を被覆するパターンのフォトレジスト（図示せず）をマスクとして用いたエッチングを施して、周辺回路領域に形成されたＯＮＯ膜６を総て除去する。
次に、図２（ｃ）に示すように、膜厚１５０ｎｍ程度の均一な厚みをもった多結晶シリコン膜７をＣＶＤ法により全面に形成する。
次に、図２（ｄ）に示すように、オキシ塩化リン（ＰＯＣｌ3 ：三塩化ホスホリル）を気化させた炉の中で熱処理を施すことによる気相拡散法によって、多結晶シリコン膜７にリンを拡散させる。このリンの気相拡散は、多結晶シリコン膜７の不純物濃度が多結晶シリコン膜５の不純物濃度の少なくとも１０倍となるように、多結晶シリコン膜７の不純物濃度が１×１０20〜１×１０21Ａｔｏｍ／ｃｍ3 程度となるまで行う。なお、リンの代わりに砒素を拡散させてもよい。
このとき、周辺回路領域では多結晶シリコン膜５と多結晶シリコン膜７とが接触しているため、多結晶シリコン膜５にも多結晶シリコン膜７からリンが拡散し、多結晶シリコン膜５の不純物濃度も１×１０20〜１×１０21Ａｔｏｍ／ｃｍ3 程度となる。一方、メモリセル領域では、多結晶シリコン膜５と多結晶シリコン膜７との間には、緻密でリンの拡散速度が遅いシリコン窒化膜を含むＯＮＯ膜６が介在している。このため、リンはメモリセル領域ではＯＮＯ膜６を通って多結晶シリコン膜５にまで拡散していかない。したがって、メモリセル領域の多結晶シリコン膜５の不純物濃度は、１×１０18〜１×１０19Ａｔｏｍ／ｃｍ3 程度のままとなる。
しかる後、フォトレジスト（図示せず）を全面に塗布した後、メモリセル領域においてはメモリセルトランジスタ１１の制御ゲート１５のパターン（図３）に、周辺回路領域においては周辺トランジスタ１２のゲート電極１６のパターン（図４）に、このフォトレジストをそれぞれパターニングする。
そして、パターニングされたフォトレジストをマスクとして、多結晶シリコン膜７、ＯＮＯ膜６および多結晶シリコン膜５に異方性エッチングを施す。これにより、メモリセル領域には多結晶シリコン膜５からなる浮遊ゲートと多結晶シリコン膜７からなる制御ゲートとが形成されるとともに、周辺回路領域には多結晶シリコン膜５、７からなる周辺トランジスタのゲート電極が形成される。
この後、制御ゲートやゲート電極をマスクとしたイオン注入を行ってメモリセルトランジスタ１１および周辺トランジスタ１２にソース・ドレインとなる不純物拡散層１８、１９を形成する工程や、さらにメモリセルトランジスタ１１および周辺トランジスタ１２の全体が覆われるような層間絶縁膜（図示せず）を形成する工程などを行って、ＥＥＰＲＯＭが完成する。
このように、本実施形態では、イオン注入法により多結晶シリコン膜５に比較的低濃度のリンを導入し、メモリセル領域の少なくとも多結晶シリコン膜５上にだけＯＮＯ膜６を残存させているので、気相拡散法により多結晶シリコン膜７に比較的高濃度のリンを導入する際、ＯＮＯ膜６中のシリコン窒化膜がリンの拡散ストッパとして機能する。したがって、メモリセル領域の多結晶シリコン膜５の不純物濃度を比較的低濃度に保つことができるとともに、周辺回路領域の多結晶シリコン膜５の不純物濃度を比較的高濃度にすることができる。
本実施形態では、周辺トランジスタのゲート電極を構成する多結晶シリコン膜５、７とメモリトランジスタの制御ゲートを構成する多結晶シリコン膜７は、ほぼ同じ導電率で、メモリトランジスタの浮遊ゲートを構成する多結晶シリコン膜５よりも高い導電率である。また、多結晶シリコン膜５と７は、実質的に均一の断面をもっているので、周辺トランジスタのゲート電極を構成する多結晶シリコン膜５、７とメモリトランジスタの制御ゲートを構成する多結晶シリコン膜７は、ほぼ同じ抵抗値をもっている。
よって、メモリセルトランジスタ１１のトンネル酸化膜３と多結晶シリコン膜５との界面を良好な状態に保つことができ、且つ、周辺トランジスタ１２のゲート電極を十分に低抵抗化することができる。この結果、信頼性が高く、高速動作可能なＥＥＰＲＯＭを製造することができるようになる。
なお、本実施形態では図２（ｂ）の工程において周辺回路領域に形成されたＯＮＯ膜６を総て除去するようにしたが、周辺回路領域に形成されたＯＮＯ膜６を周辺トランジスタが形成されている領域にある部分のみを除去するようにしてもよい。このときもＯＮＯ膜６の除去された部分を通じて気相拡散法で導入したリンが多結晶シリコン膜５にまで拡散していくため、周辺回路領域の多結晶シリコン膜５の不純物濃度を比較的高濃度にすることができる。
さらに、この場合、メモリセルトランジスタ１１の縦方向の膜構造と周辺トランジスタ１２の縦方向の膜構造とがほぼ同一となるので、前述した多結晶シリコン膜７、ＯＮＯ膜６および多結晶シリコン膜５に異方性エッチングを施して浮遊ゲートなどを形成する工程において、これらの加工性が向上するという利点がある。
また、本実施形態ではメモリセルトランジスタ１１と同時に形成されるＭＯＳトランジスタとして周辺回路領域のＭＯＳトランジスタ１２を例に説明したが、本実施形態は、例えばＥＥＰＲＯＭのメモリセルトランジスタ１１のスイッチング用の選択トランジスタであるＭＯＳトランジスタなどをメモリセルトランジスタ１１と同時に形成する場合にも適用することが可能である。さらに、本実施形態は、ＥＥＰＲＯＭの製造だけではなく、メモリセルトランジスタおよびメモリセルトランジスタ以外のトランジスタがともに２層の多結晶シリコン膜構造を有する不揮発性半導体記憶装置であれば、ＥＰＲＯＭなどの他の不揮発性半導体記憶装置の製造にも適用することが可能である。
次に、本発明の第２の実施形態を、図５の（ａ）及び（ｂ）を参照して説明する。図５（ａ）は、本実施形態の第２の実施例の製造工程における周辺トランジスタのゲート電極部分の断面を示し、図５の（ｂ）のＸ−Ｘ線に沿った断面図である。また、図５の（ｂ）は、第２の実施例の周辺トランジスタを含む領域の平面図を示している。
この第２の実施形態においても、第１の実施形態における図１の（ａ）〜図２の（ａ）の工程と実質的に同じ工程が実行される。第２の実施形態が第１の実施形態と異なるのは、図２の（ｂ）の工程である。第１の実施形態においては、図２の（ｂ）の工程において周辺トランジスタの形成される領域のＯＮＯ膜が除去されたが、第２の実施形態においては、周辺トランジスタの形成される活性領域（図５の（ｂ）の２１）を含む領域２３をマスクして、領域２３に存在するＯＮＯ膜は残し、フィールド酸化膜２の形成される素子分離領域に存在するＯＮＯ膜のみを除去する。
したがって、第２の実施形態においては、図２の（ｂ）の工程に相当する工程において、周辺トランジスタの第１の多結晶シリコン膜５の上方の、活性領域のほぼ上方部分にＯＮＯ膜が残存する。
また、図２の（ｃ）に相当する工程においては、周辺トランジスタの第１、第２の多結晶シリコン膜５、７の間の部分に図５の（ａ）に示されるようにＯＮＯ膜６が残存する。すなわち、第２の実施形態における図２の（ｃ）の工程において、右側の周辺トランジスタの断面は、図５の（ａ）に示されるようになる。
この結果、図２の（ｄ）の第２の多結晶シリコン膜７に不純物イオンを導入する工程において、第１の多結晶シリコン膜５の活性領域にある部分（図５の（ｂ）の５ａ）は、不純物イオンが導入されず濃度が低いままで抵抗が高くなるが、ゲート電極の配線として機能する第１の多結晶シリコン膜５のフィールド酸化膜の上の部分（図５の（ｂ）の５ｂ）は、第２の多結晶シリコン膜７と同じ不純物濃度となり抵抗が低くなり、回路の動作の遅延が防止される。また、メモリセルトランジスタのトンネル酸化膜の場合と同じ理由により、周辺トランジスタのゲート酸化膜４の信頼性が高くなる。
なお、図５の（ｂ）の１９は、周辺トランジスタのドレイン／ソース領域２４ｏｒ２５はドレイン／ソース領域を配線層（図示せず）に接続するためのコンタクトホールである。
また、図５の（ｂ）の２２は、周辺トランジスタのゲート電極５を配線層（図示せず）に接続するためのコンタクトホールである。
また、図５の（ｂ）の２２は、周辺トランジスタのゲート電極５を配線層（図示せず）に接続するためのコンタクトホールである。
次に、本発明の第３の実施形態を、図６を参照して説明する。この第３の実施形態は、第２の実施形態における、図５の（ａ）の工程（第１の実施形態の図２の（ｃ）の工程に相当）の後、第２の多結晶シリコン膜７の上に層間絶縁膜２６を形成した後、フォトリソグラフィー及びエッチング技術により、この層間絶縁膜２６及び第２の多結晶シリコン膜７にコンタクトホール２７を形成する。
コンタクトホール２７をＯＮＯ膜６上に形成する場合、ＯＮＯ膜６がコンタクトホール２７を形成する時のエッチングストッパとしても機能する。また、素子活性領域上で、信頼性を確保しつつゲート酸化膜４上にコンタクトホール２７を形成可能となるので、半導体装置の集積度が高くするため、半導体素子を微細化する上で有効である。また、第２の多結晶シリコン膜７の膜厚を、第１の多結晶シリコン膜５より薄く形成する場合には、ＯＮＯ膜６のエッチングストッパとしての機能が特に有効となる。
次に、コンタクトホール２７を形成した後、コンタクトホール２７の内面を少なくとも覆い、第２の多結晶シリコン膜７に接触する配線層２８を形成する。
なお、第３の実施形態のコンタクトホール２７は、素子活性領域上に形成された層間絶縁膜２６及び第２の多結晶シリコン膜７に形成されているが、層間絶縁膜２６にのみ形成してもよい。すなわち、ＯＮＯ膜６上にコンタクトホールが形成されていれば、半導体装置の製造上での、信頼性を確保しつつ微細化が可能となる。
なお、第３の実施形態のコンタクトホール２７は、素子活性領域上に形成された層間絶縁膜２６及び第２の多結晶シリコン膜７に形成されているが、層間絶縁膜２６にのみ形成してもよい。すなわち、ＯＮＯ膜６上にコンタクトホールが形成されていれば、半導体装置の製造上での、信頼性を確保しつつ微細化が可能となる。
１ シリコン基板
２ フィールド酸化膜
３ トンネル酸化膜（第１の絶縁膜）
４ ゲート酸化膜（第２の絶縁膜）
５ 多結晶シリコン膜
６ ＯＮＯ膜
７ 多結晶シリコン膜
１１ メモリセルトランジスタ
１２ 周辺トランジスタ
２ フィールド酸化膜
３ トンネル酸化膜（第１の絶縁膜）
４ ゲート酸化膜（第２の絶縁膜）
５ 多結晶シリコン膜
６ ＯＮＯ膜
７ 多結晶シリコン膜
１１ メモリセルトランジスタ
１２ 周辺トランジスタ
Claims (5)
- 複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、
半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、
前記半導体基板の全面に第１の多結晶シリコン膜を形成する工程と、
前記第１の多結晶シリコン膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、
前記第１の領域において、前記第１の多結晶シリコン膜を所定の形状にパターニングする工程と、
前記半導体基板の前記第２の領域を除き、少なくとも前記第１の領域上に少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、
前記半導体基板の全面に第２の多結晶シリコン膜を形成する工程と、
前記第２の多結晶シリコン膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記複合ゲートを形成し、前記第２の領域においては、前記第２の多結晶シリコン膜及び前記第１の多結晶シリコン膜を前記第２の濃度の不純物膜とする前記単一ゲートを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、
半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、
前記半導体基板の全面に第１の多結晶シリコン膜を形成する工程と、
前記第１の多結晶シリコン膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、
前記第１の領域において、前記第１の多結晶シリコン膜を所定の形状にパターニングする工程と、
前記半導体基板における前記単一ゲート形成領域の両側の素子分離領域を除き、少なくとも前記第１の領域及び前記単一ゲート形成領域に、少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、
前記半導体基板の全面に第２の多結晶シリコン膜を形成する工程と、
前記第２の多結晶シリコン膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記複合ゲートを形成し、前記第２の領域においては、前記単一ゲート形成領域に、前記第２の多結晶シリコン膜を前記第２の濃度の不純物膜とするとともに、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第１の多結晶シリコン膜を前記第１の濃度の不純物膜とする前記単一ゲートを形成し、且つ前記素子分離領域に、前記第３の多結晶シリコン膜及び前記第４の多結晶シリコン膜を前記第２の濃度の不純物膜とする前記単一ゲートのゲート配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第２のトランジスタの前記第２の多結晶シリコン膜の直上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込み、前記単一ゲートの前記第２の多結晶シリコン膜と電気的に接続される配線層を形成する工程と
をさらに有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 複合ゲートを有する第１のトランジスタと、単一ゲートを有する第２のトランジスタとを含む半導体装置の製造方法であって、
半導体基板の前記第１のトランジスタを形成する第１の領域の表面上に第１の絶縁膜を形成し、前記第２のトランジスタを形成する第２の領域の表面上に第２の絶縁膜を形成する工程と、
前記半導体基板の全面に第１のシリコン膜を形成する工程と、
前記第１のシリコン膜に、所定の第１の濃度で不純物をイオン注入法により導入する工程と、
前記第１の領域において、前記第１のシリコン膜を所定の形状にパターニングする工程と、
前記半導体基板における前記単一ゲート形成領域の両側の素子分離領域を除き、少なくとも前記第１の領域及び前記単一ゲート形成領域に、少なくともシリコン窒化膜を含む第３の絶縁膜を形成する工程と、
前記半導体基板の全面に第２のシリコン膜を形成する工程と、
前記第２のシリコン膜に前記第１の濃度よりも高い所定の第２の濃度で不純物を熱拡散法により導入して、前記第１の領域においては、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第２のシリコン膜の導電率を前記第１のシリコン膜の導電率よりも高くした前記複合ゲートを形成し、前記第２の領域においては、前記単一ゲート形成領域に、前記第３の絶縁膜で前記第２の濃度の不純物の導入を阻止して前記第２のシリコン膜の導電率を前記第１のシリコン膜の導電率よりも高くした前記単一ゲートを形成し、且つ前記素子分離領域に、前記第１のシリコン膜及び前記第２のシリコン膜を前記単一ゲート形成領域における前記第２のシリコン膜と同じ導電率とする前記単一ゲートのゲート配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第２のトランジスタの前記第２のシリコン膜の直上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込み、前記単一ゲートの前記第２のシリコン膜と電気的に接続される配線層を形成する工程と
をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005165727A JP5099983B2 (ja) | 1995-09-29 | 2005-06-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27629295 | 1995-09-29 | ||
| JP1995276292 | 1995-09-29 | ||
| JP2005165727A JP5099983B2 (ja) | 1995-09-29 | 2005-06-06 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27296196A Division JP4057081B2 (ja) | 1995-09-29 | 1996-09-24 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005277440A JP2005277440A (ja) | 2005-10-06 |
| JP5099983B2 true JP5099983B2 (ja) | 2012-12-19 |
Family
ID=40375499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005165727A Expired - Lifetime JP5099983B2 (ja) | 1995-09-29 | 2005-06-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5099983B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787844B2 (en) | 1995-09-29 | 2004-09-07 | Nippon Steel Corporation | Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2818190B2 (ja) * | 1988-03-18 | 1998-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JPH02201968A (ja) * | 1989-01-30 | 1990-08-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH02295170A (ja) * | 1989-05-09 | 1990-12-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH03283570A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2720645B2 (ja) * | 1991-08-12 | 1998-03-04 | 富士通株式会社 | 半導体装置の製造方法 |
| KR960009995B1 (ko) * | 1992-07-31 | 1996-07-25 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 그 구조 |
| JPH06125090A (ja) * | 1992-10-14 | 1994-05-06 | Seiko Epson Corp | 半導体装置 |
| JPH06151770A (ja) * | 1992-11-16 | 1994-05-31 | Mitsubishi Electric Corp | 半導体記憶装置の製造方法 |
| JP3316027B2 (ja) * | 1993-03-16 | 2002-08-19 | 株式会社半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置の作製方法 |
| JPH06350099A (ja) * | 1993-06-08 | 1994-12-22 | Toshiba Corp | 半導体記憶装置 |
| JP3405567B2 (ja) * | 1993-06-08 | 2003-05-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH07115144A (ja) * | 1993-10-15 | 1995-05-02 | Sony Corp | 半導体不揮発性記憶装置 |
| JPH0817949A (ja) * | 1994-03-25 | 1996-01-19 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその製造方法 |
-
2005
- 2005-06-06 JP JP2005165727A patent/JP5099983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005277440A (ja) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439573B2 (en) | Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same | |
| US8304310B2 (en) | Manufacture method of semiconductor device | |
| US5780893A (en) | Non-volatile semiconductor memory device including memory transistor with a composite gate structure | |
| JP4225728B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100414562B1 (ko) | 비휘발성 메모리 셀의 제조 방법 | |
| JP3124334B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2006286720A (ja) | 半導体装置およびその製造方法 | |
| JP2007165543A (ja) | 半導体記憶装置の製造方法 | |
| JP2009044000A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP2009004638A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0864706A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP4057081B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4266089B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100952718B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US5925907A (en) | Semiconductor device including transistor with composite gate structure and transistor with single gate structure | |
| JP2007266499A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP5099983B2 (ja) | 半導体装置及びその製造方法 | |
| JP4117272B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH09330988A (ja) | 積層ゲート型不揮発性半導体記憶装置 | |
| JPH10256402A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2006222277A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2005322927A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JPH09232454A (ja) | 不揮発性半導体装置及びその製造方法 | |
| JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH11176954A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090313 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090610 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120323 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |