JP5095989B2 - ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 - Google Patents

ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 Download PDF

Info

Publication number
JP5095989B2
JP5095989B2 JP2006346041A JP2006346041A JP5095989B2 JP 5095989 B2 JP5095989 B2 JP 5095989B2 JP 2006346041 A JP2006346041 A JP 2006346041A JP 2006346041 A JP2006346041 A JP 2006346041A JP 5095989 B2 JP5095989 B2 JP 5095989B2
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial
epitaxial silicon
bipolar junction
junction transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006346041A
Other languages
English (en)
Other versions
JP2007173841A (ja
JP2007173841A5 (ja
Inventor
ケー.アガルワル アナント
クリシュナスワミ スミトラ
リュウ セイ−ヒュン
チャペル ディー.クレイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007173841A publication Critical patent/JP2007173841A/ja
Publication of JP2007173841A5 publication Critical patent/JP2007173841A5/ja
Application granted granted Critical
Publication of JP5095989B2 publication Critical patent/JP5095989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7325Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Description

本発明は、パワー半導体デバイスおよびパワー半導体デバイスを製造する方法に関し、より具体的には、炭化ケイ素パワーデバイスおよび炭化ケイ素パワーデバイスを製造する方法に関する。
パワーデバイスは、大電流を流し、および/または高電圧を支えるために広く使用されている。従来のパワーデバイスは、一般に、単結晶シリコン半導体材料から作られる。パワーデバイスの一種に、バイポーラ接合トランジスタ(BJT)がある。BJTは、よく知られ、よく使われているパワーデバイスである。BJTは、典型的には、互いに近接する2つの対向するp−n接合を有する半導体材料を含む。したがって、BJTは、「n−p−n」または「p−n−p」トランジスタと呼ぶこともできる。
動作中、電流キャリアは、エミッタと呼ばれる、p−n接合の一方に隣接する第1の導電型の半導体材料の領域に入る。電流キャリアの大半は、コレクタと呼ばれる、他方のp−n接合に隣接する第1の導電型の半導体材料の領域から抜け出る。コレクタおよびエミッタの第1の導電型とは反対の、第2の導電型を持つ、ベースと呼ばれる半導体材料の小さな部分は、コレクタとエミッタとの間に配置される。BJTの2つのp−n接合は、コレクタがベースに会合する場所と、ベースがエミッタに会合する場所に形成される。
BJTがn−p−nかp−n−pかに応じて、電流がベース内に流入するか、またはベースから引き出される場合、エミッタからコレクタに移動することができる電荷キャリア、つまり電子もしくは正孔の流れは、影響を受けることがある。典型的には、ベースに加えられた小電流で、BJTを通る比例的により大きな電流を制御することができるので、BJTは電子回路のコンポーネントとして有用なものとなる。BJTの構造および動作面に関する詳細は、本明細書に全体が述べられているかのように内容が参照により組み込まれる文献において説明されている(例えば、非特許文献1参照)。
デバイスを構成する材料は、デバイスの運用性と有用性に関わる要因でありうる。例えば、従来のBJTは、典型的には、シリコン(Si)で形成されるが、ガリウムヒ素(GaAs)およびリン化インジウム(InP)を含むこともできる。炭化ケイ素(SiC)も、BJTの材料として使用されてきた。SiCは、潜在的に有利な半導体特性を有し、例えば、バンドギャップが広く、絶縁破壊強度が高く、熱伝導率が高く、融点が高く、飽和電子ドリフト速度が高い。そのため、SiCで形成された電子デバイスは、他の半導体材料、例えばSiで形成されたデバイスに比べ、より高い温度、高い電力密度、より高い速度、より高い電力レベル、および/または高い放射線密度の下で動作する能力を持ちうる。
SiCトランジスタは、高い周波数、高い温度、および/または高い電力レベルで機能することができるため、レーダーおよび通信、大電力スイッチング用途、およびジェットエンジン制御などの高温動作用の高周波送信機などの用途で使用するのに非常に望ましいと考えられる。したがって、デバイス品質のSiC、およびSiCから形成されるデバイスを生産する方法は、数十年間、科学者および技術者にとって関心事である。
SiCは、150を超える異なるポリタイプ、つまり結晶構造で結晶し、そのうち最もありふれているのは、3C、4H、および6Hと指定されるものであり、「C」は「立方晶」、「H」は「六方晶」を表す。SiCは、一般に、半導体デバイスで使用するのが困難な材料である。特に、SiCの融点が高いため、ドーパントの合金化および拡散などの技術はさらに難しくなるが、それは、これらの動作を実行するのに必要な多数の他の材料が、SiCに影響を及ぼすために使用される高温で破壊される傾向があるからである。SiCは、極めて硬い材料でもあり、実際、SiCの通常の用途は研磨剤としてのものである。こうした潜在的難題があるにもかかわらず、接合点、ダイオード、トランジスタ、およびその他のデバイスは、SiCから製造されている。
SiC BJTは、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献において説明されている(例えば、Palmourらの特許文献1参照)。この文献で説明されているように、SiC BJTは、高温イオン注入を使用して井戸として形成されたベースおよびエミッタを持つ。さらに、SiC BJTは、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献においても説明されている(例えば、Singhらの特許文献2参照)。この文献で説明されているように、ベースおよびエミッタを持つSiC BJTは、エピタキシャル成長および高温イオン注入を使用して形成される。Singhは、さらに、取り外し可能な誘電体スペーサを使用して、ベースおよびエミッタ領域の整合を改善することについて説明している。
SiC BJTは、さらに、ベースおよび/またはエミッタ用の少なくとも1つの高ドープ率の注入領域を含むこともできる。注入領域の形成は、SiC結晶に損傷を引き起こす可能性がある。例えば、デバイスの電流増幅率は、注入で誘起される欠陥のせいで表面再結合電流が発生するため下がることがある。デバイスの電流増幅率は、注入プロセスにより欠陥が形成される結果として生じうるベース領域内の積層欠陥のため、時間の経過とともに減少することがある。さらに、これらのデバイス内に存在する高ドープ率エミッタ領域は、寿命の面で劣るため、さらにデバイスの電流増幅率が下がる可能性がある。
そこで図1を参照し、従来のSiC BJTの断面について説明する。図1に例示されているように、N-SiCエピタキシャル(epi)コレクタ層116は、高ドープ率N+SiC基板114上に設けられる。N+SiC基板114およびN-SiC epiコレクタ層116は、デバイスのコレクタ110を定義することができる。p型(P)SiC epiベース層120は、N-SiC epiコレクタ層116上に設けられる。図1にさらに例示されているように、n型epiエミッタメサ130(N+)は、p型SiCベース層120上に設けられる。エミッタメサ130は、選択エピタキシャル成長および/またはエピタキシャル成長、並びにその後のエッチングにより形成することができる。さらに、高ドープ率(P+)領域124は、注入技術によりベース層120内に形成することができる。とりわけ、P+ベース領域124の注入は、約20keVから約360keVの範囲のエネルギーを有するアルミニウムイオン(Al+)を使用して、約650℃から約1100℃の温度範囲で実行することができる。上述のように、この注入は、SiC結晶に損傷を引き起こす可能性があり、これは、高温(1600〜1700℃)の活性化アニールでは完全には取り除けない可能性がある。
とりわけ、注入により持ち込まれる欠陥は、デバイスのベース層に表面再結合電流を生じさせ、積層欠陥を形成することがある。この関係は、
β=iC/iB
により表される。ここで、βは電流増幅率を表し、iCはコレクタ電流を表し、iBはベース電流を表す。ベース電流iBは、さらに、
B=iBr+iBi+iBsr
により表すことができる。ここで、iBrは再結合電流を表し、iBiはエミッタ接合間に注入される多数キャリアを表し、iBsrは表面再結合電流を表す。したがって、電流増幅率βは、
β=iC/(iBr+iBi+iBsr
により表すことができる。ベース領域内の表面再結合電流iBsrが増大すると、デバイスの電流増幅率が低くなる可能性がある。
図1を再び参照すると、デバイスの表面には、誘電体保護層140が設けられている。誘電体保護層140は、二酸化ケイ素および/または窒化ケイ素を含むことができる。BJTは、さらに、ベース(B)接点122、エミッタ(E)接点132、およびコレクタ(C)接点112を含む。N+114、130およびP+124と指定されている高ドープ率領域を用意して、抵抗接点の品質を改善することができる。ベース122、エミッタ132、およびコレクタ接点112は、それぞれ、抵抗を持つ金属を含む、および/または層金属の上に被さる多層構造を含むことができる。また、バイポーラトランジスタのその他の実施形態では、図1に示される層および/または領域のうちの1つまたは複数をなくすことができるか、または追加の領域および/または層を加えることができることも理解されるであろう。
米国特許第4,945,394号明細書 米国特許第6,218,254号明細書 米国特許第5,011,549号明細書 米国特許第4,912,064号明細書 米国特許出願第11/229,474号明細書 米国特許第5,323,022号明細書 米国特許第5,409,859号明細書 米国特許出願第11/229,476号明細書 Solid State Electronic Devices by B. Streetman (2nd edition (1980), chapter 7)
しかし残念なことに、図1に例示されるようなSiC BJTの電流増幅率は、典型的な動作条件の下では、時間の経過とともに低下しうることが判明している。特に、図2A〜2Dは、それぞれ、累積応力(cumulative stress)が10Aで0分、15分、30分、および16時間について増大する、SiC BJTの出力特性を例示している。電流増幅率の低下は、動作してから15分以内に表れ、図2A〜2Dにおける後続の出力特性により、低下の継続が示される。
本発明のいくつかの実施形態によるバイポーラ接合トランジスタ(BJT)は、第1の導電型の炭化ケイ素コレクタ層、炭化ケイ素コレクタ層上の第1の導電型と異なる第2の導電型のエピタキシャル炭化ケイ素ベース層、および炭化ケイ素コレクタ層から離れた位置にあるエピタキシャル炭化ケイ素ベース層上の第1の導電型のエピタキシャル炭化ケイ素エミッタメサを含む。第1の導電型のエピタキシャル炭化ケイ素保護層は、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。
いくつかの実施形態では、第1の導電型のエピタキシャル炭化ケイ素保護層は、第1の導電型のキャリア濃度を持ち、また一定の厚さがあり、キャリア濃度および厚さは、バイポーラ接合トランジスタにおいて、バイアス0で、エピタキシャル炭化ケイ素ベース層によりエピタキシャル炭化ケイ素保護層が完全空乏状態になるように選択される。より具体的には、いくつかの実施形態では、第1の導電型の炭化ケイ素保護層は、第1の導電型のキャリア濃度Cを持ち、厚さはTであり、キャリア濃度Cと厚さTは、
Figure 0005095989
に従って選択される。ここで、qは電気素量であり、εsは炭化ケイ素の誘電率である。
本発明のさまざまな実施形態によれば、エピタキシャル炭化ケイ素保護層は、ベース層上にさまざまな広がりを持ち、エミッタメサ上に広がりうる。例えば、いくつかの実施形態では、エピタキシャル炭化ケイ素エミッタメサは、エピタキシャル炭化ケイ素ベース層から離れた位置にある上端、およびその上端とエピタキシャル炭化ケイ素ベース層との間に伸びる側壁を含む。いくつかの実施形態では、エピタキシャル炭化ケイ素保護層は、炭化ケイ素メサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部の上に広がり、側壁には広がらない。他の実施形態では、エピタキシャル炭化ケイ素保護層は、さらに、側壁上に広がり、上端には広がらない。さらに他の実施形態では、エピタキシャル炭化ケイ素保護層は、上端にも広がる。
さらに、炭化ケイ素ベース層上の第1の導電型のエピタキシャル炭化ケイ素保護層に対し、さまざまな広がりをもたらすことができる。特に、いくつかの実施形態では、炭化ケイ素ベース層は、第1の部分およびエミッタメサから相隔てて並ぶ第1の部分よりも高いキャリア濃度の第2の部分を含む。いくつかの実施形態では、エピタキシャル炭化ケイ素保護層は、炭化ケイ素メサの隣から第2の部分の隣までのエピタキシャル炭化ケイ素ベース層上に広がる。他の実施形態では、エピタキシャル炭化ケイ素保護層は、炭化ケイ素エミッタメサの隣から第2の部分まで広がる。さらに他の実施形態では、保護層は、炭化ケイ素エミッタメサから第2の部分の隣まで広がる。さらに他の実施形態では、保護層は、炭化ケイ素エミッタメサから第2の部分まで広がる。ベース層の第2の部分は、エミッタメサから相隔てて並べられている第1の部分において注入により形成することができ、および/またはエミッタメサから相隔てて並べられる第1の部分の上のエピタキシャルベースメサとすることができる。
さらに他の実施形態では、誘電体保護層は、エピタキシャル炭化ケイ素ベース層から離れた位置で、エピタキシャル炭化ケイ素保護層上に設けることができる。誘電体保護層は、二酸化ケイ素を含むことができる。さらに、いくつかの実施形態では、エピタキシャル炭化ケイ素エミッタメサは、エピタキシャル炭化ケイ素ベース層に隣接する第1の部分、および第1の部分の上の、エピタキシャル炭化ケイ素ベース層から離れた位置にある第2の部分を含むことができ、第2の部分は、第1の部分よりもキャリア濃度が高い。さらに他の実施形態では、コレクタ、ベース、およびエミッタ接点は、単層および/または多層構造を使用して設けることができる。
バイポーラ接合トランジスタは、第2の導電型の炭化ケイ素ベース層を第2の導電型と異なる第1の導電型の炭化ケイ素コレクタ層上にエピタキシャル成長させ、第1の導電型の炭化ケイ素エミッタメサを炭化ケイ素ベース層上にエピタキシャル成長させることにより、本発明のさまざまな実施形態に従って加工することができる。第1の導電型の炭化ケイ素保護層は、炭化ケイ素エミッタメサの外側にある炭化ケイ素ベース層の少なくとも一部にエピタキシャル成長させられる。これらのエピタキシャル成長の一部または全部について、ブランケット成長を採用することができ、ブランケット成長の後に選択エッチング、および/または選択エピタキシャル成長を行う。いくつかの実施形態では、炭化ケイ素保護層のキャリア濃度および/または厚さは、上述のように実現することができる。さらに、炭化ケイ素保護層の広がりは、上記の実施形態で説明されているように実現することができる。
本発明のさらに他の実施形態では、炭化ケイ素ベース領域よりも高いキャリア濃度の領域が、炭化ケイ素ベース層内に注入され、エミッタメサから相隔てて並べられ、炭化ケイ素保護層は、炭化ケイ素エミッタメサの隣から注入される領域までの炭化ケイ素ベース層上に広がるようにエピタキシャル成長される。さらに他の実施形態では、第2の導電型のベースメサは、炭化ケイ素ベース領域上でエピタキシャル成長され、エミッタメサから相隔てて並べられ、炭化ケイ素保護層は、炭化ケイ素エミッタメサの隣からベースメサの隣、ただし相隔てて並べられるところまでのエピタキシャル炭化ケイ素ベース層上に広がるようにエピタキシャル成長される。誘電体保護層は、炭化ケイ素保護層上に形成することができる。
したがって、本発明のいくつかの実施形態によるバイポーラ接合トランジスタは、エミッタ、ベース、およびコレクタ領域およびベース領域の少なくとも一部の上のベース領域から反対の導電型のエピタキシャル炭化ケイ素保護層を含む炭化ケイ素基板を含むことができる。エピタキシャル炭化ケイ素保護層は、バイポーラ接合トランジスタ上において0バイアスで完全空乏状態になるように構成することができる。誘電体保護層は、ベース領域から離れた位置にある炭化ケイ素保護層上に設けることもできる。炭化ケイ素保護層の広がりは、上述されたとおりでよい。
以下で、本発明の実施形態で示される添付の図面を参照しながら、本発明についてさらに詳しく説明する。本発明は、多くの異なる形態で具現化することができ、本明細書で述べられる実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が徹底して完全なものとなるように、また当業者に本発明の範囲が全部伝達されるように用意されている。図面では、層および領域のサイズおよび相対的サイズは、分かりやすくするために誇張されている場合がある。
要素または層が、他の要素または層の「上にある」、「に接続されている」、または「に結合されている」といった場合、要素または層は、直接他の要素または層の上にあるか、接続されるか、または結合されうるか、あるいは介在する要素または層が存在しうることが理解されるであろう。対照的に、要素が、他の要素または層の「上に直接ある」、「に直接接続される」、または「に直接結合される」といった場合、介在する要素または層は存在しない。全体を通して、同じ番号は、同じ要素を指す。本明細書では、「および/または」は、関連し列挙される品目の1つまたは複数のあらゆる組合せを含む。
「第1」、「第2」などの用語は、本明細書では、さまざまな要素、コンポーネント、領域、層、および/またはセクションを記述するために使用することがあるが、これらの要素、コンポーネント、領域、層、および/またはセクションは、これらの用語により限定されるべきではないことは理解されるであろう。これらの用語は、一方の要素、コンポーネント、領域、層、またはセクションを、他方の要素、コンポーネント、領域、層、またはセクションと区別するためにのみ使用される。そのため、以下で説明される第1の要素、コンポーネント、領域、層、またはセクションは、本発明の教示から逸脱することなく第2の要素、コンポーネント、領域、層、またはセクションと呼ぶことが可能であろう。
さらに、「下側」または「下端」および「上側」または「上端」などの相対語は、本明細書では、図に示されるように一方の要素の他方の要素に対する関係を記述するために使用することができる。相対語は、図に示される向きに加えて、デバイスの異なる向きを包含することが意図されていることは理解されるであろう。例えば、図中のデバイスがひっくり返された場合、他の要素の「下側」にあると記述された要素は、他の要素の「上側」に向き付けられるであろう。したがって、例示的用語「下側」は、図の特定の向きに応じて、「下側」および「上側」の両方の向きを包含しうる。同様に、図の1つのデバイスがひっくり返された場合、他の要素の「下」または「真下」にあると記述された要素は、他の要素の「上」に向き付けられるであろう。例示的用語「下」または「真下」は、したがって、上と下の両方の向きを包含することができる。
本明細書では、「隣」または「隣接する」は、要素が他方の要素の近くに延びて、他の要素から相隔てられて緊密に並び、接触し、および/または重なることを含む。対照的に、要素が他の要素「に」または「から」延びると記述された場合、これは、要素は、実際に、他の要素に接触するか、または重なり、互いから相隔てられて並ぶ要素を除外することを意味する。
本発明のいくつかの実施形態は、本発明の理想化された実施形態の概略図である断面図を参照しつつ本明細書で説明される。そのようなものとして、例えば製造技術および/または許容誤差の結果として例示の形状からのバラツキが予想される。そのため、本発明のいくつかの実施形態は、本明細書で例示される領域の特定の形状に限定されると解釈すべきではなく、例えば製造から生じる形状の逸脱を含む。例えば、長方形として例示されている注入領域は、典型的には、丸形または湾曲した特徴および/または注入領域から非注入領域までの2値変化ではなく、そのエッジにおける注入濃度の勾配を有する。同様に、注入により形成される埋められた領域は、埋められた領域と注入が行われる表面との間の領域内に何らかの注入が行われる場合がある。そのため、これらの図に例示される領域は、本質的に概略であり、その形状は、デバイスの領域の正確な形状を例示することを意図しておらず、また本発明の範囲を限定することを意図してはいない。
断りのない限り、本明細書で使用されるすべての用語(技術および科学用語を含む)は、本発明が属している技術分野の当業者に通常理解される意味と同じ意味を有する。さらに、よく使われる辞書で定義されるような用語は、関連する技術および本明細書の背景状況における意味と矛盾しない意味を持つものと解釈すべきであり、本明細書で明確に定められていない限り、理想化された、または過度に正式の意味で解釈されないことは理解されるであろう。
本発明のいくつかの実施形態は、さまざまな層/領域に対する特定の極性の導電型を参照しながら説明される。しかし、当業者であれば理解するように、領域/層の極性は、反対の極性のデバイスを実現するために反転することができる。例えば、用語「第1の導電型」と「第2の導電型」は、nまたはp型などの反対の導電型を指すが、本明細書で説明され例示されるそれぞれの実施形態は、その相補的な実施形態も含む。
特に、BJTは、能動的な(active)3端子半導体デバイスであり、密接する2つの背中合わせのp−n接合を含む。BJTは、それぞれのベース、コレクタ、およびエミッタの導電型に応じてn−p−n、またはp−n−pと広い意味で特徴付けられる。本明細書ではn−p−n型BJTのみが説明されるが、本発明の実施形態は、この構成に限定されないことは理解されるであろう。例えば、p−n−pトランジスタは、本発明の範囲から逸脱することなく、説明される導電型を反転することでも得られる。さらに、本明細書で例示されるBJT構造を繰り返すことにより、パワーデバイスを形成することができ、本明細書で説明される構造は、パワーデバイス全体またはパワーデバイス用のユニットセルを実現することができる。
当業者に知られているように、炭化ケイ素のドープ領域は、エピタキシャル成長および/または注入を通じて形成することができる。例えば、炭化ケイ素のp型領域は、p型ドーパントの存在下でエピタキシャル成長を通じて、または未ドープ、p型、またはn型のエピタキシャル層内にp型ドーパントを注入することにより形成することができる。エピタキシャル成長の結果得られる構造は、注入の結果得られる構造と異なる。したがって、「エピタキシャル層/領域」および「注入層/領域」という用語は、炭化ケイ素の異なる層/領域を構造に関して区別し、本明細書では、炭化ケイ素の層/領域の構造特性の引用および/または炭化ケイ素の層/領域などを形成する方法の引用として使用することができる。SiCのエピタキシャル層の形成は、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献において説明されている(特許文献3および特許文献4参照)。
本発明のいくつかの実施形態では、エピタキシャル炭化ケイ素(SiC)ベース領域および多層エピタキシャルエミッタ領域を持つバイポーラ接合トランジスタ(BJT)を実現する。本発明のいくつかの実施形態によるBJT内でエピタキシャルSiCベース領域を使用することにより、SiC結晶の損傷を引き起こし、それにより、デバイスの電流増幅率を低下させる可能性のある、注入およびその後の高温アニールが不要になりうる。したがって、本発明のいくつかの実施形態によるBJTでは、従来のデバイスに比べて電流増幅率が改善されている。さらに、多層エピタキシャルSiCエミッタ領域を使用することで、デバイスの電流増幅率をさらに高めることができる。しかし、本発明の他の実施形態では、単層エピタキシャルエミッタ領域および/または注入高導電性ベース領域を使用することができる。
そこで図3を参照し、本発明のいくつかの実施形態によるBJTの断面について説明する。図3に例示されるように、炭化ケイ素(SiC)基板314が用意される。基板314の極性は、例えば、3C、2H、4H、6H、または15Rのポリタイプを持つn型またはp型のSiCとすることができる。例示のみを目的として、図3に例示される本発明のいくつかの実施形態により説明されるデバイスは、n型SiC基板314を含む。図3に例示されるように、基板314は、高ドープ率n型SiC(N+)である。本明細書では、「P+」または「N+」は、同じまたは他の層または基板の隣接する、もしくは他の領域内に存在するものよりも高いキャリア濃度により定義される領域を指す。同様に。「P-」または「N-」は、同じまたは他の層の隣接する、もしくは他の領域内に存在するものよりも低いキャリア濃度により定義される領域を指す。基板314は、窒素などのn型ドーパントでドーピングすることができる。基板は、約1.0×1018cm-3から約5.0×1019cm-3までの範囲のキャリア濃度および約200μmから約500μmまでの範囲の厚さを持つことができる。
さらに図3に例示されるように、エピタキシャルコレクタ層316は、SiC基板314上に設けられる。エピタキシャルコレクタ層316は、窒素などのn型ドーパントでドーピングすることができる。エピタキシャルコレクタ層316は、約1.0×1013cm-3から約1.0×1018cm-3までの範囲のキャリア濃度および約1.0μmから約250μmまでの範囲の厚さを持つことができる。基板314およびエピタキシャルSiCコレクタ層316は、BJTのコレクタ(C)310を実現することができる。しかし、他の実施形態では、非導電性基板を使用することができ、コレクタ層316によりコレクタを実現できる。エピタキシャルベース層320は、エピタキシャルコレクタ層316上に設けられ、アルミニウムまたはホウ素などのp型ドーパントによりドーピングすることができる。エピタキシャルベース層320は、約1.0×1015cm-3から約5.0×1019cm-3までの範囲のキャリア濃度および約0.1μmから約10μmまでの範囲の厚さを持つことができる。
いくつかの実施形態では、注入および/またはエピタキシャルSiCベース接点領域324は、エピタキシャルベース層320内、および/または上に設けられる。図3に例示されるように、SiCベース接点領域324は、炭化ケイ素エピタキシャルベース層320内に注入することができる。しかし、他の実施形態では、SiCベース接点領域324は、SiCエピタキシャルコレクタ層316から離れた位置にあるSiCエピタキシャルベース層320上にエピタキシャル成長させることができる。いくつかの実施形態では、注入SiCベース接点領域324は、非一様的なキャリア濃度を含むことができる。さらに、他の実施形態では、図3に例示されるような比較的一様な濃度が得られる。
さらに他の実施形態では、エピタキシャル炭化ケイ素ベース接点領域は、以下で詳しく説明するように、炭化ケイ素エピタキシャルベース層320上に成長させることができる。いくつかの実施形態では、エピタキシャル炭化ケイ素ベース接点領域は、単層であることができる。さらに、他の実施形態では、エピタキシャルSiCベース接点領域は、エピタキシャルベース層320上の第1のp型エピタキシャルSiC領域および第1のp型エピタキシャルSiC領域上の第2のp型エピタキシャルSiC領域を含むことができる。いくつかの実施形態では、第1のp型エピタキシャルSiC領域は、約1.0×1018cm-3から約1.0×1019cm-3までの範囲のキャリア濃度、および約0.1μmから約10μmまでの範囲の厚さを持つことができる。第2のp型エピタキシャルSiC領域は、約1.0×1019cm-3から約5.0×1020cm-3までの範囲のキャリア濃度、および約0.1μmから約3.0μmまでの範囲の厚さを持つことができる。エピタキシャルベース層320および注入/エピタキシャルSiCベース接点領域は、本発明のいくつかの実施形態によるBJTのベース(B)領域を実現することができる。さらに、他の実施形態では、SiCベース接点領域は、単一のp型領域とすることができ、さらに他の実施形態では、ベース接点領域は、全く設けられなくてもよい。
さらに図3に例示されるように、エピタキシャルSiCエミッタメサ330は、エピタキシャルベース層320上に設けられる。例示されるように、エピタキシャルSiCエミッタメサ330は、n型導電性を持つ。いくつかの実施形態では、エピタキシャルSiCエミッタメサ330は、第1(N-)の部分および第2(N+)の部分をそれぞれ持つ。これらの実施形態では、エピタキシャルSiCエミッタメサの第1の部分は、エピタキシャルベース層320上に設けることができ、また窒素などのn型ドーパントによりドーピングすることができる。エピタキシャルSiCエミッタメサ330の第1の部分は、約1.0×1017cm-3から約5×1019cm-3までの範囲のキャリア濃度、および約0.1μmから約5.0μmまでの範囲の厚さを持つことができる。エピタキシャルSiCエミッタメサ330の第2の部分は、窒素などのn型ドーパントによりドーピングすることができ、第1の部分に比べて高いキャリア濃度を有することができる。特に、エピタキシャルSiCエミッタ領域の第2の部分は、約5×1018cm-3から約5×1020cm-3までの範囲のキャリア濃度、および約0.1μmから約3.0μmまでの範囲の厚さを持つことができる。そのため、本発明のいくつかの実施形態によれば、エピタキシャルSiCエミッタメサ330は、改善された注入効率をもたらしうる低ドープ率n型層および改善された接触面をもたらしうる高ドープ率n型層を含む。しかし、他の実施形態では、エピタキシャル炭化ケイ素エミッタメサ330は、図3に例示されるように単一領域を含むことができる。エピタキシャル炭化ケイ素エミッタメサ330は、ブランケットエピタキシーおよびエッチングにより、および/または選択エピタキシャル成長により、形成することができる。
図3に例示される本発明のいくつかの実施形態は、注入/エピタキシャルSiCベース領域324とエピタキシャルSiCエミッタメサ330の両方を含むが、本発明のいくつかの実施形態は、この構成に限定されないことは理解されるであろう。例えば、第1(N-)の部分および第2(N+)の部分を持つエピタキシャルSiCエミッタ領域は、本発明のいくつかの実施形態によるエピタキシャルSiCベース領域なしで実現することができる。
図3のSiC BJTの他の詳細な設計および製造の態様は、この「発明を実施するための最良の形態」の前のほうで説明したように、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献において説明されている(特許文献5参照)。
図3をさらに参照すると、N型エピタキシャル炭化ケイ素保護層350は、炭化ケイ素エミッタメサ330の外側にあるエピタキシャル炭化ケイ素ベース層320の少なくとも一部に設けられる。エピタキシャル炭化ケイ素保護層350は、炭化ケイ素エミッタメサ330の外側にある炭化ケイ素ベース層320の外面の少なくとも一部に広がっているとみなすことができる。動作理論による制約を望むことなく、図2A〜2Dに示される電流増幅率低下は、図4に示されるように、蒸着/緻密化された二酸化ケイ素層が後に続く熱成長二酸化ケイ素などの誘導体保護層140によりすでに不動態化(passivate)されているベース120とエミッタ130との間の表面再結合の増大のために発生しうる。表面再結合は、炭化ケイ素/二酸化ケイ素界面において界面捕獲がなされるため発生しうる。
著しく対照的に、図3に例示されるように、本発明のいくつかの実施形態は、第2の導電型のエピタキシャル炭化ケイ素ベース領域の少なくとも一部の上に第1の導電型のエピタキシャル炭化ケイ素保護層を設けることができる。いくつかの実施形態では、この保護層350内の電荷合計は、炭化ケイ素保護層350が、約2.7ボルトの固有電位のため、0デバイスバイアスで完全空乏化するように選択することができる。このエピタキシャル炭化ケイ素表面保護層350は、表面結合を低減または抑制するのを助けることができる。図2A〜2Dに示される電流増幅率の低下は、したがって、停止できるか、または十分に下げることができる。本発明のいくつかの実施形態では、第1の導電型のエピタキシャル炭化ケイ素保護層は、第1の導電型(ここではn型)のキャリア濃度Cを持ち、厚さはTであり、キャリア濃度Cと厚さTは、
Figure 0005095989
に従って選択される。ここで、qは電気素量(1.6×10-19クーロン)であり、εsは炭化ケイ素の誘電率である。
図3の説明を続けて、誘電体保護層340は、炭化ケイ素保護層350の上のベース層320、および/またはエピタキシャルエミッタメサ330の上に設けられる。誘電体保護層340は、例えば、熱成長二酸化ケイ素(SiO2)、化学気相成長SiO2、および/または化学気相成長窒化ケイ素(Si34)を含むことができる。n型炭化ケイ素に適している(複数の)抵抗性金属(ohmic metal)は、エミッタメサ330の上に載せることができる。抵抗性金属は、後述のように抵抗接点を得るためにアニールすることができる。本発明のいくつかの実施形態は、導電性基板314を含む。本発明のこれらの実施形態では、抵抗性金属は、さらに、エピタキシャルコレクタ層316から離れた位置にある基板314上に載せることができる。当業者であれば、本発明は、半絶縁性炭化ケイ素またはサファイアなどの非導電性基板を使用して実装することができ、この場合、コレクタの抵抗性金属は、SiCコレクタ層316の表面上に載せることができることは理解するであろう。
p型炭化ケイ素に適している抵抗性金属は、ベース層320の上に載せることもできる。金属および/または金属複合材は、抵抗接点に適していると思われる。例えば、ニッケルまたはニッケルチタン複合材は、n型炭化ケイ素への適切な抵抗接点であるが、アルミニウムまたはアルミニウムチタン複合材は、p型炭化ケイ素への適切な抵抗接点である。さらに、ケイ化コバルト(CoSi2)も、p型炭化ケイ素への抵抗接点材料として使用することができる。抵抗接点は、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献において説明されている(特許文献6および7参照)。また、金などのオーバーレイヤ金属を抵抗接点上に蒸着することで、それぞれ、エミッタ332、ベース322、およびコレクタ接点312を備えることができる。誘電体保護層340および接点312、322、および332の例示的な設計は、例えば、上で引用した特許文献5で説明されている。
本明細書では、「抵抗接点」は、関連するインピーダンスが実質的に、Vを接点間の電圧、Iを電流として、実質的にすべての予想される動作周波数(つまり、抵抗接点に関連するインピーダンスがすべての動作周波数において実質的に同じである)と電流においてインピーダンス=V/Iで与えられる接点を指す。
図3のエピタキシャル炭化ケイ素保護層350の広がりは、本発明のさまざまな実施形態により変わりうる。特に、図3において、エピタキシャル炭化ケイ素保護層350は、エピタキシャル炭化ケイ素エミッタメサ330からベース接点322までのエピタキシャル炭化ケイ素ベース層320上に広がる。対照的に、図5では、エピタキシャル炭化ケイ素保護層350aは、炭化ケイ素エミッタメサ330に隣接して、ただし炭化ケイ素エミッタメサ330から相隔てて並んで広がり、またベース接点322に隣接して、ただしベース接点322から相隔てて並んで広がる。図6では、エピタキシャル炭化ケイ素保護層は、炭化ケイ素エミッタメサ330まで広がっているが、ただしベース接点322に隣接し、ベース接点322から相隔てて並んで広がる。他の実施形態では、図に示されていないが、エピタキシャル炭化ケイ素保護層350bは、炭化ケイ素エミッタメサ330に隣接しているが、炭化ケイ素エミッタメサ330から相隔てて並んで広がり、ベース接点322へ広がっている。
さらに、図7の実施形態では、エピタキシャル炭化ケイ素保護層350cは、炭化ケイ素エミッタメサ330の側壁330s上に少なくとも部分的に広がり、エミッタメサ330の上端330t上には広がらない。最後に、図8に例示されるように、エピタキシャル炭化ケイ素保護層350dは、メサ側壁320sに加えて、またはその代わりに、メサ上端330t上にも広がることができる。図3および5〜8に示される実施形態の組合せおよび部分組合せ、および/または炭化ケイ素保護層の他の広がりは、本発明のいくつかの実施形態により与えることができることも理解されるであろう。
エピタキシャル炭化ケイ素保護層350および350a〜350dは、エピタキシャル蒸着(ブランケットおよび/または選択)を使用して形成することができ、濃度Cおよびゼロデバイスバイアスでエピタキシャル炭化ケイ素ベース層320によりエピタキシャル炭化ケイ素保護層を完全空乏状態にする厚さTで、第1の導電型でドープすることができる。SiC BJTの他の層が上述の濃度として厚さおよびドーピングを有する場合、炭化ケイ素保護層350および350a〜350dは、厚さ約0.5μmとすることができ、また最大約1×1016cm-3までのn型ドーピング濃度を持つことができる。他の実施形態では、約2μmの厚さおよび最大約8×1014cm-3までのn型濃度にすることができる。そのため、より薄い層は、より高いドープ率でドープすることができ、またその逆も正しく、上記の式を満たし、および/または炭化ケイ素保護層を完全空乏状態にする。
図9は、本発明のさらに他の実施形態によるSiC BJTの断面図である。図8および9を比較すると、上述のように、多層エピタキシャル炭化ケイ素エミッタメサ330a、330bが用意された。さらに、ベース322、エミッタ332、およびコレクタ312接点に対する抵抗接点層322a、332a、および312aも、それぞれ上述のように用意された。また図9に示されるように、エピタキシャル炭化ケイ素層350dは、高導電性注入ベース接点領域324に広がるが、ベース抵抗接点領域322aまたはベース接点金属322には広がらない。図9の実施形態は、本明細書で説明される他のあらゆる実施形態と組み合わせることができることは理解されるであろう。
図10は、本発明のさらに他の実施形態によるSiC BJTの断面図である。これらの実施形態では、高導電性(P+)ベース接点領域は、ベース層320上にエピタキシャル成長させられ、エミッタメサ330から相隔てて並ぶエピタキシャルベースメサ1024が得られる。上述の説明と上述の説明で引用した特許文献5に示されているように、ベースメサ1024は、図10でP+として示されている単層を含むことができるか、またはベース層320に隣接する比較的導電性の低い(P)層およびベース領域320から離れた位置にある比較的導電性の低い層上の比較的導電性の高い(P+)層などの複数の層を含むことができる。さらに、図10では、エピタキシャル炭化ケイ素保護層350eは、エミッタメサの側壁および上端に広がり、ベースメサ1024に隣接するが、ただしベースメサ1024から相隔てて並ぶベース層320上に広がるように示されている。しかし、他の実施形態では、エピタキシャル炭化ケイ素層350eは、ベースメサ1024から引き戻す必要はない。図10の実施形態は、本明細書で説明される他のあらゆる実施形態と組み合わせることができることは理解されるであろう。
図11は、本発明のさまざまな実施形態によるSiC BJTを製造するために実行することができる工程の流れ図である。図11を参照すると、ブロック1110で、炭化ケイ素コレクタ、ベース、およびエミッタ層が、エピタキシャル成長する。例えば、N-炭化ケイ素エピタキシャルコレクタ層316は、N+炭化ケイ素基板314上にエピタキシャル成長させることができ、P炭化ケイ素エピタキシャルベース層320は、上述されているように、N-炭化ケイ素エピタキシャルコレクタ層316上に成長させることができる。エミッタメサおよび/またはベースメサは、エピタキシャル成長させることができる。ブロック1110の炭化ケイ素コレクタ、ベース、およびエミッタ層のエピタキシャル成長は、当業者には知られているので、本明細書ではさらに説明する必要はない。
次に、ブロック1120を参照すると、炭化ケイ素保護層350および350a〜350eが、エピタキシャル成長させられる。ブランケットエピタキシーは、いくつかの実施形態で使用することができる。他の実施形態では、エピタキシーが垂直面よりも水平面のほうが有利に進行するように条件を設定することができる。さらに他の実施形態では、選択エピタキシャル蒸着は、例えば、TaCのマスクおよび/または他の知られているマスキング材料を使用してエピタキシャル成長を行わせることが望ましくない領域をマスクすることにより実行することができる。これらの実施形態のいずれかでは、選択エッチングも使用することができる。SiC保護層のドーピング濃度および厚さは、上述のように選択することができる。
次いで、ブロック1130で、当業者に知られている技術を使用して誘電体保護層340を形成することができ、ブロック1140で、接点が形成される。また、ブロック1110〜1140の動作は、図11に示される順序から外れて実行することもできることは理解されるであろう。例えば、接点(ブロック1140)は、誘電体保護層(1130)を形成する前に形成することができる。さらに、他の実施形態では、ブロック1130および/または1140の動作は、ブロック1120の動作の前に実行することができる。
したがって、本発明のいくつかの実施形態によるBJTは、エミッタ、ベース、およびコレクタ領域、およびベース領域の少なくとも一部の上のベース領域から反対の導電型の炭化ケイ素保護層を含む炭化ケイ素構造を備えることができる。炭化ケイ素層の表面は、その上に二酸化ケイ素を形成することにより不動態化することができ、これにより、炭化ケイ素の伝導帯の近くのエネルギーレベルを持つ界面状態を下げることができることが知られている。炭化ケイ素層上に酸化物層を形成するある種の技術は、本明細書に全体が述べられているかのように、開示が参照により組み込まれる文献において説明されている(特許文献8参照)。しかし、本発明のいくつかの実施形態により、誘電体炭化ケイ素保護層の代わりに、またはそれに加えて、エピタキシャル炭化ケイ素保護層を用意し、表面再結合をさらに抑制できるようにして、それにより、時間の経過による電流増幅率の望ましくない低下を減らすか、またはなくすことが望ましいということが分かった。ガリウムヒ素(GaAs)ベースのヘテロ接合バイポーラトランジスタ(HBT)では、電流増幅率の低下を抑制するためにエミッタレッジを使用してきた。しかし、GaAs HBTのエミッタレッジ技術は、本発明のいくつかの実施形態による材料、構造、および/または形成の観点からはかなり異なる。
図面および明細書では、本発明のいくつかの実施形態が開示されており、また特定の用語が使用されているが、それらは、汎用的な、記述的な意味に限り、また制限することを目的とせず、請求項で規定されている本発明の範囲内で使用される。
炭化ケイ素(SiC)バイポーラ接合トランジスタ(BJT)の断面図である。 従来のSiC BJTの電流増幅率の時間の経過による減少を例示するグラフである。 従来のSiC BJTの電流増幅率の時間の経過による減少を例示するグラフである。 従来のSiC BJTの電流増幅率の時間の経過による減少を例示するグラフである。 従来のSiC BJTの電流増幅率の時間の経過による減少を例示するグラフである。 本発明の一実施形態によるSiC BJTの断面図である。 電流増幅率減少の潜在的な発生源を例示するSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTの断面図である。 本発明の一実施形態によるSiC BJTを製造するために実行することができる工程の流れ図である。

Claims (26)

  1. バイポーラ接合トランジスタであって、
    第1の導電型の炭化ケイ素コレクタ層と、
    前記炭化ケイ素コレクタ層上の、前記第1の導電型と異なる、第2の導電型のエピタキシャル炭化ケイ素ベース層と、
    前記炭化ケイ素コレクタ層から離れた位置にある前記エピタキシャル炭化ケイ素ベース層上の前記第1の導電型のエピタキシャル炭化ケイ素エミッタメサと、
    前記炭化ケイ素エミッタメサの外側にある前記エピタキシャル炭化ケイ素ベース層の少なくとも一部の上の、前記第1の導電型のエピタキシャル炭化ケイ素保護層と
    を備えることを特徴とするバイポーラ接合トランジスタ。
  2. 前記第1の導電型の前記エピタキシャル炭化ケイ素保護層は、前記第1の導電型のキャリア濃度を持ち、一定の厚さがあり、前記キャリア濃度および厚さは、BJTにおいて、バイアス0で、前記エピタキシャル炭化ケイ素ベース層により前記エピタキシャル炭化ケイ素保護層が完全空乏状態になるように選択されることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  3. 前記第1の導電型の前記炭化ケイ素保護層は、前記第1の導電型のキャリア濃度Cを持ち、厚さはTであり、前記キャリア濃度Cと厚さTは、
    Figure 0005095989

    に従って選択され、qは電気素量であり、εsは炭化ケイ素の誘電率であることを特徴とする請求項2に記載のバイポーラ接合トランジスタ。
  4. 前記エピタキシャル炭化ケイ素エミッタメサは、前記エピタキシャル炭化ケイ素ベース層から離れた位置にある上端および前記上端と、前記エピタキシャル炭化ケイ素ベース層との間に広がる側壁を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの外側にある前記エピタキシャル炭化ケイ素ベース層の少なくとも一部の上に広がり、前記側壁上には広がらないことを特徴とする請求項3に記載のバイポーラ接合トランジスタ。
  5. 前記エピタキシャル炭化ケイ素エミッタメサは、前記エピタキシャル炭化ケイ素ベース層から離れた位置にある上端および前記上端と、前記エピタキシャル炭化ケイ素ベース層との間に広がる側壁を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの外側にある前記エピタキシャル炭化ケイ素ベース層の少なくとも一部の上および前記側壁に広がり、前記上端上には広がらないことを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  6. 前記エピタキシャル炭化ケイ素エミッタメサは、前記エピタキシャル炭化ケイ素ベース層から離れた位置にある上端および前記上端と、前記エピタキシャル炭化ケイ素ベース層との間に広がる側壁を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの外側にある前記エピタキシャル炭化ケイ素ベース層の少なくとも一部の上、前記側壁上、および前記上端上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  7. 前記エピタキシャル炭化ケイ素ベース層は、第1の部分および前記エミッタメサから相隔てて並ぶ前記第1の部分よりもキャリア濃度の高い第2の部分を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの隣から前記第2の部分の隣までの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  8. 前記エピタキシャル炭化ケイ素ベース層は、第1の部分および前記エミッタメサから相隔てて並ぶ前記第1の部分よりもキャリア濃度の高い第2の部分を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの隣から前記第2の部分までの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  9. 前記エピタキシャル炭化ケイ素ベース層は、第1の部分および前記エミッタメサから相隔てて並ぶ前記第1の部分よりもキャリア濃度の高い第2の部分を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサから前記第2の部分の隣までの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  10. 前記エピタキシャル炭化ケイ素ベース層は、第1の部分および前記エミッタメサから相隔てて並ぶ前記第1の部分よりもキャリア濃度の高い第2の部分を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサから前記第2の部分までの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  11. 前記エピタキシャル炭化ケイ素ベース層は、第1の部分および前記第1の部分内の第1の部分よりもキャリア濃度が高く、前記エミッタメサから相隔てて並ぶ埋め込み部分(implant)を含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの隣から前記埋め込み部分までの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  12. 前記エミッタメサから相隔てて並ぶ前記エピタキシャル炭化ケイ素ベース層上のエピタキシャルベースメサをさらに含み、前記エピタキシャル炭化ケイ素保護層は、前記炭化ケイ素エミッタメサの隣から前記ベースメサの隣、ただし相隔てて並ぶところまでの前記エピタキシャル炭化ケイ素ベース層上に広がることを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  13. 前記エピタキシャル炭化ケイ素ベース層から離れた位置にある、前記第2の導電型の前記エピタキシャル炭化ケイ素保護層上の誘電体保護層をさらに含むことを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  14. 前記誘電体保護層は、二酸化ケイ素を含むことを特徴とする請求項13に記載のバイポーラ接合トランジスタ。
  15. 前記エピタキシャル炭化ケイ素エミッタメサは、前記エピタキシャル炭化ケイ素ベース層に隣接する第1の部分、および第1の部分の上の、前記エピタキシャル炭化ケイ素ベース層から離れた位置にある第2の部分を含み、前記第2の部分は、前記第1の部分よりもキャリア濃度が高いことを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  16. 前記炭化ケイ素コレクタ層上の前記第1の導電型の炭化ケイ素基板と、
    前記炭化ケイ素基板上のコレクタ接点と、
    前記エピタキシャル炭化ケイ素ベース層上のベース接点と、
    前記エピタキシャル炭化ケイ素エミッタメサ上のエミッタ接点と
    をさらに含むことを特徴とする請求項1に記載のバイポーラ接合トランジスタ。
  17. バイポーラ接合トランジスタを製造する方法であって、
    第2の導電型の炭化ケイ素ベース層を前記第2の導電型と異なる、第1の導電型の炭化ケイ素コレクタ層上にエピタキシャル成長させることと、
    前記第1の導電型の炭化ケイ素エミッタメサを前記炭化ケイ素ベース層上にエピタキシャル成長させることと、
    前記第1の導電型の炭化ケイ素保護層を前記炭化ケイ素エミッタメサの外側にある前記炭化ケイ素ベース層の少なくとも一部の上にエピタキシャル成長させることと
    を含むことを特徴とするバイポーラ接合トランジスタの製造方法。
  18. 前記炭化ケイ素保護層をエピタキシャル成長させることは、前記バイポーラ接合トランジスタ上において0バイアスで前記シリコン炭化ケイ素ベース層により前記エピタキシャル炭化ケイ素保護層を完全空乏状態にするように選択された、前記第1の導電型のキャリア濃度と厚さで前記第1の導電型の前記炭化ケイ素保護層をエピタキシャル成長させることを含むことを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  19. 前記炭化ケイ素保護層をエピタキシャル成長させることは、前記第1の導電型のキャリア濃度Cと厚さTの前記第1の導電型の前記炭化ケイ素保護層をエピタキシャル成長させることを含み、前記キャリア濃度Cと厚さTは、
    Figure 0005095989

    に従って選択され、qは電気素量であり、εsは炭化ケイ素の誘電率であることを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  20. 前記炭化ケイ素ベース層内にあり、前記エミッタメサから相隔てて並ぶ、前記炭化ケイ素ベース層よりもキャリア濃度の高い領域を注入することをさらに含み、前記炭化ケイ素保護層をエピタキシャル成長させることは、前記炭化ケイ素エミッタメサの隣から注入される前記領域までの前記炭化ケイ素ベース層上に広がる前記第1の導電型の炭化ケイ素保護層をエピタキシャル成長させることを含むことを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  21. 前記第2の導電型のベースメサを前記エミッタメサから相隔てて並ぶ前記炭化ケイ素ベース層上にエピタキシャル成長させることをさらに含み、前記炭化ケイ素保護層をエピタキシャル成長させることは、前記炭化ケイ素エミッタメサの隣から前記ベースメサの隣、ただし前記ベースメサから相隔てて並ぶところまでの前記炭化ケイ素ベース層上に広がる前記第1の導電型の前記炭化ケイ素保護層をエピタキシャル成長させることを含むことを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  22. 誘電体保護層を前記炭化ケイ素ベース領域から離れた位置にある前記炭化ケイ素保護層上に形成することをさらに含むことを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  23. 前記第2の導電型の炭化ケイ素ベース層を前記第2の導電型と異なる第1の導電型の炭化ケイ素コレクタ層上にエピタキシャル成長させることに先立って、前記第1の導電型の前記炭化ケイ素コレクタ層を前記第1の導電型の炭化ケイ素基板上にエピタキシャル成長させることを特徴とする請求項17に記載のバイポーラ接合トランジスタの製造方法。
  24. バイポーラ接合トランジスタであって、
    エミッタ、ベース、およびコレクタ領域を含む炭化ケイ素構造と、
    前記ベース領域の少なくとも一部の上の、前記ベース領域とは反対の導電型のエピタキシャル炭化ケイ素保護層と
    を含むことを特徴とするバイポーラ接合トランジスタ。
  25. 前記エピタキシャル炭化ケイ素保護層は、前記バイポーラ接合トランジスタ上において0バイアスで完全空乏状態になるように構成されることを特徴とする請求項24に記載のバイポーラ接合トランジスタ。
  26. 前記ベース領域から離れた位置にある前記エピタキシャル炭化ケイ素保護層上の誘電体保護層をさらに含むことを特徴とする請求項25に記載のバイポーラ接合トランジスタ。
JP2006346041A 2005-12-22 2006-12-22 ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 Active JP5095989B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/315,672 US7345310B2 (en) 2005-12-22 2005-12-22 Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US11/315,672 2005-12-22

Publications (3)

Publication Number Publication Date
JP2007173841A JP2007173841A (ja) 2007-07-05
JP2007173841A5 JP2007173841A5 (ja) 2012-02-09
JP5095989B2 true JP5095989B2 (ja) 2012-12-12

Family

ID=37898628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346041A Active JP5095989B2 (ja) 2005-12-22 2006-12-22 ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US7345310B2 (ja)
EP (1) EP1806787B1 (ja)
JP (1) JP5095989B2 (ja)
CN (1) CN1992337A (ja)
AT (1) ATE509372T1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US7977154B2 (en) * 2006-04-14 2011-07-12 Mississippi State University Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
WO2009061340A1 (en) * 2007-11-09 2009-05-14 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US7560325B1 (en) * 2008-04-14 2009-07-14 Semisouth Laboratories, Inc. Methods of making lateral junction field effect transistors using selective epitaxial growth
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5470254B2 (ja) * 2008-08-26 2014-04-16 本田技研工業株式会社 接合型半導体装置およびその製造方法
WO2010024240A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型炭化珪素半導体装置およびその製造方法
US8465799B2 (en) * 2008-09-18 2013-06-18 International Business Machines Corporation Method for preparation of flat step-free silicon carbide surfaces
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
SE533700C2 (sv) 2009-03-24 2010-12-07 Transic Ab Bipolär transistor i kiselkarbid
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP2011091179A (ja) * 2009-10-22 2011-05-06 Honda Motor Co Ltd バイポーラ型半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
SE535157C2 (sv) 2010-07-14 2012-05-02 Fairchild Semiconductor Konduktivitetsmodulering i en bipolär transistor i kiselkarbid
US8552435B2 (en) * 2010-07-21 2013-10-08 Cree, Inc. Electronic device structure including a buffer layer on a base layer
US8809904B2 (en) 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
SE1150386A1 (sv) 2011-05-03 2012-11-04 Fairchild Semiconductor Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9349797B2 (en) 2011-05-16 2016-05-24 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
WO2013119548A1 (en) * 2012-02-06 2013-08-15 Cree, Inc. Sic devices with high blocking voltage terminated by a negative bevel
CN102610638B (zh) * 2012-03-22 2014-04-16 西安电子科技大学 用于功率集成电路的SiC-BJT器件及其制作方法
US9590047B2 (en) * 2012-04-04 2017-03-07 Fairchild Semiconductor Corporation SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
CN102856368A (zh) * 2012-09-27 2013-01-02 电子科技大学 一种功率双极型晶体管及其制备方法
US9425265B2 (en) 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US20180151709A1 (en) * 2015-06-01 2018-05-31 Hitachi, Ltd. Semiconductor device, substrate and electrical power conversion device
US9825157B1 (en) 2016-06-29 2017-11-21 Globalfoundries Inc. Heterojunction bipolar transistor with stress component
CN105977287B (zh) * 2016-07-25 2018-11-09 电子科技大学 一种碳化硅双极结型晶体管
CN108110002B (zh) * 2017-12-18 2020-06-26 西安理工大学 一种互补型SiC双极集成晶体管及其制作方法
CN108767005B (zh) * 2018-05-29 2021-11-19 马鞍山琢学网络科技有限公司 一种计算机系统
CN108899361B (zh) * 2018-07-11 2021-06-15 北京优捷敏半导体技术有限公司 一种碳化硅双极型晶体管及其制造方法
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
JP2022067797A (ja) * 2020-10-21 2022-05-09 株式会社村田製作所 半導体装置
CN113437133B (zh) * 2021-06-22 2022-07-22 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JP2877395B2 (ja) * 1989-11-30 1999-03-31 三洋電機株式会社 sicを用いたトランジスタ
JPH0529332A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd ヘテロ接合バイポーラトランジスタとその製造方法
JPH05291277A (ja) * 1992-04-08 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US5298439A (en) * 1992-07-13 1994-03-29 Texas Instruments Incorporated 1/f noise reduction in heterojunction bipolar transistors
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
JP2901507B2 (ja) * 1994-11-28 1999-06-07 日本電気株式会社 バイポーラトランジスタおよびその製造方法
US6239820B1 (en) * 1995-12-06 2001-05-29 Hewlett-Packard Company Thin-film printhead device for an ink-jet printer
US5780880A (en) * 1996-05-22 1998-07-14 Research Triangle Institute High injection bipolar transistor
KR100257192B1 (ko) * 1998-01-26 2000-05-15 구자홍 이종접합 바이폴라 트랜지스터
US20030089992A1 (en) * 1998-10-01 2003-05-15 Sudha Rathi Silicon carbide deposition for use as a barrier layer and an etch stop
JP3996282B2 (ja) * 1998-11-11 2007-10-24 三洋電機株式会社 炭化珪素半導体装置の製造方法
JP2000174031A (ja) * 1998-12-02 2000-06-23 Nec Corp ヘテロ接合バイポーラトランジスタ
JP4700148B2 (ja) * 1999-01-05 2011-06-15 関西電力株式会社 電圧駆動型バイポーラ半導体装置
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP2001298031A (ja) * 2000-04-13 2001-10-26 Advantest Corp 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JP2001345328A (ja) * 2000-06-02 2001-12-14 Nec Corp 半導体装置、及び、半導体集積回路
CA2425541C (en) * 2000-12-11 2014-08-05 Cree, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6767783B2 (en) * 2001-07-12 2004-07-27 Mississippi State University-Research And Technology Corporation (Rtc) Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation
US7132701B1 (en) * 2001-07-27 2006-11-07 Fairchild Semiconductor Corporation Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US6762470B2 (en) * 2001-11-30 2004-07-13 Stmicroelectronics, Inc. Fingerprint sensor having a portion of the fluorocarbon polymer physical interface layer amorphized
US6764907B2 (en) * 2002-02-19 2004-07-20 Bart J. Van Zeghbroeck Method of fabricating self-aligned silicon carbide semiconductor devices
US6815304B2 (en) * 2002-02-22 2004-11-09 Semisouth Laboratories, Llc Silicon carbide bipolar junction transistor with overgrown base region
US7148557B2 (en) * 2002-08-29 2006-12-12 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7052932B2 (en) * 2004-02-24 2006-05-30 Chartered Semiconductor Manufacturing Ltd. Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
JP4777699B2 (ja) * 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1806787A1 (en) 2007-07-11
EP1806787B1 (en) 2011-05-11
ATE509372T1 (de) 2011-05-15
US7345310B2 (en) 2008-03-18
CN1992337A (zh) 2007-07-04
JP2007173841A (ja) 2007-07-05
US20070145378A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP5095989B2 (ja) ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法
JP4958909B2 (ja) バイポーラ接合トランジスタ及びその製造方法
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
US6218254B1 (en) Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US20010011729A1 (en) Self-aligned bipolar junction silicon carbide transistors
US6673687B1 (en) Method for fabrication of a heterojunction bipolar transistor
JP4774196B2 (ja) 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ
US8823140B2 (en) GaN vertical bipolar transistor
JP2017508300A (ja) ワイドバンドギャップ半導体材料用igbt構造
US20150311325A1 (en) Igbt structure on sic for high performance
US9478537B2 (en) High-gain wide bandgap darlington transistors and related methods of fabrication
CN107706238B (zh) Hemt器件及其制造方法
US9059197B2 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
JP5178988B2 (ja) 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
CN107681001B (zh) 一种碳化硅开关器件及制作方法
JP2006269824A (ja) 半導体装置およびその製造方法
JP2006100310A (ja) 半導体装置の製造方法
JPH06209015A (ja) ダイヤモンド接合型電界効果トランジスタ及びその製造方法
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP2004247490A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5095989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250