CN108767005B - 一种计算机系统 - Google Patents
一种计算机系统 Download PDFInfo
- Publication number
- CN108767005B CN108767005B CN201810528497.2A CN201810528497A CN108767005B CN 108767005 B CN108767005 B CN 108767005B CN 201810528497 A CN201810528497 A CN 201810528497A CN 108767005 B CN108767005 B CN 108767005B
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- substrate
- emitter
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000002955 isolation Methods 0.000 claims abstract description 45
- 230000003321 amplification Effects 0.000 claims abstract description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 75
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 29
- 238000005280 amorphization Methods 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- -1 phosphorus ions Chemical class 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种计算机系统，包括：信息采集单元、信号放大电路及中央处理器，所述信息采集单元的输出端连接于所述信号放大电路的输入端，所述信号放大电路的输出端连接于所述中央处理器的输入端，所述信号放大电路包括：晶体管，所述晶体管采用自偏置形式使其工作在导通状态实现对所述信号采集电路采集的信号进行放大；所述晶体管包括：第一导电类型的衬底；形成在所述衬底第一表面上的第二导电类型的第一外延层；形成在所述第一外延层上表面的第二外延层，形成在所述第二外延层两侧且一端贯穿所述第二外延层以及所述第一外延层延伸进入所述衬底的隔离区；发射极、基极以及集电极。
Description
技术领域
本发明涉及计算机技术领域，具体的说是一种计算机系统。
背景技术
在科技发展日新月异的现今时代，计算机系统，例如是桌上型计算机、笔记型计算机、平版计算机等，已广为人们所接受，并已逐渐的成为人们工作、娱乐的重要平台。计算机系统都是通过多个采集设备对负载或外部输入设备的运行状态或输入信息进行实时采集，再通过放大电路将采集的微弱信号进行放大后给中央处理器进行处理，以实现对各个硬件设备的监控。现有技术中，晶体管作为放大器的常用的核心部件，由于其放大系数的不稳定常常影响着整个计算机系统的工作效率。
发明内容
本发明实施例提供了一种计算机系统，工作效率高且状态稳定。
一种计算机系统，包括：信息采集单元、信号放大电路及中央处理器，所述信息采集单元的输出端连接于所述信号放大电路的输入端，所述信号放大电路的输出端连接于所述中央处理器的输入端，所述信号放大电路用于将所述信息采集单元的输出电信号进行放大后传输至所述中央处理器进行分析处理；其中，所述信号放大电路包括：晶体管，所述晶体管采用自偏置形式使其工作在导通状态实现对所述信号采集电路采集的信号进行放大；所述晶体管包括：第一导电类型的衬底；形成在所述衬底第一表面上的第二导电类型的第一外延层；形成在所述第一外延层上表面的第二外延层，所述第二外延层包括氧化区以及发射区，所述发射区位于所述氧化区与所述发射区之间且与所述氧化区共同覆盖所述第一外延层的上表面；形成在所述第二外延层两侧且一端贯穿所述第二外延层以及所述第一外延层延伸进入所述衬底的隔离区；发射极、基极以及集电极。
可以理解，本发明提出的计算机系统所采用的信号放大电路中的晶体管通过采用外延方式形成所述基区，可以实现对基区宽度及掺杂浓度的精确控制，通过在所述第二外延层内形成所述发射区，以及在所述第二外延层两侧形成隔离区，使器件在形成所述发射区的过程中，所述基区表面无需经过注入、光刻及刻蚀等工艺流程，因此极大的保护了基区的表面状态，使该晶体管具有稳定的放大系数，以使所述信号放大电路的输出信号稳定可靠，进而提高本发明提出的计算机系统的工作效率。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明实施例提出的计算机系统的结构示意图；
图2是本发明实施例中晶体管的形成方法的流程示意图；
图3是本发明实施例中的晶体管剖面的结构示意图；
图4至图10是本发明实施例中晶体管的形成方法的结构示意图；
图中：A、信息采集单元；B、信号放大电路；C、中央处理器；100、晶体管；1、衬底；2、第一外延层(基区)；3、第一外延层；11、集电区；12、集电极接触区；31、非晶区；32、晶体区；33、发射区；34、氧化区；a、掩膜；4、隔离区；51、发射极；52、基极；53、集电极；
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参阅图1，一种计算机系统，包括：信息采集单元A、信号放大电路B及中央处理器C，所述信息采集单元A的输出端连接于所述信号放大电路B的输入端，所述信号放大电路B的输出端连接于所述中央处理器C的输入端，所述信号放大电路B用于将所述信息采集单元A的输出电信号进行放大后传输至所述中央处理器C进行分析处理；其中，所述信号放大电路B包括：
晶体管100，所述晶体管100采用自偏置形式使其工作在导通状态实现对所述信号采集设备采集的信号进行放大。
请参阅图2及图3，所述晶体管100的制作方法包括：
步骤S01：提供第一导电类型的衬底1；
步骤S02：在所述衬底1的第一表面向上依次形成第二导电类型的第一外延层2及第一导电类型的第二外延层3；
步骤S03：在所述第二外延层3两侧形成隔离区4，所述隔离区4依次贯穿所述第二外延层3及所述第一外延层2延伸进入所述衬底1；
步骤S04：对所述第二外延层3的局部进行非晶化处理以在所述外延层内形成非晶区31及晶体区32，所述非晶区31贯穿所述第二外延层3与所述第一外延层2连接；
步骤S05：在所述晶体区32内形成发射区33以及在所述非晶区31及所述晶体区32内形成氧化区34；
步骤S06：形成于发射极51、基极52及集电极53。
可以理解，本发明提出的计算机系统所采用的信号放大电路B中的晶体管100通过采用外延方式形成所述基区(第一外延层2)，可以实现对基区(第一外延层2)宽度及掺杂浓度的精确控制，通过在所述第二外延层3内形成所述发射区33，以及在所述第二外延层4两侧形成隔离区4，使器件在形成所述发射区33的过程中，所述基区(第一外延层2)表面无需经过注入、光刻及刻蚀等工艺流程，因此极大的保护了基区的表面状态，稳定了器件的放大系数，以使所述信号放大电路的输出信号稳定可靠，进而提高本发明提出的计算机系统工作效率。
下面参照附图，对上述形成所述晶体管100的方法加以详细阐述。
请参照附图4，执行步骤S01：提供第一导电类型的衬底1；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。所述第一导电类型为N型，所述衬底1的掺杂离子为磷离子，在其他实施方式中，所述衬底1的掺杂离子还可为砷或锑等其他五价离子。
进一步的，所述衬底1包括远离所述第一外延层2的集电极接触区12，以及位于所述集电极接触区12与所述第一外延层2之间的集电区11。所述集电极接触区12的掺杂浓度高于所述集电区11；所述集电极接触区12为重掺杂，所述集电区11为轻掺杂，为了使后续的所述集电极53与轻掺杂的集电区11的保持良好的电连接，因此设置重掺杂的集电极接触区12是为了提高接触性能；所述集电极接触区12的掺杂浓度通常在8E15-1E16之间，甚至还可以更高，所述集电区11的掺杂浓度根据对器件的击穿电压的要求来设定，对器件的击穿电压要求越高，掺杂浓度相对越低。
请参照附图5，执行步骤S02：在所述衬底1的第一表面向上依次形成第二导电类型的第一外延层2及第一导电类型的第二外延层3；具体的，所述第一外延层1作为基区，为轻掺杂，其掺杂浓度通常在2E13-5E13/cm3之间，其厚度通常在为0.3-0.5um之间。所述第二外延层3用于形成后续的发射区33，为重掺杂，其掺杂浓度通常在1E15-5E15/cm3之间，其厚度通常在1.5-2um之间。更具体的，所述第一外延层2及所述第二外延层3均通过工艺较为简单的同质外延形成，即所述第一外延层2及所述第二外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2及所述第二外延层的材料也为硅。所述第一外延层2采用外延生长法形成在所述衬底1的第一表面上，所述第二外延层采3用外延生长法生长在所述第一外延层2远离所述衬底1的第一表面上，通过外延生长的方式形成所述基区可实现对基区(第一外延层2)宽度及浓度的精确控制，保证器件的性能。所述衬底为N型掺杂，所述第一外延层为P型掺杂，所述第二外延层为N型掺杂。在本实施方式中，所述第一外延层2的掺杂离子具体为为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子，所述第二外延层3的掺杂离子具体为磷离子，在其他实施方式中，所述衬底1的掺杂离子还可为磷、砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1或所述第一外延层2之上，均匀性，重复性好，且台阶覆盖性优良。
请参阅附图6，步骤S03：在所述第二外延层3两侧形成隔离区4，所述隔离区依次贯穿所述第二外延层3及所述第一外延层2延伸进入所述衬底1；所述隔离区4用于实现对器件的保护与隔离，具体的，所述隔离区的形成步骤包括：在所述第二外延层3的两侧形成依次贯穿所述第二外延层3、所述第一外延层2延伸进入所述衬底1的隔离槽(图未示)；然后在所述隔离槽内填充氧化物。更具体的，形成所述隔离槽的过程可以为：在所述第二外延层3上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述隔离槽图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述隔离槽图形的光刻胶层。以具有所述隔离槽图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述隔离槽的图形开口(图未示)。然后以具有所述隔离槽图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第二外延层3、第一外延层2及衬底1的部分区域，进而在所述第二外延层3的两侧形成依次贯穿所述第二外延层3、所述第一外延层2延伸进入所述衬底1的隔离槽(图未示)，所述隔离槽的宽度通常在为0.3-1.5um之间。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层(图未示)。进一步的，所述氧化物可以是氧化硅、氧化铝等其中一种或多种的结合。
请参照附图7，执行步骤S04：对所述第二外延层3的局部进行非晶化处理以在所述第二外延层3内形成非晶区31及晶体区32，所述非晶区31贯穿所述第二外延层3与所述第一外延层2连接；更具体的，对所述第二外延层3的局部进行非晶化处理的步骤包括：在所述第二外延层3的上表面形成掩膜a，以在未被所述掩膜a覆盖的所述第二外延层3表面形成至少一个注入窗口；通过所述至少一个注入窗口对所述第二外延层进行非晶化离子注入，进行非晶化离子注入使所述第二外延层3未被所述掩膜a覆盖的区域的单晶硅非晶化，即形成所述非晶区31，所述非晶化离子为硅离子或氩离子。
请参照附图8及图9，执行步骤S05：在所述晶体区32内形成发射区33以及在所述非晶区31及所述晶体区32内形成氧化区34；在所述晶体区32内形成发射区33以及在所述非晶区31及所述晶体区32内形成氧化区34的步骤包括：在所述第二外延层3的上表面做氧化工艺，同时对所述非晶区31及晶体区32进行氧化，直到所述非晶区31被全部氧化，此时，所述晶体区32部分被氧化，其中，未被氧化的区域为所述发射区33，已被氧化的区域以及生长的氧化层为所述氧化区34。更具体的，所述氧化工艺为低温氧化工艺，其温度不超过900℃，采用低温氧化工艺相较于高温氧化工艺可以进一步避免对第一外延层2(即所述基区)表面的影响，保证器件的放大系数。由于所述非晶区31的氧化速度大于所述晶体区32，所以当所述非晶区32全部被氧化时，所述晶体区32还有部分区域未被氧化，因此未被氧化的所述晶体区32作为后续的所述发射区33，所述发射区33可以仅由一个区域构成，也可以由多个分布的区域构成。可以理解，通过该方法形成所述发射区33的过程对基区(第一外延层2)与所述发射区33之间的界面没有造成任何影响，保证了器件的放大系数。进一步的，在形成所述发射区33以及氧化区34之前，为了方便做后续的氧化工艺，因此需要去除所述掩膜a。进一步的，在对所述第二外延层3的上表面做氧化工艺的过程中，所述非晶区31上方生长的氧化层的厚度要远大于所述晶体区32上方生长的氧化层厚度，因此，为了获得一个平整的表面，在完成所述氧化工艺之后，通常还会对所述第二外延层3的上表面进行平坦化操作，具体采用的是化学机械研磨的方式，所形成的半导体结构形貌良好，性能稳定，所述化学机械研磨是本领域技术人员的惯用手段，在此不再赘述。
请参照附图10，执行步骤S06：形成发射极51、基极52及集电极53。具体的，所述发射极51形成于所述氧化区34上方且一端延伸进入所述氧化区34与所述发射区33电连接，所述基极52形成于所述氧化区34上方且一端贯穿所述氧化区34与所述第一外延层2电连接，所述集电极53形成于所述衬底1与所述第一表面相对的第二表面且与所述衬底1电连接。更具体的，在形成发射极51、基极52及集电极53之前，还需要在所述氧化区34内形成至少一个发射极接触孔(图未示)以及至少一个基极接触孔(图未示)，所述发射极51通过在所述发射极接触孔(图未示)内以及所述氧化区34上方生长金属层而形成，所述基极53过在所述基极接触孔内以及所述氧化区34上方生长金属层而形成，所述集电极53通过在所述衬底1与所述第一表面相对的第二表面上生长金属层而形成。所述发射极53贯穿所述至少一个发射极接触孔与所述发射区33电性连接，所述基极52通过所述至少一个基极接触孔与所述第二外延层3电连接，所述基极接触孔及所述发射极接触孔均通过传统的刻蚀工艺形成，所述基极52及所述发射极53的数量也可以为一个或多个，根据对器件不同的形貌及性能的要求来决定，在此不做限定。
可以理解，通过在所述第二外延层3两侧形成隔离区4，并且采用非晶化处理的方式使非晶区31的氧化速度大于所述晶体区32，进而当所述非晶区31全部氧化时，所述晶体区32还没有被全部氧化，进而没有被全部氧化的晶体区32作为后续的发射区33，因此，在所述第一外延层2(即基区)形成后，形成所述发射区33及金属电极的过程中所述基区(第一外延层2)表面无需经过注入、光刻及刻蚀等工艺流程，因此极大的保护了基区(第一外延层2)的表面状态，稳定了器件的放大系数。
请参阅图2，所述晶体管100根据上述制造方法制成，包括：第一导电类型的衬底1；形成在所述衬底1第一表面上的第二导电类型的第一外延层2；形成在所述第一外延层2上表面的第二外延层3，所述第二外延层3包括发射区33以及氧化区34，所述发射区34位于所述氧化区34与所述发射区33之间且与所述氧化区34共同覆盖所述第一外延层2的上表面；以及形成在所述第二外延层3两侧且一端贯穿所述第二外延层3以及所述第一外延层2延伸进入所述衬底1的隔离区4；发射极51、基极52以及集电极53。
进一步的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本实施例中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷离子，在其他实施方式中，所述衬底1的掺杂离子还可为磷、砷或锑等其他五价离子。
进一步的，所述衬底1包括远离所述第一外延层2的集电极接触区12，以及位于所述集电极接触区12与所述第一外延层2之间的集电区11。所述集电极接触区12的掺杂浓度高于所述集电区11；所述集电极接触区12为重掺杂，所述集电区11为轻掺杂，为了使后续的所述集电极53与轻掺杂的集电区11的保持良好的电连接，因此设置重掺杂的集电极接触区12是为了提高接触性能；所述集电极接触区12的掺杂浓度通常在8E15-1E16之间，甚至还可以更高，所述集电区11的掺杂浓度根据对器件的击穿电压的要求来设定，对器件的击穿电压要求越高，掺杂浓度相对越低。
进一步的，所述第一外延层1作为基区，为轻掺杂，其掺杂浓度通常在2E13-5E13/cm3之间，其厚度通常在为0.3-0.5um之间。所述第二外延层3用于形成后续的发射区33，为重掺杂，其掺杂浓度通常在1E15-5E15/cm3之间，其厚度通常在1.5-2um之间。更具体的，所述第一外延层2及所述第二外延层3均通过工艺较为简单的同质外延形成，即所述第一外延层2及所述第二外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2及所述第二外延层的材料也为硅。所述第一外延层2采用外延生长法形成在所述衬底1的第一表面上，所述第二外延层采3用外延生长法生长在所述第一外延层2远离所述衬底1的第一表面上，通过外延生长的方式形成所述基区可实现对基区(第一外延层2)宽度及浓度的精确控制，保证器件的性能。所述衬底为N型掺杂，所述第一外延层为P型掺杂，所述第二外延层为N型掺杂。所述第一外延层2的掺杂离子具体为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子，所述第二外延层3的掺杂离子具体为磷离子，在其他实施方式中，所述衬底1的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1或所述第一外延层2之上，均匀性，重复性好，且台阶覆盖性优良。
进一步的，所述隔离区4用于实现对器件的保护与隔离，具体的，所述隔离区的形成步骤包括：在所述第二外延层3的两侧形成依次贯穿所述第二外延层3、所述第一外延层2延伸进入所述衬底1的隔离槽(图未示)；然后在所述隔离槽内填充氧化物。更具体的，形成所述隔离槽的过程可以为：在所述第二外延层3上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述隔离槽图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述隔离槽图形的光刻胶层。以具有所述隔离槽图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述隔离槽的图形开口(图未示)。然后以具有所述隔离槽图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第二外延层3、第一外延层2及衬底1的部分区域，进而在所述第二外延层3的两侧形成依次贯穿所述第二外延层3、所述第一外延层2延伸进入所述衬底1的隔离槽(图未示)，所述隔离槽的宽度通常在为0.3-1.5um之间。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层(图未示)。进一步的，所述氧化物可以是氧化硅、氧化铝等其中一种或多种的结合。
进一步的，所述氧化区34以及发射区33的形成步骤包括：对所述第二外延层3的局部进行非晶化处理以在所述第二外延层3内形成非晶区31及晶体区32，所述非晶区31贯穿所述第二外延层3与所述第一外延层2连接；在所述第二外延层3的上表面做氧化工艺，同时对所述非晶区31及晶体区32进行氧化，直到所述非晶区31被全部氧化，此时，所述晶体区32部分被氧化，未被氧化的区域为所述发射区33，已被氧化的区域以及生长的氧化层作为所述氧化区34。更具体的，对所述第二外延层3的局部进行非晶化处理的步骤包括：在所述第二外延层3的上表面形成掩膜a，以在未被所述掩膜a覆盖的所述第二外延层3表面形成至少一个注入窗口；通过所述至少一个注入窗口对所述第二外延层3进行非晶化离子注入，进行非晶化离子注入使所述第二外延层3未被掩膜覆盖的区域的单晶硅非晶化，即形成所述非晶区31，所述非晶化离子为硅离子或氩离子；更具体的，所述氧化工艺为低温氧化工艺，其温度不超过900℃，采用低温氧化工艺相较于高温氧化工艺可以进一步避免对第一外延层1(即所述基区)表面的影响，保证器件的放大系数。由于所述非晶区31的氧化速度大于所述晶体区32，所以当所述非晶区31全部被氧化时，所述晶体区32还有部分区域未被氧化，因此未被氧化的所述晶体区32作为后续的所述发射区33，所述发射区33可以仅为完整的一个区域，也可以由多个分布的区域构成。可以理解，通过该方法形成所述发射区33的过程对基区与所述发射区33之间的界面没有造成任何影响，保证了器件的放大系数。
进一步的，所述发射极51形成于所述氧化区34上方且一端延伸进入所述氧化区34与所述发射区33电连接，所述基极52形成于所述氧化区34上方且一端贯穿所述氧化区34与所述第一外延层2电连接，所述集电极53形成于所述衬底1与所述第一表面相对的第二表面且与所述衬底1电连接。更具体的，在形成发射极51、基极52及集电极53之前，还需要在所述氧化区34内形成至少一个发射极接触孔(图未示)以及至少一个基极接触孔(图未示)，所述发射极51通过在所述发射极接触孔(图未示)内以及所述氧化区34上方生长金属层而形成，所述基极53过在所述基极接触孔内以及所述氧化区34上方生长金属层而形成，所述集电极53通过在所述衬底1与所述第一表面相对的第二表面上生长金属层而形成。所述发射极53贯穿所述至少一个发射极接触孔与所述发射区33电性连接，所述基极52通过所述至少一个基极接触孔与所述第二外延层3电连接，所述基极接触孔及所述发射极接触孔均通过传统的刻蚀工艺形成，所述基极52及所述发射极53的数量也可以为一个或多个，根据对器件不同的形貌及性能的要求来决定，在此不做限定。
进一步的，所述信号放大电路B进一步还包括扼流电感(图未示)、第一电阻(图未示)，其中：所述扼流电感连接于晶体管的集电极53，为所述晶体管进行供电，实现阻止交流信号泄露、导通直流电源信号的作用；所述第一电阻是自偏置电阻，连接于所述晶体管的集电极53与基极52之间，利用第一电阻分压的作用实现对信号放大晶体管的合理偏置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (8)
1.一种计算机系统，其特征在于，包括：信息采集单元、信号放大电路及中央处理器，所述信息采集单元的输出端连接于所述信号放大电路的输入端，所述信号放大电路的输出端连接于所述中央处理器的输入端，所述信号放大电路用于将所述信息采集单元的输出电信号进行放大后传输至所述中央处理器进行分析处理；其中，所述信号放大电路包括：
晶体管，所述晶体管采用自偏置形式使其工作在导通状态实现对信号采集设备采集的信号进行放大；所述晶体管包括： 第一导电类型的衬底； 形成在所述衬底第一表面上的第二导电类型的第一外延层； 形成在所述第一外延层上表面的第二外延层，所述第二外延层包括氧化区以及发射区，所述发射区位于所述氧化区与所述第一外延层之间且与所述氧化区共同覆盖所述第一外延层的上表面；形成在所述第二外延层两侧且一端贯穿所述第二外延层以及所述第一外延层延伸进入所述衬底的隔离区； 发射极、基极以及集电极；
所述发射极形成在所述氧化区上方且延伸进入所述氧化区与所述发射区电连接；所述基极形成在所述氧化区上方且贯穿所述氧化区与所述第一外延层电连接；以及集电极形成于所述衬底与所述第一表面相对的第二表面且与所述衬底电连接；
所述晶体管的制造方法包括： 形成第一导电类型的衬底； 在所述衬底的第一表面向上依次形成第二导电类型的第一外延层及第一导电类型的第二外延层； 在所述第二外延层两侧形成隔离区，所述隔离区依次贯穿所述第二外延层及所述第一外延层延伸进入所述衬底； 对所述第二外延层的局部进行非晶化处理以在所述第二外延层内形成非晶区及晶体区，所述非晶区贯穿所述第二外延层与所述第一外延层连接； 在所述晶体区内形成发射区以及在所述非晶区及所述晶体区内形成氧化区； 形成发射极、基极及集电极。
2.根据权利要求1所述的计算机系统，其特征在于，所述衬底包括远离所述第一外延层的集电极接触区，以及位于所述集电极接触区与所述第一外延层之间的集电区。
3.根据权利要求1所述的计算机系统，其特征在于，在所述晶体区内形成发射区以及在所述非晶区及所述晶体区内形成氧化区的步骤包括：在所述第二外延层的上表面做氧化工艺，同时对所述非晶区及晶体区进行氧化，直到所述非晶区被全部氧化，此时，所述晶体区部分被氧化，其中，未被氧化的区域为所述发射区，已被氧化的区域以及生长的氧化层为所述氧化区。
4.根据权利要求3所述的计算机系统，其特征在于，所述氧化工艺为低温氧化工艺，所述低温氧化工艺的温度范围在500℃-800℃之间。
5.根据权利要求1所述的计算机系统，其特征在于，所述隔离区的形成步骤包括：
在第二外延层的两侧形成依次贯穿所述第二外延层、所述第一外延层延伸进入所述衬底的隔离区；在所述隔离区内填充氧化物。
6.根据权利要求3所述的计算机系统，其特征在于，对所述第二外延层的局部进行非晶化处理的步骤包括： 在所述第二外延层的上表面形成掩膜，以在未被掩膜覆盖的所述第二外延层表面形成至少一个注入窗口； 通过所述至少一个注入窗口对所述第二外延层进行非晶化离子注入。
7.根据权利要求6所述的计算机系统，其特征在于，在对所述第二外延层的上表面做氧化工艺的步骤之前，将所述掩膜去除。
8.根据权利要求3所述的计算机系统，其特征在于，在将所述非晶区全部氧化之后，在形成发射极、基极及集电极之前，对形成的所述氧化区表面进行平坦化操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528497.2A CN108767005B (zh) | 2018-05-29 | 2018-05-29 | 一种计算机系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528497.2A CN108767005B (zh) | 2018-05-29 | 2018-05-29 | 一种计算机系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108767005A CN108767005A (zh) | 2018-11-06 |
| CN108767005B true CN108767005B (zh) | 2021-11-19 |
Family
ID=64003400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810528497.2A Expired - Fee Related CN108767005B (zh) | 2018-05-29 | 2018-05-29 | 一种计算机系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108767005B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1094189A (zh) * | 1993-01-29 | 1994-10-26 | 国民半导体公司特拉华公司 | 晶体管及其制造方法 |
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
| CN102087977A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 垂直npn晶体管及其制造方法 |
| US20140131837A1 (en) * | 2012-11-13 | 2014-05-15 | Avogy, Inc. | Gan vertical bipolar transistor |
-
2018
- 2018-05-29 CN CN201810528497.2A patent/CN108767005B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1094189A (zh) * | 1993-01-29 | 1994-10-26 | 国民半导体公司特拉华公司 | 晶体管及其制造方法 |
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
| CN102087977A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 垂直npn晶体管及其制造方法 |
| US20140131837A1 (en) * | 2012-11-13 | 2014-05-15 | Avogy, Inc. | Gan vertical bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108767005A (zh) | 2018-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| US3524113A (en) | Complementary pnp-npn transistors and fabrication method therefor | |
| US4148054A (en) | Method of manufacturing a semiconductor device and device manufactured by using the method | |
| US4373255A (en) | Method of making oxide passivated mesa epitaxial diodes with integral plated heat sink | |
| US4340900A (en) | Mesa epitaxial diode with oxide passivated junction and plated heat sink | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| CN108767005B (zh) | 一种计算机系统 | |
| EP0438693A2 (en) | Method of manufacturing semiconductor device | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN109686780B (zh) | 硅基高电流传输比双达林顿晶体管及其制作方法 | |
| CN109119469B (zh) | 一种晶体管及其制作方法 | |
| US7811894B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| CN109411347A (zh) | 三极管及其制作方法 | |
| CN109300982A (zh) | 高频三极管及其制作方法 | |
| KR100400078B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| CN204991719U (zh) | 一种快速恢复二极管 | |
| JPH0348427A (ja) | バイポーラ半導体装置とその製造方法 | |
| CN109037073A (zh) | 一种晶体管及其制作方法 | |
| US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
| CN115547828B (zh) | 一种肖特基二极管及其制备方法 | |
| US20050023708A1 (en) | Conductive isolation frames for active microelectronic devices, and methods of making such conductive isolation frames | |
| US20240186441A1 (en) | Lateral phototransistor | |
| CN109103110B (zh) | 一种vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211029 Address after: 243000 Building 2, Ma'anshan Software Park, No. 698, huolishan Avenue, Huashan District, Ma'anshan City, Anhui Province Applicant after: Maanshan Zhuoxue Network Technology Co.,Ltd. Address before: No. 99 Jiangning Road, Nanjing District hirokage 210000 cities in Jiangsu Province Applicant before: JINLING INSTITUTE OF TECHNOLOGY |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211119 |