JP5089876B2

JP5089876B2 - 発光表示装置

Info

Publication number: JP5089876B2
Application number: JP2005295630A
Authority: JP
Inventors: 基明嚴
Original assignee: Samsung Mobile Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2004-10-25
Filing date: 2005-10-07
Publication date: 2012-12-05
Anticipated expiration: 2025-10-07
Also published as: US7812787B2; KR20060036204A; US20060087478A1; KR100658624B1; JP2009217291A; JP5090405B2; JP2006119639A

Description

本発明は発光表示装置に関し、特に、有機物質の電界発光（以下、“有機ＥＬ”とする）を利用した有機ＥＬ表示装置に関する。

一般に、発光表示装置は、有機物質の電界発光を利用した有機ＥＬ（Organic Electro Luminescence）表示装置であって、行列形態に配列されたｎ×ｍ個の有機発光セルを電圧駆動あるいは電流駆動して映像を表示する。
このような有機発光セルは、ダイオード特性を有するため有機発光ダイオード（Organic Light Emission Diode；ＯＬＥＤ）とも呼ばれ、アノード（ＩＴＯ）、有機薄膜、カソード電極層（金属）の構造からなる。有機薄膜は、電子及び正孔の均衡を良くして発光効率を向上させるために、発光層（emitting layer、ＥＭＬ）、電子輸送層（electron transport layer、ＥＴＬ）、及び正孔輸送層（hole transport layer、ＨＴＬ）を含む多層構造からなり、また、別途の電子注入層（electron injecting layer、ＥＩＬ）及び正孔注入層（hole injecting layer、ＨＩＬ）を含む。このような有機発光セルがｎ×ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルを形成する。

このような構造の有機発光セルを駆動する方式としては、単純マトリックス（passive matrix）方式及び薄膜トランジスタ（thin film transistor、ＴＦＴ）またはＭＯＳＦＥＴを利用した能動駆動（active matrix）方式がある。単純マトリックス方式は、正極及び負極を直交するように形成し、ラインを選択して駆動するのに比べて、能動駆動方式は、薄膜トランジスタを各ＩＴＯ（indium tin oxide）画素電極に連結し、薄膜トランジスタのゲートに連結されたキャパシタの容量によって維持された電圧によって駆動する方式である。

以下、一般的な能動駆動有機ＥＬ表示装置の画素回路について説明する。
図１は画素回路であって、ｎ×ｍ個の画素のうちの一つ、つまり第１行及び第１列に位置する画素を等価的に示したものである。
図１に示したように、一つの画素１０は、３つの副画素１０ｒ、１０ｇ、１０ｂからなり、副画素１０ｒ、１０ｇ、１０ｂには各々赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の光を発光する有機ＥＬ素子ＯＬＥＤｒ、ＯＬＥＤｇ、ＯＬＥＤｂが形成されている。そして、副画素がストライプ形態に配列された構造では、副画素１０ｒ、１０ｇ、１０ｂは、各々別個のデータ線Ｄ１ｒ、Ｄ１ｇ、Ｄ１ｂ及び共通の選択信号線Ｓ１に連結されている。

赤色の副画素１０ｒは、有機ＥＬ素子ＯＬＥＤｒを駆動するための２つのトランジスタＭ１ｒ、Ｍ２ｒ及びキャパシタＣ１ｒを含む。同様に、緑色の副画素１０ｇは、２つのトランジスタＭ１ｇ、Ｍ２ｇ及びキャパシタＣ１ｇを含み、青色の副画素１０ｂも、２つのトランジスタＭ１ｂ、Ｍ２ｂ及びキャパシタＣ１ｂを含む。これら副画素１０ｒ、１０ｇ、１０ｂの動作は全て同一なので、以下では、一つの副画素１０ｒを例に挙げて説明する。

電源電圧（ＶＤＤ）と有機ＥＬ素子ＯＬＥＤｒのアノードとの間に駆動トランジスタＭ１ｒが連結されて発光のための電流を有機ＥＬ素子ＯＬＥＤｒに伝達し、有機ＥＬ素子ＯＥＬＤｒのカソードは電源電圧（ＶＤＤ）より低い電圧（ＶＳＳ）に連結されている。駆動トランジスタＭ１ｒの電流量はスイッチングトランジスタＭ２ｒを通じて印加されるデータ電圧によって制御されるようになっている。この時、キャパシタＣ１ｒがトランジスタＭ１ｒのソースとゲートとの間に連結されて印加された電圧を一定の期間維持する。トランジスタＭ２ｒのゲート側にはオン／オフ形態の選択信号を伝達する選択信号線Ｓ１が連結されており、ソース側には赤色の副画素１０ｒに相当するデータ電圧を伝達するデータ線Ｄ１ｒが連結されている。

動作を見てみると、スイッチングトランジスタＭ２ｒがゲートに印加される選択信号に応答して導通すると、データ線Ｄ１ｒからのデータ電圧（Ｖ_ＤＡＴＡ）がトランジスタＭ１ｒのゲートに印加される。そうすると、キャパシタＣ１ｒによってゲートとソースとの間に充電された電圧（Ｖ_ＧＳ）に対応してトランジスタＭ１ｒに電流（Ｉ_ＯＬＥＤ）が流れ、この電流（Ｉ_ＯＬＥＤ）に対応して有機ＥＬ素子ＯＬＥＤｒが発光する。この時、有機ＥＬ素子ＯＬＥＤｒに流れる電流（Ｉ_ＯＬＥＤ）は式(1)のようになる。

図１に示した画素回路では、データ電圧に対応する電流が有機ＥＬ素子ＯＬＥＤｒに供給され、供給された電流に対応する輝度で有機ＥＬ素子ＯＬＥＤｒが発光する。この時、印加されるデータ電圧は、所定の階調を表現するために、一定の範囲で多段階の値を有する。
上記説明のように、有機ＥＬ表示装置は、一つの画素１０が３つの副画素１０ｒ、１０ｇ、１０ｂからなり、副画素別に有機ＥＬ素子を駆動するための駆動トランジスタ、スイッチングトランジスタ、及びキャパシタが形成される。また、副画素別にデータ信号を伝達するためのデータ線及び電源電圧（ＶＤＤ）を伝達するための電源線が形成される。このように、画素を駆動するために多くの配線が必要であり、画素領域内にこれら全てを配置するのが難しく、画素領域で発光する領域に相当する開口率も減少するという問題点がある。したがって、画素を駆動するための配線の数及び素子の数を減少させることができる画素回路の開発が要求されているのが実情である。

本発明が目的とする技術的課題は、一つの画素駆動素子に複数の発光素子を共通に連結することによって、配線及び素子の数を減少させて開口率及び収率を向上させ、設計時のパネル空間の活用が容易である、発光表示装置を提供することにある。
本発明の他の技術的課題は、画素駆動素子に共通に連結された複数の発光素子が順次に発光することができるようにする信号を印加する駆動装置を含む、発光表示装置及びその駆動方法を提供することにある。

前記技術的課題を達成するために、本発明の一つの特徴による発光表示装置は、選択信号を伝達する複数の選択信号線、データ信号を伝達する複数のデータ線、前記選択信号線及び前記データ線に各々連結される第１グループ及び第２グループの複数の画素を含む発光表示装置において、前記各画素は、前記選択信号に応答して前記データ信号に対応する電流を出力端に出力する画素駆動部；前記画素駆動部の出力端に各々電気的に連結され、第１及び第２発光制御信号に基づいて前記画素駆動部から出力される電流を選択的に伝達する第１及び第２スイッチング素子；及び前記第１及び第２スイッチング素子によって伝達される電流に対応して各々発光する第１及び第２発光素子；を含み、第１フィールド及び第２フィールドの各々で前記第１グループの複数の画素の選択信号線に印加する選択信号を順次に生成し、前記第１フィールドでは前記第１グループの複数の画素に印加される第１発光制御信号を順次に生成し、前記第２フィールドでは前記第１グループの複数の画素に印加される第２発光制御信号を順次に生成する第１駆動部；及び第１フィールド及び第２フィールドの各々で前記第２グループの複数の画素の選択信号線に印加する選択信号を順次に生成し、前記第１フィールドでは前記第２グループの複数の画素に印加される第１発光制御信号を順次に生成し、前記第２フィールドでは前記第２グループの複数の画素に印加される第２発光制御信号を順次に生成する第２駆動部；を含み、前記第１駆動部は、第１パルスを有する第１信号を第１期間だけシフトしながら順次に生成する第１シフトレジスター；
第１イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号が同一論理レベルである期間に、第２パルスを有する前記第１グループの複数の画素の選択信号線に印加される選択信号を出力する第１回路部；
第３パルスを有する第２信号を第２期間だけシフトしながら順次に生成する第２シフトレジスター；及び前記第２信号の前記第３パルスが出力されている期間には前記第１パルスを有する第１信号を前記第１グループの画素に印加する第１発光制御信号として出力し、前記第２信号の前記第３パルスが出力されている期間以外の期間には前記第１パルスを有する第１信号を前記第１グループの前記画素以外の画素に印加する第２発光制御信号として出力する第２回路部；を含む。

前記第２駆動部は、第１パルスを有する第１信号を第１期間だけシフトしながら順次に生成する第３シフトレジスター；第２イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号が同一論理レベルである期間に、第２パルスを有する前記第２グループの複数の画素の選択信号線に印加される選択信号を出力する第３回路部；第３パルスを有する第２信号を第２期間だけシフトしながら順次に生成する第４シフトレジスター；及び前記第２信号の前記第３パルスが出力されている期間には前記第１パルスを有する第１信号を前記第２グループの画素に印加する第１発光制御信号として出力し、前記第２信号の前記第３パルスが出力されている期間以外の期間には前記第１パルスを有する第１信号を前記第２グループの前記画素以外の画素に印加する第２発光制御信号として出力する第４回路部；を含むことができる。

前記第１イネーブル信号の周期は前記第１シフトレジスターに入力されるクロック信号の周期の半分であり、前記第２イネーブル信号は前記第１イネーブル信号の反転した信号であり得る。
前記第１回路部は、第１イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号を入力として受けるＮＡＮＤゲートを含むことができる。
前記第２回路部は、前記第１信号の反転した信号及び前記第２信号を入力として受けて前記第１発光制御信号を出力するＮＡＮＤゲート；及び前記第１信号及び前記第２信号を入力として受けるＮＯＲゲート及び前記ＮＯＲゲートの出力を反転させて前記第２発光制御信号を出力するインバータ；を含むことができる。

前記第１フィールドで前記選択信号の第２パルスが印加される間に、前記データ線には前記第１発光素子に対応するデータ信号が伝達され、前記第２フィールドで前記選択信号の第２パルスが印加される間に、前記データ線には前記第２発光素子に対応するデータ信号が伝達されることができる。
前記第１駆動部の信号線は前記複数の選択信号線及び前記第１及び第２発光制御信号線の中で奇数番目の信号線であり、前記第２駆動部の信号線は前記複数の選択信号線及び前記前記第１及び第２発光制御信号線の中で偶数番目の信号線であり得る。

本発明によれば、奇数番目の信号線及び偶数番目の信号線に印加される信号を各々異なる駆動装置で生成して印加する。このようにすることで、駆動装置に入力されるクロック信号の周波数は、一つの駆動装置で全ての信号線に印加される信号を生成する場合と比較して半分になる。したがって、駆動装置で消費される消費電力は減少する。また、３つの信号、つまり選択信号及び２つの発光制御信号を生成するために、３つの開始信号（ＳＰ）が入力されるのでなく、奇数信号線駆動部及び偶数信号線駆動部の各々に同一な２つの開始信号（ＳＰ１、ＳＰ２）が各々入力されるので、入力配線の数も減少させることができ、駆動装置の大きさを小さくすることができる。

以下、添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
説明に先立って選択信号線に関する用語を定義すると、現在の選択信号を伝達しようとする選択信号線を“現在の選択信号線”とし、現在の選択信号が伝達される前に選択信号を伝達した選択信号線を“直前の選択信号線”とする。また、現在の選択信号線の選択信号に基づいて発光する画素を“現在の画素”とし、直前の選択信号線の選択信号に基づいて発光する画素を“直前の画素”とする。

図２は本発明の実施例による有機ＥＬ表示装置の構成を概略的に示す図面である。
図２に示したように、本発明の実施例による有機ＥＬ表示装置は、表示パネル１００、奇数信号線駆動部２００、偶数信号線駆動部３００、及びデータ駆動部４００を含む。
表示パネル１００は、行方向にのびているｎ個の選択信号線Ｓ[ｉ]、ｎ個の発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]、列方向にのびているｍ個のデータ線Ｄ[ｊ]、ｎ個の電源線ＶＤＤ、及びｎ×ｍ個の画素１１０を含む。ここで、‘ｉ’は１からｎの間の任意の自然数であり、‘ｊ'は１からｍの間の任意の自然数である。

画素１１０は、隣接する任意の２つの選択信号線Ｓ[ｉ−１]、Ｓ[ｉ]及び隣接する任意の２つのデータ線Ｄ[ｊ−１]、Ｄ[ｊ]によって形成される画素領域に形成され、赤色（Ｒ）有機ＥＬ素子、緑色（Ｇ）有機ＥＬ素子、及び青色（Ｂ）有機ＥＬ素子のうちのいずれか２つの有機ＥＬ素子が含まれる。このような構造の画素１１０は、現在の選択信号線Ｓ[ｉ]、直前の選択信号線Ｓ[ｉ−１]、発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]、及びデータ線Ｄ[ｊ]から伝達される信号によって、一つのデータ線Ｄ[ｊ]から印加されたデータ信号に基づいて２つの有機ＥＬ素子が時分割的に発光するように駆動される。一つの画素１１０で２つの有機ＥＬ素子を時分割的に発光させるために、２つの発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]を含み、各発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]に印加される発光制御信号は、一つの画素に含まれた２つの有機ＥＬ素子が選択的に発光するように制御する。

奇数信号線駆動部２００は、表示パネル１００に形成されたｎ個の選択信号線Ｓ[ｉ]の中で奇数番目の信号線、つまり選択信号線Ｓ[１]、Ｓ[３]、Ｓ[５]、・・・、Ｓ[ｎ−１]に当該ラインの画素にデータ信号が印加されるように選択信号を生成して順次に印加し、ｎ個の発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]の中で奇数番目の信号線、つまり発光制御信号線Ｅ１[１]、Ｅ１[３]、Ｅ１[５]、・・・、Ｅ１[ｎ−１]及び発光制御信号線Ｅ２[１]、Ｅ２[３]、Ｅ２[５]、・・・、Ｅ２[ｎ−１]に当該ラインの画素に有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２が選択的に発光することができるように発光制御信号を生成して順次に印加する。

偶数信号線駆動部３００は、表示パネル１００に形成されたｎ個の選択信号線Ｓ[ｉ]の中で偶数番目の信号線、つまり選択信号線Ｓ[２]、Ｓ[４]、Ｓ[６]、・・・、Ｓ[ｎ]に当該ラインの画素にデータ信号が印加されるように選択信号を生成して順次に印加し、ｎ個の発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]の中で偶数番目の信号線、つまり発光制御信号線Ｅ１[２]、Ｅ１[４]、Ｅ１[６]、・・・、Ｅ１[ｎ]及び発光制御信号線Ｅ２[２]、Ｅ２[４]、Ｅ２[６]、・・・、Ｅ２[ｎ]に当該ラインの画素に有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２が選択的に発光することができるように発光制御信号を生成して順次に印加する。

データ駆動部４００は、選択信号が順次に印加される時ごとに選択信号が印加されたラインの画素に対応するデータ信号をデータ線Ｄ[１]〜Ｄ[ｍ]に印加する。

本実施例で、奇数及び偶数信号線駆動部２００、３００及びデータ駆動部４００は、各々表示パネル１００が形成された基板に電気的に連結される。これとは異なって、奇数及び偶数信号線駆動部２００、３００及びデータ駆動部４００を表示パネル１００のガラス基板上に直接装着することもでき、表示パネル１００の基板に選択信号線、データ線、及びトランジスタと同一層に形成されている駆動回路に代替されることもできる。または、奇数及び偶数信号線駆動部２００、３００及びデータ駆動部４００を表示パネル１００の基板に接着されて電気的に連結されたＴＣＰ（tape carrier package）、ＦＰＣ（flexible printed circuit）、またはＴＡＢ（tape automatic bonding）にチップなどの形態で装着することもできる。

また、本発明の実施例では、一つのフレームが２つのフィールドに時分割されて駆動され、２つのフィールドでは各々赤色、緑色、及び青色のデータのうちのいずれか２つのデータが記入されて発光が行われる。このために、信号線駆動部２００、３００は、フィールドごとに選択信号を順次に選択信号線Ｓ[ｉ]に伝達し、一つの画素に含まれた２つの有機ＥＬ素子が当該フィールドの間に発光が行われるように、発光制御信号を当該発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]に順次に印加する。そして、データ駆動部４００は、フィールドごとにＲ、Ｇ、Ｂデータ信号を当該データ線Ｄ[ｊ]に印加する。

以下、図３を参照して、本発明の第１実施例による画素１１０について詳細に説明する。
図３は本発明の第１実施例による有機ＥＬ表示装置の画素１１０を示す回路図である。そして、図３では、有機物質の電界発光を利用する画素を例示し、説明の便宜上、ｉ番目の行の選択信号線Ｓ[ｉ]及びｊ番目の列のデータ線Ｄ[ｊ]に形成される画素領域の画素を代表として示した（ここで、ｉは１からｎの間の自然数であり、ｊは１からｍの間の自然数である）。以下の説明では、説明の便宜上、発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]に印加される発光制御信号の符号も発光制御信号線と同一に‘Ｅ１[ｉ]、Ｅ２[ｉ]’と表示し、選択信号線Ｓ[ｉ]に印加される選択信号の符号も同一に‘Ｓ[ｉ]’と表示する。画素１１０の有機ＥＬ素子ＯＬＥＤ１及び有機ＥＬ素子ＯＬＥＤ２は、赤色（Ｒ）有機ＥＬ素子、緑色（Ｇ）有機ＥＬ素子、及び青色（Ｂ）有機ＥＬ素子のうちのいずれか２つであり、画素１１０の全てのトランジスタＭ１、Ｍ２１、Ｍ２２、Ｍ３、Ｍ４、Ｍ５はｐチャンネルトランジスタで示した。

図３のように、画素回路１１０は、画素駆動部１１５、２つの有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２、及び２つの有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２を各々選択的に発光するように制御するトランジスタＭ２１、Ｍ２２を含む。
画素駆動部１１５は、選択信号線Ｓ[ｉ]及びデータ線Ｄ[ｊ]に連結され、データ線Ｄ[ｊ]を通じて伝達されるデータ信号に対応して有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２に印加される電流を生成する。本実施例で、画素駆動部１１５は、４つのトランジスタ及び２つのキャパシタ、つまりトランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ５、キャパシタＣｖｔｈ、及びキャパシタＣｓｔを含む。しかし、本発明による画素駆動部は、このような４つのトランジスタ及び２つのキャパシタに限定されず、有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２に印加される電流を生成する回路であれば充分である。

具体的に、トランジスタＭ５は、ゲートが現在の選択信号線Ｓ[ｉ]に連結され、ソースがデータ線Ｄ[ｊ]に連結されて、選択信号線Ｓ[ｉ]からの選択信号に応答してデータ線Ｄ[ｊ]から印加されたデータ電圧をキャパシタＣｖｔｈのノードＢに伝達する。トランジスタＭ４は、直前の選択信号線Ｓ[ｉ−１]からの選択信号に応答してキャパシタＣｖｔｈのノードＢを電源ＶＤＤに直接連結する。トランジスタＭ３は、直前の選択信号線Ｓ[ｉ−１]からの選択信号に応答してトランジスタＭ１をダイオード連結させる。駆動トランジスタＭ１は、有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２を駆動するための駆動トランジスタであって、ゲートがキャパシタＣｖｔｈのノードＡに連結され、ソースが電源ＶＤＤに連結されて、ゲートに印加される電圧によって有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２に印加される電流を制御する。

また、キャパシタＣｓｔは、一電極が電源ＶＤＤに連結され、他電極がトランジスタＭ４のドレーン電極（ノードＢ）に連結されて、キャパシタＣｖｔｈは、一電極がキャパシタＣｓｔの他電極に連結されて２つのキャパシタが直列連結され、他電極が駆動トランジスタＭ１のゲート（ノードＡ）に連結される。
そして、駆動トランジスタＭ１のドレーンには、有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２が選択的に発光するように制御するトランジスタＭ２１、Ｍ２２のソースが各々連結され、トランジスタＭ２１、Ｍ２２のゲートには、各々発光制御信号線Ｅ１[ｉ]、Ｅ２[ｉ]が連結される。トランジスタＭ２１、Ｍ２２のドレーンには、各々有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２のアノードが連結され、有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２のカソードには、電源電圧（ＶＤＤ）より低い電源電圧（ＶＳＳ）が印加される。このような電源電圧（ＶＳＳ）としては負の電圧または接地電圧を使用することができる。

以下、図４を参照して、本発明の第１実施例による有機ＥＬ表示装置の駆動方法について詳細に説明する。図４は本発明の第１実施例による有機ＥＬ表示装置の信号タイミング図である。
図４に示したように、本発明の第１実施例による有機ＥＬ表示装置は、１フレームが２つのフィールド１Ｆ、２Ｆに分割されて駆動され、各フィールド１Ｆ、２Ｆで選択信号（Ｓ[１]〜Ｓ[ｎ]）が順次に印加される。画素駆動部１１５を共有する２つの有機ＥＬ素子ＯＬＥＤ１、ＯＬＥＤ２は、各々一つのフィールドに相当する期間の間発光する。そして、フィールド１Ｆ、２Ｆは行別に独立的に定義され、図４では、第１行の選択信号線Ｓ[１]を基準に２つのフィールド１Ｆ、２Ｆを示した。

第１フィールド１Ｆで、直前の選択信号線Ｓ[０]にローレベルの選択信号が印加される間、トランジスタＭ３及びトランジスタＭ４が導通する。トランジスタＭ３が導通してトランジスタＭ１はダイオード連結状態となる。したがって、トランジスタＭ１のゲートとソースとの間の電圧差がトランジスタＭ１のしきい電圧（Ｖｔｈ）になる時まで変化する。この時、トランジスタＭ１のソースが電源ＶＤＤに連結されているので、トランジスタＭ１のゲート、つまりキャパシタＣｖｔｈのノードＡに印加される電圧は電源電圧（ＶＤＤ）及びしきい電圧（Ｖｔｈ）の合計になる。また、トランジスタＭ４が導通してキャパシタＣｖｔｈのノードＢには電源電圧ＶＤＤが印加され、キャパシタＣｖｔｈに充電される電圧（Ｖ_Ｃｖｔｈ）は式(2)の通りになる。

ここで、Ｖ_ＣｖｔｈはキャパシタＣｖｔｈに充電される電圧を意味し、Ｖ_{ＣｖｔｈＡ}はキャパシタＣｖｔｈのノードＡに印加される電圧、Ｖ_{ＣｖｔｈＢ}はキャパシタＣｖｔｈのノードＢに印加される電圧を意味する。

現在の選択信号線Ｓ[１]にローレベルの選択信号が印加される間、トランジスタＭ５が導通してデータ線Ｄ１から印加されたデータ電圧（Ｖｄａｔａ）がノードＢに印加される。また、キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧（Ｖｔｈ）に該当する電圧が充電されているので、トランジスタＭ１のゲートにはデータ電圧（Ｖｄａｔａ）及びトランジスタＭ１のしきい電圧（Ｖｔｈ）の合計に対応する電圧が印加される。つまり、トランジスタＭ１のゲートとソースとの間の電圧（Ｖｇｓ）は下記の式(3)の通りになる。

直前の選択信号線Ｓ[０]及び現在の選択信号線Ｓ[１]にローレベルの選択信号が印加される間、発光制御信号（Ｅ１[１]）及び発光制御信号（Ｅ２[１]）は全てハイレベルになってトランジスタＭ２１及びトランジスタＭ２２が全て遮断されるので、漏れた電流が有機ＥＬ素子ＯＬＥＤ２、ＯＬＥＤ２に流れるのが防止される。
現在の選択信号線Ｓ[１]にローレベルの選択信号が印加された後にハイレベルの信号が印加されると、発光制御線Ｅ１[１]にローレベルの発光制御信号が印加されてトランジスタＭ２１が導通され、トランジスタＭ１のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子ＯＬＥＤ１に供給されて有機ＥＬ素子ＯＬＥＤ１は発光する。電流（Ｉ_ＯＬＥＤ）は式(4)の通りである。

ここで、Ｉ_ＯＬＥＤは有機ＥＬ素子ＯＬＥＤ１に流れる電流であり、ＶｇｓはトランジスタＭ１のソースとゲートとの間の電圧、ＶｔｈはトランジスタＭ１のしきい電圧、Ｖｄａｔａはデータ電圧、βは定数値である。

第２フィールド２Ｆで、直前の選択信号線Ｓ[０]にローレベルの選択信号が印加される間、第１フィールド１Ｆと同様に、キャパシタＣｖｔｈに電圧（Ｖ_Ｃｖｔｈ）が充電される。その後、現在の選択信号線Ｓ[１]にローレベルの選択信号が印加される間、トランジスタＭ５が導通してデータ線Ｄ１から印加されたデータ電圧（Ｖｄａｔａ）がノードＢに印加される。

また、直前の選択信号線Ｓ[０]及び現在の選択信号線Ｓ[１]にローレベルの選択信号が印加される間、発光制御信号（Ｅ１[１]）及び発光制御信号（Ｅ２[１]）は全てハイレベルになってトランジスタＭ２１及びトランジスタＭ２２が全て遮断されるので、漏れた電流が有機ＥＬ素子ＯＬＥＤ２、ＯＬＥＤ２に流れるのが防止される。
現在の選択信号線Ｓ[１]にハイレベルの信号が印加されると、発光制御線Ｅ２[１]にローレベルの発光制御信号が印加されてトランジスタＭ２２が導通され、トランジスタＭ１のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子ＯＬＥＤ２に供給されて有機ＥＬ素子ＯＬＥＤ２は発光する。

このように、第１フィールド１Ｆでは、発光制御信号（Ｅ１[１]）がローレベルで、発光制御信号（Ｅ２[１]）がハイレベルになって、有機ＥＬ素子ＯＬＥＤ１が発光する。一方、第２フィールド２Ｆでは、発光制御信号（Ｅ２[１]）がローレベルで、発光制御信号（Ｅ１[１]）がハイレベルになって、有機ＥＬ素子ＯＬＥＤ２が発光する。

図５は本発明の第１実施例による有機ＥＬ表示装置の奇数信号線駆動部２００の構造を概略的に示す図面であり、図６は奇数信号線駆動部２００のシフトレジスターＳＲ_１、ＳＲ_３、・・・、ＳＲ_ｎ−１、ＳＲ_ｎ＋１及び組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１の出力信号の波形を示す波形図であり、図７は奇数信号線駆動部２００のシフトレジスターＥＳＲ_１、ＥＳＲ_３、・・・、ＥＳＲ_ｎ−１及び組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１の出力信号の波形を示す波形図である。

図５のように、奇数信号線駆動部２００は、シフトレジスターＳＲ_１、ＳＲ_３、・・・、ＳＲ_ｎ−１、ＳＲ_ｎ＋１、シフトレジスターＥＳＲ_１、ＥＳＲ_３、・・・、ＥＳＲ_ｎ−１、組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１、及び組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１を含む。

シフトレジスターＳＲ_１は、開始信号（ＳＰ１）及びクロック信号（ｃｌｋ）を受信して、クロック信号（ｃｌｋ）がハイレベルである間は開始信号（ＳＰ１）を出力し、クロック信号（ｃｌｋ）がローレベルである間はクロック信号（ｃｌｋ）がハイレベルである時の開始信号（ＳＰ１）をラッチして出力して信号（ＳＲ[１]）を生成する。シフトレジスターＳＲ_３は、信号（ＳＲ[１]）及びクロック信号（ｃｌｋ）を受信して、クロック信号（ｃｌｋ）がローレベルである間は信号（ＳＲ[１]）を出力し、クロック信号（ｃｌｋ）がハイレベルである間はクロック信号（ｃｌｋ）がローレベルである時の信号（ＳＲ[１]）をラッチして出力して信号（ＳＲ[３]）を生成する。このようにして、図６に示されているように、信号（ＳＲ[１]）が半クロックシフトされた信号（ＳＲ[３]）が生成される。同様に、シフトレジスターＳＲ_ｎ−１は、シフトレジスターＳＲ_ｎ−３で生成された信号（ＳＲ[ｎ−３]）及びクロック信号（ｃｌｋ）を受信して、信号（ＳＲ[ｎ−３]）が半クロックシフトされた信号（ＳＲ[ｎ−１]）を生成する。

組み合わせ回路２１０_１は、イネーブル信号（ｅｎｂ）、信号（ＳＲ[１]）、及び信号（ＳＲ[３]）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[１]）を生成する。組み合わせ回路２１０_３は、イネーブル信号（ｅｎｂ）、信号（ＳＲ[３]）、及び信号（ＳＲ[５]、図示せず）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[３]）を生成する。同様に、図６に示されているように、組み合わせ回路２１０_ｎ−１は、イネーブル信号（ｅｎｂ）、信号（ＳＲ[ｎ−１]）、及び信号（ＳＲ[ｎ＋１]）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[ｎ−１]）を生成する。したがって、組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１はＮＡＮＤゲートであり得る。これに加えて、ＮＡＮＤゲートの出力端に連続的に連結される２つのインバータをさらに含むことができる。

このようにして、奇数信号線駆動部２００は、シフトレジスターＳＲ_１、ＳＲ_３、・・・、ＳＲ_ｎ−１、ＳＲ_ｎ＋１及び組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１を利用して奇数信号線の選択信号（Ｓ[１]、Ｓ[３]、Ｓ[５]、・・・、Ｓ[ｎ−１]）を生成して順次に印加する。
シフトレジスターＥＳＲ_１は、開始信号（ＳＰ２）及びクロック信号（ｃｌｋ）を受信して、クロック信号（ｃｌｋ）がローレベルである間は開始信号（ＳＰ２）を出力し、クロック信号（ｃｌｋ）がハイレベルである間はクロック信号（ｃｌｋ）がローレベルである時の開始信号（ＳＰ２）をラッチして出力して信号（ＥＳＲ[１]）を生成する。シフトレジスターＥＳＲ_３は、信号（ＥＳＲ[１]）及びクロック信号（ｃｌｋ）を受信して、クロック信号（ｃｌｋ）がハイレベルである間は信号（ＥＳＲ[１]）を出力し、クロック信号（ｃｌｋ）がローレベルである間はクロック信号（ｃｌｋ）がハイレベルである時の信号（ＥＳＲ[１]）をラッチして出力して信号（ＥＳＲ[３]）を生成する。このようにして、図７に示されているように、信号（ＥＳＲ[１]）が半クロックシフトされた信号（ＥＳＲ[３]）が生成される。同様に、シフトレジスターＥＳＲ_ｎ−１は、シフトレジスターＥＳＲ_ｎ−３で生成された信号（ＥＳＲ[ｎ−３]）及びクロック信号（ｃｌｋ）を受信して、信号（ＥＳＲ[ｎ−３]）が半クロックシフトされた信号（ＥＳＲ[ｎ−１]）を生成する。
組み合わせ回路２２０_１は、信号（ＳＲ[１]）及び信号（ＥＳＲ[１]）を受信して、発光制御信号（Ｅ１[１]、Ｅ２[１]）を生成する。具体的に、図７のように、発光制御信号（Ｅ１[１]）は、信号（ＳＲ[１]）がローレベルであり信号（ＥＳＲ[１]）がハイレベルである間にだけローレベルを有する。つまり、信号（ＥＳＲ[１]）がハイレベルである間はローレベルの信号（ＳＲ[１]）が発光制御信号（Ｅ１[１]）として出力される。発光制御信号（Ｅ２[１]）は、信号（ＳＲ[１]）及び信号（ＥＳＲ[１]）が全てローレベルである間にだけローレベルを有する。つまり、信号（ＥＳＲ[１]）がローレベルである間はローレベルの信号（ＳＲ[１]）が発光制御信号（Ｅ２[１]）として出力される。組み合わせ回路２２０_３は、信号（ＳＲ[３]）及び信号（ＥＳＲ[３]）を受信して、発光制御信号（Ｅ１[３]、Ｅ２[３]）を生成する。具体的に、図７のように、発光制御信号（Ｅ１[３]）は、信号（ＳＲ[３]）がローレベルであり信号（ＥＳＲ[３]）がハイレベルである間にだけローレベルを有し、発光制御信号（Ｅ２[３]）は、信号（ＳＲ[３]）及び信号（ＥＳＲ[３]）が全てローレベルである間にだけローレベルを有する。同様に、組み合わせ回路２２０_ｎ−１は、信号（ＳＲ[ｎ−１]）及び信号（ＥＳＲ[ｎ−１]）を受信して、発光制御信号（Ｅ１[ｎ−１]、Ｅ２[ｎ−１]）を生成する。したがって、組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１は、第１発光制御信号を生成するためのインバータ及びＮＡＮＤゲートと第２発光制御信号を生成するためのＮＯＲゲート及びインバータとを含むことができる。

このようにして、奇数信号線駆動部２００は、シフトレジスターＥＳＲ_１、ＥＳＲ_３、・・・、ＥＳＲ_ｎ−１及び組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１を利用して発光制御信号（Ｅ１[１]、Ｅ１[３]、Ｅ１[５]、・・・、Ｅ１[ｎ−１]）及び発光制御信号（Ｅ２[１]、Ｅ２[３]、Ｅ２[５]、・・・、Ｅ２[ｎ−１]）を順次に生成して印加する。

図８は本発明の第１実施例による有機ＥＬ表示装置の偶数信号線駆動部３００の構造を概略的に示す図面であり、図９は偶数信号線駆動部３００のシフトレジスターＳＲ_２、ＳＲ_４、・・・、ＳＲ_ｎ、ＳＲ_ｎ＋２及び組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎの出力信号の波形を示す波形図であり、図１０は偶数信号線駆動部３００のシフトレジスターＥＳＲ_２、ＥＳＲ_４、・・・、ＥＳＲ_ｎ及び組み合わせ回路３２０_２、３２０_４、・・・、３２０_ｎの出力信号の波形を示す波形図である。

図８のように、偶数信号線駆動部３００は、シフトレジスターＳＲ_２、ＳＲ_４、・・・、ＳＲ_ｎ、ＳＲ_ｎ＋２、シフトレジスターＥＳＲ_２、ＥＳＲ_４、・・・、ＥＳＲ_ｎ、組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎ、及び組み合わせ回路３２０_２、３２０_４、・・・、３２０_ｎを含む。偶数信号線駆動部３００のシフトレジスターＳＲ_２、ＳＲ_４、・・・、ＳＲ_ｎ、ＳＲ_ｎ＋２、シフトレジスターＥＳＲ_２、ＥＳＲ_４、・・・、ＥＳＲ_ｎ、及び組み合わせ回路３２０_２、３２０_４、・・・、３２０_ｎは、奇数信号線駆動部２００のシフトレジスターＳＲ_１、ＳＲ_３、・・・、ＳＲ_ｎ−１、ＳＲ_ｎ＋１、シフトレジスターＥＳＲ_１、ＥＳＲ_３、・・・、ＥＳＲ_ｎ−１、及び組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１と各々同一な構造であるので、詳細な説明は省略する。ただし、偶数信号線駆動部３００の組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎには、奇数信号線駆動部２００の組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１に入力されるイネーブル信号（ｅｎｂ）が反転した信号（／ｅｎｂ）が入力されるという点が異なる。

したがって、偶数信号線駆動部３００で、組み合わせ回路３１０_２は、イネーブル信号（／ｅｎｂ）、信号（ＳＲ[２]）、及び信号（ＳＲ[４]）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[２]）を生成する。組み合わせ回路３１０_４は、イネーブル信号（／ｅｎｂ）、信号（ＳＲ[４]）、及び信号（ＳＲ[６]、図示せず）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[４]）を生成する。同様に、図９に示されているように、組み合わせ回路３１０_ｎは、イネーブル信号（／ｅｎｂ）、信号（ＳＲ[ｎ]）、及び信号（ＳＲ[ｎ＋２]）を受信して、入力される３つの信号が全てハイレベルである区間にローレベルを有する選択信号（Ｓ[ｎ]）を生成する。

このようにして、偶数信号線駆動部３００は、シフトレジスターＳＲ_２、ＳＲ_４、・・・、ＳＲ_ｎ、ＳＲ_ｎ＋２及び組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎを利用して、図９に示されているように、偶数番目の信号線の選択信号（Ｓ[２]、Ｓ[４]、Ｓ[６]、・・・、Ｓ[ｎ]）を生成して順次に印加する。
また、偶数信号線駆動部３００は、シフトレジスターＥＳＲ_２、ＥＳＲ_４、・・・、ＥＳＲ_ｎ及び組み合わせ回路３２０_２、３２０_４、・・・、３２０_ｎを利用して、図１０に示されているように、発光制御信号（Ｅ１[２]、Ｅ１[４]、Ｅ１[６]、・・・、Ｅ１[ｎ]）及び発光制御信号（Ｅ２[２]、Ｅ２[４]、Ｅ２[６]、・・・、Ｅ２[ｎ]）を順次に生成して印加する。

一方、奇数信号線駆動部２００のシフトレジスターＥＳＲ_１、ＥＳＲ_３、・・・、ＥＳＲ_ｎ−１及び組み合わせ回路２２０_１、２２０_３、・・・、２２０_ｎ−１は、偶数信号線駆動部３００のシフトレジスターＥＳＲ_２、ＥＳＲ_４、・・・、ＥＳＲ_ｎ、組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎ、及び組み合わせ回路３２０_２、３２０_４、・・・、３２０_ｎと入力信号が同一で構造も同一なので、図４に示されているように、奇数発光制御信号（Ｅ１[１]、Ｅ２[１]）及び偶数発光制御信号（Ｅ１[２]、Ｅ２[２]）は同一な信号となる。

本発明の第１実施例によれば、奇数番目の信号線及び偶数番目の信号線に印加される信号を各々異なる駆動装置で生成して印加する。このようにすることで、駆動装置に入力されるクロック信号の周波数は、一つの駆動装置で全ての信号線に印加される信号を生成する場合と比較して半分になる。したがって、駆動装置で消費される消費電力は減少する。また、３つの信号、つまり選択信号及び２つの発光制御信号を生成するために、３つの開始信号（ＳＰ）が入力されるのでなく、奇数信号線駆動部及び偶数信号線駆動部の各々に同一な２つの開始信号（ＳＰ１、ＳＰ２）が各々入力されるので、入力配線の数も減少させることができ、駆動装置の大きさを小さくすることができる。

次に、図１１乃至図１４を参照して本発明の第２実施例について説明する。
図１１は本発明の第２実施例による奇数信号線駆動部２００´の構造を示す図面である。
本発明の第２実施例による奇数信号線駆動部２００´は、信号遅延などによって選択信号（Ｓ[ｉ−１]）及び選択信号（Ｓ[ｉ]）が重なるのを防止するために、第１実施例による奇数信号線駆動部２００とは異なるイネーブル信号（ＥＮＢ１）を使用する。
したがって、奇数信号線駆動部２００´は、組み合わせ回路２１０_２、２１０_４、・・・、２１０_ｎにイネーブル信号（ＥＮＢ１）が入力されるという点を除いては、奇数信号線駆動部２００と同一なので、詳細な説明は省略する。
図１２のように、イネーブル信号（ＥＮＢ１）が組み合わせ回路２１０_１、２１０_３、・・・、２１０_ｎ−１に入力されることによって、選択信号（Ｓ[１]）のローレベルの幅が狭くなる。

図１３は本発明の第２実施例による偶数信号線駆動部３００´の構造を示す図面である。
本発明の第２実施例による偶数信号線駆動部３００´は、偶数信号線駆動部３００とは異なるイネーブル信号（ＥＮＢ２）を使用する。
図１３のように、イネーブル信号（ＥＮＢ２）が組み合わせ回路３１０_２、３１０_４、・・・、３１０_ｎに入力されることによって、選択信号（Ｓ[２]）のローレベルの幅が狭くなる。
このように、イネーブル信号（ＥＮＢ１）及びイネーブル信号（ＥＮＢ２）を使用してローレベルの幅が狭い選択信号（Ｓ[ｉ]）を生成することによって、信号遅延などによって連続する２つの選択信号（Ｓ[ｉ−１]、Ｓ[ｉ]）が重なるのを効果的に防止することができる。

以上のように、本発明の実施例では、一つの画素回路に２つの発光素子が含まれ、５つのトランジスタ、２つのキャパシタを含むことを例示して説明したが、これに限定されず、本発明は、発光素子に印加する電流を出力する駆動トランジスタ、駆動トランジスタと発光素子との間に電気的に連結された発光制御トランジスタを含むいずれの画素回路にも適用することができる。また、本発明は、発光表示装置の他にも、一つのシフトレジスターから生成された信号に基づいて２つの信号を生成する装置にも適用することができる。つまり、本発明の権利範囲は実施例のような構造に限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するのである。

従来の発光表示パネルの画素回路を示す図面である。本発明の実施例による有機ＥＬ表示装置の構造を概略的に示す平面図である。本発明の第１実施例による一つの画素回路の等価回路図である。本発明の第１実施例による有機ＥＬ表示装置の信号タイミング図である。本発明の第１実施例による有機ＥＬ表示装置の奇数信号線駆動部の構造を概略的に示す図面である。奇数信号線駆動部の出力信号の波形を示す波形図である。奇数信号線駆動部の出力信号の波形を示す波形図である。本発明の第１実施例による有機ＥＬ表示装置の偶数信号線駆動部の構造を概略的に示す図面である。偶数信号線駆動部の出力信号の波形を示す波形図である。偶数信号線駆動部の出力信号の波形を示す波形図である。本発明の第２実施例による奇数信号線駆動部の構造を示す図面である。奇数信号線駆動部の出力信号の波形を示す波形図である。本発明の第２実施例による偶数信号線駆動部の構造を示す図面である。偶数信号線駆動部の出力信号の波形を示す波形図である。

符号の説明

１００表示パネル
１１０画素
１１５画素駆動部
２００奇数信号線駆動部
３００偶数信号線駆動部
４００データ駆動部

Claims

選択信号を伝達する複数の選択信号線、データ信号を伝達する複数のデータ線、前記選択信号線及び前記データ線に各々連結される第１グループ及び第２グループの複数の画素を含む発光表示装置において、
前記各画素は、
前記選択信号に応答して前記データ信号に対応する電流を出力端に出力する画素駆動部；
前記画素駆動部の出力端に各々電気的に連結され、第１及び第２発光制御信号に基づいて前記画素駆動部から出力される電流を選択的に伝達する第１及び第２スイッチング素子；及び
前記第１及び第２スイッチング素子によって伝達される電流に対応して各々発光する第１及び第２発光素子；を含み、
第１フィールド及び第２フィールドの各々で前記第１グループの複数の画素の選択信号線に印加する選択信号を順次に生成し、前記第１フィールドでは前記第１グループの複数の画素に印加される第１発光制御信号を順次に生成し、前記第２フィールドでは前記第１グループの複数の画素に印加される第２発光制御信号を順次に生成する第１駆動部；及び
第１フィールド及び第２フィールドの各々で前記第２グループの複数の画素の選択信号線に印加する選択信号を順次に生成し、前記第１フィールドでは前記第２グループの複数の画素に印加される第１発光制御信号を順次に生成し、前記第２フィールドでは前記第２グループの複数の画素に印加される第２発光制御信号を順次に生成する第２駆動部；を含み、
前記第１駆動部は、
第１パルスを有する第１信号を第１期間だけシフトしながら順次に生成する第１シフトレジスター；
第１イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号が同一論理レベルである期間に、第２パルスを有する前記第１グループの複数の画素の選択信号線に印加される選択信号を出力する第１回路部；
第３パルスを有する第２信号を第２期間だけシフトしながら順次に生成する第２シフトレジスター；及び
前記第２信号の前記第３パルスが出力されている期間には前記第１パルスを有する第１信号を前記第１グループの画素に印加する第１発光制御信号として出力し、前記第２信号の前記第３パルスが出力されている期間以外の期間には前記第１パルスを有する第１信号を前記第１グループの前記画素以外の画素に印加する第２発光制御信号として出力する第２回路部；を含むことを特徴とする発光表示装置。
前記第２駆動部は、
第１パルスを有する第１信号を第１期間だけシフトしながら順次に生成する第３シフトレジスター；
第２イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号が同一論理レベルである期間に、第２パルスを有する前記第２グループの複数の画素の選択信号線に印加される選択信号を出力する第３回路部；
第３パルスを有する第２信号を第２期間だけシフトしながら順次に生成する第４シフトレジスター；及び
前記第２信号の前記第３パルスが出力されている期間には前記第１パルスを有する第１信号を前記第２グループの画素に印加する第１発光制御信号として出力し、前記第２信号の前記第３パルスが出力されている期間以外の期間には前記第１パルスを有する第１信号を前記第２グループの前記画素以外の画素に印加する第２発光制御信号として出力する第４回路部；を含むことを特徴とする請求項１に記載の発光表示装置。
前記第１イネーブル信号の周期は前記第１シフトレジスターに入力されるクロック信号の周期の半分であることを特徴とする請求項２に記載の発光表示装置。
前記第２イネーブル信号は前記第１イネーブル信号の反転した信号であることを特徴とする請求項３に記載の発光表示装置。
前記第１回路部は、第１イネーブル信号、前記第１信号、及び前記第１信号が前記第１期間だけシフトされた信号を入力として受けるＮＡＮＤゲートを含むことを特徴とする請求項１に記載の発光表示装置。
前記第２回路部は、
前記第１信号の反転した信号及び前記第２信号を入力として受けて前記第１発光制御信号を出力するＮＡＮＤゲート；及び
前記第１信号及び前記第２信号を入力として受けるＮＯＲゲート及び前記ＮＯＲゲートの出力を反転させて前記第２発光制御信号を出力するインバータ；を含むことを特徴とする請求項１に記載の発光表示装置。
前記第１フィールドで前記選択信号の第２パルスが印加される間に、前記データ線には前記第１発光素子に対応するデータ信号が伝達され、前記第２フィールドで前記選択信号の第２パルスが印加される間に、前記データ線には前記第２発光素子に対応するデータ信号が伝達されることを特徴とする請求項１に記載の発光表示装置。
前記第１駆動部の信号線は前記複数の選択信号線及び前記第１及び第２発光制御信号線の中で奇数番目の信号線であり、前記第２駆動部の信号線は前記複数の選択信号線及び前記第１及び第２発光制御信号線の中で偶数番目の信号線であることを特徴とする請求項１乃至７のいずれか一に記載の発光表示装置。