JP5088729B2 - 半導体オンインシュレータ型ウエハを製造する方法 - Google Patents
半導体オンインシュレータ型ウエハを製造する方法 Download PDFInfo
- Publication number
- JP5088729B2 JP5088729B2 JP2007127190A JP2007127190A JP5088729B2 JP 5088729 B2 JP5088729 B2 JP 5088729B2 JP 2007127190 A JP2007127190 A JP 2007127190A JP 2007127190 A JP2007127190 A JP 2007127190A JP 5088729 B2 JP5088729 B2 JP 5088729B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion barrier
- barrier layer
- substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Description
Claims (14)
- 半導体オンインシュレータ型ウエハを製造する方法であって、
a)半導体基板又はエピタキシャル半導体層を備える基板をソース基板(1)として設けるステップと、
b)アルミニウム窒化物AlNxから成る第1の酸素拡散バリア層(11)を前記ソース基板(1)の1つの主面(3)上に設けるとともに、誘電体層(41、7)を前記酸素拡散バリア層(11)上に設けるステップと、
c)前記ソース基板(1)をハンドル基板(5)に対して付着させてソースハンドル化合物(19)を形成するステップと、
d)前記ソース基板(1)の内側に設けられ且つ前記主面(3)と略平行の所定の分割領域(15)で前記ソース基板の少なくとも一部(25)を前記ソースハンドル化合物(19)から分離することにより、前記半導体オンインシュレータ型ウエハを形成するステップと、
を備え、
ステップb)の後、前記酸素拡散バリア層(11)の少なくとも一部の少なくとも酸素及び/又は窒素との反応によって化学的組成を変えることにより改質拡散バリア層(13)が得られる方法。 - 前記誘電体層(41、7)が酸化物層、SiO2層、HfO2又はZrO2層等のHigh−k誘電体層、シリコンナイトライド層、カーボン層、アルミナ層又はダイヤモンド層である、請求項1に記載の方法。
- 前記改質拡散バリア層(13)が、熱処理によって得られる、請求項1又は2に記載の方法。
- 前記改質拡散バリア層(13)が、前記誘電体層又は前記誘電体層(41)へ変質される層を設けた後に熱処理により得られる、請求項3に記載の方法。
- 前記熱処理が、急速熱処理、標準的な熱処理、真空下での熱処理、制御された雰囲気下、特に酸化雰囲気下での熱処理、酸素及び/又は窒素プラズマ下での処理、及び、UVを伴う或いは伴わないオゾン処理のうちの少なくとも1つである、請求項4に記載の方法。
- 前記熱処理が、表面処理である、請求項5に記載の方法。
- 前記改質拡散バリア層(13)が、アルミニウムオキシナイトライドAlOxNy、シリコンアルミニウムオキシナイトライドSixAlyNzOt又はGexAlyOzNt層である、請求項1〜6のいずれか一項に記載の方法。
- 前記改質拡散バリア層(13)上には第2の拡散バリア層(51’)が設けられている、請求項1〜7のいずれか一項に記載の方法。
- 前記ソース基板(1)を前記ハンドル基板(5)に対して付着させる前に、前記ソース基板(1)に対して付着される第3の拡散バリア層(63)が前記ハンドル基板(5)の表面上に設けられる、請求項1〜8のいずれか一項に記載の方法。
- 前記第1の酸素拡散バリア層及び/又は前記第2の拡散バリア層及び/又は前記第3の拡散バリア層(11、51’、63)には少なくとも1単分子層から2μmまでの厚さ、特に2nm〜20nmの厚さ、とりわけ3nmの厚さが与えられ、及び/又は、誘電体層(41、7)には200nm〜500nmの厚さ、特に300nmの厚さが与えられる、請求項1〜9のいずれか一項に記載の方法。
- 前記第1の酸素拡散バリア層及び/又は前記第2の拡散バリア層及び/又は前記第3の拡散バリア層(11、51、63)がアルミニウム窒化物AlNxから成る、請求項7〜10のいずれか一項に記載の方法。
- ステップc)の前に、特にステップb)の前に、好ましくは原子種を注入する又は共注入することにより、前記ソース基板(1)の内側に前記所定の分割領域(15)を形成するステップを更に備える、請求項1〜11のいずれか一項に記載の方法。
- 特にフッ素酸(HF)、緩衝酸、環式フッ素酸(CHF)、水及び/又はオゾン及び/又はブラッシングを使用することにより前記主面(3)を洗浄するステップをステップb)の前に更に備える、請求項1〜12のいずれか一項に記載の方法。
- 前記ソース基板(1)の半導体が、ゲルマニウム(Ge)、シリコン(Si)、窒化ガリウム(GaN)、リン化インジウム(InP)又はガリウムヒ素(GaAs)のうちの1つであり、及び/又は、前記ハンドル基板(5)の材料が、ゲルマニウム(Ge)、シリコン(Si)、シリコン(Si)上に熱的に成長された二酸化ケイ素、シリコンカーバイド(SiC)、ガリウムヒ素(GaAs)、窒化ガリウム、サファイア又は石英のうちの1つである、請求項1〜13のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06290815.7 | 2006-05-18 | ||
EP06290815A EP1858071A1 (en) | 2006-05-18 | 2006-05-18 | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007329470A JP2007329470A (ja) | 2007-12-20 |
JP2007329470A6 JP2007329470A6 (ja) | 2008-03-27 |
JP5088729B2 true JP5088729B2 (ja) | 2012-12-05 |
Family
ID=36802003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007127190A Active JP5088729B2 (ja) | 2006-05-18 | 2007-05-11 | 半導体オンインシュレータ型ウエハを製造する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7776716B2 (ja) |
EP (1) | EP1858071A1 (ja) |
JP (1) | JP5088729B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
WO2011027871A1 (ja) | 2009-09-04 | 2011-03-10 | 住友化学株式会社 | 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法 |
US8815641B2 (en) * | 2010-01-29 | 2014-08-26 | Soitec | Diamond SOI with thin silicon nitride layer and related methods |
US8476150B2 (en) * | 2010-01-29 | 2013-07-02 | Intersil Americas Inc. | Methods of forming a semiconductor device |
GB2484506A (en) * | 2010-10-13 | 2012-04-18 | Univ Warwick | Heterogrowth |
JP5730393B2 (ja) * | 2011-06-30 | 2015-06-10 | 京セラ株式会社 | 複合基板およびその製造方法 |
US8637381B2 (en) * | 2011-10-17 | 2014-01-28 | International Business Machines Corporation | High-k dielectric and silicon nitride box region |
EP2822026B1 (en) * | 2012-02-29 | 2018-03-14 | Kyocera Corporation | Composite substrate |
FR2993703A1 (fr) * | 2012-07-23 | 2014-01-24 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur |
US9082692B2 (en) | 2013-01-02 | 2015-07-14 | Micron Technology, Inc. | Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices |
CN103872184B (zh) * | 2014-04-03 | 2016-04-13 | 苏州阿特斯阳光电力科技有限公司 | 一种抗pid晶体硅太阳能电池制作方法 |
US10312134B2 (en) * | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
FR3027451B1 (fr) * | 2014-10-21 | 2016-11-04 | Soitec Silicon On Insulator | Substrat et procede de fabrication d'un substrat |
JP6749394B2 (ja) | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
US10395965B2 (en) * | 2016-08-23 | 2019-08-27 | QROMIS, Inc. | Electronic power devices integrated with an engineered substrate |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2583764B2 (ja) * | 1987-04-03 | 1997-02-19 | 日本電信電話株式会社 | 半導体集積回路装置の製造方法 |
JP3618105B2 (ja) * | 1991-03-07 | 2005-02-09 | 株式会社日本自動車部品総合研究所 | 半導体基板の製造方法 |
JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
DE10041748A1 (de) * | 2000-08-27 | 2002-03-14 | Infineon Technologies Ag | SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren |
JP4126912B2 (ja) * | 2001-06-22 | 2008-07-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
FR2851848B1 (fr) * | 2003-02-28 | 2005-07-08 | Soitec Silicon On Insulator | Relaxation a haute temperature d'une couche mince apres transfert |
FR2856841A1 (fr) * | 2003-06-24 | 2004-12-31 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee par transfert de couche mince. |
FR2857503B1 (fr) * | 2003-07-10 | 2005-11-11 | Soitec Silicon On Insulator | Procede d'implantation au travers d'une surface irreguliere |
EP1665367A2 (en) * | 2003-09-26 | 2006-06-07 | Universite Catholique De Louvain | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
JP4858898B2 (ja) * | 2003-12-26 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US7102232B2 (en) * | 2004-04-19 | 2006-09-05 | International Business Machines Corporation | Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer |
-
2006
- 2006-05-18 EP EP06290815A patent/EP1858071A1/en not_active Withdrawn
-
2007
- 2007-05-09 US US11/746,297 patent/US7776716B2/en active Active
- 2007-05-11 JP JP2007127190A patent/JP5088729B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US7776716B2 (en) | 2010-08-17 |
JP2007329470A (ja) | 2007-12-20 |
EP1858071A1 (en) | 2007-11-21 |
US20070284660A1 (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5088729B2 (ja) | 半導体オンインシュレータ型ウエハを製造する方法 | |
JP2007329470A6 (ja) | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ | |
JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法 | |
JP7105239B2 (ja) | パワーデバイス用の窒化ガリウムエピタキシャル構造 | |
JP4949014B2 (ja) | 薄層を除去した後の多層構造を備えるウェハのリサイクル | |
JP5068635B2 (ja) | 半導体ヘテロ構造を作製する方法 | |
US8154022B2 (en) | Process for fabricating a structure for epitaxy without an exclusion zone | |
US7442657B2 (en) | Producing stress-relaxed crystalline layer on a substrate | |
US8664084B2 (en) | Method for making a thin-film element | |
EP1482549B1 (en) | Method of fabrication of a heteroepitaxial microstructure | |
US20070051975A1 (en) | Semiconductor heterostructure and method for forming same | |
JP2008141206A6 (ja) | 半導体ヘテロ構造を作製する方法 | |
JP2010016390A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
KR100874788B1 (ko) | 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 | |
US20060276003A1 (en) | Wafer with diamond layer | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
CN108780734A (zh) | 载体基板上器件的制造 | |
JP2007019323A (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法 | |
JP4649918B2 (ja) | 貼り合せウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5088729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |