JP5088729B2 - 半導体オンインシュレータ型ウエハを製造する方法 - Google Patents

半導体オンインシュレータ型ウエハを製造する方法 Download PDF

Info

Publication number
JP5088729B2
JP5088729B2 JP2007127190A JP2007127190A JP5088729B2 JP 5088729 B2 JP5088729 B2 JP 5088729B2 JP 2007127190 A JP2007127190 A JP 2007127190A JP 2007127190 A JP2007127190 A JP 2007127190A JP 5088729 B2 JP5088729 B2 JP 5088729B2
Authority
JP
Japan
Prior art keywords
layer
diffusion barrier
barrier layer
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007127190A
Other languages
English (en)
Other versions
JP2007329470A6 (ja
JP2007329470A (ja
Inventor
デグエット クリステル
アカツ タケシ
モリセオウ フベルト
シグナマルチェイ トーマス
サンチェス ロイック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007329470A publication Critical patent/JP2007329470A/ja
Publication of JP2007329470A6 publication Critical patent/JP2007329470A6/ja
Application granted granted Critical
Publication of JP5088729B2 publication Critical patent/JP5088729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

本発明は、半導体オンインシュレータ型ウエハを製造する方法であって、半導体基板又はエピタキシャル半導体層を備える基板をソース基板として設けるステップと、ソース基板をハンドル基板に対して付着させてソースハンドル化合物を形成するステップと、ソース基板の内側に設けられ且つ主面と略平行の所定の分割領域でソース基板の主要部分をソースハンドル化合物から分離することにより半導体オンインシュレータ型ウエハを形成するステップとを備える方法に関する。また、本発明は、対応する半導体オンインシュレータウエハに関する。
これらのタイプの構造において、例えばゲルマニウムオンインシュレータ型ウエハの場合、半導体と下側の絶縁層との間の界面状態密度は、しばしば、満足な電気的特性が得られるほど十分良好ではない。ある場合には、例えば二酸化ケイ素上のゲルマニウムの場合には、半導体層及び/又は酸化物との界面が酸化に起因して劣化する。この問題を克服するため、Si層、Ge層又はGe層を使用することにより絶縁層を改質することが提案されてきた。しかしながら、今日まで、満足な界面を得ることができなかった。
したがって、本発明の目的は、半導体オンインシュレータ型ウエハを製造する方法及び対応する半導体オンインシュレータウエハ(SEOI:semiconductor on insulator)であって、SEOIウエハの電気的特性を向上できるように改善された半導体/絶縁体界面を与えるとともにSEOIウエハ欠陥も改善される、半導体オンインシュレータ型ウエハを製造する方法及び対応する半導体オンインシュレータウエハを提供することである。
この目的は、請求項1に係る方法及び請求項16に係るSEOIウエハを用いて達成される。
拡散バリア層、特に酸素拡散バリア層をソース基板の1つの主面上に設けることにより、半導体/絶縁体界面の劣化、特に界面の電気的品質の劣化を有利に防止できる。これにより、SEOIウエハの電気的特性を向上させるという目的が達成される。
拡散バリア層は金属窒化物層、特にアルミニウム窒化物AlN層であることが好ましい。一般に、このタイプの層は、全ての種類の異なる層上に堆積させることができる。
好ましくは、本発明の方法のステップb)は、誘電体層を設けること、或いは、誘電体層、特に、酸化物層、二酸化ケイ素層、HfO又はZrO層等のHigh−k誘電体層、シリコンナイトライド層、カーボン層、アルミナ層又はダイヤモンド層へ変質され得る層を拡散バリア層上に堆積させることを更に備えることができる。有利な方法は、全ての種類の異なる絶縁層と組み合わせることができ、1つの特定の絶縁材料に限定されない。したがって、本発明は、SEOIウエハで使用される材料の選択に関して高い自由度を与える。
有利な実施形態においては、ステップb)の後、好ましくは拡散バリア層の少なくとも一部の少なくとも酸素及び/又は窒素との反応によって化学的組成を変えることにより改質拡散バリア層を得ることができる。拡散バリア層全体を改質することも可能である。改質層の形成により、拡散の悪影響を更に減らすことができ、それにより、界面特性を向上させることができるとともに、SEOIウエハの電気的特性及び形態的特性が向上される。
改質拡散バリア層は熱処理によって得られることが好ましい。必要な熱処理ステップは拡散バリア層を改質するための専用の熱処理ステップであってもよく、或いは、改質層は、その後の製造プロセスの一部である熱処理ステップ、例えばソース基板の残りの部分からSEOIウエハを分離するための熱処理ステップの結果であってもよい。熱処理は、使用される材料に適合できるように制御することが容易であるという利点を有している。
好ましい実施形態において、改質拡散バリア層は、誘電体層又は誘電体層へ変質される層を設けた後に熱処理により得ることができる。そうすることにより、誘電体層へ変質される層又は誘電体層と拡散バリア層との間の界面で相互作用が起こり、それにより、拡散画定特性及び/又はSEOI特性を更に向上させる改質層がもたらされる。
熱処理は、急速熱処理、真空下での熱処理、制御された雰囲気下、特に酸化雰囲気下での熱処理、酸素及び/又は窒素プラズマ下での処理、及び、UVを伴う或いは伴わないオゾン処理のうちの少なくとも1つであることが好ましい。熱処理は、少なくとも酸素及び/又は窒素を含む雰囲気で実現されることが好ましい。したがって、使用される材料に応じて最適な熱処理を適用して、界面特性を更に向上させることができる。
好ましい実施形態において、改質拡散バリア層は、アルミニウムオキシナイトライド(AlO)層又はシリコンアルミニウムオキシナイトライド層(SiAl)又は拡散Geとの反応或いはGeO層との反応後のGeAl層である。この混合層の形成により、界面特性を向上させることができる。また、この特定のタイプの材料においては、拡散バリア層の厚さ全体にわたって改質層が得られることが分かった。
他の変形例において、拡散バリア層は、プラズマ、UV又はオゾン処理のような表面処理によって設けることができる。
更なる変形例においては、改質拡散バリア層上に第2の拡散バリア層を設けることができる。これにより、半導体層に対する絶縁層の悪影響を更に減らすことができる。
有利な実施形態においては、ソース基板をハンドル基板に対して付着させる前に、ソース基板に対して付着される第3の拡散バリア層がハンドル基板の表面上に設けられる。この場合、拡散バリア層自体が絶縁層の役割を果たすこともできる。
好ましくは、第1の拡散バリア層及び/又は第2の拡散バリア層及び/又は第3の拡散バリア層には少なくとも1単分子層から2μmまでの厚さ、特に2nm〜20nmの厚さ、とりわけ3nmの厚さが与えられ、及び/又は、誘電体層には200nm〜500nmの厚さ、特に300nmの厚さを与えることができる。驚くべきことに、ただでさえ非常に薄い拡散バリア層に関して電気的特性の所望の向上を達成することができると思われ、これは、拡散バリア層よりも厚さが桁違いに大きい誘電体層の場合であっても同様である。
好ましくは、第1の画定層及び第2の画定層及び/又は第3の画定層は同じ材料から成ることができる。同じ材料を選択することにより、製造プロセスが簡略化され、全ての様々なケースにおいて界面での欠陥の形成を制限することができる。
有利な実施形態において、方法は、ステップc)の前に、特にステップb)の前に、好ましくは原子種を注入する又は共注入することにより、ソース基板の内側に所定の分割領域を形成するステップを更に備えることができる。この方法を使用すると、その後にソース基板の残りの部分を再使用できる明確な所定の分割領域を得ることができる。また、材料に応じて、拡散バリア層を設ける前又は後に注入ステップが実行される。
好ましくは、方法は、特にフッ素酸、緩衝酸、環式フッ素酸、水及び/又はオゾン及び/又はブラッシングを使用することにより主面を洗浄するステップをステップb)の前に更に備えることができる。このように用意されたソース基板の表面を用いると、最終的な半導体オンインシュレータウエハの電気的特性に関する結果を更に向上させることができる。
好ましくは、ソース基板の半導体は、ゲルマニウム、シリコン、窒化ガリウム、リン化インジウム又はガリウムヒ素のうちの1つであってもよく、及び/又は、ハンドル基板の材料は、ゲルマニウム、シリコン、シリコン上に熱的に成長された二酸化ケイ素、シリコンカーバイド、ガリウムヒ素、窒化ガリウム、サファイア又は石英のうちの1つであってもよい。
本発明は、ゲルマニウムオンインシュレータ型の半導体オンインシュレータウエハにおいて特に有益である。これは、ゲルマニウム酸化物が不安定であり且つゲルマニウム/二酸化ケイ素界面が不良な界面状態密度を与え、それにより、電気的特性が悪化するからである。本発明に係る拡散バリア層を設けることにより、これらの問題を克服できる。
前述したように、本発明はまた請求項16に係る半導体オンインシュレータウエハに関する。半導体オンインシュレータウエハの有利な実施形態は従属請求項に基づいている。本発明に係る半導体オンインシュレータウエハによって得られる利点及びその有利な実施形態については本発明の方法の説明において既に詳しく説明してきた。したがって、それらの説明は、再び繰り返さないが、参照として本明細書に組み入れられる。
本発明は、ソース基板の全面の転移に関してのみならず、パターニングされた表面の場合の部分的な転移に関しても適用できる。
以下、図面を参照することにより、本発明の有利な実施形態について説明する。
以下、スマートカット(Smart Cut)(商標)技術を使用して本発明に係る半導体オンインシュレータ型のウエハを製造する方法について説明する。しかしながら、他の半導体オンインシュレータ製造方法も適しており本発明に適合できる。また、半導体オンインシュレータ型ウエハとしてゲルマニウム型ウエハに関して本発明を説明する。しかしながら、本発明は、他のタイプの半導体、特に0%〜100%のSiがドープされ或いはドープされない純ゲルマニウム又はゲルマニウム化合物、窒化ガリウム、リン化インジウム又はガリウムヒ素にも適用できる。
図1(a)は、ゲルマニウム(Ge)基板1、又は、変形例としてその主面のうちの一方にエピタキシャルゲルマニウム層が設けられた基板を示している。ソース基板1の表面3は、更なる処理の前に、ブラッシングステップを伴って或いは伴わずに例えば環式フッ素酸(CHF)、フッ素酸(HF)、水及び/又はオゾンを使用して洗浄されてもよい。
図1(b)は、例えばゲルマニウムウエハ、シリコンウエハ、熱的に形成された二酸化ケイ素層を有するシリコンウエハ、シリコンカーバイドウエハ、シリコンゲルマニウム前面を与えるウエハ、又は、ガリウムヒ素ウエハであってもよいハンドル基板5を示している。最終的には、石英タイプのウエハ又はサファイアを使用することもできる。ソース基板1及びハンドル基板5はいずれも任意の適したサイズを有していてもよく或いは例えば200mm又は300mm型ウエハを形成してもよい。
この実施形態において、ハンドル基板5は、ハンドル基板5のベース材料9の周囲に熱的に形成された絶縁層7を伴って示されている。誘電体層7は、特に、シリコンハンドル基板が使用される場合には例えば二酸化ケイ素層のような酸化物層、High−k誘電体層、シリコンナイトライド層、カーボン層、アルミナ層又はダイヤモンド層であってもよい。
図1(c)は、ソース基板1の表面3上に拡散バリア層、特に酸素拡散バリア層を設けることから成る半導体オンインシュレータウエハを製造する本発明の方法のステップb)を示している。この実施形態において、拡散バリア層は窒化アルミニウムAlN層11である。しかしながら、他の金属窒化物層も適しており本発明に係わるものである。
AlN層は3nmの厚さで堆積される。しかしながら、1単分子層から2μmまでの厚さ、特に2nm〜20nmの厚さも適している。この層は、物理気相堆積法(PVD)又は特に原子層堆積法(ALD)、分子線エピタキシ(MBE)のような標準的な堆積技術を使用して堆積させることができる。
その後、AlN層11が、例えば酸素プラズマ及び/又は窒素プラズマ下での処理、UVオゾン処理又は酸素下での熱処理のような1又は複数の更なる処理に晒され、それにより、AlxOyNz型の改質層13(図1(d)参照)が形成される。異なる処理の全てにおいて、ソースは少なくとも酸素及び窒素を含んでいなければならない。変形例によれば、熱処理が急速熱処理であってもよい。
他の変形例においては、このような処理によってAlN層11の一部だけが改質され、それにより改質層13が形成される。
図1(e)に示されるその後のステップにおいて、ソース基板1の内側には、AlN層11が設けられる主面3と略平行の所定の分割領域15が形成される。スマートカット(商標)技術において、これは、所定のエネルギ及びドーズ量をもって原子種17、例えば水素イオンをソース基板中に注入することにより達成される。例えばヘリウム等の異なる種を使用する共注入が1つの代わりの手段を示す。注入は、通常、既に設けられたAlN層11及び改質層13を貫通して起こる。
更なる変形例によれば、注入ステップは、AlN層11を設ける前に或いは改質層13を得るために加熱処理を行う前に実施することができる。
図1(f)に示される次のステップでは、ソースハンドル化合物19を形成するために、ハンドル基板5と、AlN層11及び改質層13を上端に有するソース基板1とが互いに結合される。結合は、ハンドル基板5上の酸化物層7の主面21と改質層13の表面23との間で起こる。両方の層の表面品質は表面粗さ、ナノトポロジー、側面平坦性、粒子密度、ウエハ変形(弓形変形及びゆがみ)に関して結合基準を満たすため、2つの基板間の結合は、改質層13の表面23を予め研磨しなくても達成することができる。図1(f)に示される結合ステップを実行できるように熱処理ステップの温度が選択されるべきであることについて言及することは重要である。
図1(g)は、スマートカット(商標)技術では例えばソースハンドル化合物19の熱アニーリングから成る分離ステップの結果を示している。アニーリング中、所定の分割領域15は、ソース基板の残り25と、ハンドル基板5、改質層13、AlN層11、当初のソース基板1からハンドル基板5へと転移された転移ゲルマニウム層29から成るゲルマニウムオンインシュレータウエハ27との間の完全な分離が起こるまで弱められる。当初のソース基板の残り25は、除去されるとともに、SOIスマートカット(商標)プロセス中のように該ソース基板の残り25を回収した後、その後のゲルマニウムオンインシュレータ製造プロセスにおいてソース基板1として再利用できる。
変形例において、分離ステップは、機械的な制約又は熱的な制約と機械的な制約との組み合わせを適用して達成できる。
変形例において、転移ゲルマニウム層29は、ハンドル基板の表面の領域全体にわたって転移されず、部分的にのみ転移される。
分離後、転移層の表面は、研磨ステップ、例えばCMPステップに晒される。また、イオン注入によって劣化された層を再構成するため、30分〜3時間、好ましくは1時間にわたって、500℃〜750℃の間、好ましくは550℃の最終的な熱処理ステップを加えることができる。更なる変形例においては、ゲルマニウム層29の厚さを減少させるために酸素下で熱処理を実行できる。
したがって、前述した本発明のプロセスを用いると、AlN層11及び改質層13を設けることにより、半導体層、例えばゲルマニウム層29と誘電体層7、11、13との間の界面特性が向上されるという事実に起因して、その電気的特性に関して優れた品質を有するゲルマニウムオンインシュレータウエハ27を提供することができる。この界面安定化は酸素拡散バリアを形成するAlN層及び改質層中の窒素原子によるものであり、これにより、ゲルマニウム層29の酸化が防止される。
図2は、半導体オンインシュレータ型ウエハを製造する本発明の方法の第2の実施形態を示している。図2(a)及び(b)によって示されるステップは、第1の実施形態の図1(d)に示されるステップに取って代わっている。第1の実施形態に関して説明した他のステップは、第2の実施形態では同じであり或いは少なくとも類似している。したがって、それらの説明は、再び繰り返すことはせず、参照として本実施形態に組み込まれる。
AlN層11の堆積(図1(c)参照)の後、第2の実施形態に係る方法は、200〜500nm、好ましくは300nmの厚さを有する二酸化ケイ素層41がAlN層11上に堆積される堆積ステップを続ける。これは、例えばプラズマ化学気相堆積法(PECVD)を使用して実現できる。
二酸化ケイ素層の代わりに、他の適当な誘電体層、例えば、他のタイプの酸化物、HfO又はZrO等のHigh−k誘電体層、シリコンナイトライド層、カーボン層、アルミナ層又はダイヤモンド層もAlN層11上に堆積させることができる。
図2(b)に示されるその後のステップでは、二酸化ケイ素層41とAlN層11との間の界面にSiAl型の改質層を形成するために熱処理が行われる。この熱処理は、一般に、約1〜150分間にわたって300℃〜600℃で行われる。変形例においては、使用される堆積技術に応じて約30〜60分間にわたり約600℃で更なる緻密化ステップが行われる。
その後、方法は、図1(e)に示されるステップすなわちイオンの注入を続け、所定の分割領域15を形成する。第1の実施形態の場合と同様に、注入ステップは、AlN層11の堆積前、SiO層41の堆積前、或いは、改質層43の形成直前に行うこともできる。
更なる変形例では、専用の熱処理ステップを適用せず、スマートカット(商標)プロセスに関連するその後の熱処理ステップ中、例えば分離を行うために温度が上昇されるとき(図1(f))に改質層43を形成させることも可能である。
図3は、半導体オンインシュレータウエハを製造する方法の第3の発明実施形態の一部を示している。この実施形態において、最初の幾つかのステップは、第1の実施形態のステップすなわち図1(a)〜(d)に対応するステップに相当している。これらのステップの説明は、再び詳しく繰り返さないが、参照として本実施形態に組み込まれる。
改質層13の形成後、この実施形態では誘電体層の形成後、第2の実施形態で説明した方法(図2(a))と同じ方法で二酸化ケイ素層51が堆積される。
その後、プロセスは図1(e)〜(g)に示されるステップを続ける。これらの説明については再び繰り返さないが、参照として本実施形態に組み込まれる。
第1の実施形態及び第2の実施形態の場合と同様、二酸化ケイ素層51の堆積前に図1(e)に示されるイオン注入を行うこともできる。第2の実施形態の場合のような二酸化ケイ素層の代わりに、他のタイプの誘電体層、特に、他の酸化物層、High−k誘電体層、シリコンナイトライド層、カーボン層又はダイヤモンド層を改質層13上に設けることもできる。
他の変形例においては、改質層13の形成後、第1のAlN層11の場合と同じ堆積技術を使用してAlN層の堆積を続けることができ、これにより、第2のAlN層51’が形成される。他の可能性は、最初から厚いAlN層をこのように1つの成長ステップで堆積させることであり、また、その後のプロセスステップにおける熱処理中、例えば分離ステップ中に改質層を形成することである。
図4(a)及び(b)は、半導体オンインシュレータウエハを製造する本発明の方法の第4の実施形態のステップの一部を示している。第1の実施形態〜第3の実施形態と比べると、第4の実施形態における相違点は、図1(b)に示されるようなハンドル基板5を使用する代わりに或いは誘電体層7を伴わないハンドル基板5を使用する代わりに、図1(c)に示される第1のAlN層11の堆積に関して説明した堆積方法のうちの1つを使用してその上に第3のAlN層63が堆積されるハンドル基板61が使用されるという点である。この堆積の説明は、再び繰り返さないが、参照として本実施形態に組み込まれる。
第4の実施形態においては、図1(f)に示される結合ステップが僅かに異なっている。実際に、ここでの結合は、第3のAlN層63と、改質層13、二酸化ケイ素層41又は51、或いは、第2のAlN層51’のいずれかとの間で起こらなければならない。2つのAlN層(薄い第1の層11又は幾分厚い第2の層51’)間での結合の場合には、専用の熱処理ステップが不要となる。これは、表面上におけるウエハ分子の存在により、酸素が2つの層間の界面に存在するからである。その後、AlN層の改質層13への変質が、その後のステップのうちの1つ、特に図1(g)に示される分離ステップで行われる熱処理中に生じ得る。
無論、実施形態4は、実施形態1〜3のいずれかと組み合わせることができる。
図5(a)〜(c)は、第2の実施形態、第3の実施形態、又は第4の実施形態に係る方法によって得ることができるゲルマニウムオンインシュレータウエハ71、81、91を示している。図5(a)に示されるゲルマニウムオンインシュレータウエハ71は、誘電体層7と、誘電体層、例えばSiO層51又は第2/第3のAlN層51’、63と、改質層13と、第1のAlN層11と、最後に、当初のソース基板1から転移されたゲルマニウム層29とを有するハンドル基板5を備える。
変形例においては、第1のAlN層11を全体的に改質層13へと変質させることができる。この場合、最終的な基板はもはや層11を備えていない。他の変形例においては、第1の層11の表面の一部だけが改質層13へと変質され、それにより、図5(b)に示される構造81がもたらされる。この場合、改質層13の領域は、ハンドル基板5の表面領域の一部だけを表す。
図5(c)は、ハンドル基板5上に誘電体層7が設けられていない代替の本発明のゲルマニウムオンインシュレータウエハ91を示している。したがって、この場合、自然酸化膜のような誘電体層がその上に存在しないように図1(b)に示されるハンドル基板が用意された。この違いを除き、ゲルマニウムオンインシュレータウエハ91の構造は図5(a)に示される実施形態の構造と一致している。無論、ウエハ91は、図5(b)に示されるような改質層13を有することもできる。
無論、前述したように、ゲルマニウムオンインシュレータウエハの代わりに、AlN層11及び改質層13を備える他のタイプのウエハも本発明に係わる。特に、ハンドル基板5は、ゲルマニウム、シリコン、熱的に成長された二酸化ケイ素、シリコンカーバイド、ガリウムヒ素、窒化ガリウム、サファイア又は石英のうちの1つであってもよい。二酸化ケイ素誘電体層51の代わりに、High−k誘電体層、シリコンナイトライド層又はダイヤモンド層を使用することもできる。半導体層として、ゲルマニウム29の代わりに、0%〜100%のSiがドープされ或いはドープされない純ゲルマニウム又はゲルマニウム化合物、窒化ガリウム、リン化インジウム又はガリウムヒ素の半導体層も使用できる。
全ての実施形態は、窒素原子が酸素拡散のための阻害物質の役割を果たすAlN層11の存在及び有利には改質層13の存在により改善された電気的特性及び形態的特性が得られ、それにより、界面特性、結果として電気的特性を向上させることができるという共通点がある。
AlNが使用される場合にも、本発明に係るゲルマニウムオンインシュレータウエハ又は他のタイプの半導体オンインシュレータウエハにおける埋め込み酸化物(BOX)と同じものが得られる。更なる変形例においては、改質層が隣接する層と反応して更なるタイプの非拡散バリアを形成することもできる。
(a)〜(g)は本発明に係る半導体オンインシュレータ型ウエハを製造する方法の第1の実施形態を示している。 (a)及び(b)は本発明に係る半導体オンインシュレータ型ウエハを製造する方法の第2の実施形態の一部を示している。 本発明に係る半導体オンインシュレータ型ウエハを製造する方法の第3の実施形態の一部を示している。 (a)及び(b)は本発明の方法の第2の実施形態又は第3の実施形態によって得ることができる本発明に係る2つの半導体オンインシュレータウエハを示している。 (a)〜(c)は本発明の第4の実施形態に係る半導体オンインシュレータ型ウエハを製造する方法の一部を示している。
符号の説明
1…ソース基板、3…主面、5…ハンドル基板、7、41…誘電体層、11、51、51’、63…拡散バリア層、13…改質拡散バリア層、15…分割領域、19…ソースハンドル化合物、29…半導体層。

Claims (14)

  1. 半導体オンインシュレータ型ウエハを製造する方法であって、
    a)半導体基板又はエピタキシャル半導体層を備える基板をソース基板(1)として設けるステップと、
    b)アルミニウム窒化物AlNから成る第1の酸素拡散バリア層(11)を前記ソース基板(1)の1つの主面(3)上に設けるとともに、誘電体層(41、7)を前記酸素拡散バリア層(11)上に設けるステップと、
    c)前記ソース基板(1)をハンドル基板(5)に対して付着させてソースハンドル化合物(19)を形成するステップと、
    d)前記ソース基板(1)の内側に設けられ且つ前記主面(3)と略平行の所定の分割領域(15)で前記ソース基板の少なくとも一部(25)を前記ソースハンドル化合物(19)から分離することにより、前記半導体オンインシュレータ型ウエハを形成するステップと、
    を備え
    ステップb)の後、前記酸素拡散バリア層(11)の少なくとも一部の少なくとも酸素及び/又は窒素との反応によって化学的組成を変えることにより改質拡散バリア層(13)が得られる方法。
  2. 前記誘電体層(41、7)が酸化物層、SiO層、HfO又はZrO層等のHigh−k誘電体層、シリコンナイトライド層、カーボン層、アルミナ層又はダイヤモンド層である、請求項1に記載の方法。
  3. 前記改質拡散バリア層(13)が、熱処理によって得られる、請求項1又は2に記載の方法。
  4. 前記改質拡散バリア層(13)が、前記誘電体層又は前記誘電体層(41)へ変質される層を設けた後に熱処理により得られる、請求項に記載の方法。
  5. 前記熱処理が、急速熱処理、標準的な熱処理、真空下での熱処理、制御された雰囲気下、特に酸化雰囲気下での熱処理、酸素及び/又は窒素プラズマ下での処理、及び、UVを伴う或いは伴わないオゾン処理のうちの少なくとも1つである、請求項に記載の方法。
  6. 前記処理が、表面処理である、請求項に記載の方法。
  7. 前記改質拡散バリア層(13)が、アルミニウムオキシナイトライドAlO、シリコンアルミニウムオキシナイトライドSiAl又はGeAlNt層である、請求項のいずれか一項に記載の方法。
  8. 前記改質拡散バリア層(13)上には第2の拡散バリア層(51’)が設けられている、請求項のいずれか一項に記載の方法。
  9. 前記ソース基板(1)を前記ハンドル基板(5)に対して付着させる前に、前記ソース基板(1)に対して付着される第3の拡散バリア層(63)が前記ハンドル基板(5)の表面上に設けられる、請求項1〜のいずれか一項に記載の方法。
  10. 前記第1の酸素拡散バリア層及び/又は前記第2の拡散バリア層及び/又は前記第3の拡散バリア層(11、51’、63)には少なくとも1単分子層から2μmまでの厚さ、特に2nm〜20nmの厚さ、とりわけ3nmの厚さが与えられ、及び/又は、誘電体層(41、7)には200nm〜500nmの厚さ、特に300nmの厚さが与えられる、請求項1〜のいずれか一項に記載の方法。
  11. 前記第1の酸素拡散バリア層及び/又は前記第2の拡散バリア層及び/又は前記第3の拡散バリア層(11、51、63)がアルミニウム窒化物AlNから成る、請求項〜1のいずれか一項に記載の方法。
  12. ステップc)の前に、特にステップb)の前に、好ましくは原子種を注入する又は共注入することにより、前記ソース基板(1)の内側に前記所定の分割領域(15)を形成するステップを更に備える、請求項1〜1のいずれか一項に記載の方法。
  13. 特にフッ素酸(HF)、緩衝酸、環式フッ素酸(CHF)、水及び/又はオゾン及び/又はブラッシングを使用することにより前記主面(3)を洗浄するステップをステップb)の前に更に備える、請求項1〜1のいずれか一項に記載の方法。
  14. 前記ソース基板(1)の半導体が、ゲルマニウム(Ge)、シリコン(Si)、窒化ガリウム(GaN)、リン化インジウム(InP)又はガリウムヒ素(GaAs)のうちの1つであり、及び/又は、前記ハンドル基板(5)の材料が、ゲルマニウム(Ge)、シリコン(Si)、シリコン(Si)上に熱的に成長された二酸化ケイ素、シリコンカーバイド(SiC)、ガリウムヒ素(GaAs)、窒化ガリウム、サファイア又は石英のうちの1つである、請求項1〜1のいずれか一項に記載の方法。
JP2007127190A 2006-05-18 2007-05-11 半導体オンインシュレータ型ウエハを製造する方法 Active JP5088729B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06290815.7 2006-05-18
EP06290815A EP1858071A1 (en) 2006-05-18 2006-05-18 Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer

Publications (3)

Publication Number Publication Date
JP2007329470A JP2007329470A (ja) 2007-12-20
JP2007329470A6 JP2007329470A6 (ja) 2008-03-27
JP5088729B2 true JP5088729B2 (ja) 2012-12-05

Family

ID=36802003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007127190A Active JP5088729B2 (ja) 2006-05-18 2007-05-11 半導体オンインシュレータ型ウエハを製造する方法

Country Status (3)

Country Link
US (1) US7776716B2 (ja)
EP (1) EP1858071A1 (ja)
JP (1) JP5088729B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
WO2011027871A1 (ja) 2009-09-04 2011-03-10 住友化学株式会社 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
US8815641B2 (en) * 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US8476150B2 (en) * 2010-01-29 2013-07-02 Intersil Americas Inc. Methods of forming a semiconductor device
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP5730393B2 (ja) * 2011-06-30 2015-06-10 京セラ株式会社 複合基板およびその製造方法
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
EP2822026B1 (en) * 2012-02-29 2018-03-14 Kyocera Corporation Composite substrate
FR2993703A1 (fr) * 2012-07-23 2014-01-24 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
CN103872184B (zh) * 2014-04-03 2016-04-13 苏州阿特斯阳光电力科技有限公司 一种抗pid晶体硅太阳能电池制作方法
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
FR3027451B1 (fr) * 2014-10-21 2016-11-04 Soitec Silicon On Insulator Substrat et procede de fabrication d'un substrat
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法
US10395965B2 (en) * 2016-08-23 2019-08-27 QROMIS, Inc. Electronic power devices integrated with an engineered substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583764B2 (ja) * 1987-04-03 1997-02-19 日本電信電話株式会社 半導体集積回路装置の製造方法
JP3618105B2 (ja) * 1991-03-07 2005-02-09 株式会社日本自動車部品総合研究所 半導体基板の製造方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
JP4126912B2 (ja) * 2001-06-22 2008-07-30 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
FR2856841A1 (fr) * 2003-06-24 2004-12-31 Commissariat Energie Atomique Procede de realisation d'une structure empilee par transfert de couche mince.
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
EP1665367A2 (en) * 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP4858898B2 (ja) * 2003-12-26 2012-01-18 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7102232B2 (en) * 2004-04-19 2006-09-05 International Business Machines Corporation Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer

Also Published As

Publication number Publication date
US7776716B2 (en) 2010-08-17
JP2007329470A (ja) 2007-12-20
EP1858071A1 (en) 2007-11-21
US20070284660A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP5088729B2 (ja) 半導体オンインシュレータ型ウエハを製造する方法
JP2007329470A6 (ja) 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
JP4949014B2 (ja) 薄層を除去した後の多層構造を備えるウェハのリサイクル
JP5068635B2 (ja) 半導体ヘテロ構造を作製する方法
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
US8664084B2 (en) Method for making a thin-film element
EP1482549B1 (en) Method of fabrication of a heteroepitaxial microstructure
US20070051975A1 (en) Semiconductor heterostructure and method for forming same
JP2008141206A6 (ja) 半導体ヘテロ構造を作製する方法
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
KR100874788B1 (ko) 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
US20060276003A1 (en) Wafer with diamond layer
JP4654710B2 (ja) 半導体ウェーハの製造方法
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
EP1542275A1 (en) A method for improving the quality of a heterostructure
CN108780734A (zh) 载体基板上器件的制造
JP2007019323A (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5088729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250