JP4858898B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、半導体装置とその製造方法に関し、特に高誘電率の酸化物絶縁膜を有する半導体装置とその製造方法に関する。

半導体集積回路装置に用いられる代表的半導体素子として、ＭＯＳトランジスタを代表とする絶縁ゲート（ＩＧ）型電界効果トランジスタ（ＦＥＴ）が広く用いられている。半導体集積回路装置の高集積化のために、ＩＧ−ＦＥＴはスケーリング則に従って微細化されてきた。微細化は、ゲート絶縁膜を薄くする、ゲート長を短くする、等ＩＧ−ＦＥＴの各寸法を縮小することにより、微細化した素子の性能を正常に保ち、性能を向上することを可能とする。

次世代のＭＯＳトランジスタのゲート酸化膜の厚さは２ｎｍ以下に薄膜化することが要求される。この膜厚は直接トンネル電流が流れ始める厚さであり、ゲートリーク電流が増加し、消費電力が増大することになる。ゲート絶縁膜として酸化シリコンを用いる限り微細化に限界が生じる。ゲート絶縁膜を貫通するトンネル電流を抑制するためには、厚いゲート絶縁膜を用いることが望まれる。

ゲート絶縁膜の酸化シリコン換算膜厚（容量等価膜厚、ＣＥＴ）を２ｎｍ以下としつつ、物理的膜厚を増大させるため、酸化シリコンよりも誘電率の高い高誘電率絶縁材料をゲート絶縁膜に用いる提案がなされている。酸化シリコンの比誘電率は、成膜方法にもよるが、約３．５〜４．５（例えば３．９）と言われている。窒化シリコンは酸化シリコンより高い誘電率を有し、比誘電率は約７〜８（例えば７．５）と言われている。

特開２００１−２７４３７８は、ゲート絶縁膜として、酸化シリコンより誘電率の高い、（比誘電率が２００〜３００の）チタン酸バリウム（ストロンチウム）（Ｂａ（Ｓｒ）ＴｉＯ_３）；（比誘電率が約６０の）酸化チタン（ＴｉＯ_２）；（比誘電率が２５近傍である）酸化タンタル（Ｔａ_２Ｏ_５）、酸化ジルコニウム（ＺｒＯ_２）、酸化ハフニウム（ＨｆＯ_２）；（比誘電率が約７．５の）窒化シリコン（Ｓｉ_３Ｎ_４）；（比誘電率が約７．８の）アルミナ（Ａｌ_２Ｏ_３）を用いることを提案している。また、これらの高誘電率絶縁材料膜とシリコン基板との間に酸化シリコン膜を介在させる構造も提案している。

特開２００１−２７４３７８号公報 ＩＧ−ＦＥＴのゲート絶縁膜として誘電率の高い新たな材料を採用すると、新たな問題も生じる。酸化ジルコニウム、酸化ハフニウムは高温処理により結晶化し易く、結晶粒界、欠陥準位を介した電気伝導により、リーク電流を増加させてしまう。

特開２００１−７７１１１は、酸化ジルコニウム、酸化ハフニウムに酸化アルミニウムを添加することにより、結晶構造の形成を阻害し、アモルファス相を維持させることを提案する。

特開２００３−８０１１は、酸化ハフニウムに酸化シリコンを添加することにより、アモルファス相の酸化ハフニウムの熱的安定性を増加させることを提案する。

特開２００１−７７１１１号公報 特開２００３−８０１１号公報 特開２００３−２３００５は、シリコン基板上に金属酸化膜からなる高誘電率材料（High-k材料）層を成膜すると、金属酸化膜とシリコン基板の界面にシリコン酸化物層が形成され、有効な誘電率が低下してしまうことを指摘し、金属酸化膜形成前に酸素の代わりに水素を流すことを提案する。

特開２００２−３５９３７０は、ゲート電極からシリコン基板への不純物拡散やゲート絶縁膜からゲート電極あるいはシリコン基板への金属元素や酸素の拡散を抑制するため、高誘電率ゲート絶縁膜の両面に窒素原子層を形成することを提案する。

特開２００３−２３００５号公報 特開２００２−３５９３７０号公報

本発明の目的は、新規なゲート絶縁膜構造を有する半導体装置を提供することである。
本発明の他の目的は、酸化シリコンより誘電率の高い高誘電率酸化物絶縁材料をゲート絶縁膜として含み、ＣＥＴの増加、ヒステリシス、およびフラットバンド電圧ないし閾値の変化を抑制した半導体装置を提供することである。

本発明の１観点によれば、シリコン基板と、前記シリコン基板表面に形成された酸化シリコン層と、前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第１酸化物層と、前記第１酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第１窒化物層と、前記第１窒化物層上方に形成されたゲート電極と、を有する半導体装置が提供される。

下地酸化シリコン層上に、高誘電率酸化物膜を、熱ＣＶＤで成膜し、その上に酸化可能な導電材層を積層して絶縁ゲート電極を形成する際、ゲート電極下に酸素遮蔽能を有する窒化物層を形成すると、反応層の形成を抑制することができ、フラットバンド電圧の変化が減少し、ヒステリシスの少ないゲート絶縁膜を形成できることが見出された。

酸化ハフニウム（ハフニア）は、酸化シリコンより数倍から十数倍高い誘電率を示し得る絶縁体であり、ＩＧ−ＦＥＴのゲート絶縁膜として高い可能性を有する。酸化ハフニウム等の高誘電率の酸化物絶縁膜を、基板に悪影響を与えず、良好な膜質で形成できる方法として熱化学気相堆積（ＣＶＤ）が知られている。

シリコン基板表面上に酸化シリコン層を形成し、その上に熱ＣＶＤで酸化ハフニウム膜、多結晶シリコン膜を成膜して、絶縁ゲート電極構造を形成すると、フラットバンド電圧が変化してしまう。このため、閾値電圧の制御が困難になる。又、酸化ハフニウム膜とシリコン基板間の酸化膜が厚くなり、ＣＥＴが増加してしまう。

本発明者は、酸化ハフニウム膜と多結晶シリコン層との界面等に反応層が成長し、固定電荷を発生させると考えた。酸化ハフニウム膜の表面を他の膜で覆うことにより多結晶シリコン層との界面における反応を抑制することを試みた。反応抑制膜として、まずＡｌＮ膜を試みた。以下、本発明者の行なった実験に沿って説明する。

図１Ａに示すように、シリコン基板１の表面をＨ_２ＳＯ_４＋Ｈ_２Ｏ_２（ＳＰＭ）で洗浄した。シリコン基板１表面には、空気中での放置により自然酸化膜２が形成されている。自然酸化膜２表面に付着している有機汚染が洗浄される。

図１Ｂに示すように、シリコン基板を純水で１０分間流水洗浄した。Ｈ_２ＳＯ_４＋Ｈ_２Ｏ_２洗浄の残さが純水によってリンスされる。
図１Ｃに示すように、希ＨＦ水溶液にシリコン基板１を約１分間浸し、シリコン基板表面の自然酸化膜２を除去した。

図１Ｄに示すように、シリコン基板を純水で１０分間流水洗浄した。ＨＦ＋Ｈ_２Ｏの酸化膜除去工程の残さが純水によってリンスされる。
図１Ｅに示すように、シリコン基板をＳＣ２（ＨＣｌ＋Ｈ_２Ｏ_２＋Ｈ_２Ｏ）洗浄し、シリコン表面にＳＣ２によるケミカルオキサイド膜３を厚さ約０．３ｎｍ形成した。自然酸化膜２より清浄な薄い酸化シリコン膜３が形成される。シリコン表面が露出して撥水性になった表面に酸化シリコン膜が形成されることにより、表面が親水性になり、ウォーターマークの発生も防止される。

図１Ｆに示すように、シリコン基板を純水で１０分間流水洗浄した。ＳＣ２による酸化シリコン膜形成工程の残さが純水によってリンスされる。続いて、熱乾燥（窒素雰囲気）により、基板表面を乾燥した。この工程までは全サンプルに共通である。その後、シリコン基板をＣＶＤ成膜装置に搬入した。次の図１Ｇの工程を説明する前に、ＣＶＤ成膜装置の１実施形態を説明する。

図２Ａは、熱ＣＶＤ成膜装置の構成を概略的に示す。反応室６の中にシャワーヘッド８が配置され、シャワーヘッド８の下方にヒータＨを備えたサセプタ７が配置されている。シャワーヘッド８には、独立した配管９Ａ，９Ｂが設けられている。配管９Ａには、マスフローコントローラＭＦＣ１を介して、ハフニウムソースガスバブラ１０ａ、アルミニウムソースガスバブラ１０ｂ、窒素ガス供給管１０ｃ、酸素ガス供給管１０ｄが接続されている。

ハフニウムソースガスバブラ１０ａは、窒素ガスをバブリングガスとし、テトラターシャリブトキシハフニウム（Ｈｆ（ＯｔＣ_４Ｈ_９）_４，ＴＴＢＨｆ）を収容している。アルミニウムソースガスバブラ１０ｂは、窒素ガスをバブリングガスとし、トリターシャリブチルアルミニウム（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３、ＴＴＢＡｌ）を収容している。

マスフローコントローラＭＦＣ１は、Ｈｆ、Ａｌの有機原料ガス、窒素ガス、酸素ガスを所定流量で供給する。この成膜ガスが配管９Ａからシャワーヘッド８を介してサセプタ７上に供給される。シャワーヘッド８には他の配管９Ｂも接続されており、マスフローコントローラＭＦＣ２を介してアンモニア（ＮＨ_３）配管１０ｅ、窒素配管１０ｆに接続されている。アンモニアを有機金属原料ガスと混合すると反応してしまう可能性があるので、独立に供給できるようにしてある。サセプタ７は、一定温度に保たれ、その上に載置されるシリコンウエハ１もサセプタ７と同じ温度になる。

図１Ｇに示すように、シリコン基板１のケミカルオキサイド膜３の上に、総流量１１００ｓｃｃｍの熱ＣＶＤによって、厚さ３ｎｍの酸化ハフニウム（ＨｆＯ_２）膜４ｘ、その上に厚さ１ｎｍの窒化アルミニウム（ＡｌＮ）膜４ｙを積層し、積層構造の高誘電率絶縁膜を成膜したサンプルＳ１を作成した。

図１Ｈに示すように、ケミカルオキサイド膜３の上に、総流量１１００ｓｃｃｍの熱ＣＶＤにより、厚さ４ｎｍの単層のＨｆＯ_２膜４ｓを成膜した比較サンプルＳ３も作成した。

図２Ｂは、各サンプルの高誘電率絶縁層堆積時の成膜ガスの流量比を示す表である。酸化シリコン膜３の上にＨｆＯ_２膜４ｘ、または４ｓを成膜する時のソースガスは、Ｈｆ（ＯｔＣ_４Ｈ_９）_４をバブリングして含んだ５００ｓｃｃｍの窒素ガスと、１００ｓｃｃｍの酸素ガスと、残部（５００ｓｃｃｍ）の窒素ガスである。総流量は１１００ｓｃｃｍである。１００ｓｃｃｍの酸素は酸素欠損を防止した良質の酸化膜を形成するのに十分な量の酸素である。

ＨｆＯ_２膜４ｘの上に、ＡｌＮ膜４ｙを成膜する時のソースガスは、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３）をバブリングして含んだ３００ｓｃｃｍの窒素ガスと、１００ｓｃｃｍのＮＨ_３ガスと、残部（７００ｓｃｃｍ）の窒素ガス（総流量は１１００ｓｃｃｍ）である。総流量は同じである。

高誘電率絶縁層４ｙまたは４ｓを成膜した後、窒素雰囲気中８００℃、３０秒間のポストデポアニーリングを行い、堆積した膜の緻密化、有機原料から混入したＣの脱離を行なった。その後シランを原料とした低圧ＣＶＤ（ＬＰＣＶＤ）によりドープした多結晶シリコン層を堆積し、ＭＯＳダイオード構造のサンプルを形成した。なお、多結晶シリコン層の代わりに、シリサイド層、またはＴｉ，Ｗ，Ａｌを含むメタル層、ポリサイドなどの積層としてもよく、該ゲート電極に接するコンタクトプラグとの接触抵抗が低い構造を選ぶことができる。

図３Ａ，３Ｂは、これら２種類のサンプルの構成を示す。図３Ａは、実施例に従うサンプルＳ１を示す。シリコン基板１の表面にケミカルオキサイドによる酸化シリコン層３が形成され、その上にＨｆＯ_２層４ｘとＡｌＮ層４ｙの積層が形成され、その上にシリコン層５が形成されている。図３Ｂは、従来技術に従うサンプルＳ３を示す。積層の高誘電率絶縁層４ｘ、４ｙの代わりに単層のＨｆＯ_２層４ｓが形成されている。

図３Ｃは、サンプル断面の透過型電子顕微鏡（ＴＥＭ）撮像から求めた各膜厚および容量−電圧（Ｃ−Ｖ）測定から求めた容量等価膜厚ＣＥＴ（酸化シリコン換算膜厚）を示す。実施例に従うサンプルＳ１において、ＨｆＯ_２膜４ｘの厚さは３．２ｎｍ、ＡｌＮ膜４ｙの厚さは０．８ｎｍ（高誘電率絶縁膜４ｘ、４ｙ全体として４ｎｍ）であり、その下の酸化膜３の厚さは０．７ｎｍ、ＣＥＴは１．９ｎｍである。従来技術に従うサンプルＳ３においては、ＨｆＯ_２膜４sの厚さは３．８ｎｍであり、サンプルＳ１の高誘電率絶縁膜
厚４．０ｎｍより薄いが、酸化膜３の厚さは１ｎｍと０．３ｎｍ厚くなり、ＣＥＴは２．２ｎｍと０．３ｎｍ厚い。

絶縁膜全体の厚さはＳ１が４．７ｎｍ、Ｓ３が４．８ｎｍとほぼ同等であるが、ＣＥＴは、サンプルＳ１の方が０．３ｎｍ薄い。サンプルＳ１の方が、酸化膜３を薄い状態に維持でき、ＣＥＴが薄いためゲート電圧による制御性が高いであろうことが判る。シリコン層５のように、酸素を透過、供与できる材料からなるゲート電極がＡｌＮ膜４ｙに接してもＣＥＴの変動を抑制する。

図３Ｄは、図３ＡのサンプルＳ１のＡｌＮ膜４ｙに代え、ＨｆＮ膜４ｚを形成したサンプルＳ２の構成を示す。図３Ｅは、図３ＢのサンプルＳ３のＨｆＯ_２膜４ｓに代え、酸化シリコン膜の上に単層のＨｆＮ膜４ｔを形成したサンプルＳ４の構成を示す。さらに、酸化シリコン膜の上に単層のＨｆ_０．５Ａｌ_０．５Ｏ_ｙ膜を形成したサンプルＳ５も作成した。

図４Ａは、サンプルＳ１〜Ｓ４について測定したリーク電流を示すグラフである。測定条件は、以下の通りである。
測定には、Agilent Technology社製４１５６Ｃ（プレシジョン半導体パラメータ・アナライザ）を用い、ＭＯＳダイオードのゲート電圧を掃引した。

酸化シリコン膜３上に高誘電率膜として単層のＨｆＮ膜４ｔを形成したサンプルＳ４のみが１０^−３〜１０^−１Ａ／ｃｍ^２に及ぶ大きなリーク電流を示す。窒化ハフニウム膜は絶縁性とはいえないものも含む。他のサンプルのリーク電流は１０^−４Ａ／ｃｍ^２以下であるが、特に高誘電率膜がＨｆＯ_２単層のサンプルＳ３とＨｆＯ_２／ＡｌＮ積層のサンプルＳ１のリーク電流が低い。他の観点からみると、ＨｆＮ単層ではリーク電流が大きくてとてもゲート絶縁膜に利用できなくても、ＨｆＯ_２／ＨｆＮ積層とすれば、ゲート絶縁膜として利用可能となり得る。

図４Ｂは、サンプルＳ１〜Ｓ５について、Ｃ−Ｖ測定から求めたヒステリシスとフラットバンド電圧の物性から期待される理想値からのシフト量ΔＶｆｂを示すグラフである。左上方向が、両者共に小さい望ましい領域であり、右下方向が両者共に大きく望ましくない領域である。

高誘電率膜がＨｆＯ_２単層のサンプルＳ３は、ヒステリシスはほぼ０と小さいが、ΔＶｆｂが約０．３３Ｖと大きい。高誘電率膜がＨｆＮ単層のサンプルＳ４は、ΔＶｆｂが約０．２４Ｖまで減少するが、ヒステリシスは約−０．１Ｖ以上と増大してしまう。高誘電率膜として単層のＨｆ_０．５Ａｌ_０．５Ｏ_ｙ膜を形成したサンプルＳ５は、ΔＶｆｂが約０．１Ｖ未満に減少しているがヒステリシスは−０．２Ｖより大きい値まで増大している。これら３種類の単層高誘電率膜のサンプルＳ３〜Ｓ５の測定値は、ほぼ直線ｐ上にあり、フラットバンド電圧のシフト量ΔＶｆｂとヒステリシスとがトレードオフの関係にあることを示しているようである。

高誘電率膜がＨｆＯ_２／ＡｌＮ積層のサンプルＳ１は、ΔＶｆｂが約０．１５Ｖと小さく、ヒステリシスも約−０．０５Ｖと小さい。直線ｐから大きく原点（０，０）に近づき、大幅な特性の改善が実現されている。単層のＨｆＯ_２膜は固定電荷が多いが、ＨｆＯ_２膜表面をＡｌＮ膜で覆うと固定電荷は減少するようである。高誘電率膜がＨｆＯ_２／ＨｆＮ積層のサンプルＳ２は、ΔＶｆｂが約０．３Ｖ以上と大きいが、フラットバンド電圧のシフト量は０．０５Ｖ程度であり、従来の特性を示す直線ｐより若干原点（０，０）側にある。但し、ＨｆＮは導電性を有し得るので、固定電荷は当然減少し得るであろう。

窒化アルミニウム、窒化ハフニウムは混合物を形成でき、絶縁物とすることができる。酸化ハフニウム膜上に窒化アルミニウム−ハフニウム（ＡｌＨｆＮ）膜を形成すれば、線ｑ上の特性となるであろう。酸化ハフニウムを窒化アルミニウム−ハフニウム（Ａｌ_１−ｘＨｆ_ｘＮ，０≦ｘ≦１）で覆うことにより、ヒステリシスとフラットバンド電圧のシフト量との特性が改善されたゲート絶縁膜が形成できるであろう。

窒化アルミニウムに窒化シリコンを添加しても、同様の効果が期待できるであろう。なお、窒化膜を成膜しても、その後空気中に放置すると酸素を含むようになるものもある。このような酸素を含む膜であっても、上述の反応抑制など窒化膜としての特性を保つ膜は窒化膜と呼ぶ。

酸化ハフニウムは結晶化し易い物質であり、薄く均一な厚さを有する緻密な膜を形成することは容易でない。シリコン基板上に酸化ハフニウムのみでゲート絶縁膜を形成すると、リークの多い結晶性絶縁膜が形成されやすい。酸化ハフニウム（ＨｆＯ_２）に酸化アルミニウム（アルミナ〉（ＡｌＯ）や、酸化シリコン（ＳｉＯ）を混ぜると結晶化を抑制することができる。上述のサンプルにおける酸化ハフニウム膜に酸化アルミニウムや酸化シリコンを添加しても、ヒステリシス−フラットバンド電圧シフト量の特性改善の効果は期待できるであろう。

結晶化が抑制されるとリーク電流は低減する。酸化アルミニウム、酸化シリコンは、酸化ハフニウムより低い誘電率を有する。なるべく高い誘電率を得るためには、酸化ハフニウムに混合する酸化アルミニウムや酸化シリコンの量はＨｆ_１−ｘＳｉ_ｘＯ、Ｈｆ_１−ｘＡｌ_ｘＯと表記したとき（０＜ｘ＜０．３）に制限することが好ましい。結晶化抑制の目的からは、（０．１＜ｘ＜０．３）が好ましい。

さらに、酸化ハフニウム膜をゲート絶縁膜に用いた時の反応の原因としては、酸素の拡散が最も大きいであろう。高誘電率膜として、酸化ハフニウム以外の酸化物を用いても、酸素の拡散抑制の観点からは同様の効果が期待できよう。すなわち、高誘電率酸化物層は、Ｈｆ，Ｔｉ，Ｔａ，Ｚｒ，Ｙ，Ｗ，Ａｌ、およびこれらの混合物のいずれかの酸化物層ないしこれらの積層でよいであろう。高誘電率膜の比誘電率は、好ましくは１０より大とする。酸化物高誘電率層に若干の窒素を導入してもよいであろう。このようなものも酸化物と呼ぶ。

酸化物高誘電率絶縁層の下地として、シリコン基板上にＳＣ２洗浄によるケミカルオキサイドの酸化シリコン層を形成する場合を説明したが、その表面を窒化してもよいであろう。このようなものも酸化シリコンと呼ぶ。他の方法で窒素を導入してもよい。又、薄い酸化シリコン層をＳＣ２洗浄以外の方法で形成してもよい。ウェット処理に限らず、ドライ処理を行なってもよい。
又、酸化膜高誘電率層に窒化膜を挿入してもよいであろう。酸化物高誘電率層上にシリ
コン窒化膜を配して更にゲート電極より供給される酸素を遮断してもよく、その際該シリコン窒化膜を薄膜化すると応力を制御できる。シリコン窒化膜を用いた実施例については、後述する。

ＣＶＤ成膜時の基板温度は、４００℃−６００℃の成膜温度で、良好にＨｆＡｌＯ膜を成長できるであろう。
Ｈｆの原料ガスは、（Ｈｆ（ＯｔＣ_４Ｈ_９）_４）に限らない。Ｈｆ［Ｎ（ＣＨ_３）_２］_４、Ｈｆ｛Ｎ（Ｃ_２Ｈ_５）_２｝_４、Ｈｆ｛Ｎ（ＣＨ_３）（Ｃ_２Ｈ_５）｝_４等を用いてもよいであろう。Ａｌの原料ガスもＡｌ（ｔ−Ｃ_４Ｈ_９）_３に限らない。Ａｌ（Ｃ_２Ｈ_５）_３、Ａｌ（ＣＨ_３）_３等を用いてもよいであろう。原料ガスは、有機金属に限らないが、特に有機金属原料を用いた場合、可能性が高いであろう。窒化ガスとしてＮＨ_３の他、ビスターシャルブチルアミノシラン（ＳｉＨ_２［ＮＨｔ−Ｃ_４Ｈ_９］_２，ＢＴＢＡＳ），トリエチルアミン（Ｎ（Ｃ_２Ｈ_５）_３，ＴＥＮ）などを用いてもよいであろう。

図５Ａは、他の実施例によるゲート絶縁膜の構成を示す。シリコン基板１表面にケミカルオキサイドによる酸化シリコン層３が形成された構成は、図３Ａ同様である。本実施例においては、窒化アルミニウム層４ｙと酸化ハフニウム層４ｘとが交互に積層される。図においては２層の酸化ハフニウム層４ｘを３層の窒化アルミニウム層４ｙが挟み込んだ構成となっている。最上の窒化アルミニウム層４ｙの上にシリコンゲート電極５が形成される。積層の数は適宜増減してもよい。少なくともゲート電極５と酸化シリコン層３に接する位置に窒化物層を配置する。

図５Ｂは、ＣＭＯＳ構造の半導体装置の構成例を示す。シリコン基板１１には、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１２が形成され、活性領域を画定する。活性領域内にｎ型ウェル１３ｎ、ｐ型ウェル１３ｐが形成される。ｐ型ウェル１３ｐにはｎチャネルＩＧ−ＦＥＴ２０ｎが形成される。ｎ型ウェル１３ｎにはｐチャネルＩＧ−ＦＥＴ２０ｐが形成される。活性領域表面にケミカルオキサイドによる酸化シリコン層３が形成され、その上にＣＶＤにより酸化ハフニウム膜４ｘを一対の窒化アルミニウム膜４ｙで挟んだ高誘電率絶縁積層４が形成される。高誘電率絶縁積層４上に多結晶シリコンのゲート電極５ｎ、５ｐが形成される。参照符号の後のｐ、ｎは導電型を示す。ゲート電極側壁上にサイドウォールスペーサ１７が形成され、ゲート電極両側にエクステンション１６ｎ、１６ｐを備えたソース／ドレイン領域１８ｎ、１８ｐが形成される。ゲート電極、ソース／ドレイン領域の表面にはシリサイド層１９が形成される。ｐチャネルＩＧ−ＦＥＴ２０ｐは、ｎチャネルＩＧ−ＦＥＴ２０ｎの各半導体領域の導電型を反転した構成を有している。

酸化ハフニウム層と窒化アルミニウム層との積層を含む高誘電率絶縁膜は、ＣＥＴが２ｎｍ以下で、ヒステリシスが小さく、フラットバンド電圧の変化ΔＶｆｂが抑制されている。

ゲート電極を覆って、層間絶縁膜２１が形成され、層間絶縁膜中に多層配線２４が形成される。各配線２４は、バリアメタル層２２と銅等の主配線層２３を用いて構成される。
窒化アルミニウム層をゲート絶縁膜中の高誘電率絶縁膜であるＨｆＯ_２膜と多結晶シリコンのゲート電極との間に配置すると、酸化膜の膜厚増加や高誘電率膜の反応が抑制され、物理的膜厚が厚く、容量等価膜厚を薄くできることが判った。窒化シリコンは、酸素遮蔽能が高いことが知られており、窒化アルミニウムと同様の効果を示すことが期待される。また、窒化ハフニウムは導電体的になり得るが、窒化酸化ハフニウムは絶縁体とでき、高い誘電率の良好なゲート絶縁膜としての可能性を有する。

図８Ａは、作成したサンプルＳの構成を概略的に示す断面図である。シリコン基板１１に活性領域を画定する素子分離領域を作成し、活性領域にｐ型不純物、ｎ型不純物をイオン注入して、ｐ型ウェル１３ｐ、ｎ型ウェル１３ｎを作成した。活性領域表面に酸化シリコン膜３を厚さ約０．７ｎｍ形成し、その上に６種類の構成の高誘電率絶縁層４１を有機金属化学気相堆積（ＭＯＣＶＤ）で形成した。

高誘電率絶縁層４１の堆積後、Ｎ_２雰囲気中、６００℃〜１１００℃、例えば８００℃、３０秒の熱処理（アニ−リング）で高誘電率膜を緻密化し、有機物由来の炭素を離脱させた後、酸素遮蔽機能を有し、酸化シリコンより高い誘電率を有する誘電体膜として、厚さ高々１ｎｍ未満の薄い窒化シリコン層４２を積層した。

窒化シリコン膜４２上に多結晶シリコン膜５を堆積し、レジストパターンを用いてパターニングして絶縁ゲート電極を形成した。ｐ型ウェル１３ｐにｎ型不純物、ｎ型ウェル１３ｎにｐ型不純物をイオン注入し、ｎ型エクステンション領域１６ｎ、ｐ型エクステンション領域１６ｐを形成した。酸化シリコン層を堆積し、異方性エッチングしてゲート電極側壁上にサイドウォールスペーサ１７を形成した。ｐ型ウェル１３ｐにｎ型不純物、ｎ型ウェル１３ｎにｐ型不純物をイオン注入し、ｎ型ソース／ドレイン領域１８ｎ、ｐ型ソース／ドレイン領域１８ｐを形成した。

図８Ｂ−８Ｇは６種類の高誘電率絶縁層４１の設計構造を示す。図８Ｂは、厚さ４ｎｍの単層のＨｆＯ_２膜で高誘電率絶縁層４１ａを作成するサンプルＳ６である。図８Ｃは、厚さ３ｎｍのＨｆＯ_２膜の上に厚さ１ｎｍのＨｆＯＮ膜を積層して、高誘電率絶縁膜４１ｂを作成するサンプルＳ７である。図８Ｄは、図８Ｃとは上下逆に、厚さ１ｎｍのＨｆＯＮ膜の上に厚さ３ｎｍのＨｆＯ_２膜を積層して高誘電率絶縁膜４１ｃとするサンプルＳ８である。図８Ｅは、厚さ２ｎｍのＨｆＯ_２膜の上下を厚さ１ｎｍのＨｆＯＮ膜で挟んで、高誘電率絶縁膜４１ｄとするサンプルｓ９である。図８Ｆ，８Ｇは、図８Ｃ，８Ｅの上側ＨｆＯＮ膜をＡｌＯＮ膜に置き換え、高誘電率絶縁層４１ｅ、４１ｆとするサンプルＳ１０，Ｓ１１である。

このようにして、６種類のＣＭＯＳ構造のサンプルＳ（Ｓ６〜Ｓ１１）を形成した後、ゲート絶縁膜の等価酸化膜厚（ＥＯＴ、容量以外の効果も取り入れている）を測定した。また、サンプルＳ６，Ｓ７，Ｓ９に付き、熱処理前後でのドレイン電流Ｉｄ対ゲート電圧Ｖｇの関係を測定した。電流電圧特性の測定には、Agilent Technology社製４１５６Ｃを用い、容量電圧特性の測定には、Agilent Technology社製４２８４Ａを用いた。

図８Ｈは、測定したＥＯＴをまとめて示す表である。単層のＨｆＯ_２膜をＳｉＮ膜で覆ったサンプルＳ６は、ＥＯＴ１．５８ｎｍであり、薄いＳｉＮ膜が酸素遮蔽能を発揮することを示唆している。ＨｆＯ_２膜上にＨｆＯＮ膜を積層したサンプルＳ８のＥＯＴは１．３３ｎｍであり、サンプルＳ６のＥＯＴ１．５８ｎｍと較べ、明らかに減少している。ＨｆＯＮ膜が酸素遮蔽能を示し、多結晶シリコン層５から拡散し、薄いＳｉＮ膜では遮蔽し切れなかった酸素を遮蔽し、反応を防いでいると考えられる。ＨｆＯ_２膜下側にＨｆＯＮ膜を配置したサンプルＳ８のＥＯＴは、１．４８ｎｍであり、サンプルＳ６のＥＯＴより薄い。酸素は下側の酸化シリコン膜３からも拡散し、下側のＨｆＯＮ膜がこの酸素を遮蔽したと考えることができる。ＨｆＯ_２膜の上下にＨｆＯＮ膜を配置したサンプルＳ９のＥＯＴは１．３５ｎｍと、サンプルＳ８のＥＯＴより薄く、この考えを裏付ける。但し、ＨｆＯＮの誘電率はＨｆＯ_２より小さく、ＨｆＯＮ膜の比を大きくするとＥＯＴは相対的に大きくなり得る。

ＨｆＯＮ膜をＡｌＯＮ膜に置き換えたサンプルＳ１０，Ｓ１１のＥＯＴは、１．３６ｎｍ、１．３６ｎｍであり、サンプルＳ７，Ｓ９のＥＯＴ１．３３ｎｍ、１．３５ｎｍにほぼ近い値である。ＡｌＯＮ膜もＨｆＯＮ膜同様の酸素遮蔽能を有すると考えられる。ＡｌＮ膜、ＳｉＮ膜、ＨｆＯＮ膜、ＡｌＯＮ膜等の窒化物絶縁膜は、有効な酸素遮蔽能を有すると考えられる。ＨｆＯ_２膜上にＨｆＯＮ膜ないしＡｌＯＮ膜を形成し、ＳｉＮ膜を省略することも可能であろう。図５Ａに示す構造において、酸化ハフニウム層４ｘを酸化窒化ハフニウムまたは酸化窒化アルミニウムの層４ｙで挟んでもよい。酸化ハフニウム層数を増減してもよい。

図９Ａは、サンプルＳ６，Ｓ７，Ｓ９に付き、熱処理後のドレイン電流Ｉｄ対ゲート電圧Ｖｇの関係を測定した結果を示す。サンプルＳ７の特性ｓ７は，サンプルＳ６の特性ｓ６よりゲート電圧で負の方向にシフトしている。サンプルＳ９の特性ｓ９はさらに負にシフトしている。サンプルＳ６において、負の固定電荷が存在していたとすると、サンプルＳ７，Ｓ９では固定電荷が減少したことになる。ＨｆＯ_２膜に隣接してＨｆＯＮ膜を配置すると、固定電荷を減少させることができると考えられる。

この現象は、以下のように考えることができよう。堆積したＨｆＯ_２膜は、格子欠陥等のトラップを含み、電子をトラップする。熱処理により、ＨｆＯＮ膜からＨｆＯ_２膜中にＮが拡散すると、格子欠陥等のトラップを消滅させる機能がある。トラップが消滅すれば、固定電荷となっていた電子を消滅させることができる。上述の熱処理では、片側から拡散するＮは、ＨｆＯ_２膜全厚までは分布せず、両側にＨｆＯＮ膜を配置すると片側にＨｆＯＮ膜を配置した場合より効果が大きい。

図９Ｂは、上記考えに基づき、シミュレーションを行なった結果を示す。サンプルＳ６，Ｓ７，Ｓ９の特性として、図９Ａ同様の傾向を示す特性ｓ６、ｓ７、ｓ９が得られた。上記の考え方の妥当性が支持されたと考えられる。

高誘電率酸化物層の表面に酸素遮蔽能を有する窒化物層を配置する構造において、酸素遮蔽窒化物膜はＡｌＮ膜、ＳｉＮ膜の少なくとも１つを含むことが好ましいであろう。ＨｆＯＮ膜、ＡｌＮＯ膜は高誘電率酸化物層としても、酸素遮蔽窒化物層としても利用できると考えられる。

図６は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板１０１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１０２が形成されている。素子分離領域１０２で囲まれた活性領域内にＭＯＳトランジスタを形成するため、ｐ型ウエル１０３、ｎ型ウエル１０４が形成されている。

ｐ型ウエル領域１０３上に、上述の構成の高誘電率ゲート絶縁膜１０５、多結晶シリコンゲート電極１０６、サイドウォールスペーサ１０７が形成され、ゲート電極１０６の両側にエクステンション付ｎ型ソース／ドレイン領域１０８が形成される。ｎ型ウエル領域１０４においては、ｐ型ソース／ドレイン領域１０９が形成される。

ゲート電極を覆って半導体基板上に窒化シリコン層１１１が形成され、その上にホスホシリケートガラス（ＰＳＧ、燐ドープ酸化シリコン）層１１２が形成される。ＰＳＧ層１１２、窒化シリコン層１１１を貫通して、ＴｉＮのバリアメタル層Ｂ１１とタングステン層Ｖ１とで形成されたビア導電体が形成される。

ＰＳＧ層１１２の上に、有機絶縁層１１３、酸化シリコン層１１４が積層される。この積層の中に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂｌｘ、補助銅配線層Ｗ１ｘで形成された配線パターンが埋め込まれる。このようにして第１配線層ＷＬ１が形成される。

第１配線層ＷＬ１の上に、窒化シリコン層１２１、酸化シリコン層１２２、有機絶縁層１２３、酸化シリコン層１２４の積層が形成され、第２配線ＷＬ２用の層間絶縁膜が形成される。第２配線用層間絶縁膜に、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成された第２配線層ＷＬ２が埋め込まれる。

第３配線層ＷＬ３、第４配線層ＷＬ４用の層間絶縁膜は、第２配線ＷＬ２に対する層間絶縁膜と同様、窒化シリコン層１３１、１４１、酸化シリコン層１３２、１４２、有機絶縁層１３３、１４３、酸化シリコン層１３４、１４４の積層で形成される。

第３配線層ＷＬ３、第４配線層ＷＬ４のダマシン配線の構造は、第２配線層と同様である。バリアメタル層Ｂｎ、銅配線層Ｗｎ、補助バリアメタル層Ｂｎｘ、補助銅配線層Ｗｎｘで配線パターンが形成される。

第５配線層ＷＬ５〜第７配線層ＷＬ７は、第２配線層ＷＬ２〜第４配線層ＷＬ４とは異なる構成を有する。第５配線層ＷＬ５の層間絶縁膜は、窒化シリコン層１５１、酸化シリコン層１５２、窒化シリコン層１５３、酸化シリコン層１５４の積層で形成されている。配線パターンの構成は、第２〜第４配線ＷＬ４と同様である。

第６配線層、第７配線層に対する層間絶縁膜も、第５配線層ＷＬ５同様窒化シリコン層１６１、１７１、酸化シリコン層１６２、１７２、窒化シリコン層１６３、１７３、酸化シリコン層１６４、１７４で形成されている。配線パターンの構成は、第５配線ＷＬ５と同様である。

上層配線は、配線間ピッチが広くなり、配線密度が緩やかになる。このため、配線間の浮遊容量を低減するため、低誘電率絶縁層を用いる必要性が低くなる。そこで、第５〜第７配線層では、有機絶縁層を用いず、層間絶縁層の信頼性を高めている。

最上層の第８配線層ＷＬ８は、独自の構成を有する。窒化シリコン層１８１、酸化シリコン層１８２で下部絶縁層が形成され、バリアメタル層Ｂ８１、タングステン層Ｖ８でビア部が形成される。

ビア部の上に、ＴｉＮ層Ｂ８２、アルミニウム層Ｗ８、ＴｉＮ層Ｂ８３でパッド兼用の配線層が形成されている。なお、アルミニウムの代りにＣｕを用いることもできる。最上層の配線を覆って、酸化シリコン層１８３、窒化シリコン層１９０が形成されている。

図６の構成においては、第１配線層ＷＬ１〜第７配線層ＷＬ７の全てにおいて配線パターン中に補助バリアメタル層を埋め込み、ボイドの発生を抑制している。層間絶縁膜の構成は、下部配線層と最上層を除く上部配線層でその構成が異なっている。

図７は、多層配線構造を有する半導体集積回路装置の他の構成例を示す。半導体基板内に形成するＭＯＳトランジスタ構造及びソース／ドレインの引出し導電性プラグの構成は、図６と同様である。

ＰＳＧ層１１２の上に、ＳｉＣ層１１６、有機絶縁層１１７、ＳｉＣ層１１８の積層が形成され、バリアメタル層Ｂ１、銅配線層Ｗ１で第１配線層ＷＬ１が形成されている。補助バリアメタル層は用いられていない。

第２配線層ＷＬ２〜第４配線層ＷＬ４は、第１配線層ＷＬ１と同様の構成を有する。第４配線層ＷＬ４を例にとって説明すると、層間絶縁膜はＳｉＣ層１４１、有機絶縁層１４２、ＳｉＣ層１４３で形成されている。デュアルダマシン配線は、バリアメタル層Ｂ４と銅層Ｗ４で形成され、補助バリアメタル層は配置されていない。

第５配線層ＷＬ５〜第８配線層ＷＬ８はそれぞれ同様の構成を有する。第５配線層ＷＬ５を例にとって説明すると、層間絶縁膜は、ＳｉＣ層１５１、酸化炭化シリコン（ＳｉＯＣ）層１５２、ＳｉＣ層１５３、酸化炭化シリコン層１５４で形成されている。デュアルダマシン配線は、バリアメタル層Ｂおよび銅配線層Ｗで形成され、補助バリアメタル層は配置されていない。

第９配線層ＷＬ９は、ＳｉＣ層１９１、酸化シリコン層１９２、ＳｉＣ層１９３、酸化シリコン層１９４で形成された層間絶縁膜に、バリアメタル層Ｂ９、銅配線層Ｗ９、補助バリアメタル層Ｂ９ｘ、補助銅配線層Ｗ９ｘで形成されたデュアルダマシン配線が埋め込まれる。

第１０配線ＷＬ１０は、第９配線ＷＬ９と同様の構成を有する。ＳｉＣ層２０１、酸化シリコン層２０２、ＳｉＣ層２０３、酸化シリコン層２０４で形成されて層間絶縁膜にバリアメタル層Ｂ１０、銅配線層Ｗ１０、補助バリアメタル層Ｂ１０ｘ、補助銅配線層Ｗ１０ｘで形成されたデュアルダマシン配線が埋め込まれる。

最上配線層ＷＬ１１は、図６の最上配線と同様の構成を有する。ＳｉＣ層２１１、酸化シリコン層２１２が積層され、この中にＴｉＮのバリアメタル層Ｂ１１と、Ｗの配線層Ｗ１１で形成されたビア導電体が埋め込まれている。ビア導電体の上に、ＴｉＮ層Ｂ１１１、アルミニウム、又は銅を含むアルミニウム合金で形成された主配線層Ｗ１２、ＴｉＮの上部バリアメタル層Ｂ１１２で形成されたボンディングパッド兼用最上配線層が形成される。この配線層を覆って、酸化シリコン層２１３、窒化シリコン層２２０が形成される。

図７の構成においては、下層から上層に向って３段階で層間絶縁層の積層構成が変化し、実質的誘電率は下層ほど低くされている。下層配線は高密度であり、配線の付随容量を低減するためには層間絶縁層の誘電率を低減することが好ましい。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、他の金属酸化物を用いることも可能であろう。
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。

以下、本発明の特徴を付記する。
（付記１）（１） シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第１酸化物層と、
前記第１酸化物層の上方に酸素遮蔽能を有する窒化物で形成された第１窒化物層と、
前記第１窒化物層上方に形成されたゲート電極と、
を有する半導体装置。

（付記２）（２） 前記第１酸化物層は、Ｈｆ，Ｔｉ，Ｔａ，Ｚｒ，Ｙ，Ｗ，Ａｌ、Ｌａのいずれかの酸化物を含む付記１記載の半導体装置。
（付記３）（３） 前記第１酸化物層は、酸化ハフニウム層を含み、前記第１窒化物層は窒化アルミニウム層または窒化シリコン層を含む付記１記載の半導体装置。

（付記４） 前記第１酸化物層はＡｌ，Ｓｉのいずれかも含む付記３記載の半導体装置。
（付記５）（４） 前記第１酸化物層は、酸化ハフニウム層の上下の少なくとも一方に、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記３または４記載の半導体装置。

（付記６）（６） 前記第１酸化物層は、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記１〜５のいずれか１項記載の半導体装置。
（付記７） 前記第１窒化物層は、Ｈｆも含む付記３〜５のいずれか１項記載の半導体装置。

（付記８） 前記第1窒化物層は、ＡｌよりもＨｆを多く含む付記７記載の半導体装置。

（付記９） 前記第1窒化物層は、Ｓｉも含む付記３または４記載の半導体装置。
（付記１０） 前記第１窒化物層は、酸素も含む付記１〜９のいずれか１項記載の半導体装置。

（付記１１） 前記第１窒化物層が、アルミニウムを含む窒化物層と、シリコンを含む窒化物層とを含む付記１〜１０のいずれか１項記載の半導体装置。
（付記１２）（５） 前記第１窒化物層は、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記１〜４，６〜１１のいずれか１項記載の半導体装置。 （付記１３） 前記高誘電率膜の絶縁積層は、前記第１酸化物層と前記酸化シリコン層との間に配置された第２窒化物層を含む付記１〜１２のいずれか１項記載の半導体装置。

（付記１４） 前記第２窒化物層は、Ｈｆ、Ｓｉのいずれかも含む付記１３記載の半導体装置。
（付記１５） 前記第２窒化物層は、酸素も含む付記１３または１４記載の半導体装置。

（付記１６） 前記ゲート電極が酸素供与物質からなる付記１記載の半導体装置。
（付記１７）（７） シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
酸化シリコンより高い高誘電率膜の第１酸化膜とを含む半導体装置の製造方法であって、
（ａ）前記酸化シリコン上方に高誘電率の第１酸化物層を形成する工程と、
（ｂ）前記第１酸化物層の上方に酸素遮蔽能を有する窒化物からなる第１窒化物層を形成する工程と、
（ｃ）前記第１窒化物層上方にゲート電極を形成する工程と、
を有する半導体装置の製造方法。

（付記１８）（８） さらに、
（ｄ）前記酸化シリコン層を、塩酸−過酸化水素水処理で形成する工程、
を有する付記１７記載の半導体装置の製造方法。

（付記１９） 前記第１窒化物層は、Ｈｆも含む付記１７または１８記載の半導体装置の製造方法。
（付記２０） 前記第１窒化物層に含まれるＡｌの含有量がＨｆの含有量より少ない付記１９記載の半導体装置の製造方法。

（付記２１） 前記ゲート電極が酸素供与物質からなる付記１７記載の半導体装置の製造方法。
（付記２２）（９）
前記工程（ａ）が有機金属気相成長法で酸化ハフニウム層を形成し、さらに、
（ｅ）前記工程（ａ）の後、６００℃〜１１００℃のアニ−リングを行なう工程、
を含む付記１７〜２１のいずれか１項記載の半導体装置の製造方法。

（付記２３）（１０）
前記工程（ａ）または（ｂ）が、酸化窒化ハフニウム層または酸化窒化アルミニウム層を形成する工程を含む付記２２記載の半導体装置の製造方法。

シリコン基板上に高誘電率絶縁膜を化学気相堆積（ＣＶＤ）で形成する方法を説明するための断面図である。 熱ＣＶＤ装置の構成を概略的に示すブロック図、および実験条件をまとめて示す表である。 作成したＭＯＳ構造のＣ−Ｖ特性を示すグラフである。 フラットバンド電圧変化量ΔＶｆｂとヒステリシスをまとめて示すグラフである。 実施例によるＭＯＳトランジスタの構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。 サンプルの構成およびＥＯＴの測定結果を示す断面図および表である。 ドレイン電流対ゲート電圧の特性の測定結果、およびシミュレーション結果を示すグラフである。

符号の説明

１ シリコン基板
２ 自然酸化膜
３ ケミカルオキサイド膜（酸化シリコン膜）
４ 高誘電率絶縁層
４ｘ 酸化ハフニウム層
４ｙ 窒化アルミニウム層
４ｚ 窒化ハフニウム層
４ｓ 酸化ハフニウム層
４ｔ 窒化ハフニウム層
５ ゲート電極
６ 反応室
７ サセプタ
８ シャワーヘッド
９ 配管
１１ シリコン基板
１３ ウェル
１６ エクステンション
１７ サイドウォール
１９ シリサイド
４１ 高誘電率層
４２ 酸素遮蔽層

Claims (8)

1. シリコン基板と、
   前記シリコン基板表面に形成された酸化シリコン層と、
   前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第１酸化物層と、
   前記第１酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第１窒化物層と、
   前記第１窒化物層上方に形成されたゲート電極と、
   を有する半導体装置。
2. 前記第１酸化物層は、Ｈｆ，Ｔｉ，Ｔａ，Ｚｒ，Ｙ，Ｗ，Ａｌ、Ｌａのいずれかの酸化物を含む請求項１記載の半導体装置。
3. 前記第１酸化物層は、酸化ハフニウム層を含む請求項１記載の半導体装置。
4. 前記第１酸化物層は、前記酸化ハフニウム層の下の酸化窒化ハフニウム層または前記酸化ハフニウム層の上の酸化窒化アルミニウム層も含む請求項３記載の半導体装置。
5. シリコン基板と、
   前記シリコン基板表面に形成された酸化シリコン層と、
   酸化シリコンより高い高誘電率の第１酸化膜とを含む半導体装置の製造方法であって、
   （ａ）前記酸化シリコン層上方に高誘電率の第１酸化物層を形成する工程と、
   （ｂ）前記第１酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第１窒化物層を形成する工程と、
   （ｃ）前記第１窒化物層上方にゲート電極を形成する工程と、
   を有する半導体装置の製造方法。
6. さらに、
   （ｄ）前記酸化シリコン層を、塩酸−過酸化水素水処理で形成する工程、
   を有する請求項５記載の半導体装置の製造方法。
7. 前記工程（ａ）が有機金属気相成長法で酸化ハフニウム層を形成し、さらに、
   （ｅ）前記工程（ａ）の後、６００℃〜１１００℃のアニ−リングを行なう工程、
   を含む請求項５または６記載の半導体装置の製造方法。
8. 前記工程（ａ）は、前記酸化ハフニウム層の下の酸化窒化ハフニウム層または前記酸化ハフニウム層の上の酸化窒化アルミニウム層も形成する請求項７記載の半導体装置の製造方法。

Images