JP4858898B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4858898B2
JP4858898B2 JP2004238211A JP2004238211A JP4858898B2 JP 4858898 B2 JP4858898 B2 JP 4858898B2 JP 2004238211 A JP2004238211 A JP 2004238211A JP 2004238211 A JP2004238211 A JP 2004238211A JP 4858898 B2 JP4858898 B2 JP 4858898B2
Authority
JP
Japan
Prior art keywords
layer
film
oxide
dielectric constant
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004238211A
Other languages
English (en)
Other versions
JP2005210060A (ja
Inventor
恒久 迫田
芳弘 杉山
正臣 山口
浩志 南方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004238211A priority Critical patent/JP4858898B2/ja
Priority to US10/973,449 priority patent/US20050142715A1/en
Publication of JP2005210060A publication Critical patent/JP2005210060A/ja
Application granted granted Critical
Publication of JP4858898B2 publication Critical patent/JP4858898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置とその製造方法に関し、特に高誘電率の酸化物絶縁膜を有する半導体装置とその製造方法に関する。
半導体集積回路装置に用いられる代表的半導体素子として、MOSトランジスタを代表とする絶縁ゲート(IG)型電界効果トランジスタ(FET)が広く用いられている。半導体集積回路装置の高集積化のために、IG−FETはスケーリング則に従って微細化されてきた。微細化は、ゲート絶縁膜を薄くする、ゲート長を短くする、等IG−FETの各寸法を縮小することにより、微細化した素子の性能を正常に保ち、性能を向上することを可能とする。
次世代のMOSトランジスタのゲート酸化膜の厚さは2nm以下に薄膜化することが要求される。この膜厚は直接トンネル電流が流れ始める厚さであり、ゲートリーク電流が増加し、消費電力が増大することになる。ゲート絶縁膜として酸化シリコンを用いる限り微細化に限界が生じる。ゲート絶縁膜を貫通するトンネル電流を抑制するためには、厚いゲート絶縁膜を用いることが望まれる。
ゲート絶縁膜の酸化シリコン換算膜厚(容量等価膜厚、CET)を2nm以下としつつ、物理的膜厚を増大させるため、酸化シリコンよりも誘電率の高い高誘電率絶縁材料をゲート絶縁膜に用いる提案がなされている。酸化シリコンの比誘電率は、成膜方法にもよるが、約3.5〜4.5(例えば3.9)と言われている。窒化シリコンは酸化シリコンより高い誘電率を有し、比誘電率は約7〜8(例えば7.5)と言われている。
特開2001−274378は、ゲート絶縁膜として、酸化シリコンより誘電率の高い、(比誘電率が200〜300の)チタン酸バリウム(ストロンチウム)(Ba(Sr)TiO);(比誘電率が約60の)酸化チタン(TiO);(比誘電率が25近傍である)酸化タンタル(Ta)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO);(比誘電率が約7.5の)窒化シリコン(Si);(比誘電率が約7.8の)アルミナ(Al)を用いることを提案している。また、これらの高誘電率絶縁材料膜とシリコン基板との間に酸化シリコン膜を介在させる構造も提案している。
特開2001−274378号公報 IG−FETのゲート絶縁膜として誘電率の高い新たな材料を採用すると、新たな問題も生じる。酸化ジルコニウム、酸化ハフニウムは高温処理により結晶化し易く、結晶粒界、欠陥準位を介した電気伝導により、リーク電流を増加させてしまう。
特開2001−77111は、酸化ジルコニウム、酸化ハフニウムに酸化アルミニウムを添加することにより、結晶構造の形成を阻害し、アモルファス相を維持させることを提案する。
特開2003−8011は、酸化ハフニウムに酸化シリコンを添加することにより、アモルファス相の酸化ハフニウムの熱的安定性を増加させることを提案する。
特開2001−77111号公報 特開2003−8011号公報 特開2003−23005は、シリコン基板上に金属酸化膜からなる高誘電率材料(High-k材料)層を成膜すると、金属酸化膜とシリコン基板の界面にシリコン酸化物層が形成され、有効な誘電率が低下してしまうことを指摘し、金属酸化膜形成前に酸素の代わりに水素を流すことを提案する。
特開2002−359370は、ゲート電極からシリコン基板への不純物拡散やゲート絶縁膜からゲート電極あるいはシリコン基板への金属元素や酸素の拡散を抑制するため、高誘電率ゲート絶縁膜の両面に窒素原子層を形成することを提案する。
特開2003−23005号公報 特開2002−359370号公報
本発明の目的は、新規なゲート絶縁膜構造を有する半導体装置を提供することである。
本発明の他の目的は、酸化シリコンより誘電率の高い高誘電率酸化物絶縁材料をゲート絶縁膜として含み、CETの増加、ヒステリシス、およびフラットバンド電圧ないし閾値の変化を抑制した半導体装置を提供することである。
本発明の1観点によれば、シリコン基板と、前記シリコン基板表面に形成された酸化シリコン層と、前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第1酸化物層と、前記第1酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第1窒化物層と、前記第1窒化物層上方に形成されたゲート電極と、を有する半導体装置が提供される。
下地酸化シリコン層上に、高誘電率酸化物膜を、熱CVDで成膜し、その上に酸化可能な導電材層を積層して絶縁ゲート電極を形成する際、ゲート電極下に酸素遮蔽能を有する窒化物層を形成すると、反応層の形成を抑制することができ、フラットバンド電圧の変化が減少し、ヒステリシスの少ないゲート絶縁膜を形成できることが見出された。
酸化ハフニウム(ハフニア)は、酸化シリコンより数倍から十数倍高い誘電率を示し得る絶縁体であり、IG−FETのゲート絶縁膜として高い可能性を有する。酸化ハフニウム等の高誘電率の酸化物絶縁膜を、基板に悪影響を与えず、良好な膜質で形成できる方法として熱化学気相堆積(CVD)が知られている。
シリコン基板表面上に酸化シリコン層を形成し、その上に熱CVDで酸化ハフニウム膜、多結晶シリコン膜を成膜して、絶縁ゲート電極構造を形成すると、フラットバンド電圧が変化してしまう。このため、閾値電圧の制御が困難になる。又、酸化ハフニウム膜とシリコン基板間の酸化膜が厚くなり、CETが増加してしまう。
本発明者は、酸化ハフニウム膜と多結晶シリコン層との界面等に反応層が成長し、固定電荷を発生させると考えた。酸化ハフニウム膜の表面を他の膜で覆うことにより多結晶シリコン層との界面における反応を抑制することを試みた。反応抑制膜として、まずAlN膜を試みた。以下、本発明者の行なった実験に沿って説明する。
図1Aに示すように、シリコン基板1の表面をHSO+H(SPM)で洗浄した。シリコン基板1表面には、空気中での放置により自然酸化膜2が形成されている。自然酸化膜2表面に付着している有機汚染が洗浄される。
図1Bに示すように、シリコン基板を純水で10分間流水洗浄した。HSO+H洗浄の残さが純水によってリンスされる。
図1Cに示すように、希HF水溶液にシリコン基板1を約1分間浸し、シリコン基板表面の自然酸化膜2を除去した。
図1Dに示すように、シリコン基板を純水で10分間流水洗浄した。HF+HOの酸化膜除去工程の残さが純水によってリンスされる。
図1Eに示すように、シリコン基板をSC2(HCl+H+HO)洗浄し、シリコン表面にSC2によるケミカルオキサイド膜3を厚さ約0.3nm形成した。自然酸化膜2より清浄な薄い酸化シリコン膜3が形成される。シリコン表面が露出して撥水性になった表面に酸化シリコン膜が形成されることにより、表面が親水性になり、ウォーターマークの発生も防止される。
図1Fに示すように、シリコン基板を純水で10分間流水洗浄した。SC2による酸化シリコン膜形成工程の残さが純水によってリンスされる。続いて、熱乾燥(窒素雰囲気)により、基板表面を乾燥した。この工程までは全サンプルに共通である。その後、シリコン基板をCVD成膜装置に搬入した。次の図1Gの工程を説明する前に、CVD成膜装置の1実施形態を説明する。
図2Aは、熱CVD成膜装置の構成を概略的に示す。反応室6の中にシャワーヘッド8が配置され、シャワーヘッド8の下方にヒータHを備えたサセプタ7が配置されている。シャワーヘッド8には、独立した配管9A,9Bが設けられている。配管9Aには、マスフローコントローラMFC1を介して、ハフニウムソースガスバブラ10a、アルミニウムソースガスバブラ10b、窒素ガス供給管10c、酸素ガス供給管10dが接続されている。
ハフニウムソースガスバブラ10aは、窒素ガスをバブリングガスとし、テトラターシャリブトキシハフニウム(Hf(OtC,TTBHf)を収容している。アルミニウムソースガスバブラ10bは、窒素ガスをバブリングガスとし、トリターシャリブチルアルミニウム(Al(t−C、TTBAl)を収容している。
マスフローコントローラMFC1は、Hf、Alの有機原料ガス、窒素ガス、酸素ガスを所定流量で供給する。この成膜ガスが配管9Aからシャワーヘッド8を介してサセプタ7上に供給される。シャワーヘッド8には他の配管9Bも接続されており、マスフローコントローラMFC2を介してアンモニア(NH)配管10e、窒素配管10fに接続されている。アンモニアを有機金属原料ガスと混合すると反応してしまう可能性があるので、独立に供給できるようにしてある。サセプタ7は、一定温度に保たれ、その上に載置されるシリコンウエハ1もサセプタ7と同じ温度になる。
図1Gに示すように、シリコン基板1のケミカルオキサイド膜3の上に、総流量1100sccmの熱CVDによって、厚さ3nmの酸化ハフニウム(HfO)膜4x、その上に厚さ1nmの窒化アルミニウム(AlN)膜4yを積層し、積層構造の高誘電率絶縁膜を成膜したサンプルS1を作成した。
図1Hに示すように、ケミカルオキサイド膜3の上に、総流量1100sccmの熱CVDにより、厚さ4nmの単層のHfO膜4sを成膜した比較サンプルS3も作成した。
図2Bは、各サンプルの高誘電率絶縁層堆積時の成膜ガスの流量比を示す表である。酸化シリコン膜3の上にHfO膜4x、または4sを成膜する時のソースガスは、Hf(OtCをバブリングして含んだ500sccmの窒素ガスと、100sccmの酸素ガスと、残部(500sccm)の窒素ガスである。総流量は1100sccmである。100sccmの酸素は酸素欠損を防止した良質の酸化膜を形成するのに十分な量の酸素である。
HfO膜4xの上に、AlN膜4yを成膜する時のソースガスは、(Al(t−C)をバブリングして含んだ300sccmの窒素ガスと、100sccmのNHガスと、残部(700sccm)の窒素ガス(総流量は1100sccm)である。総流量は同じである。
高誘電率絶縁層4yまたは4sを成膜した後、窒素雰囲気中800℃、30秒間のポストデポアニーリングを行い、堆積した膜の緻密化、有機原料から混入したCの脱離を行なった。その後シランを原料とした低圧CVD(LPCVD)によりドープした多結晶シリコン層を堆積し、MOSダイオード構造のサンプルを形成した。なお、多結晶シリコン層の代わりに、シリサイド層、またはTi,W,Alを含むメタル層、ポリサイドなどの積層としてもよく、該ゲート電極に接するコンタクトプラグとの接触抵抗が低い構造を選ぶことができる。
図3A,3Bは、これら2種類のサンプルの構成を示す。図3Aは、実施例に従うサンプルS1を示す。シリコン基板1の表面にケミカルオキサイドによる酸化シリコン層3が形成され、その上にHfO層4xとAlN層4yの積層が形成され、その上にシリコン層5が形成されている。図3Bは、従来技術に従うサンプルS3を示す。積層の高誘電率絶縁層4x、4yの代わりに単層のHfO層4sが形成されている。
図3Cは、サンプル断面の透過型電子顕微鏡(TEM)撮像から求めた各膜厚および容量−電圧(C−V)測定から求めた容量等価膜厚CET(酸化シリコン換算膜厚)を示す。実施例に従うサンプルS1において、HfO膜4xの厚さは3.2nm、AlN膜4yの厚さは0.8nm(高誘電率絶縁膜4x、4y全体として4nm)であり、その下の酸化膜3の厚さは0.7nm、CETは1.9nmである。従来技術に従うサンプルS3においては、HfO膜4sの厚さは3.8nmであり、サンプルS1の高誘電率絶縁膜
厚4.0nmより薄いが、酸化膜3の厚さは1nmと0.3nm厚くなり、CETは2.2nmと0.3nm厚い。
絶縁膜全体の厚さはS1が4.7nm、S3が4.8nmとほぼ同等であるが、CETは、サンプルS1の方が0.3nm薄い。サンプルS1の方が、酸化膜3を薄い状態に維持でき、CETが薄いためゲート電圧による制御性が高いであろうことが判る。シリコン層5のように、酸素を透過、供与できる材料からなるゲート電極がAlN膜4yに接してもCETの変動を抑制する。
図3Dは、図3AのサンプルS1のAlN膜4yに代え、HfN膜4zを形成したサンプルS2の構成を示す。図3Eは、図3BのサンプルS3のHfO膜4sに代え、酸化シリコン膜の上に単層のHfN膜4tを形成したサンプルS4の構成を示す。さらに、酸化シリコン膜の上に単層のHf0.5Al0.5膜を形成したサンプルS5も作成した。
図4Aは、サンプルS1〜S4について測定したリーク電流を示すグラフである。測定条件は、以下の通りである。
測定には、Agilent Technology社製4156C(プレシジョン半導体パラメータ・アナライザ)を用い、MOSダイオードのゲート電圧を掃引した。
酸化シリコン膜3上に高誘電率膜として単層のHfN膜4tを形成したサンプルS4のみが10−3〜10−1A/cmに及ぶ大きなリーク電流を示す。窒化ハフニウム膜は絶縁性とはいえないものも含む。他のサンプルのリーク電流は10−4A/cm以下であるが、特に高誘電率膜がHfO単層のサンプルS3とHfO/AlN積層のサンプルS1のリーク電流が低い。他の観点からみると、HfN単層ではリーク電流が大きくてとてもゲート絶縁膜に利用できなくても、HfO/HfN積層とすれば、ゲート絶縁膜として利用可能となり得る。
図4Bは、サンプルS1〜S5について、C−V測定から求めたヒステリシスとフラットバンド電圧の物性から期待される理想値からのシフト量ΔVfbを示すグラフである。左上方向が、両者共に小さい望ましい領域であり、右下方向が両者共に大きく望ましくない領域である。
高誘電率膜がHfO単層のサンプルS3は、ヒステリシスはほぼ0と小さいが、ΔVfbが約0.33Vと大きい。高誘電率膜がHfN単層のサンプルS4は、ΔVfbが約0.24Vまで減少するが、ヒステリシスは約−0.1V以上と増大してしまう。高誘電率膜として単層のHf0.5Al0.5膜を形成したサンプルS5は、ΔVfbが約0.1V未満に減少しているがヒステリシスは−0.2Vより大きい値まで増大している。これら3種類の単層高誘電率膜のサンプルS3〜S5の測定値は、ほぼ直線p上にあり、フラットバンド電圧のシフト量ΔVfbとヒステリシスとがトレードオフの関係にあることを示しているようである。
高誘電率膜がHfO/AlN積層のサンプルS1は、ΔVfbが約0.15Vと小さく、ヒステリシスも約−0.05Vと小さい。直線pから大きく原点(0,0)に近づき、大幅な特性の改善が実現されている。単層のHfO膜は固定電荷が多いが、HfO膜表面をAlN膜で覆うと固定電荷は減少するようである。高誘電率膜がHfO/HfN積層のサンプルS2は、ΔVfbが約0.3V以上と大きいが、フラットバンド電圧のシフト量は0.05V程度であり、従来の特性を示す直線pより若干原点(0,0)側にある。但し、HfNは導電性を有し得るので、固定電荷は当然減少し得るであろう。
窒化アルミニウム、窒化ハフニウムは混合物を形成でき、絶縁物とすることができる。酸化ハフニウム膜上に窒化アルミニウム−ハフニウム(AlHfN)膜を形成すれば、線q上の特性となるであろう。酸化ハフニウムを窒化アルミニウム−ハフニウム(Al1−xHfN,0≦x≦1)で覆うことにより、ヒステリシスとフラットバンド電圧のシフト量との特性が改善されたゲート絶縁膜が形成できるであろう。
窒化アルミニウムに窒化シリコンを添加しても、同様の効果が期待できるであろう。なお、窒化膜を成膜しても、その後空気中に放置すると酸素を含むようになるものもある。このような酸素を含む膜であっても、上述の反応抑制など窒化膜としての特性を保つ膜は窒化膜と呼ぶ。
酸化ハフニウムは結晶化し易い物質であり、薄く均一な厚さを有する緻密な膜を形成することは容易でない。シリコン基板上に酸化ハフニウムのみでゲート絶縁膜を形成すると、リークの多い結晶性絶縁膜が形成されやすい。酸化ハフニウム(HfO)に酸化アルミニウム(アルミナ〉(AlO)や、酸化シリコン(SiO)を混ぜると結晶化を抑制することができる。上述のサンプルにおける酸化ハフニウム膜に酸化アルミニウムや酸化シリコンを添加しても、ヒステリシス−フラットバンド電圧シフト量の特性改善の効果は期待できるであろう。
結晶化が抑制されるとリーク電流は低減する。酸化アルミニウム、酸化シリコンは、酸化ハフニウムより低い誘電率を有する。なるべく高い誘電率を得るためには、酸化ハフニウムに混合する酸化アルミニウムや酸化シリコンの量はHf1−xSiO、Hf1−xAlOと表記したとき(0<x<0.3)に制限することが好ましい。結晶化抑制の目的からは、(0.1<x<0.3)が好ましい。
さらに、酸化ハフニウム膜をゲート絶縁膜に用いた時の反応の原因としては、酸素の拡散が最も大きいであろう。高誘電率膜として、酸化ハフニウム以外の酸化物を用いても、酸素の拡散抑制の観点からは同様の効果が期待できよう。すなわち、高誘電率酸化物層は、Hf,Ti,Ta,Zr,Y,W,Al、およびこれらの混合物のいずれかの酸化物層ないしこれらの積層でよいであろう。高誘電率膜の比誘電率は、好ましくは10より大とする。酸化物高誘電率層に若干の窒素を導入してもよいであろう。このようなものも酸化物と呼ぶ。
酸化物高誘電率絶縁層の下地として、シリコン基板上にSC2洗浄によるケミカルオキサイドの酸化シリコン層を形成する場合を説明したが、その表面を窒化してもよいであろう。このようなものも酸化シリコンと呼ぶ。他の方法で窒素を導入してもよい。又、薄い酸化シリコン層をSC2洗浄以外の方法で形成してもよい。ウェット処理に限らず、ドライ処理を行なってもよい。
又、酸化膜高誘電率層に窒化膜を挿入してもよいであろう。酸化物高誘電率層上にシリ
コン窒化膜を配して更にゲート電極より供給される酸素を遮断してもよく、その際該シリコン窒化膜を薄膜化すると応力を制御できる。シリコン窒化膜を用いた実施例については、後述する。
CVD成膜時の基板温度は、400℃−600℃の成膜温度で、良好にHfAlO膜を成長できるであろう。
Hfの原料ガスは、(Hf(OtC)に限らない。Hf[N(CH、Hf{N(C、Hf{N(CH)(C)}等を用いてもよいであろう。Alの原料ガスもAl(t−Cに限らない。Al(C、Al(CH等を用いてもよいであろう。原料ガスは、有機金属に限らないが、特に有機金属原料を用いた場合、可能性が高いであろう。窒化ガスとしてNHの他、ビスターシャルブチルアミノシラン(SiH[NHt−C,BTBAS),トリエチルアミン(N(C,TEN)などを用いてもよいであろう。
図5Aは、他の実施例によるゲート絶縁膜の構成を示す。シリコン基板1表面にケミカルオキサイドによる酸化シリコン層3が形成された構成は、図3A同様である。本実施例においては、窒化アルミニウム層4yと酸化ハフニウム層4xとが交互に積層される。図においては2層の酸化ハフニウム層4xを3層の窒化アルミニウム層4が挟み込んだ構成となっている。最上の窒化アルミニウム層4yの上にシリコンゲート電極5が形成される。積層の数は適宜増減してもよい。少なくともゲート電極5と酸化シリコン層3に接する位置に窒化物層を配置する。
図5Bは、CMOS構造の半導体装置の構成例を示す。シリコン基板11には、シャロートレンチアイソレーション(STI)による素子分離領域12が形成され、活性領域を画定する。活性領域内にn型ウェル13n、p型ウェル13pが形成される。p型ウェル13pにはnチャネルIG−FET20nが形成される。n型ウェル13nにはpチャネルIG−FET20pが形成される。活性領域表面にケミカルオキサイドによる酸化シリコン層3が形成され、その上にCVDにより酸化ハフニウム膜4xを一対の窒化アルミニウム膜4yで挟んだ高誘電率絶縁積層4が形成される。高誘電率絶縁積層4上に多結晶シリコンのゲート電極5n、5pが形成される。参照符号の後のp、nは導電型を示す。ゲート電極側壁上にサイドウォールスペーサ17が形成され、ゲート電極両側にエクステンション16n、16pを備えたソース/ドレイン領域18n、18pが形成される。ゲート電極、ソース/ドレイン領域の表面にはシリサイド層19が形成される。pチャネルIG−FET20pは、nチャネルIG−FET20nの各半導体領域の導電型を反転した構成を有している。
酸化ハフニウム層と窒化アルミニウム層との積層を含む高誘電率絶縁膜は、CETが2nm以下で、ヒステリシスが小さく、フラットバンド電圧の変化ΔVfbが抑制されている。
ゲート電極を覆って、層間絶縁膜21が形成され、層間絶縁膜中に多層配線24が形成される。各配線24は、バリアメタル層22と銅等の主配線層23を用いて構成される。
窒化アルミニウム層をゲート絶縁膜中の高誘電率絶縁膜であるHfO膜と多結晶シリコンのゲート電極との間に配置すると、酸化膜の膜厚増加や高誘電率膜の反応が抑制され、物理的膜厚が厚く、容量等価膜厚を薄くできることが判った。窒化シリコンは、酸素遮蔽能が高いことが知られており、窒化アルミニウムと同様の効果を示すことが期待される。また、窒化ハフニウムは導電体的になり得るが、窒化酸化ハフニウムは絶縁体とでき、高い誘電率の良好なゲート絶縁膜としての可能性を有する。
図8Aは、作成したサンプルSの構成を概略的に示す断面図である。シリコン基板11に活性領域を画定する素子分離領域を作成し、活性領域にp型不純物、n型不純物をイオン注入して、p型ウェル13p、n型ウェル13nを作成した。活性領域表面に酸化シリコン膜3を厚さ約0.7nm形成し、その上に6種類の構成の高誘電率絶縁層41を有機金属化学気相堆積(MOCVD)で形成した。
高誘電率絶縁層41の堆積後、N雰囲気中、600℃〜1100℃、例えば800℃、30秒の熱処理(アニ−リング)で高誘電率膜を緻密化し、有機物由来の炭素を離脱させた後、酸素遮蔽機能を有し、酸化シリコンより高い誘電率を有する誘電体膜として、厚さ高々1nm未満の薄い窒化シリコン層42を積層した。
窒化シリコン膜42上に多結晶シリコン膜5を堆積し、レジストパターンを用いてパターニングして絶縁ゲート電極を形成した。p型ウェル13pにn型不純物、n型ウェル13nにp型不純物をイオン注入し、n型エクステンション領域16n、p型エクステンション領域16pを形成した。酸化シリコン層を堆積し、異方性エッチングしてゲート電極側壁上にサイドウォールスペーサ17を形成した。p型ウェル13pにn型不純物、n型ウェル13nにp型不純物をイオン注入し、n型ソース/ドレイン領域18n、p型ソース/ドレイン領域18pを形成した。
図8B−8Gは6種類の高誘電率絶縁層41の設計構造を示す。図8Bは、厚さ4nmの単層のHfO膜で高誘電率絶縁層41aを作成するサンプルS6である。図8Cは、厚さ3nmのHfO膜の上に厚さ1nmのHfON膜を積層して、高誘電率絶縁膜41bを作成するサンプルS7である。図8Dは、図8Cとは上下逆に、厚さ1nmのHfON膜の上に厚さ3nmのHfO膜を積層して高誘電率絶縁膜41cとするサンプルS8である。図8Eは、厚さ2nmのHfO膜の上下を厚さ1nmのHfON膜で挟んで、高誘電率絶縁膜41dとするサンプルs9である。図8F,8Gは、図8C,8Eの上側HfON膜をAlON膜に置き換え、高誘電率絶縁層41e、41fとするサンプルS10,S11である。
このようにして、6種類のCMOS構造のサンプルS(S6〜S11)を形成した後、ゲート絶縁膜の等価酸化膜厚(EOT、容量以外の効果も取り入れている)を測定した。また、サンプルS6,S7,S9に付き、熱処理前後でのドレイン電流Id対ゲート電圧Vgの関係を測定した。電流電圧特性の測定には、Agilent Technology社製4156Cを用い、容量電圧特性の測定には、Agilent Technology社製4284Aを用いた。
図8Hは、測定したEOTをまとめて示す表である。単層のHfO膜をSiN膜で覆ったサンプルS6は、EOT1.58nmであり、薄いSiN膜が酸素遮蔽能を発揮することを示唆している。HfO膜上にHfON膜を積層したサンプルS8のEOTは1.33nmであり、サンプルS6のEOT1.58nmと較べ、明らかに減少している。HfON膜が酸素遮蔽能を示し、多結晶シリコン層5から拡散し、薄いSiN膜では遮蔽し切れなかった酸素を遮蔽し、反応を防いでいると考えられる。HfO膜下側にHfON膜を配置したサンプルS8のEOTは、1.48nmであり、サンプルS6のEOTより薄い。酸素は下側の酸化シリコン膜3からも拡散し、下側のHfON膜がこの酸素を遮蔽したと考えることができる。HfO膜の上下にHfON膜を配置したサンプルS9のEOTは1.35nmと、サンプルS8のEOTより薄く、この考えを裏付ける。但し、HfONの誘電率はHfOより小さく、HfON膜の比を大きくするとEOTは相対的に大きくなり得る。
HfON膜をAlON膜に置き換えたサンプルS10,S11のEOTは、1.36nm、1.36nmであり、サンプルS7,S9のEOT1.33nm、1.35nmにほぼ近い値である。AlON膜もHfON膜同様の酸素遮蔽能を有すると考えられる。AlN膜、SiN膜、HfON膜、AlON膜等の窒化物絶縁膜は、有効な酸素遮蔽能を有すると考えられる。HfO膜上にHfON膜ないしAlON膜を形成し、SiN膜を省略することも可能であろう。図5Aに示す構造において、酸化ハフニウム層4xを酸化窒化ハフニウムまたは酸化窒化アルミニウムの層4yで挟んでもよい。酸化ハフニウム層数を増減してもよい。
図9Aは、サンプルS6,S7,S9に付き、熱処理後のドレイン電流Id対ゲート電圧Vgの関係を測定した結果を示す。サンプルS7の特性s7は,サンプルS6の特性s6よりゲート電圧で負の方向にシフトしている。サンプルS9の特性s9はさらに負にシフトしている。サンプルS6において、負の固定電荷が存在していたとすると、サンプルS7,S9では固定電荷が減少したことになる。HfO膜に隣接してHfON膜を配置すると、固定電荷を減少させることができると考えられる。
この現象は、以下のように考えることができよう。堆積したHfO膜は、格子欠陥等のトラップを含み、電子をトラップする。熱処理により、HfON膜からHfO膜中にNが拡散すると、格子欠陥等のトラップを消滅させる機能がある。トラップが消滅すれば、固定電荷となっていた電子を消滅させることができる。上述の熱処理では、片側から拡散するNは、HfO膜全厚までは分布せず、両側にHfON膜を配置すると片側にHfON膜を配置した場合より効果が大きい。
図9Bは、上記考えに基づき、シミュレーションを行なった結果を示す。サンプルS6,S7,S9の特性として、図9A同様の傾向を示す特性s6、s7、s9が得られた。上記の考え方の妥当性が支持されたと考えられる。
高誘電率酸化物層の表面に酸素遮蔽能を有する窒化物層を配置する構造において、酸素遮蔽窒化物膜はAlN膜、SiN膜の少なくとも1つを含むことが好ましいであろう。HfON膜、AlNO膜は高誘電率酸化物層としても、酸素遮蔽窒化物層としても利用できると考えられる。
図6は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板101に、シャロートレンチアイソレーション(STI)による素子分離領域102が形成されている。素子分離領域102で囲まれた活性領域内にMOSトランジスタを形成するため、p型ウエル103、n型ウエル104が形成されている。
p型ウエル領域103上に、上述の構成の高誘電率ゲート絶縁膜105、多結晶シリコンゲート電極106、サイドウォールスペーサ107が形成され、ゲート電極106の両側にエクステンション付n型ソース/ドレイン領域108が形成される。n型ウエル領域104においては、p型ソース/ドレイン領域109が形成される。
ゲート電極を覆って半導体基板上に窒化シリコン層111が形成され、その上にホスホシリケートガラス(PSG、燐ドープ酸化シリコン)層112が形成される。PSG層112、窒化シリコン層111を貫通して、TiNのバリアメタル層B11とタングステン層V1とで形成されたビア導電体が形成される。
PSG層112の上に、有機絶縁層113、酸化シリコン層114が積層される。この積層の中に、バリアメタル層B1、銅配線層W1、補助バリアメタル層Blx、補助銅配線層W1xで形成された配線パターンが埋め込まれる。このようにして第1配線層WL1が形成される。
第1配線層WL1の上に、窒化シリコン層121、酸化シリコン層122、有機絶縁層123、酸化シリコン層124の積層が形成され、第2配線WL2用の層間絶縁膜が形成される。第2配線用層間絶縁膜に、バリアメタル層B2、銅配線層W2、補助バリアメタル層B2x、補助銅配線層W2xで形成された第2配線層WL2が埋め込まれる。
第3配線層WL3、第4配線層WL4用の層間絶縁膜は、第2配線WL2に対する層間絶縁膜と同様、窒化シリコン層131、141、酸化シリコン層132、142、有機絶縁層133、143、酸化シリコン層134、144の積層で形成される。
第3配線層WL3、第4配線層WL4のダマシン配線の構造は、第2配線層と同様である。バリアメタル層Bn、銅配線層Wn、補助バリアメタル層Bnx、補助銅配線層Wnxで配線パターンが形成される。
第5配線層WL5〜第7配線層WL7は、第2配線層WL2〜第4配線層WL4とは異なる構成を有する。第5配線層WL5の層間絶縁膜は、窒化シリコン層151、酸化シリコン層152、窒化シリコン層153、酸化シリコン層154の積層で形成されている。配線パターンの構成は、第2〜第4配線WL4と同様である。
第6配線層、第7配線層に対する層間絶縁膜も、第5配線層WL5同様窒化シリコン層161、171、酸化シリコン層162、172、窒化シリコン層163、173、酸化シリコン層164、174で形成されている。配線パターンの構成は、第5配線WL5と同様である。
上層配線は、配線間ピッチが広くなり、配線密度が緩やかになる。このため、配線間の浮遊容量を低減するため、低誘電率絶縁層を用いる必要性が低くなる。そこで、第5〜第7配線層では、有機絶縁層を用いず、層間絶縁層の信頼性を高めている。
最上層の第8配線層WL8は、独自の構成を有する。窒化シリコン層181、酸化シリコン層182で下部絶縁層が形成され、バリアメタル層B81、タングステン層V8でビア部が形成される。
ビア部の上に、TiN層B82、アルミニウム層W8、TiN層B83でパッド兼用の配線層が形成されている。なお、アルミニウムの代りにCuを用いることもできる。最上層の配線を覆って、酸化シリコン層183、窒化シリコン層190が形成されている。
図6の構成においては、第1配線層WL1〜第7配線層WL7の全てにおいて配線パターン中に補助バリアメタル層を埋め込み、ボイドの発生を抑制している。層間絶縁膜の構成は、下部配線層と最上層を除く上部配線層でその構成が異なっている。
図7は、多層配線構造を有する半導体集積回路装置の他の構成例を示す。半導体基板内に形成するMOSトランジスタ構造及びソース/ドレインの引出し導電性プラグの構成は、図6と同様である。
PSG層112の上に、SiC層116、有機絶縁層117、SiC層118の積層が形成され、バリアメタル層B1、銅配線層W1で第1配線層WL1が形成されている。補助バリアメタル層は用いられていない。
第2配線層WL2〜第4配線層WL4は、第1配線層WL1と同様の構成を有する。第4配線層WL4を例にとって説明すると、層間絶縁膜はSiC層141、有機絶縁層142、SiC層143で形成されている。デュアルダマシン配線は、バリアメタル層B4と銅層W4で形成され、補助バリアメタル層は配置されていない。
第5配線層WL5〜第8配線層WL8はそれぞれ同様の構成を有する。第5配線層WL5を例にとって説明すると、層間絶縁膜は、SiC層151、酸化炭化シリコン(SiOC)層152、SiC層153、酸化炭化シリコン層154で形成されている。デュアルダマシン配線は、バリアメタル層Bおよび銅配線層Wで形成され、補助バリアメタル層は配置されていない。
第9配線層WL9は、SiC層191、酸化シリコン層192、SiC層193、酸化シリコン層194で形成された層間絶縁膜に、バリアメタル層B9、銅配線層W9、補助バリアメタル層B9x、補助銅配線層W9xで形成されたデュアルダマシン配線が埋め込まれる。
第10配線WL10は、第9配線WL9と同様の構成を有する。SiC層201、酸化シリコン層202、SiC層203、酸化シリコン層204で形成されて層間絶縁膜にバリアメタル層B10、銅配線層W10、補助バリアメタル層B10x、補助銅配線層W10xで形成されたデュアルダマシン配線が埋め込まれる。
最上配線層WL11は、図6の最上配線と同様の構成を有する。SiC層211、酸化シリコン層212が積層され、この中にTiNのバリアメタル層B11と、Wの配線層W11で形成されたビア導電体が埋め込まれている。ビア導電体の上に、TiN層B111、アルミニウム、又は銅を含むアルミニウム合金で形成された主配線層W12、TiNの上部バリアメタル層B112で形成されたボンディングパッド兼用最上配線層が形成される。この配線層を覆って、酸化シリコン層213、窒化シリコン層220が形成される。
図7の構成においては、下層から上層に向って3段階で層間絶縁層の積層構成が変化し、実質的誘電率は下層ほど低くされている。下層配線は高密度であり、配線の付随容量を低減するためには層間絶縁層の誘電率を低減することが好ましい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、他の金属酸化物を用いることも可能であろう。
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
以下、本発明の特徴を付記する。
(付記1)(1) シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第1酸化物層と、
前記第1酸化物層の上方に酸素遮蔽能を有する窒化物で形成された第1窒化物層と、
前記第1窒化物層上方に形成されたゲート電極と、
を有する半導体装置。
(付記2)(2) 前記第1酸化物層は、Hf,Ti,Ta,Zr,Y,W,Al、Laのいずれかの酸化物を含む付記1記載の半導体装置。
(付記3)(3) 前記第1酸化物層は、酸化ハフニウム層を含み、前記第1窒化物層は窒化アルミニウム層または窒化シリコン層を含む付記1記載の半導体装置。
(付記4) 前記第1酸化物層はAl,Siのいずれかも含む付記3記載の半導体装置。
(付記5)(4) 前記第1酸化物層は、酸化ハフニウム層の上下の少なくとも一方に、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記3または4記載の半導体装置。
(付記6)(6) 前記第1酸化物層は、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記1〜5のいずれか1項記載の半導体装置。
(付記7) 前記第1窒化物層は、Hfも含む付記3〜5のいずれか1項記載の半導体装置。
(付記8) 前記第1窒化物層は、AlよりもHfを多く含む付記7記載の半導体装置。
(付記9) 前記第1窒化物層は、Siも含む付記3または4記載の半導体装置。
(付記10) 前記第1窒化物層は、酸素も含む付記1〜9のいずれか1項記載の半導体装置。
(付記11) 前記第1窒化物層が、アルミニウムを含む窒化物層と、シリコンを含む窒化物層とを含む付記1〜10のいずれか1項記載の半導体装置。
(付記12)(5) 前記第1窒化物層は、酸化窒化ハフニウム層または酸化窒化アルミニウム層も含む付記1〜4,6〜11のいずれか1項記載の半導体装置。 (付記13) 前記高誘電率膜の絶縁積層は、前記第1酸化物層と前記酸化シリコン層との間に配置された第2窒化物層を含む付記1〜12のいずれか1項記載の半導体装置。
(付記14) 前記第2窒化物層は、Hf、Siのいずれかも含む付記13記載の半導体装置。
(付記15) 前記第2窒化物層は、酸素も含む付記13または14記載の半導体装置。
(付記16) 前記ゲート電極が酸素供与物質からなる付記1記載の半導体装置。
(付記17)(7) シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
酸化シリコンより高い高誘電率膜の第1酸化膜とを含む半導体装置の製造方法であって、
(a)前記酸化シリコン上方に高誘電率の第1酸化物層を形成する工程と、
(b)前記第1酸化物層の上方に酸素遮蔽能を有する窒化物からなる第1窒化物層を形成する工程と、
(c)前記第1窒化物層上方にゲート電極を形成する工程と、
を有する半導体装置の製造方法。
(付記18)(8) さらに、
(d)前記酸化シリコン層を、塩酸−過酸化水素水処理で形成する工程、
を有する付記17記載の半導体装置の製造方法。
(付記19) 前記第1窒化物層は、Hfも含む付記17または18記載の半導体装置の製造方法。
(付記20) 前記第1窒化物層に含まれるAlの含有量がHfの含有量より少ない付記19記載の半導体装置の製造方法。
(付記21) 前記ゲート電極が酸素供与物質からなる付記17記載の半導体装置の製造方法。
(付記22)(9)
前記工程(a)が有機金属気相成長法で酸化ハフニウム層を形成し、さらに、
(e)前記工程(a)の後、600℃〜1100℃のアニ−リングを行なう工程、
を含む付記17〜21のいずれか1項記載の半導体装置の製造方法。
(付記23)(10)
前記工程(a)または(b)が、酸化窒化ハフニウム層または酸化窒化アルミニウム層を形成する工程を含む付記22記載の半導体装置の製造方法。
シリコン基板上に高誘電率絶縁膜を化学気相堆積(CVD)で形成する方法を説明するための断面図である。 熱CVD装置の構成を概略的に示すブロック図、および実験条件をまとめて示す表である。 作成したMOS構造のC−V特性を示すグラフである。 フラットバンド電圧変化量ΔVfbとヒステリシスをまとめて示すグラフである。 実施例によるMOSトランジスタの構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。 サンプルの構成およびEOTの測定結果を示す断面図および表である。 ドレイン電流対ゲート電圧の特性の測定結果、およびシミュレーション結果を示すグラフである。
符号の説明
1 シリコン基板
2 自然酸化膜
3 ケミカルオキサイド膜(酸化シリコン膜)
4 高誘電率絶縁層
4x 酸化ハフニウム層
4y 窒化アルミニウム層
4z 窒化ハフニウム層
4s 酸化ハフニウム層
4t 窒化ハフニウム層
5 ゲート電極
6 反応室
7 サセプタ
8 シャワーヘッド
9 配管
11 シリコン基板
13 ウェル
16 エクステンション
17 サイドウォール
19 シリサイド
41 高誘電率層
42 酸素遮蔽層

Claims (8)

  1. シリコン基板と、
    前記シリコン基板表面に形成された酸化シリコン層と、
    前記酸化シリコン層上方に形成された酸化シリコンより高い誘電率を有する高誘電率膜の第1酸化物層と、
    前記第1酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第1窒化物層と、
    前記第1窒化物層上方に形成されたゲート電極と、
    を有する半導体装置。
  2. 前記第1酸化物層は、Hf,Ti,Ta,Zr,Y,W,Al、Laのいずれかの酸化物を含む請求項1記載の半導体装置。
  3. 前記第1酸化物層は、酸化ハフニウム層を含む請求項1記載の半導体装置。
  4. 前記第1酸化物層は、前記酸化ハフニウム層の下の酸化窒化ハフニウム層または前記酸化ハフニウム層の上の酸化窒化アルミニウム層も含む請求項3記載の半導体装置。
  5. シリコン基板と、
    前記シリコン基板表面に形成された酸化シリコン層と、
    酸化シリコンより高い高誘電率の第1酸化膜とを含む半導体装置の製造方法であって、
    (a)前記酸化シリコン層上方に高誘電率の第1酸化物層を形成する工程と、
    (b)前記第1酸化物層の上方に酸素遮蔽能を有する酸化窒化ハフニウムで形成された第1窒化物層を形成する工程と、
    (c)前記第1窒化物層上方にゲート電極を形成する工程と、
    を有する半導体装置の製造方法。
  6. さらに、
    (d)前記酸化シリコン層を、塩酸−過酸化水素水処理で形成する工程、
    を有する請求項記載の半導体装置の製造方法。
  7. 前記工程(a)が有機金属気相成長法で酸化ハフニウム層を形成し、さらに、
    (e)前記工程(a)の後、600℃〜1100℃のアニ−リングを行なう工程、
    を含む請求項5または6記載の半導体装置の製造方法。
  8. 前記工程(a)前記酸化ハフニウム層の下の酸化窒化ハフニウム層または前記酸化ハフニウム層の上の酸化窒化アルミニウム層形成する請求項記載の半導体装置の製造方法。
JP2004238211A 2003-12-26 2004-08-18 半導体装置とその製造方法 Expired - Fee Related JP4858898B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004238211A JP4858898B2 (ja) 2003-12-26 2004-08-18 半導体装置とその製造方法
US10/973,449 US20050142715A1 (en) 2003-12-26 2004-10-27 Semiconductor device with high dielectric constant insulator and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003432555 2003-12-26
JP2003432555 2003-12-26
JP2004238211A JP4858898B2 (ja) 2003-12-26 2004-08-18 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005210060A JP2005210060A (ja) 2005-08-04
JP4858898B2 true JP4858898B2 (ja) 2012-01-18

Family

ID=34914234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004238211A Expired - Fee Related JP4858898B2 (ja) 2003-12-26 2004-08-18 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4858898B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258491A1 (en) * 2004-05-14 2005-11-24 International Business Machines Corporation Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides
EP1858071A1 (en) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer
JP5135250B2 (ja) * 2009-02-12 2013-02-06 株式会社東芝 半導体装置の製造方法
US9013022B2 (en) * 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073072A1 (ja) * 2003-02-17 2004-08-26 National Institute Of Advanced Industrial Science And Technology Mis型半導体装置およびmis型半導体装置の製造方法
JP2005183422A (ja) * 2003-12-16 2005-07-07 Nec Corp 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置

Also Published As

Publication number Publication date
JP2005210060A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
KR100568448B1 (ko) 감소된 불순물을 갖는 고유전막의 제조방법
US7227209B2 (en) Method of improved high K dielectric—polysilicon interface for CMOS devices
US7205186B2 (en) System and method for suppressing oxide formation
KR100891367B1 (ko) 실리콘 결핍 분위기에서 pecvd 공정을 사용하여 금속 게이트 전극용 옥시나이트라이드 스페이서를 제조하는 방법
US7265401B2 (en) Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
KR100598051B1 (ko) 반도체 소자의 제조방법
US7605436B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
JP3941099B2 (ja) 薄膜形成方法
JP2005064523A (ja) 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置
KR101515471B1 (ko) 지르코늄 산화막과 지르코늄 산질화막 형성방법 및 이를이용하는 반도체 장치 및 그 제조방법
US20050142715A1 (en) Semiconductor device with high dielectric constant insulator and its manufacture
JP4858898B2 (ja) 半導体装置とその製造方法
JP4907839B2 (ja) 半導体装置の製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
JP4643902B2 (ja) 半導体装置とその製造方法
JP2005064032A (ja) 半導体装置及びその製造方法
US8633114B2 (en) Methods for manufacturing high dielectric constant films
US7256145B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
US20090001448A1 (en) Semiconductor memory device and method of manufacturing the same
JP4784065B2 (ja) キャパシタおよびキャパシタの製造方法および半導体装置
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
KR101110077B1 (ko) 반도체 소자 및 그 제조 방법
JP2008210969A (ja) 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

R150 Certificate of patent or registration of utility model

Ref document number: 4858898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees