JP5084241B2 - 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置 - Google Patents
多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置 Download PDFInfo
- Publication number
- JP5084241B2 JP5084241B2 JP2006336334A JP2006336334A JP5084241B2 JP 5084241 B2 JP5084241 B2 JP 5084241B2 JP 2006336334 A JP2006336334 A JP 2006336334A JP 2006336334 A JP2006336334 A JP 2006336334A JP 5084241 B2 JP5084241 B2 JP 5084241B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- metal catalyst
- silicon layer
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 423
- 229910052751 metal Inorganic materials 0.000 claims description 148
- 239000002184 metal Substances 0.000 claims description 148
- 239000003054 catalyst Substances 0.000 claims description 136
- 238000002425 crystallisation Methods 0.000 claims description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 88
- 230000008025 crystallization Effects 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000013078 crystal Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 27
- 239000010409 thin film Substances 0.000 description 17
- 238000009826 distribution Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、非晶質シリコン層の所定領域を結晶化することにより得られる多結晶シリコン層、多結晶シリコン層の製造方法、及び多結晶シリコン層を利用した平板表示装置に関する。
有機電界発光素子（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｅｖｉｃｅ）等のような平板表示装置に使われる薄膜トランジスタは一般的にガラス、石英等の透明基板に非晶質（ａｍｏｒｐｈｏｕｓ）シリコンを蒸着し、前記非晶質シリコンを脱水素処理した後、チャネルを形成するための不純物をイオン注入することにより、前記非晶質シリコンを結晶化して多結晶シリコン層を形成した後、これをパターニングして半導体層を形成する。
非晶質シリコン層を多結晶シリコン層に結晶化する方法は固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。
固相結晶化法は、薄膜トランジスタが使われる表示素子の基板を形成する物質であるガラスの変形温度である約７００℃以下の温度で、非晶質シリコン層を数時間ないし数十時間にかけてアニーリングする方法である。エキシマレーザ結晶化法は、エキシマレーザをシリコン層に走査し、非常に短い時間に局部的に高い温度で加熱して結晶化する方法である。また、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり注入したりして、前記金属により非晶質シリコンがポリシリコンに相変化するのが誘導される現象を利用する方法である。さらに、金属誘導側面結晶化法は、金属とシリコンとが反応して生成されたシリサイドが側面に続けて伝播されながら順にシリコンの結晶化を誘導する方法を利用してシリコン層を結晶化させる方法である。
しかし、上記のような従来の結晶化方法で結晶化された多結晶シリコン層は、結晶粒の不均一な大きさ及び結晶粒界の不規則な分布により、しきい電圧やオフ特性等の薄膜トランジスタの特性が不均一であるという問題があった。
そこで、本発明は、このような問題に鑑みてなされたもので、その目的とするところは、結晶粒の大きさや結晶粒界の分布が均一であり、薄膜トランジスタを形成した際に優秀な特性が得られる多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、基板上に位置し、シード領域及びシード領域から成長した結晶化領域を有する多結晶シリコン層と、を備え、シード領域の幅が３．５μｍ以上であることを特徴とする、多結晶シリコン層が提供される。
ここで、シード領域は、シード（結晶化核）が形成されて、非晶質シリコン層が結晶化した領域であり、シード領域の幅が少なくとも３．５μｍ以上であれば、シード領域から結晶成長して結晶化領域を形成することが可能である。結晶化領域は、シード領域の結晶性が成長して結晶化した領域であることができる。シード領域から成長して多結晶シリコン層となる結晶化領域では、結晶粒の大きさや結晶粒界の分布が均一となり、薄膜トランジスタを形成した際に優秀な特性が得られる多結晶シリコン層を得ることができる。
ここで、シード領域は、ＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）結晶化法で結晶化された領域とすることができる。ＳＧＳ結晶化法は、非晶質シリコン層上に金属触媒が拡散可能な層及び金属触媒層が順次積層されて、これを熱処理して金属触媒が、金属触媒が拡散可能な層を通過して非晶質シリコン層に拡散した後、シード（結晶化核）を形成し、シードによって非晶質シリコン層が結晶化される結晶化法として定義される。また、シード領域をＳＧＳ法で形成すると、半導体層内に金属触媒が低濃度に存在することができ、従来の金属誘導結晶化法や金属誘導側面結晶化法の場合よりも大きい結晶粒を得ることができる。
シード領域は、少なくとも長さが幅より大きいライン形態であることができる。つまり、幅が３．５μｍ以上であれば、細長いライン形態とすることができる。また、シード領域は、少なくとも１つのシードを含んでいることができ、シードによって非晶質シリコン層を結晶化することができる。
ここで、シードは、金属触媒を含んでいることができ、金属触媒の濃度は、１×１０１３ａｔｏｍｓ／ｃｍ２以下とすることができる。シードは熱処理により、金属触媒が非晶質シリコン層に拡散して生成されたものであり、シード領域には結晶化後にも金属触媒が１×１０１３ａｔｏｍｓ／ｃｍ２以下の濃度で存在するようになる。
シード領域の幅が３．５μｍ以上であることを上記で示したが、上限として、シード領域の幅は５０μｍ以下とすることができる。シード領域の幅が５０μｍ以上である場合には、結晶化領域の成長の長さは、ほとんど飽和する。
また、シード領域の結晶粒界の主方向は、不規則に形成することができる。シード領域には複数個の結晶粒が形成されるが、シードが形成される位置及び個数を制御することはできないため、シード領域内では結晶成長方向が無作為的に発生し、これによりシード領域内に形成された結晶粒界の方向は無作為的に形成される。
一方、結晶化領域の結晶粒界の主方向は、シード領域の長さ方向と垂直に形成することができる。結晶化領域は、シード領域の結晶性の成長により結晶化されるので、シード領域の結晶の大きさ及び結晶化の方向等の影響を受けるようになり、結晶化領域の結晶粒界は、結晶化領域の結晶成長方向と等しい方向が主方向に配列される。すなわち、シード領域の長さ方向（形状として長い方向）に対して垂直な方向が、結晶化領域の結晶粒界の主方向になる。
シード領域は、非晶質シリコン層上に非晶質シリコン層の所定領域を露出させる第１パターン層と、第１パターン層上に位置して、非晶質シリコン層の所定領域と接触する第２パターン層と、第２パターン層上に位置した金属触媒層と、が形成された基板を熱処理して、非晶質シリコン層の所定領域を結晶化して形成された領域である。第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域（所定領域）にシード領域が形成される。
ここで、第１パターン層は、シリコン酸化膜を含んでいることができる。この時、シリコン酸化膜の厚さは、５０〜５０００Å（５〜５００ｎｍ）であることができる。また、第２パターン層は、シリコン窒化膜を含んでいることができる。
シード領域は、非晶質シリコン層上に位置した第２パターン層と、第２パターン層上に位置して、非晶質シリコン層の所定領域を露出させる第１パターン層と、第１パターン層及び第２パターン層上に位置した金属触媒層と、が形成された基板を熱処理して、非晶質シリコン層の所定領域を結晶化して形成された領域である。非晶質シリコン層上に第１パターン層を形成する上記の例とは、第１パターン層と第２パターン層との形成する位置が逆になる。第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域（所定領域）にシード領域が形成される。
ここで、第１パターン層は、シリコン酸化膜を含んでいることができる。この時、シリコン酸化膜の厚さは、５０〜５０００Å（５〜５００ｎｍ）であることができる。また、第２パターン層は、シリコン窒化膜を含んでいることができる。この時、シリコン窒化膜の厚さは、５０〜５０００Å（５〜５００ｎｍ）であることができる。
上記課題を解決するために、本発明の別の観点によれば、基板上に非晶質シリコン層を形成する段階と、基板上に非晶質シリコン層の所定領域が露出するように第１パターン層を形成する段階と、露出した非晶質シリコン層の所定領域と接触する、第２パターン層を形成する段階と、第２パターン層上に金属触媒層を形成する段階と、基板を熱処理することにより、金属触媒層の金属触媒が非晶質シリコン層の所定領域に拡散してシードを形成し、シードによって少なくとも幅が３．５μｍ以上のシード領域が結晶化された後に、シード領域の結晶性が成長して、所定領域以外の非晶質シリコン層を結晶化領域に結晶化する段階と、を含むことを特徴とする多結晶シリコン層の製造方法が提供される。
第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域（所定領域）にシード領域が形成される。シード領域の幅が少なくとも３．５μｍ以上であれば、シード領域から結晶成長して結晶化領域を形成することが可能であり、結晶化領域は、シード領域の結晶性が成長して結晶化した領域であることができる。シード領域から成長して多結晶シリコン層となる結晶化領域では、結晶粒の大きさや結晶粒界の分布が均一となり、薄膜トランジスタを形成した際に優秀な特性が得られる多結晶シリコン層を得ることができる。
ここで、熱処理は、４００〜８００℃の温度範囲で、１〜３０００分の工程時間で行うことができる。この熱処理により、金属触媒が拡散可能な層を通過して非晶質シリコン層に拡散した後、シード（結晶化核）を形成し、シードによって非晶質シリコン層が結晶化される。
第１パターン層はシリコン酸化膜を含んでおり、第２パターン層はシリコン窒化膜を含んでいる。第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域（所定領域）にシード領域が形成される。
金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で金属触媒が形成されている。金属触媒層の濃度によって非晶質シリコン層の結晶化程度が変わるが、１０１５ａｔｏｍｓ／ｃｍ２より高い濃度であると、多結晶シリコン層の結晶粒の大きさが小さくなるだけでなく、多結晶シリコン層に残留する金属触媒の量が増加して多結晶シリコン層の特性を低下させる等の問題を起こす不具合があり、１０１１ａｔｏｍｓ／ｃｍ２より低い濃度であると、現在の蒸着装置では均一に蒸着することが難しいだけでなく、非晶質シリコン層の結晶化に必要なシードが十分に形成されない等の問題を起こす。
上記課題を解決するために、本発明のまた別の観点によれば、基板上に非晶質シリコン層を形成する段階と、非晶質シリコン層上に第２パターン層を形成する段階と、基板上に第２パターン層の所定領域が露出するように第１パターン層を形成する段階と、基板上に金属触媒層を形成する段階と、基板を熱処理することにより、金属触媒層の金属触媒が第２パターン層の所定領域に対応する非晶質シリコン層に拡散してシードを形成し、シードによって少なくとも幅が３．５μｍ以上のシード領域が結晶化された後に、シード領域の結晶性が成長して、所定領域以外の非晶質シリコン層を結晶化領域に結晶化する段階と、を含むことを特徴とする多結晶シリコン層の製造方法が提供される。
第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域（所定領域）にシード領域が形成される。シード領域の幅が少なくとも３．５μｍ以上であれば、シード領域から結晶成長して結晶化領域を形成することが可能であり、結晶化領域は、シード領域の結晶性が成長して結晶化した領域であることができる。シード領域から成長して多結晶シリコン層となる結晶化領域では、結晶粒の大きさや結晶粒界の分布が均一となり、薄膜トランジスタを形成した際に優秀な特性が得られる多結晶シリコン層を得ることができる。
熱処理は、４００〜８００℃の温度範囲で、１〜３０００分の工程時間で行う。この熱処理により、金属触媒が拡散可能な層を通過して非晶質シリコン層に拡散した後、シードを形成し、シードによって非晶質シリコン層が結晶化される。
第１パターン層はシリコン酸化膜を含んでおり、第２パターン層はシリコン窒化膜を含んでいる。第１パターン層では金属触媒の拡散が起こらないが、第２パターン層では金属触媒の拡散が容易に起こることによって、第１パターン層の形成されていない領域にシード領域が形成される。
金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で金属触媒が形成されている。金属触媒層の濃度によって非晶質シリコン層の結晶化程度が変わるが、１０１５ａｔｏｍｓ／ｃｍ２より高い濃度であると、多結晶シリコン層の結晶粒の大きさが小さくなるだけでなく、多結晶シリコン層に残留する金属触媒の量が増加して多結晶シリコン層の特性を低下させる等の問題を起こす不具合があり、１０１１ａｔｏｍｓ／ｃｍ２より低い濃度であると、現在の蒸着装置では均一に蒸着することが難しいだけでなく、非晶質シリコン層の結晶化に必要なシードが十分に形成されない等の問題を起こす。
上記課題を解決するために、本発明のさらに別の観点によれば、基板と、基板上に位置して、幅が３．５μｍ以上であるシード領域から成長した結晶化領域の結晶粒界の主方向に対して、長さ方向（チャネル長方向）が垂直または平行するようにパターニングされた半導体層と、半導体層上に位置したゲート絶縁膜と、ゲート絶縁膜上に位置したゲート電極と、ゲート電極上に位置した層間絶縁膜と、層間絶縁膜上に位置して、半導体層とコンタクトするソース／ドレイン電極と、を備えることを特徴とする、平板表示装置が提供される。
平板表示装置に用いる駆動薄膜トランジスタにおいて、薄膜トランジスタの半導体層の長さ方向と等しい方向に結晶粒界を形成する場合には、電荷の移動方向と等しく、速い電荷移動速度を得ることができて、半導体層の長さ方向とは垂直である結晶粒界を形成する場合には、電荷の移動速度は遅くなるが、他の半導体層間との電荷移動速度差が小さくなり、均一度特性が優秀な半導体層を得ることができるので、均一で優れた特性の薄膜トランジスタを得て、高性能な平板表示装置を製造することができる。
ソース／ドレイン電極と連結された第１電極をさらに備えることができる。第１電極上にはさらに少なくとも有機発光層を有する有機膜層、有機膜層上に第２電極を備えることができる。
結晶粒界は、ＳＧＳ結晶化法で結晶化された領域から、結晶性が成長して結晶化される時に形成することができる。結晶化領域の結晶粒界は、結晶化領域の結晶成長方向と等しい方向が主方向に配列され、シード領域の長さ方向と垂直な一定の方向である。
以上詳述したように本発明によれば、非晶質シリコン層の所定領域をＳＧＳ結晶化法で結晶化して、それ以外の領域には所定領域の結晶性を成長させて結晶化させて結晶化層を形成することにより、結晶粒の大きさや結晶粒界の分布が均一な多結晶シリコン層を得ることができ、均一で優れた特性の薄膜トランジスタを形成して、高性能な平板表示装置を得ることができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
（第１の実施の形態）
図１Ａ〜図１Ｆは、第１の実施の形態による多結晶シリコン層の製造方法を示す工程断面図である。
図１Ａ〜図１Ｆは、第１の実施の形態による多結晶シリコン層の製造方法を示す工程断面図である。
図１Ａを参照して説明すれば、ガラスまたはプラスチックのような透明な絶縁基板１００上にバッファ層（ｂｕｆｆｅｒ）１１０を形成する。この時、バッファ層１１０は絶縁基板１００で発生する水分または不純物が、以後形成される素子に拡散することを防止したり、結晶化時の熱伝達の速度を調節したりすることにより、半導体層の結晶化が順調に進むことができるようにする役割をする。
続いて、バッファ層１１０上に非晶質シリコン層１２０を、物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成する。
図１Ｂを参照すれば、非晶質シリコン層１２０上に金属触媒を拡散させないためのシリコン酸化膜を含んだ第１パターン層１３０を形成する。この時、第１パターン層１３０は、非晶質シリコン層１２０の所定領域を露出させるように形成する。また、第１パターン層１３０は、５０〜５０００Å（５〜５００ｎｍ）の厚さに形成することができる。
図１Ｃを参照すれば、第１パターン層１３０が形成された基板全面上に、第２パターン層１４０を形成する。この時、第２パターン層１４０は、金属触媒の拡散が可能なようにシリコン窒化膜を含んでおり、その厚さは５０〜５０００Åで形成することができる。また、第２パターン層１４０は、第１パターン層１３０により露出した非晶質シリコン層１２０を完全に覆うように形成する必要がある。
図１Ｄを参照すれば、第２パターン層１４０上に金属触媒層１５０を形成する。この時、金属触媒層１５０は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｃｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔのうちのいずれか一つ以上を用いて形成することができる。
また、金属触媒層１５０は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で形成することができる。これは、金属触媒層１５０の濃度によって非晶質シリコン層１２０の結晶化程度が変わるので、１０１５ａｔｏｍｓ／ｃｍ２より高い濃度で金属触媒層１５０を形成する場合には、多結晶シリコン層の結晶粒の大きさが小さくなるだけでなく、多結晶シリコン層に残留する金属触媒の量が増加して多結晶シリコン層の特性を低下させる等の問題を起こす不具合があり、１０１１ａｔｏｍｓ／ｃｍ２より低い濃度で金属触媒層１５０を形成する場合には、現在の蒸着装置では均一に蒸着することが難しいだけでなく、金属触媒層１５０の結晶化に必要なシード（結晶化核）が十分に形成されない等の問題を起こす。
図１Ｅを参照すれば、非晶質シリコン層１２０、第１パターン層１３０、第２パターン層１４０、及び金属触媒層１５０が形成された基板を熱処理して、金属触媒層１５０内の金属触媒を非晶質シリコン層１２０の所定領域に拡散させる（拡散方向を矢印１６０で示す）。
この時、拡散した金属触媒はシード（図示せず）を形成し、シードによって非晶質シリコン層１２０の所定領域をシード領域１７０に結晶化する。また、この時、シード領域１７０は、金属触媒の拡散に影響を受けるが、金属触媒の拡散が第２パターン層１４０では容易に起こることができる反面、第１パターン層１３０では起こらないことによって形成される。
この時、シードは熱処理により金属触媒層１５０の金属触媒が、非晶質シリコン層１２０に拡散して生成されたものである。したがって、シード領域１７０には、結晶化後にも金属触媒が存在するが、１×１０１３ａｔｏｍｓ／ｃｍ２以下の濃度で存在するようになる。
ここで、上述したように、非晶質シリコン層１２０、金属触媒が拡散可能な第２パターン層１４０、及び金属触媒層１５０が順次積層されて、これを熱処理して金属触媒が第２パターン層１４０を通過して非晶質シリコン層１２０に拡散した後、シードを形成し、シードによって非晶質シリコン層１２０が結晶化される結晶化法をＳＧＳ結晶化法として定義する。つまり、シード領域１７０は、ＳＧＳ結晶化法で結晶化された多結晶シリコン層である。
この時、シード領域１７０の多結晶シリコン層は、シードを中心にして放射形状に成長することによって、結晶粒の形状が円形に近い形状で形成されて、これにより結晶粒界も円形に近い形状に形成される。シード領域１７０には複数個の結晶粒が形成されるが、シードが形成される位置及び個数を制御することはできない。したがって、シード領域１７０内では結晶成長方向が無作為的に発生し、これによりシード領域１７０内に形成された結晶粒界の方向は無作為的に形成される。
図１Ｆを参照すれば、第１パターン層１３０下部の非晶質シリコン層１２０において、シード領域１７０の結晶性が成長して（成長方向を矢印１８０で示す）、結晶化領域１９０が形成される。
この時、結晶化領域１９０は、シード領域１７０に直接的に影響を受けるようになる。すなわち、結晶化領域１９０は、シード領域１７０の結晶性の成長により結晶化されるので、シード領域１７０の結晶の大きさ及び結晶化の方向等の影響を受けるようになる。
しかし、結晶化領域１９０には、シード領域１７０と等しいシードは形成されないので、金属触媒はほとんど存在しなくなる。
また、結晶化領域１９０の結晶粒界は、結晶化領域１９０の結晶成長方向と等しい方向が主方向に配列される。すなわち、シード領域１７０の長さ方向に対して垂直な方向が、結晶化領域１９０の結晶粒界の主方向になる。
この時、シード領域１７０及び結晶化領域１９０を結晶化する時の温度は４００〜８００℃範囲内で実施し、結晶化時間は１分〜３０００分間で進行することができる。
本実施の形態のシード領域と結晶化領域において、結晶化領域はシード領域の結晶粒が側面成長したものであり、結晶化の方法において、シード領域は従来の金属誘導結晶化法（ＭＩＣ法）に類似しており、結晶化領域はや金属誘導側面結晶化法（ＭＩＬＣ法）に類似している。しかし、シード領域をＳＧＳ法で形成することによって、半導体層内に金属触媒が低濃度に存在することができ、したがって、結晶粒の大きさは、ＭＩＣ法やＭＩＬＣ法よりも大きな結晶粒を得ることができる。
（第２の実施の形態）
図２Ａ〜図２Ｆは第２の実施の形態による多結晶シリコン層の製造方法を示す工程断面図である。
図２Ａ〜図２Ｆは第２の実施の形態による多結晶シリコン層の製造方法を示す工程断面図である。
図２Ａを参照して説明すると、ガラスまたはプラスチックのような透明な絶縁基板２００上にバッファ層２１０を形成する。この時、バッファ層２１０は、絶縁基板２００で発生する水分または不純物が、以後形成される素子に拡散することを防止したり、結晶化時の熱伝達の速度を調節したりすることにより、半導体層の結晶化が順調に進むことができるようにする役割をする。
続いて、バッファ層２１０上に非晶質シリコン層２２０を物理的気相蒸着法または化学的気相蒸着法で形成する。
図２Ｂを参照すれば、非晶質シリコン層２２０上に金属触媒を拡散することができる第２パターン層２４０を形成する。この時、第２パターン層２４０は、シリコン窒化膜を含んでおり、その厚さは５０〜５０００Åで形成することができる。
図２Ｃを参照すれば、第２パターン層２４０上に、第２パターン層２４０の所定領域が露出するように第１パターン層２３０を形成する。この時、第１パターン層２３０は、金属触媒を拡散させないシリコン酸化膜を含んでおり、５０〜５０００Åの厚さに形成することができる。
図２Ｄを参照すれば、第１パターン層２３０及び第２パターン層２４０が形成された絶縁基板２００上に金属触媒層２５０を形成する。この時、金属触媒層２５０は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｃｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔのうちのいずれか一つ以上を用いて形成する。
また、金属触媒層２５０は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で形成することができる。これは金属触媒層２５０の濃度によって非晶質シリコン層２２０の結晶化程度が変わるので、１０１５ａｔｏｍｓ／ｃｍ２より高い濃度で金属触媒層２５０を形成する場合には、多結晶シリコン層の結晶粒の大きさが小さくなるだけでなく、多結晶シリコン層に残留する金属触媒の量が増加して多結晶シリコン層の特性を低下させる等の問題を起こす不具合があり、１０１１ａｔｏｍｓ／ｃｍ２より低い濃度で金属触媒層２５０を形成する場合には、現在蒸着装置では、均一に蒸着することが難しいだけでなく金属触媒層２５０の結晶化に必要なシード（結晶化核）が十分に形成されない等の問題を起こす。
図２Ｅを参照すれば、非晶質シリコン層２２０、第２パターン層２４０、第１パターン層２３０及び金属触媒層２５０が形成された基板を熱処理して、金属触媒層２５０内の金属触媒を非晶質シリコン層２２０の所定領域に拡散させる（拡散方向を矢印２６０で示す）。
この時、拡散した金属触媒は、シード（図示せず）を形成して、シードにより非晶質シリコン層２２０の所定領域をシード領域２７０に結晶化する。この時、シード領域２７０は、金属触媒の拡散２６０に影響を受けるようになるが、金属触媒の拡散が第２パターン層２４０では容易に起こる反面、第１パターン層２３０では起こらないことによって形成される。すなわち、金属触媒層２５０のうち第１パターン層２３０上に形成された金属触媒は拡散できないが、第２パターン層２４０上に蒸着された金属触媒は容易に拡散して非晶質シリコン層２２０に拡散が可能になる。
この時、シード領域２７０の多結晶シリコン層は、シードを中心にして放射形状に成長することによって結晶粒の形状が円形状に形成されて、これにより結晶粒界も円形状に形成される。シード領域２７０には複数個の結晶粒が形成されるが、シードが形成される位置及び個数を制御することができない。したがって、シード領域２７０内で結晶成長方向が無作為的に発生して、これによりシード領域２７０内に形成された結晶粒界の方向は無作為的に形成される。
図２Ｆを参照すれば、第１パターン層２３０下部に位置した非晶質シリコン層がシード領域２７０の結晶性の成長（成長方向を矢印２８０で示す）により結晶化領域２９０を形成する。
この時、結晶化領域２９０はシード領域２７０に直接的な影響を受けるようになる。すなわち、結晶化領域２９０はシード領域２７０の結晶性の成長により結晶化されるのでシード領域２７０の結晶の大きさ及び結晶化の方向等の影響を受けるようになる。しかし、結晶化領域２９０にはシード領域２７０のようなシードが形成されないので金属触媒はほとんど存在しなくなる。
また、結晶化領域２９０の結晶粒界は、結晶化領域２９０の結晶成長方向と等しい方向が主方向に配列される。すなわち、シード領域２７０の長さ方向の垂直方向が主方向になる。
この時、シード領域２７０及び結晶化領域２９０を結晶化する時の温度は、４００〜８００℃範囲内で実施し、結晶化時間は１分〜３０００分間進行することができる。
図３Ａ及び図３Ｂは、第１の実施の形態または第２の実施の形態により結晶化された多結晶シリコン層の平面を示す説明図である。
図３Ａを参照すれば、図１Ａ〜図１Ｆ、または図２Ａ〜図２Ｆの方法で非晶質シリコン層を多結晶シリコン層に結晶化して、金属触媒層、第１パターン層及び第２パターン層を除去した後のシード領域３１０と結晶化領域３２０が示されている。
この時、シード領域３１０はＳＧＳ結晶化法で結晶化された領域であって、結晶化領域３２０はシード領域３１０から結晶が成長（成長方向を矢印３３０で示す）した領域である。
図３Ｂを参照すれば、図３ＡのＡ領域を拡大したものであって、ＳＧＳ結晶化法で結晶化されたシード領域３１０、シード領域３１０から結晶が成長した結晶化領域３２０、及びこれらの境界面３４０が、区分されて示されている。
この時、シード領域３１０内部には多角形（円形に近い形態）の複数個の結晶粒３５０が存在するのを見ることができ、結晶化領域３２０には境界面３４０の長さ方向（すなわち、シード領域の長さ方向）と垂直な方向に形成された結晶粒界３６０が存在するのを見ることができる。
特に、シード領域３１０内部の結晶粒界の主方向（すなわち、大部分の結晶粒界の方向）は、不規則すなわちランダム（ｒａｎｄｏｍ）であることがわかるが、結晶化領域３２０の結晶粒界の主方向は、境界面３４０の方向と垂直な一定の方向であることが分かる。
図４Ａは、第１の実施の形態または第２の実施の形態により結晶化された多結晶シリコン層のシード領域３１０の幅と、結晶化領域３２０の成長の長さとの関係を見ることのできる説明図である。図４Ａを参照すれば、シード領域３１０の幅Ｗ１、Ｗ２、Ｗ３、Ｗ４により結晶化領域３２０の成長（成長を矢印３３０で示す）の長さが決定されることがわかる。この時、幅が相異なるシード領域３１０の各々の長さＬは、同一の４５０μｍとした。
図４Ａに示されているように、シード領域３１０の幅Ｗ１が１００μｍである場合、結晶化領域３２０の成長の長さは１００μｍ以上になるが、シード領域３１０の幅Ｗ２が５０μｍである場合にも、結晶化領域３２０の成長の長さは１００μｍ以上になる。すなわち、シード領域３１０の幅Ｗ１、Ｗ２が５０μｍ以上である場合には、結晶化領域３２０の成長の長さは１００μｍ以上程度にほとんど飽和（ｓａｔｕｒａｔｉｏｎ）した長さになる。
また、シード領域３１０の幅Ｗ３が１０μｍである場合、結晶化領域３２０の成長の長さは約８０μｍになる。この時、シード領域３１０の幅Ｗ２が５０μｍであるシード領域３１０に近いほど、シード領域３１０の幅Ｗ３が１０μｍである結晶化領域３２０における成長の長さが長くなるが、これは幅Ｗ２が５０μｍであるシード領域３１０に影響を受けるからである。
この時、図４Ａの結果だけで考えれば、シード領域３１０の幅が１０μｍ以上になると、成長が発生して結晶化領域３２０が形成され、シード領域３１０の幅が２μｍ以下である場合には成長は起こらず、結晶化領域３２０が発生しないことが解析できる。しかし、図４Ａの結果だけでは、成長が発生するシード領域３１０の幅は、２μｍ以上であって１０μｍ未満の場合であると決めることはできない。
シード領域３１０の幅が２μｍ以上であって１０μｍ未満である時に、成長が発生して結晶化領域３２０が形成されるのかどうかを調べるため、所定の面積を有する四角形のシード領域を形成し、シード領域の面積に対する結晶化領域の成長の長さを測定したのが図４Ｂである。
所定の面積を有する四角形のシード領域を形成する理由は、長さが４５０μｍであって、幅が数μｍの小さいシード領域を形成するのは難しいためであり、等しい面積を有する正四角形のシード領域を形成して、成長が可能であるか類推した。
幅の狭いシード領域を形成するためには、図１Ｄ〜図１Ｆ（または図２Ｄ〜図２Ｆ）で図示した第１パターン層１３０（または第１パターン層２３０）、第２パターン層１４０（または第２パターン層２４０）、及び金属触媒層１５０（または金属触媒層２５０）の形成が難しく、金属触媒層１５０（または金属触媒層２５０）からの金属触媒が拡散しにくい。一方、長さと幅とが同じ大きさに形成された四角形のシード領域は、金属触媒の拡散が容易である。これは幅が狭くて長さが長い拡散通路より、幅と長さとが同様な拡散通路に拡散する方が容易なためである。
図４Ｂのグラフを参照すれば、四角形のシード領域の面積が６４００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約１４μｍ）、結晶化領域の成長の長さは約１１０μｍになって、四角形のシード領域の面積が４９００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約１１μｍ）、結晶化領域の成長の長さは約１００μｍになって、四角形のシード領域の面積が３６００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約８μｍ）は、結晶化領域の成長の長さは約５０μｍになって、四角形のシード領域の面積が２５００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約５．５μｍ）は、結晶化領域の成長の長さは約２５μｍになって、四角形のシード領域の面積が１６００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約３．５μｍ）は、結晶化領域の成長の長さは約２０μｍになって、四角形のシード領域の面積が４００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約０．８μｍ）は、結晶化領域の成長の長さは約５μｍになるが、四角形のシード領域の面積が１００μｍ２である場合（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約０．２μｍ）には成長がなくなる。
図４Ｂの結果を図４Ａの結果に対応させてみれば、面積が４９００μｍ２である場合には図４Ａの幅が１０μｍであるのと同様であるが、その成長の長さは、図４Ｂの結果では１００μｍ、図４Ａの結果では８０μｍと、差があることがわかる。これは等しい面積のシード領域は等しい量の金属触媒が拡散してシードを形成するはずであるが、シード領域の形状が、長さ及び幅が同じである四角形の場合と、長さが４５０μｍで幅が約１１μｍであり長さと幅との差が大きい四角形の場合とでは、成長する長さが変わるためだ。
したがって、シード領域の形状が、長さと幅とが同じ四角形である時の成長の長さは、長さと幅との差が大きい四角形の場合に比較してさらに長くなる効果を勘案して、面積がそれぞれ３６００μｍ２、２５００μｍ２、１６００μｍ２、４００μｍ２及び１００μｍ２であることをそれぞれ８μｍ、５．５μｍ、３．５μｍ、０．８μｍ及び０．２μｍの幅を有して、長さが４５０μｍであるシード領域に当てはめて考えれば、８μｍ、５．５μｍ、３．５μｍ、０．８μｍ及び０．２μｍの幅を有して、長さが４５０μｍであるシード領域においては、成長の正確な長さはわからないものの、成長の可能性は明確である。
したがって、図４Ｂにおいて、長さと幅とが同じ四角形のシード領域面積が１６００μｍ２（長さが４５０μｍである四角形のシード領域に換算する場合、幅が約３．５μｍ）である場合には、成長の長さが２０μｍであるが、図４Ａの結果よりも図４Ｂの結果での成長の長さが長くなっている効果を勘案したとしても、長さが４５０μｍで幅が３．５μｍのシード領域の場合には、成長が可能であることは明らかである。
一方、長さと幅とが同様な四角形の面積が４００μｍ２（長さが４５０μｍである四角形形態のシード領域に換算する場合、幅が約０．８μｍ）である場合には、成長長さが５μｍであるので、図４Ａの結果よりも図４Ｂの結果での成長の長さが長くなっている効果を勘案するならば、幅が０．８μｍである場合には、結晶化はほとんど起こらないと判断できる。
したがって、シード領域において、長さと幅とが同じ四角形ではなく、長さと幅との差が大きい四角形（長さは４５０μｍである四角形）の場合には、シード領域の幅は、少なくとも３．５μｍ以上であれば、成長が可能であることがわかる。
図５は本実施の形態の結晶化法で結晶化された半導体層を含む有機電界発光素子の平面図を示しており、図６Ａ〜図６Ｃは図５の半導体層をいくつかの例で結晶化する際の平面図である。
図５を参照しながら説明すれば、有機電界発光素子には、ガラスまたはプラスチックのような透明な絶縁基板上にスキャンライン４１０、データライン４２０及び共通電源ライン４３０で定義される単位画素が位置している。
単位画素は、半導体層４４１、半導体層４４１上に位置したゲート絶縁膜（図示せず）、ゲート絶縁膜上に位置して半導体層４４１に対応する位置に位置するゲート電極４４２、及び半導体層４４１の所定領域に連結されたソース／ドレイン電極４４３を有する薄膜トランジスタ４４０と、下部電極４５１及び上部電極４５２を有するキャパシター４５０と、薄膜トランジスタ４４０のソース／ドレイン電極４４３に連結された第１電極４６０と、第１電極４６０上に位置して少なくとも有機発光層を有する有機膜層（図示せず）と、有機膜層上に位置した第２電極（図示せず）と、を備えている。
この時、ソース／ドレイン電極４４３上には、層間絶縁膜（図示せず）または平坦化膜の少なくともいずれかが存在して、薄膜トランジスタ４４０を電気的に保護したり、平坦化させたりする役割をする。
また、薄膜トランジスタ４４０は、図１Ａ〜図１Ｆまたは図２Ａ〜図２Ｆの結晶化方法で結晶化された結晶化領域をパターニングして形成された半導体層で形成することができる。
図６Ａ〜図６Ｃ各々を説明するが、まず、基板上に非晶質シリコン層を形成し、非晶質シリコン層を図１Ａ〜図１Ｆまたは図２Ａ〜図２Ｆの結晶化方法で結晶化し、パターニングして半導体層を形成する工程を説明する。シード領域４７０と結晶化領域の成長方向４８０を示す。
すなわち、図６Ａは、以後に形成されるデータライン４２０または共通電源ライン４３０と等しい方向に、シード領域４７０を形成した後、形成する半導体層の長さ方向と等しい方向に結晶化領域を成長させた後、パターニングして半導体層４４１を形成する場合である。
また、図６Ｂは以後形成されるデータライン４１０と等しい方向にシード領域４７０を形成した後、形成する半導体層の長さ方向とは垂直である方向に結晶化領域を成長させた後、パターニングして半導体層４４１を形成する場合である。
また、図６Ｃは、図６Ａ及び図６Ｂで説明した方法を同時に実施する場合である。ある１つの半導体層４４１は、データライン４２０または共通電源ライン４３０と等しい方向に形成されたシード領域を形成し、形成する半導体層の長さ方向と等しい方向に成長させた結晶化領域をパターニングして半導体層４４１を形成するものであり、他の１つの半導体層４４１は、スキャンライン４１０と等しい方向に形成されたシード領域を形成し、形成する半導体層の長さ方向と垂直である方向に成長させた結晶化領域をパターニングして半導体層４４１を形成する場合である。
したがって、図６Ａでの半導体層４４１の場合には、半導体層４４１内部の結晶粒界が半導体層の長さ方向、すなわち、電荷の移動方向と等しく、電荷の移動速度が速い半導体層４４１を得ることができる。
また、図６Ｂでの半導体層４４１の場合には、半導体層４４１内部の結晶粒界が半導体層の幅方向、すなわち、電荷の移動方向とは垂直である方向に形成されることによって、電荷の移動速度は、図６Ａの半導体層４４１に比べて遅いが、他の半導体層間の電荷移動速度差が大きくなく、均一度の高い半導体層４４１を得ることができる。
また、図６Ｃでの半導体層の場合には、それぞれの半導体層が要求する特性に合うように半導体層を形成することができるようになる。すなわち、スイッチング薄膜トランジスタの半導体層は半導体層の長さ方向と等しい方向に結晶粒界を形成することによって速い電荷移動速度を得ることができて、駆動薄膜トランジスタの半導体層は、半導体層の長さ方向とは垂直である結晶粒界を形成することによって他の半導体層との均一度特性が優秀な半導体層を得ることができる。
図６Ａ〜図６Ｃで図示したシード領域４７０は、直線形態に形成されているので、これは第１パターン層及び第２パターン層を形成しやすいという便利性に優れたものであるが、図７Ａ及び図７Ｂにおいては、半導体層４１１の位置または工程的な理由によって、折れ曲がった直線形態のシード領域４７０ａ、または曲線形態のシード領域４７０ｂのパターンが形成されている。したがって、本実施の形態に応用できるシード領域は、いかなる形態にも変更することができる。但しその最も狭い方向の幅または長さは、３．５μｍ以上であれば良い。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、非晶質シリコン層の所定領域を結晶化することにより得られる多結晶シリコン層、多結晶シリコン層の製造方法、及び多結晶シリコン層を利用した平板表示装置に適用可能である。
１００ 絶縁基板
１１０ バッファ層
１２０ 非晶質シリコン層
１３０ 第１パターン層
１４０ 第２パターン層
１５０ 金属触媒層
１７０ シード領域
１９０ 結晶化領域
１１０ バッファ層
１２０ 非晶質シリコン層
１３０ 第１パターン層
１４０ 第２パターン層
１５０ 金属触媒層
１７０ シード領域
１９０ 結晶化領域
Claims (27)
- 基板と、
前記基板上に位置し、シード領域及び前記シード領域から成長した結晶化領域と、
を備え、
前記シード領域は、幅が３．５μｍ以上であり、かつ、金属触媒の濃度が１×１０ １３ ａｔｏｍｓ／ｃｍ ２ 以下となる領域であり、
（ａ）前記金属触媒を拡散させないための第１のパターン層を、非晶質シリコン層上に、前記非晶質シリコン層の所定領域を露出させるように形成し、
（ｂ）前記金属触媒の拡散が可能な第２のパターン層を、少なくとも前記所定領域上に形成し、
（ｃ）前記金属触媒を含む金属触媒層を、前記第２のパターン層上の領域のうち、少なくとも前記所定領域上に位置する領域に形成し、
（ｄ）前記金属触媒中の前記金属触媒を、前記第２のパターン層を介して前記所定領域内に拡散させる熱処理を行い、
（ｅ）前記第１のパターン層、前記第２のパターン層、及び前記金属触媒層を除去する
ことで前記所定領域内に形成され、
前記結晶化領域は、前記非晶質シリコン層の少なくとも一部が結晶化することで形成されることを特徴とする、多結晶シリコン層。 - 前記結晶化領域は、前記シード領域の結晶性が成長して結晶化した領域であることを特徴とする、請求項１記載の多結晶シリコン層。
- 前記シード領域は、少なくとも長さが幅より大きいライン形態であることを特徴とする、請求項１または２に記載の多結晶シリコン層。
- 前記シード領域は、少なくとも１つのシードを含んでいることを特徴とする、請求項１〜３のいずれかに記載の多結晶シリコン層。
- 前記シードは、金属触媒を含んでいることを特徴とする、請求項４に記載の多結晶シリコン層。
- 前記シード領域の幅は、５０μｍ以下であることを特徴とする、請求項１〜５のいずれかに記載の多結晶シリコン層。
- 前記シード領域の結晶粒界の主方向は、不規則であることを特徴とする、請求項１〜６のいずれかに記載の多結晶シリコン層。
- 前記結晶化領域の結晶粒界の主方向は、前記シード領域の長さ方向と垂直であることを特徴とする、請求項１〜７のいずれかに記載の多結晶シリコン層。
- 前記第１のパターン層は、シリコン酸化膜を含んでいることを特徴とする、請求項１に記載の多結晶シリコン層。
- 前記シリコン酸化膜の厚さは、５０〜５０００Åであることを特徴とする、請求項９に記載の多結晶シリコン層。
- 前記第２のパターン層は、シリコン窒化膜を含んでいることを特徴とする、請求項１〜１０のいずれかに記載の多結晶シリコン層。
- 基板と、
前記基板上に位置し、シード領域及び前記シード領域から成長した結晶化領域と、
を備え、
前記シード領域は、幅が３．５μｍ以上であり、かつ、金属触媒の濃度が１×１０ １３ ａｔｏｍｓ／ｃｍ ２ 以下となる領域であり、
（ａ）前記金属触媒の拡散が可能な第２のパターン層を、非晶質シリコン層上に形成し、
（ｂ）前記金属触媒を拡散させないための第１のパターン層を、前記第２のパターン層上の領域のうち、前記非晶質シリコン層の所定領域上に位置する領域を露出させるように形成し、
（ｃ）前記金属触媒を含む金属触媒層を、少なくとも前記第２のパターン層が露出された領域に形成し、
（ｄ）前記金属触媒中の前記金属触媒を、前記第２のパターン層を介して前記所定領域内に拡散させる熱処理を行い、
（ｅ）前記第１のパターン層、前記第２のパターン層、及び前記金属触媒層を除去する
ことで前記所定領域内に形成され、
前記結晶化領域は、前記非晶質シリコン層の少なくとも一部が結晶化することで形成されることを特徴とする、多結晶シリコン層。 - 前記第１のパターン層は、シリコン酸化膜を含んでいることを特徴とする、請求項１２に記載の多結晶シリコン層。
- 前記シリコン酸化膜の厚さは、５０〜５０００Åであることを特徴とする、請求項１３に記載の多結晶シリコン層。
- 前記第２のパターン層は、シリコン窒化膜を含んでいることを特徴とする、請求項１２〜１４のいずれかに記載の多結晶シリコン層。
- 前記シリコン窒化膜は、５０〜５０００Åであることを特徴とする、請求項１５に記載の多結晶シリコン層。
- （ａ）基板上に非晶質シリコン層を形成する段階と、
（ｂ）金属触媒を拡散させないための第１のパターン層を、前記非晶質シリコン層上に、前記非晶質シリコン層の所定領域を露出させるように形成する段階と、
（ｃ）前記金属触媒の拡散が可能な第２のパターン層を、少なくとも前記所定領域上に形成する段階と、
（ｄ）前記金属触媒を含む金属触媒層を、前記第２のパターン層上の領域のうち、少なくとも前記所定領域上に位置する領域に形成する段階と、
（ｅ）前記金属触媒中の前記金属触媒を、前記第２のパターン層を介して前記所定領域内に拡散させる熱処理を行うことで、幅が３．５μｍ以上であり、かつ、金属触媒の濃度が１×１０ １３ ａｔｏｍｓ／ｃｍ ２ 以下となるシード領域を前記所定領域内に形成する段階と、
（ｆ）前記シード領域内にシードを形成し、前記シードによって少なくともシード領域を結晶化し、前記シード領域の結晶性を成長させることで、前記所定領域以外の非晶質シリコン層を結晶化領域に結晶化する段階と、
を含むことを特徴とする、多結晶シリコン層の製造方法。 - 前記熱処理は、４００〜８００℃の温度範囲で、１〜３０００分の工程時間で行うことを特徴とする、請求項１７に記載の多結晶シリコン層の製造方法。
- 前記第１のパターン層はシリコン酸化膜を含んでおり、前記第２のパターン層はシリコン窒化膜を含んでいることを特徴とする、請求項１７または１８に記載の多結晶シリコン層の製造方法。
- 前記金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で前記金属触媒が形成されていることを特徴とする、請求項１７〜１９のいずれかに記載の多結晶シリコン層の製造方法。
- （ａ）基板上に非晶質シリコン層を形成する段階と、
（ｂ）前記非晶質シリコン層上に金属触媒の拡散が可能な第２のパターン層を形成する段階と、
（ｃ）前記金属触媒を拡散させないための第１のパターン層を、前記第２のパターン層上の領域のうち、前記非晶質シリコン層の所定領域上に位置する領域を露出させるように形成する段階と、
（ｄ）前記金属触媒を含む金属触媒層を、少なくとも前記第２のパターン層が露出された領域に形成する段階と、
（ｆ）前記金属触媒中の前記金属触媒を、前記第２のパターン層を介して前記所定領域内に拡散させる熱処理を行うことで、幅が３．５μｍ以上であり、かつ、金属触媒の濃度が１×１０ １３ ａｔｏｍｓ／ｃｍ ２ 以下となるシード領域を前記所定領域内に形成する段階と、
（ｆ）前記シード領域内にシードを形成し、前記シードによって少なくともシード領域を結晶化し、前記シード領域の結晶性を成長させることで、前記所定領域以外の非晶質シリコン層を結晶化領域に結晶化する段階と、
を含むことを特徴とする、多結晶シリコン層の製造方法。 - 前記熱処理は、４００〜８００℃の温度範囲で、１〜３０００分の工程時間で行うことを特徴とする、請求項２１に記載の多結晶シリコン層の製造方法。
- 前記第１のパターン層はシリコン酸化膜を含んでおり、前記第２のパターン層はシリコン窒化膜を含んでいることを特徴とする、請求項２１または２２に記載の多結晶シリコン層の製造方法。
- 前記金属触媒層は、１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の濃度で前記金属触媒が形成されていることを特徴とする、請求項２１〜２３のいずれかに記載の多結晶シリコン層の製造方法。
- 基板と、
前記基板上に位置して、幅が３．５μｍ以上であり、かつ、金属触媒の濃度が１×１０ １３ ａｔｏｍｓ／ｃｍ ２ 以下となるシード領域から成長した結晶化領域のうち、前記結晶化領域の結晶粒界の主方向に対して、長さ方向が垂直または平行となる部分をパターニングされた半導体層と、
前記半導体層上に位置したゲート絶縁膜と、
前記ゲート絶縁膜上に位置したゲート電極と、
前記ゲート電極上に位置した層間絶縁膜と、
前記層間絶縁膜上に位置して、前記半導体層とコンタクトするソース／ドレイン電極と、
を備え、
前記シード領域は、
（ａ）前記金属触媒を拡散させないための第１のパターン層を、非晶質シリコン層上に、前記非晶質シリコン層の所定領域を露出させるように形成し、
（ｂ）前記金属触媒の拡散が可能な第２のパターン層を、少なくとも前記所定領域上に形成し、
（ｃ）前記金属触媒を含む金属触媒層を、前記第２のパターン層上の領域のうち、少なくとも前記所定領域上に位置する領域に形成し、
（ｄ）前記金属触媒中の前記金属触媒を、前記第２のパターン層を介して前記所定領域内に拡散させる熱処理を行い、
（ｅ）前記第１のパターン層、前記第２のパターン層、及び前記金属触媒層を除去する
ことで前記所定領域内に形成され、
前記結晶化領域は、前記非晶質シリコン層の少なくとも一部が結晶化することで形成される
ことで形成された領域であることを特徴とする、平板表示装置。 - 前記ソース／ドレイン電極と連結された第１電極をさらに備えることを特徴とする、請求項２５に記載の平板表示装置。
- 前記結晶粒界は、ＳＧＳ結晶化法で結晶化された領域から、結晶性が成長して結晶化される時に形成されることを特徴とする、請求項２５に記載の平板表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050122628A KR100721957B1 (ko) | 2005-12-13 | 2005-12-13 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR10-2005-0122628 | 2005-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007165905A JP2007165905A (ja) | 2007-06-28 |
| JP5084241B2 true JP5084241B2 (ja) | 2012-11-28 |
Family
ID=37913134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006336334A Active JP5084241B2 (ja) | 2005-12-13 | 2006-12-13 | 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8125033B2 (ja) |
| EP (1) | EP1798760A3 (ja) |
| JP (1) | JP5084241B2 (ja) |
| KR (1) | KR100721957B1 (ja) |
| CN (1) | CN1983571B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035185B2 (en) * | 2003-03-26 | 2011-10-11 | Sony Corporation | Electrode, method of making same, photoelectric transfer element, method of manufacturing same, electronic device and method of manufacturing same |
| US8704083B2 (en) | 2010-02-11 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and fabrication method thereof |
| CN113454792A (zh) * | 2018-12-27 | 2021-09-28 | 深圳市柔宇科技股份有限公司 | 一种功能器件及其制造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498573A (en) * | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
| JPH0766424A (ja) * | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3504336B2 (ja) * | 1994-06-15 | 2004-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3662479B2 (ja) * | 1994-06-22 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW280943B (ja) * | 1994-07-15 | 1996-07-11 | Sharp Kk | |
| JP3124480B2 (ja) * | 1995-12-12 | 2001-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JPH10214974A (ja) * | 1997-01-28 | 1998-08-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6452211B1 (en) * | 1997-06-10 | 2002-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| JP3582766B2 (ja) * | 1997-12-19 | 2004-10-27 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3582768B2 (ja) | 1998-07-13 | 2004-10-27 | シャープ株式会社 | 半導体装置の製造方法 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP3927756B2 (ja) * | 2000-05-16 | 2007-06-13 | シャープ株式会社 | 半導体装置の製造方法 |
| TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| TW546857B (en) * | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20030030403A (ko) | 2001-10-11 | 2003-04-18 | (주)씨앤에스 테크놀로지 | 영상복호기의 매크로블럭 레벨 제어회로 |
| KR100473996B1 (ko) * | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| JP4190798B2 (ja) * | 2002-05-08 | 2008-12-03 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP2004087535A (ja) * | 2002-08-22 | 2004-03-18 | Sony Corp | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| TWI316736B (en) | 2003-05-02 | 2009-11-01 | Au Optronics Corp | Method of fabricating polysilicon film by excimer laser crystallization process |
| US7112458B2 (en) * | 2003-10-02 | 2006-09-26 | Tpo Displays Corp. | Method of forming a liquid crystal display |
| KR20050068207A (ko) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | ２-블록 레이저 마스크 및 이를 이용한 결정화방법 |
| KR100625999B1 (ko) * | 2004-02-26 | 2006-09-20 | 삼성에스디아이 주식회사 | 도너 시트, 상기 도너 시트의 제조방법, 상기 도너 시트를이용한 박막 트랜지스터의 제조방법, 및 상기 도너 시트를이용한 평판 표시장치의 제조방법 |
| KR100671824B1 (ko) * | 2005-12-14 | 2007-01-19 | 진 장 | 역 스태거드 박막 트랜지스터 제조 방법 |
-
2005
- 2005-12-13 KR KR1020050122628A patent/KR100721957B1/ko active IP Right Grant
-
2006
- 2006-12-12 US US11/636,962 patent/US8125033B2/en active Active
- 2006-12-13 CN CN2006101669827A patent/CN1983571B/zh active Active
- 2006-12-13 JP JP2006336334A patent/JP5084241B2/ja active Active
- 2006-12-13 EP EP06256355A patent/EP1798760A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP1798760A2 (en) | 2007-06-20 |
| EP1798760A3 (en) | 2011-01-12 |
| CN1983571B (zh) | 2011-09-14 |
| JP2007165905A (ja) | 2007-06-28 |
| US20070131934A1 (en) | 2007-06-14 |
| US8125033B2 (en) | 2012-02-28 |
| KR100721957B1 (ko) | 2007-05-25 |
| CN1983571A (zh) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6692996B2 (en) | Method for crystallizing silicon layer | |
| KR100839735B1 (ko) | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 | |
| KR100864883B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| US6727121B2 (en) | Method for crystallizing a silicon layer and fabricating a TFT using the same | |
| JP2009004770A (ja) | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 | |
| KR101049802B1 (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 | |
| JP5291055B2 (ja) | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 | |
| JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| KR100712101B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| JP6081689B2 (ja) | 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法 | |
| JP4313299B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP5084241B2 (ja) | 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置 | |
| KR100731752B1 (ko) | 박막트랜지스터 | |
| JP5186105B2 (ja) | 多結晶シリコン層、多結晶シリコン層製造方法、および多結晶シリコン層を用いる平板表示装置 | |
| JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007317841A (ja) | 結晶質半導体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110224 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5084241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |