JP5082388B2 - 入力断検出機能付き電源回路 - Google Patents

Description

この発明は、様々な電気機器に搭載される電源回路のうちＡＣ電源の入力が断たれたことを検出する入力断検出機能付きの電源回路に関する。

以前より、ＡＣ電源を入力して動作する電気装置において、停電時にそれを速やかに検出してＡＣ電源から充電池の電源供給へと切り替える入力断検出機能を備えたものがある（例えば特許文献１，２）。

また、電源スイッチのオフ操作や、電源プラグがコンセントから外されたことを検出して、供給電圧が動作電圧を下回る前に内部のＬＳＩ（大規模集積回路）に必要なデータの退避動作をさせたり、様々な表示回路の出力動作を素早く停止させたりする入力断検出機能を備えたものもある。

従来、ＡＣ電源の入力が断たれたことの検出は、電源ラインの電圧を整流回路や平滑容量等を介して検出回路に入力させ、この電圧が所定量低下した場合にＡＣ電源の入力断と判別するように構成するのが一般であった。
特開昭５８−２１２３３５号公報 特開平３−１３９１３２号公報

近年、ＡＣ電源を入力してスイッチングレギュレータ等により所定のＤＣ電圧を生成して内部回路に供給する電源回路においては、高調波抑制のために電源ライン上にフィルタ回路を設けるのが一般である。しかしながら、このようなフィルタ回路を設けた場合、ＡＣ電源の入力が断たれた際に、フィルタ回路の容量素子に一定の電荷が蓄えられた状態となるため、電源ラインの電圧は速やかに収束せず、それによりＡＣ電源の切断を速やかに検出することが出来ないという課題が生じていた。

すなわち、電源ライン上の電圧を整流回路と平滑容量とを介して検出回路で検出する従来の検出回路では、電源ラインの電圧が速やかにゼロに収束しないと、電源ラインから平滑容量に電圧が供給されつづけ、検出電圧が速やかに低下しない。

また、電源ラインの電圧を速やかに収束させるために、電源ライン間に設けられる抵抗の値を比較的小さな値に設定してフィルタ容量の電荷を速やかに放出させる構成も採用されている。しかしながら、この方式では電源の入力断を速やかに検出するには抵抗値をより小さくしなければならず、そうすれば待機電力や無駄な電力消費が増すという問題が生じる。

また、本発明者らは、ＡＣ電源が入力される２つの電源ラインに対して、それぞれ独立して電源切断を検出する回路を設けることで、フィルタ容量などで電源ラインの電圧が素早くゼロに収束しない場合でも、負電圧に帯電している側の電源ラインの検出回路において電源の入力が断たれたことを速やかに検出する方式について検討した。しかしながら、このような方式では、検出回路をＩＣ化した場合に、ＩＣに電源断の検出用に２つの入力端子を設けなければならず、ＩＣパッケージの増大、並びに、コストの増大に繋がると考えられた。

この発明の目的は、電源ライン上に比較的に大きなフィルタ容量等が設けられていても、ＡＣ電源の入力が断たれた場合にそれを速やかに検出できるとともに、このような検出を１つの検出端子のみを備える回路で実現できる検出機能付きの電源回路を提供することにある。

本発明は、上記目的を達成するため、ＡＣ電源が入力される複数の電源ライン（Ｌａ，Ｌｂ）の間にフィルタ容量が接続された高調波抑制フィルタと、この高調波抑制フィルタの後段に接続された整流回路および平滑コンデンサと、前記整流回路により整流され前記平滑コンデンサにより平滑された電圧を受けて所定の出力電圧を生成するスイッチングレギュレータと、前記整流回路とは別に設けられ、前記複数の電源ラインのうち第１電源ラインに入力されるＡＣ電源の半周期の電圧を保持する第１の容量と、前記第１の容量が保持する電圧に第２電源ラインに入力されるＡＣ電源の残り半周期の電圧を加算して複合させ、複合させない場合よりも高い電圧を生成する合算回路（２１）と、前記合算回路により加算して複合された電圧を保持する第２の容量と、前記第２の容量に保持された電圧に基づき前記ＡＣ電源の入力が断たれたことを検出する入力断検出回路（１７，１８）とを備えている構成とした。

このような構成によれば、電源ライン間に比較的に大きなフィルタ容量があってＡＣ電源が切断されてから暫くの間、電圧がゼロに収束しない場合でも、上記の合算回路の電圧を維持するための交流電源がなくなるため、合算回路の出力は半分近くまで速やかに低下する。従って、これをモニタすることでＡＣ電源の入力が断たれたことを速やかに検出することが出来る。

また、電圧のモニタを行う検出回路は１つのみ設ければよいので、検出回路をＩＣ化した場合でも、検出用の入力端子を１つにすることが出来る。
具体的には、前記合算回路として、半波倍電圧整流回路（図２）や全波倍電圧整流回路（図７）を適用することが出来る。

このような倍電圧整流回路によれば、フィルタ容量等の作用で電源ラインに高い電圧が残留しても、ＡＣ電源の入力が断たれれば直ぐに倍電圧整流の動作が停止され、出力電圧は速やかに半分程度まで低下する。従って、これをモニタすることでＡＣ電源の入力断を速やかに検出することが出来る。

また具体的には、前記合算回路として、前記第１と第２の電源ラインの交流電圧をそれぞれ半波整流して平滑コンデンサで受ける少なくとも２個の半波整流平滑回路（２３ａ，２３ｂ：図１０）と、これら半波整流平滑回路の出力電圧を所定の重み付けで加算して出力する和算回路（Ｒ１１，Ｒ１２）とを備えた構成を適用することも出来る。

このような構成によれば、ＡＣ電源の入力が断たれて一方の電源ラインの電圧が高いまま維持されても、他方の電源ラインの電圧は低くなるため、上記の加算電圧は直ぐに半分程度低下することになる。従って、これをモニタすることでＡＣ電源の入力断を速やかに検出することが出来る。

また具体的には、前記入力断検出回路は、前記合算回路の出力に基づく電圧と参照電圧とを比較する電圧比較回路（１７）と、該電圧比較回路による比較結果に基づき前記ＡＣ電源の入力が断たれたことを示す信号を出力する信号発生回路（１８）とから構成すると良い。

このような構成により、単純な構成により、確実で間違いの無いＡＣ電源入力断の検出を行うことが出来る。

さらに具体的には、前記半波倍電圧整流回路、又は、前記全波倍電圧整流回路は、前記ＡＣ電源或いは前記ＡＣ電源に基づく交流電圧に対して２倍〜Ｎ倍の倍電圧整流動作を行う回路とすることが出来る。また、前記半波倍電圧整流回路、又は、前記全波倍電圧整流回路には、入力段から出力段までの１箇所或いは複数箇所に所定の分割比で電圧を降下させる降圧回路（Ｒ１〜Ｒ３：図５，Ｒ１ａ，Ｒ１ｂ：図６等）が含まれている構成とすると良い。

すなわち、第１と第２の電源ラインから半周期ごとの電圧を導いて複合させた電圧を出力出きればよいので、２倍の倍電圧整流動作に限られず、３倍以上の倍電圧整流回路と同様の回路形式としても同様の作用が得られる。また、合算回路は、昇圧が目的ではないので、その入力段や出力段或いは回路の途中に抵抗分割やコンデンサ分割により電圧を降下させる回路を設けて、出力される電圧を低い電圧にするようにしても、同様の作用効果が得られるし、また、検出回路等の耐圧も低くできるので好ましい。

さらに具体的には、前記半波倍電圧整流回路は、前記第１電源ライン（Ｌｂ：図２）から電流を流す整流素子（Ｄ１）と、該整流素子の整流作用により充電されるキャパシタ（Ｃ１）と、前記キャパシタの電圧と前記第２電源ライン（Ｌａ）の電圧とを直列に加算した電圧に基づき充電される平滑コンデンサ（Ｃ２）と、該平滑コンデンサから所定の時定数で放電を行う放電抵抗（Ｒ１）とを備え、前記入力断検出回路（１７）は前記平滑コンデンサ（Ｃ２）の出力に基づく電圧と参照電圧とを比較してＡＣ電源の入力が断たれたことを検出する構成とすることが出来る。

また、前記全波倍電圧整流回路は、前記第１電源ライン（Ｌａ：図７）から電流を流す第１整流素子（Ｄ３）と、該第１整流素子の整流作用により充電される第１キャパシタ（Ｃ３）と、前記第２電源ライン（Ｌｂ）から電流を流す第２整流素子（Ｄ４）と、該第２整流素子の整流作用により充電されるとともに前記第１キャパシタと直列に接続された第２キャパシタ（Ｃ４）と、前記第１キャパシタおよび第２キャパシタから所定の時定数で放電を行う放電抵抗（Ｒ５，Ｒ６）とを備え、前記入力断検出回路（１７）は前記第１キャパシタおよび前記第２キャパシタを直列にした出力に基づく電圧と参照電圧とを比較してＡＣ電源の入力が断たれたことを検出する構成とすることが出来る。

さらに、本発明は、上述の目的を達成するため、前記電源ラインに入力されるＡＣ電源を半波整流して平滑する半波整流平滑回路（２３ａ：図１２）と、前記電源ラインに入力されるＡＣ電源を倍電圧整流する倍電圧整流回路（２２）と、前記半波整流平滑回路の出力電圧と前記倍電圧整流回路の出力電圧とを所定の重み付けで和算する和算回路（Ｒ１６〜Ｒ１９）と、該和算回路の出力に基づきＡＣ電源の入力が断たれたことを検出する入力断検出回路（１７）とを備えた構成としても良い。

このような構成としても、ＡＣ電源の入力が断たれた場合に和算回路の電圧が速やかに所定の割り合いで低下するので、この電圧のモニタによりＡＣ電源入力断の検出を少ない遅延で検出することが出来る。

上記本発明の構成は、前記電源ラインに入力されたＡＣ電源を整流する全波整流回路（１３）と、整流された電圧から所定の出力電圧を生成するスイッチングレギュレータ（１４）と、前記電源ラインのノイズを減衰させるフィルタ回路（１２）とを備えるような電源回路に適用して特に有用なものである。

なお、この項目の説明において、実施形態との対応関係を示す符号を括弧書きで記したが、本発明はこれに限定されるものではない。

以上説明したように、本発明に従うと、ＡＣ電源の入力が断たれた後に電源ラインの電圧が速やかにゼロ電圧まで収束しないような電源回路であっても、速やかにＡＣ電源の入力断の検出を行って、電源切断時の動作に素早く移行させることが出来るという効果がある。また、このような電源切断の検出を電圧検出回路を１個のみ用いて実現できるという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。
［第１の実施の形態］
図１は、本発明の第１実施形態の電源回路を示す構成図である。
この実施の形態の電源回路１０は、電気機器に搭載され、外部からＡＣ電源を入力して内部回路にＤＣ電圧を供給するものである。電源回路１０には、コイルＬｆと容量Ｃｆと抵抗Ｒｆ等を接続してなる高調波抑制フィルタ１２と、全波整流回路１３と、整流された電圧を平滑する平滑容量Ｃ０および所定のＤＣ電圧を生成するスイッチングレギュレータ回路１４等を備えている。

さらに、この電源回路１０は、ＡＣプラグ１１がコンセントから外された場合や、停電発生時などに、ＡＣ電源の入力が断たれたことを検知して内部回路へＡＣ電源入力断の信号を供給する入力断検出機能を備えたものである。

この入力断検出機能は、Ａ端子側の電源ラインＬａの半周期分の電圧と、Ｂ端子側の電源ラインＬｂの残り半周期分の電圧とを複合させて電圧を生成する合算回路２１と、この複合された電圧をモニタする電圧検出回路１７と、この検出結果に基づき電源切断の信号を出力する信号発生回路１８等から構成される。上記の電圧検出回路１７および信号発生回路１８は、例えば、他の制御回路とともに集積化されており、この集積回路には、電源切断検知用の１個の入力端子が用意されている。

このような入力断検出機能によれば、ＡＣ電源の入力切断が検出された場合に、信号発生回路２４から内部回路（ＬＥＤランプの点灯停止回路５１やマイクロコンピュータＬＳＩの電源停止対応回路５２など）に信号が出力されて、ＬＥＤランプの点灯が速やかに停止されたり、ＬＳＩ内で必要なデータの退避動作が行われるなど、電源切断に対応する動作が内部回路で行われるようになっている。

図２には、図１の合算回路として半波倍電圧整流回路の具体的な一例を示した回路図である。
この実施の形態は、上記の合算回路２１として、半波倍電圧整流回路を適用した例である。この回路は、電源ラインＬａ，Ｌｂの間に直列に接続された第１ダイオードＤ１および第１キャパシタＣ１と、これらの結節点とグランド間に第２ダイオードD２を介して接続された平滑コンデンサＣ２と、平滑コンデンサＣ２から所定の時定数で放電を行う放電抵抗Ｒ１等から構成され、平滑コンデンサＣ２の電圧が電圧検出回路１７に出力されるように構成されている。

ここで、第１キャパシタＣ１の容量値は、例えば、フィルタ容量Ｃｆと比較して非常に小さい値（例えば１／１０以下）に設定されている。また、平滑コンデンサＣ２の容量値も小さく、放電抵抗Ｒ１の抵抗値は大きく設定されて、検出用の消費電流は小さくされている。

平滑コンデンサＣ２が接続されるグランドは、全波整流回路１３のグランドと共通にされ、それにより平滑コンデンサＣ２の一方の端子は全波整流回路１３の整流ダイオードＤ３２を介してＢ端子側の電源ラインＬｂに接続されている。

また、電圧検出回路１７は、入力電圧と参照電圧Ｖｒとを比較して、入力電圧が参照電圧Ｖｒを下回った場合に検出出力を信号発生回路１８に出力するように構成されている。

図３には、通常時と電源切断時の動作を説明する電圧波形図を示す。
上記のような回路構成によれば、ＡＣ電源が入力されている通常時には、半波二倍電圧整流動作により平滑コンデンサＣ２の端子間にＡＣ電源のピーク電圧のほぼ２倍の電圧がチャージされる。

詳細には、図３（ｂ）の前半部分に示すように、Ｂ端子が高電圧となる半周期の期間に、第１ダイオードＤ１の整流作用により、図２の経路Ｓ１に微小電流が流れて、第１キャパシタＣ１にＡＣ電源のピーク電圧分のチャージが行われる。次に、Ａ端子が高電圧となる半周期の期間に、図２の経路Ｓ３の微小電流が流れて、第１キャパシタＣ１の負電荷側の端子が高電圧に持ち上げられるため、第１キャパシタＣ１の正電荷側の端子（ノードＮ１）は、ＡＣ電源のピーク電圧のほぼ２倍の電圧まで昇圧される。

そして、図３（ｃ）の前半部分に示すように、この電圧が平滑コンデンサＣ２に入力されて平滑コンデンサＣ２の電圧がＡＣ電源のピーク電圧のほぼ２倍の電圧にチャージされる。平滑コンデンサＣ２の電圧は、放電抵抗Ｒ１により所定の時定数で減少していき、再び、次の周期で２倍の電圧にチャージされ、この動作を繰り返す。

従って、電源入力のある通常時には、平滑コンデンサＣ２の電圧は参照電圧Ｖｒより高い電圧に維持されて、電圧検出回路１７において電圧低下の検出には至らない。

図４には、電源切断時の電流経路を表わした説明図を示す。同図（ａ）はＡ端子側が高電圧のときに切断された場合、（ｂ）はＢ端子側が高電圧のときに切断された場合を示している。
ＡＣ電源が切断されると、フィルタ容量Ｃｆの帯電により電源ラインＬａ，Ｌｂ間に大きな電圧が残留するが、フィルタ容量Ｃｆからは直流電圧しか供給されないため、上記のような倍電圧整流動作は停止される。

すなわち、図４（ａ）に示すように、フィルタ容量ＣｆのＡ端子側に正電荷が蓄積されている場合には、フィルタ容量Ｃｆから平滑コンデンサＣ２にチャージが行われる経路Ｓ３の電流が流れるが、第１キャパシタＣ１にチャージが行われる経路Ｓ４の電流は流れない。また、逆に、フィルタ容量ＣｆのＢ端子側に正電荷が蓄積されている場合には、図４（ｂ）に示すように、第１キャパシタＣ１にチャージが行われる経路Ｓ５の電流が流れるが、平滑コンデンサＣ２にチャージが行われる経路Ｓ６の電流は流れない。

さらに、フィルタ容量Ｃｆから供給される電圧はＡＣ電源のピーク電圧以下となるので、第１キャパシタＣ１や平滑コンデンサＣ２からの放電が進んで、何れの場合でも、平滑コンデンサＣ２の電圧は半分程度まで速やかに低下する。この電圧の低下速度は、平滑コンデンサＣ２の容量値と放電抵抗Ｒ１の抵抗値で決定される時定数或いは第１キャパシタＣ１の容量値を含めた時定数により決定される。

そして、この電圧が電圧検出回路１７に入力され、電圧検出回路１７において参照電圧Ｖｒを下回ったことが検出されると、信号発生回路１８から速やかにＡＣ電源の切断を示す信号が出力されることとなる。

以上のように、この実施の形態の電源回路１０によれば、ＡＣ電源の入力が切断されてからすぐに電源ラインＬａ，Ｌｂ間の電圧がゼロ電圧に収束しない回路構成であっても、電圧の低下を検出する１個の電圧検出回路１７により速やかにＡＣ電源の切断を検出することが出来る。これにより、例えば、ＡＣプラグをコンセントから外したときに電気機器の表示器の点灯を速やかに停止させて、表示器の点灯がだらだらと続いてしまうのを回避したり、或いは、供給電圧がＬＳＩの動作電圧を下回る前に余裕を持って必要なデータの退避動作を完了させる等の処理が可能となる。

［第２の実施の形態］
図５は、図１の半波倍電圧整流回路の第２例を示した回路図、図６は、この半波倍電圧整流回路の第３例を示した回路図である。
これらの実施例は、半波倍電圧整流回路の中段や出力段に分割抵抗Ｒ１〜Ｒ３（図５），Ｒ１ａ，Ｒ１ｂ（図６）を接続し、半波倍電圧整流回路２１から電圧検出回路１７へ出力される電圧を低い電圧にしたものである。

このような構成としても、ＡＣ電源が入力される通常時には半波倍電圧整流の動作により、ＡＣ電源のピーク電圧の２倍の電圧を、さらに所定の分割比で降下させた電圧が半波倍電圧整流回路から出力されるが、ＡＣ電源の入力が断たれた場合には、この半波倍電圧整流の動作が停止されて、出力される電圧値が半分程度まで速やかに低下する。

従って、第１実施形態と同様に、この電圧低下によりＡＣ電源の入力の切断を速やかに検出することが出来る。さらに、電圧検出回路１７に出力される電圧は低い電圧に設定できるので、ＩＣ等の耐圧を通常の値に設定することが出来る。

なお、電圧を降下させる箇所は、図５や図6に示すように、半波倍電圧整流回路の中段や出力段に限られず、各電源ラインＬａ，Ｌｂから電圧を入力する入力段において行っても良いし、電圧を降下させる手段も抵抗分割のほかコンデンサ分割などを利用するこも出来る。また、倍電圧整流とは、一般に、電圧を２倍や３倍に昇圧すると云う意味を含んでいるが、本明細書では、途中で電圧降下を行う構成を追加したことで、出力電圧が２倍や３倍に昇圧された電圧より低くなったり、出力電圧が入力電圧よりも降圧される場合でも、倍電圧整流回路と同様の動作で電圧の複合が行われていれば倍電圧整流と表現する。

［第３の実施の形態］
図７には、図１の合算回路として全波倍電圧整流回路を適用した場合の回路図を示す。
この実施形態の電源回路は、図１の合算回路２１として全波二倍電圧整流回路を適用したものである。この全波二倍電圧整流回路は、Ａ端子側が高電位となる位相でＡ端子側の電源ラインＬａからＢ端子側の電源ラインＬｂに電流経路Ｓ８で電流を流して充電を行う第１キャパシタＣ３および第１ダイオードＤ３と、Ｂ端子側が高電位となる位相でＢ端子側の電源ラインＬｂからＡ端子側の電源ラインＬａに電流経路Ｓ９で電流を流して充電を行う第２キャパシタＣ４および第２ダイオードＤ４と、これら第１キャパシタＣ３および第２キャパシタＣ４を直列に接続した両端の電圧を降圧する分割抵抗Ｒ５，Ｒ６等から構成される。そして、この分割抵抗Ｒ５，Ｒ６の結節点の電圧が電圧検出回路１７に出力されるように構成されている。分割抵抗Ｒ５，Ｒ６は、第１および第２のキャパシタＣ３，Ｃ４に充電された電荷を所定の時定数で放電する放電抵抗としての機能も担うものである。

上記の第１キャパシタＣ３と第２キャパシタＣ４の容量値は、ともに同程度の値で、且つ、フィルタ容量Ｃｆの容量値よりも非常に小さい値に設定されている。また、分割抵抗Ｒ５，Ｒ６の抵抗値は大きな値に設定され、これらにより全波倍電圧整流回路に流れる消費電流は小さくなるように構成されている。

さらに、第１および第２のキャパシタＣ３，Ｃ４の容量値と分割抵抗Ｒ５，Ｒ６の抵抗値により決まる放電の時定数は、電源切断から検出までの時間を決定するパラメータであり、好ましくは、電源入力のある通常時には出力電圧が電圧検出回路１７の電圧閾値を下回ることがなく、電源が切断されたときには速やかに放電がなされて出力電圧が電圧検出回路１７の電圧閾値を下回るような値に設定すると良い。

このような回路構成によれば、ＡＣ電源が入力される通常時には、第１および第２のキャパシタＣ３，Ｃ４の各々にＡＣ電源のほぼピーク電圧が充電された状態になり、これを直列に接続した２倍のピーク電圧を所定の分割比で分割した電圧が電圧検出回路１７に出力される。

一方、ＡＣ電源の入力が断たれた場合には、そのときのフィルタ容量Ｃｆの充電状態に応じて、第１キャパシタＣ３或いは第２キャパシタＣ４の何れか一方への充電動作がなくなるため、何れか一方の放電が進んで、全波倍電圧整流回路の出力電圧は半分程度まで速やかに低下する。そして、この電圧低下を電圧検出回路１７が検出して電源入力段の検出信号が出力されることとなる。

以上のように、このような回路構成によっても、ＡＣ電源の入力が切断されてから電源ラインＬａ，Ｌｂ間の電圧がすぐにゼロ電圧に収束しない場合でも、速やかにＡＣ電源の切断を検出し、速やかに電源切断の対処を行うことが可能となる。

［第４の実施の形態］
図８は、全波倍電圧整流回路のその他の具体例を示した回路図である。
第４実施形態の電源回路は、第３実施形態の構成に加えて、平滑コンデンサＣ５とダイオードＤ５とを追加し、第１キャパシタＣ３と第２キャパシタＣ４とに充電された電圧をダイオードＤ５を介して一旦平滑コンデンサＣ５に入力し、この平滑コンデンサＣ５の電圧を分割抵抗Ｒ５，Ｒ６を介して電圧検出回路１７に出力するようにしたものである。

このような回路構成であっても、第３実施形態の場合と同様に、ＡＣ電源の入力が切断されると平滑コンデンサＣ５の電圧が速やかに半分程度まで低下して、ＡＣ電源切断の速やかな検出を行うことが出来る。

［第５の実施の形態］
図９は、図１の合算回路の第５実施形態を示す回路図である。
第５実施形態の電源回路は、図１の合算回路２１として、２倍の負電圧を生成する半波倍電圧整流回路を適用したものである。また、この半波倍電圧整流回路は、全波整流回路１３のダイオードＤ３１，Ｄ３２を通る電流経路を使用せずに倍電圧整流動作を行い得る特徴を有したものである。

この半波倍電圧整流回路は、第１電源ラインＬａと第２電源ラインＬｂとの間に直列接続された第１キャパシタＣ６および第１ダイオードＤ６と、この第１キャパシタＣ６および第１ダイオードＤ６の結節点Ｎ４と第２電源ラインＬｂの間に直列接続された第２ダイオードＤ７と平滑コンデンサＣ７等から構成される。

そして、Ａ端子側が高電位の位相のときに経路Ｓ１１の電流により第１キャパシタＣ６にＡＣ電源のピーク電圧の充電がなされ、Ｂ端子側が高電位の位相のときに経路Ｓ１２の電流により、第１キャパシタＣ６に充電された負の電圧とＡＣ電源の負の電圧とが直列に加算された負の脈流電圧が、第１キャパシタＣ６の結節点Ｎ４に出力される。そして、この電圧がダイオードＤ７を介して平滑コンデンサＣ７に出力されて、平滑コンデンサＣ７がＡＣ電源のピーク電圧のほぼ２倍の負電圧で充電される。

さらに、この半波倍電圧整流回路には、平滑コンデンサＣ７の電圧を転写するために、第２電源ラインＬｂとグランド間にダイオードＤ９と第３コンデンサＣ８が直列に接続され、さらに、平滑コンデンサＣ７の負電圧の端子がダイオードＤ８を介してグランドに接続されている。

これにより、電流経路Ｓ１３にて平滑コンデンサＣ７から第３コンデンサＣ８に電流が供給されて、第３コンデンサＣ８にも平滑コンデンサＣ７と同一の電圧が充電される。ダイオードＤ８とＤ９はこの電流経路Ｓ１３に逆側の電流を流さないためのものである。

そして、この第３コンデンサＣ８の電圧が分割抵抗Ｒ７，Ｒ８を介して所定の分割比で降圧されて電圧検出回路１７に出力されるように構成されている。

このような回路構成によっても、図２や図６に示した半波倍電圧整流回路と同様の動作によって、ＡＣ電源の切断を速やかに検出することができる。

［第６の実施の形態］
図１０は、図１の合算回路の第６実施形態を示す回路図である。
第６実施形態の電源回路は、図１の合算回路として、２本の電源ラインＬａ，Ｌｂからそれぞれ電流を入力して充電を行う２個の半波整流平滑回路２３ａ，２３ｂと、これらから所定の時定数で放電を行う放電抵抗Ｒ１３，Ｒ１４と、２個の半波整流平滑回路２３ａ，２３ｂの電圧を所定の重み付けで和算する和算回路（Ｒ１１，Ｒ１２）等を備えている。

そして、この和算回路の出力が電圧検出回路１７に出力されてＡＣ電源の切断が検出されるようになっている。

半波整流平滑回路２３ａは、電源ラインＬａとグランド間に整流ダイオードＤ１０と平滑コンデンサＣ１０とを直列に接続して構成され、電源ラインＬａが高電圧となる位相でダイオードＤ１０、コンデンサＣ１０、全波整流回路１３のダイオードＤ３２と電流を流して、平滑コンデンサＣ１０にＡＣ電源のほぼピーク電圧を充電する。

他方の半波整流平滑回路２３ｂは、他方の電源ラインＬｂとグランド間に整流ダイオードＤ１５と平滑コンデンサＣ１５とを直列に接続して構成され、電源ラインＬｂが高電圧となる位相でダイオードＤ１５、コンデンサＣ１５、全波整流回路１３のダイオードＤ３１と電流を流して、平滑コンデンサＣ１５にＡＣ電源のほぼピーク電圧を充電する。

和算回路は、平滑コンデンサＣ１０，Ｃ１５の正電荷で充電された端子間に抵抗Ｒ１１、Ｒ１２を直列に接続した構成であり、これらの電圧を１／２ずつ重み付けして加算した電圧をその結節点に出力して電圧検出回路１７に出力する。

抵抗Ｒ１１，Ｒ１２の抵抗値は大きな値に設定され、第１電源ラインＬａから他方の平滑コンデンサＣ１５に無視できない電流が流れたり、第２電源ラインＬｂから他方の平滑コンデンサＣ１０に無視できない電流が流れることがないようにされている。

放電抵抗Ｒ１３，Ｒ１４の抵抗値は、平滑コンデンサＣ１０，Ｃ１５の容量値とともに放電の時定数を決めるものであり、ＡＣ電源の入力のある通常時は出力電圧が電圧検出回路１７の電圧しきい値を下回ることがなく、電源切断時には速やかに該電圧しきい値を下回るような値に設定される。

このような回路構成によれば、ＡＣ電源が入力される通常時には、第１および第２のキャパシタＣ１０，Ｃ１５の各々にＡＣ電源のほぼピーク電圧が充電された状態になり、これらを半分の重み付けで加算した電圧が電圧検出回路１７に出力される。

一方、ＡＣ電源の入力が断たれた場合には、そのときのフィルタ容量Ｃｆの充電状態に応じて、第１コンデンサＣ１０或いは第２コンデンサＣ１５の何れか一方への充電動作がなくなるため、何れか一方の放電が進んで、和算回路の出力は半分程度まで速やかに低下する。そして、この電圧低下を電圧検出回路１７が検出して電源入力段の検出信号が出力されることとなる。

以上のように、上記のような回路構成によれば、ＡＣ電源の入力が切断されてからすぐに電源ラインＬａ，Ｌｂ間の電圧がゼロ電圧に収束しない場合でも、速やかにＡＣ電源の切断を検出し、速やかに電源切断の対処を行うことが可能となる。

なお、上記の和算回路は、抵抗を直列に接続してなる和算回路のほか、オペアンプなどを用いた和算回路としても良い。

［第７の実施の形態］
図１１は、図１の合算回路の第７実施形態を示す回路図である。
第７実施形態の電源回路は、第６実施形態の和算回路の構成を変更したものであり、その他、２個の半波整流平滑回路２３ａ，２３ｂの出力を所定の重み付けで加算して電圧検出回路１７に出力する構成は同一である。

この実施形態の和算回路は、半波整流平滑回路２３ａ，２３ｂの出力ノード間に直列接続された２つの抵抗Ｒ１１，Ｒ１２と、これらの抵抗Ｒ１１，Ｒ１２の結節点とグランド間に接続された抵抗Ｒ１５とから構成される。

このような和算回路の構成としても、平滑コンデンサＣ１０，Ｃ１５の電圧を加算し、さらに所定の分割比で降圧した電圧を生成して、電圧検出回路１７に出力することが出来る。電源入力時の動作と電源切断時の動作は第６実施形態のものとほぼ同一である。

また、この回路構成では、抵抗Ｒ１１とＲ１５或いは抵抗Ｒ１２とＲ１５を介して平滑コンデンサＣ１０，Ｃ１５の放電がそれぞれ行われることになるので、電源が切断したときに速やかに検出されるように、これらの抵抗値と容量値とを適宜設定すれば良い。

［第８の実施の形態］
図１２は、図１の合算回路の第８実施形態を示す回路図である。
第８実施形態の電源回路は、図１の合算回路２１として、倍電圧整流回路２２と半波整流平滑回路２３ａの出力を所定の重み付けで加算して出力する構成を採用したものである。

倍電圧整流回路２２は、図２の半波倍電圧整流回路と同様の構成であり、平滑コンデンサＣ２１にＡＣ電源のピーク電圧のほぼ２倍の電圧が充電される。なお、この倍電圧整流回路２２の代わりとして全波倍電圧整流回路を適用することも出来る。

半波整流平滑回路２３ａは、図１１のものと同様で、第１電源ラインＬａとグランド間に整流ダイオードＤ１０と平滑コンデンサＣ１０を直列接続したものである。平滑コンデンサＣ１０にはＡＣ電源のほぼピーク電圧が充電される。

和算回路は、倍電圧整流回路２２の平滑コンデンサＣ２１の正電荷で充電された端子と、半波整流平滑回路２３ａの平滑コンデンサＣ１０の正電荷で充電された端子との間に、抵抗Ｒ１６〜Ｒ１８を直列接続し、抵抗Ｒ１７，Ｒ１８の結節点を出力端子としたものである。倍電圧整流回路２２の出力電圧が、半波整流平滑回路２３ａの出力電圧よりも２倍程度大きくなるので、電圧加算時の重み付けが１：２になるように、抵抗Ｒ１６とＲ１７の合計の抵抗値と抵抗Ｒ１６の抵抗値とが２：１になるように設定されている。

また、この和算回路において、放電抵抗Ｒ１９は、倍電圧整流回路２２に近い抵抗Ｒ１６，Ｒ１７の結節点に接続され、倍電圧整流回路２２からの放電量が大きくなるようにされている。これは、上記の回路構成では、電源切断時に倍電圧整流回路２２の電圧低下が半分程度までしか速やかに低下しないため、放電経路の抵抗値を倍電圧整流回路２２の方が小さくなるようにして、両者の均衡を図ったものである。

このような回路構成によっても、ＡＣ電源が入力される通常時には、一方の平滑コンデンサＣ２１にはＡＣ電源のほぼ２倍のピーク電圧が、他方の平滑コンデンサＣ１０にはほぼピーク電圧が充電された状態になり、これらの電圧を所定の重み付けで加算した電圧が電圧検出回路１７に出力される。

一方、ＡＣ電源の入力が断たれた場合には、フィルタ容量Ｃｆの第１電源ラインＬａ側が高い電圧で充電されていれば、倍電圧整流回路２２の出力が半分近くまで速やかに低下する。他方、フィルタ容量Ｃｆの第２電源ラインＬｂ側が高い電圧で充電されていれば、倍電圧整流回路２２の出力低下に加えて、半波整流平滑回路２３ａの出力も速やかに低下する。

従って、和算回路からの出力電圧も所定の割り合いで低下して、この電圧低下を電圧検出回路１７が検出して電源入力段の検出信号が出力されることとなる。

以上のように、このような回路構成によれば、ＡＣ電源の入力が切断されてからすぐに電源ラインＬａ，Ｌｂ間の電圧がゼロ電圧に収束しない場合でも、速やかにＡＣ電源の切断を検出し、速やかに電源切断の対処を行うことが可能となる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、合算回路として全波倍電圧整流回路や半波整流平滑回路と加算回路とを用いた実施形態においても、抵抗分割やコンデンサ分割により各電源ラインＬａ，Ｌｂからの電圧を所定の分割比で降圧させてから複合したり、電圧を複合させる途中で電圧を所定の分割比で降圧させるようにしても良い。

また、上記の実施の形態では、電源ラインＬａ，Ｌｂから電圧を入力する結節点として、フィルタ容量ＣｆよりもＡＣプラグ１１側の結節点から電圧を入力して電源断の検出を行っているが、電源ラインの電圧を検出する結節点は高調波抑制フィルタ等の中間の結節点としたり、或いは、高調波抑制フィルタ等より後段の結節点としても良い。

また、上記の実施の形態では、単相２線式のＡＣ電源に対応させた回路を例示しているが、三相のものや３線式のＡＣ電源についても２つ以上の電源ラインから電圧を入力して複合させることで本発明を同様に適用することが出来る。

また、上記の実施の形態では、ＡＣ電源の入力が断たれた後に電源ラインＬａ，Ｌｂの電圧が速やかに収束しない原因となる回路として高調波抑制フィルタのフィルタ容量を例示しているが、その他、電源回路の平滑容量等も同様の作用を及ぼす。従って、本発明は、高調波抑制フィルタを備えていない電源回路であっても、電源ラインＬａ，Ｌｂの電圧が速やかに収束しない電源回路であれば、有効に機能するものである。

本発明の第１実施形態の電源回路を示す構成図である。 図１の半波倍電圧整流回路（合算回路）の部分を具体的に示した回路図である。 通常時と電源切断時の動作を説明する電圧波形図である。 電源切断時の電流経路を示したもので、（ａ）はＡ端子側が高電圧のときに切断された場合、（ｂ）はＢ端子側が高電圧のときに切断された場合の説明図である。 図１の半波倍電圧整流回路の第２の具体例を示した回路図である。 図１の半波倍電圧整流回路の第３の具体例を示した回路図である。 図１の合算回路として全波倍電圧整流回路を適用した第１の具体例を示した回路図である。 図１の合算回路として全波倍電圧整流回路を適用した第２の具体例を示した回路図である。 図１の合算回路の第５実施形態を示す回路図である。 図１の合算回路の第６実施形態を示す回路図である。 図１の合算回路の第７実施形態を示す回路図である。 図１の合算回路の第８実施形態を示す回路図である。

符号の説明

１０ 電源回路
１１ ＡＣプラグ
１２ 高調波抑制フィルタ
Ｃｆ フィルタ容量
１３ 全波整流回路
Ｃ０ 平滑容量
１４ スイッチングレギュレータ回路
Ｌａ，Ｌｂ 電源ライン
１７ 電圧検出回路
１８ 信号発生回路
２１ 合算回路
Ｃ１ 第１キャパシタ
Ｄ１ 第１ダイオード
Ｃ２ 平滑コンデンサ
Ｒ１ 放電抵抗
Ｃ３ 第１キャパシタ
Ｃ４ 第２キャパシタ
Ｄ３ 第１ダイオード
Ｄ４ 第２ダイオード
Ｒ５，Ｒ６ 分割抵抗
２２ 倍電圧整流回路
２３ａ，２３ｂ 半波整流平滑回路
Ｒ１１，Ｒ１２ 和算回路となる抵抗

Claims (8)

1. ＡＣ電源が入力される複数の電源ラインの間にフィルタ容量が接続された高調波抑制フィルタと、
   この高調波抑制フィルタの後段側に接続された整流回路および平滑コンデンサと、
   前記整流回路により整流され前記平滑コンデンサにより平滑された電圧を受けて所定の出力電圧を生成するスイッチングレギュレータと、
   前記整流回路とは別に設けられ、前記複数の電源ラインのうち第１電源ラインに入力されるＡＣ電源の半周期の電圧を保持する第１の容量と、
   前記第１の容量が保持する電圧に第２電源ラインに入力されるＡＣ電源の残り半周期の電圧を加算して複合させ、複合させない場合よりも高い電圧を生成する合算回路と、
   前記合算回路により加算して複合された電圧を保持する第２の容量と、
   前記第２の容量に保持された電圧に基づき前記ＡＣ電源の入力が断たれたことを検出する入力断検出回路と、を備えていることを特徴とする入力断検出機能付き電源回路。
2. 前記合算回路は、半波倍電圧整流回路であることを特徴とする請求項１記載の入力断検出機能付き電源回路。
3. 前記合算回路は、全波倍電圧整流回路であることを特徴とする請求項１記載の入力断検出機能付き電源回路。
4. 前記入力断検出回路は、
   前記第２の容量に保持された電圧と参照電圧とを比較する電圧比較回路と、
   該電圧比較回路による比較結果に基づき前記ＡＣ電源の入力が断たれたことを示す信号を出力する信号発生回路と、
   から構成されていることを特徴とする請求項１〜３の何れかに記載の入力断検出機能付き電源回路。
5. 前記半波倍電圧整流回路、又は、前記全波倍電圧整流回路は、
   前記ＡＣ電源或いは前記ＡＣ電源に基づく交流電圧に対して２倍〜Ｎ倍の倍電圧整流動作を行う回路であることを特徴とする請求項２又は３に記載の入力断検出機能付き電源回路。
6. 前記半波倍電圧整流回路、又は、前記全波倍電圧整流回路には、
   入力段から出力段までの１箇所或いは複数箇所に所定の分割比で電圧を降下させる降圧回路が含まれていることを特徴とする請求項２、３、５の何れかに記載の入力断検出機能付き電源回路。
7. 前記半波倍電圧整流回路は、
   前記第１電源ラインから電流を流す整流素子と、
   前記第２の容量から所定の時定数で放電を行う放電抵抗と、
   を備え、前記第１の容量は前記整流素子の整流作用により充電され、前記第２の容量は前記第１の容量の電圧と前記第２電源ラインの電圧とを直列に加算した電圧に基づき充電され、
   前記入力断検出回路は、
   前記第２の容量に保持された電圧と参照電圧とを比較してＡＣ電源の入力が断たれたことを検出する構成であることを特徴とする請求項２に従属する請求項５又は６に記載の入力断検出機能付き電源回路。
8. 前記全波倍電圧整流回路は、
   前記第１電源ラインから電流を流す第１整流素子と、
   前記第２電源ラインから電流を流す第２整流素子と、
   前記第１の容量および第２の容量から所定の時定数で放電を行う放電抵抗と、
   を備え、前記第１の容量は前記第１整流素子の整流作用により充電され、前記第２の容量は前記第１の容量の電圧と前記第２電源ラインの電圧とを直列に加算した電圧に基づき前記第２整流素子の整流作用により充電され、
   前記入力断検出回路は、
   前記第２の容量に保持された電圧と参照電圧とを比較してＡＣ電源の入力が断たれたことを検出する構成であることを特徴とする請求項３に従属する請求項５又は６に記載の入力断検出機能付き電源回路。

Images