JP5062732B2 - 半導体変調器 - Google Patents

半導体変調器 Download PDF

Info

Publication number
JP5062732B2
JP5062732B2 JP2007048977A JP2007048977A JP5062732B2 JP 5062732 B2 JP5062732 B2 JP 5062732B2 JP 2007048977 A JP2007048977 A JP 2007048977A JP 2007048977 A JP2007048977 A JP 2007048977A JP 5062732 B2 JP5062732 B2 JP 5062732B2
Authority
JP
Japan
Prior art keywords
layer
quantum well
strain
ingaas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007048977A
Other languages
English (en)
Other versions
JP2008209863A (ja
Inventor
昌和 荒井
康洋 近藤
亘 小林
恭一 木下
眞一 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Japan Aerospace Exploration Agency JAXA
Original Assignee
Nippon Telegraph and Telephone Corp
Japan Aerospace Exploration Agency JAXA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Japan Aerospace Exploration Agency JAXA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2007048977A priority Critical patent/JP5062732B2/ja
Publication of JP2008209863A publication Critical patent/JP2008209863A/ja
Application granted granted Critical
Publication of JP5062732B2 publication Critical patent/JP5062732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体変調器における光吸収特性を向上するため、歪量子井戸構造の高品質化を実現する技術であって、広い環境温度範囲で安定して動作する光半導体装置に関するものである。
従来、通信波長帯である波長1.3μmと1.55μmで用いることができる電界吸収型変調器は、バンドギャップ、格子定数の関係上作製しやすいInP基板上にInGaAsP/InGaAsP量子井戸を用いて作製されてきた。
電界吸収変調器に量子井戸構造を用いると量子閉じ込めシュタルク効果が利用できる。この効果は量子井戸に垂直に電界を印加することにより、電子と正孔が対になった励起子による光吸収ピークが変化し、小さい印加電圧においても大きな吸収係数変化をもたらすものである。
このような従来の半導体変調器においては、通常、光吸収特性の改善のために、量子井戸中へのキャリアの閉じ込めを十分確保することが重要になる。
しかし、従来のInP基板上光半導体変調器では、伝導帯側の量子井戸層と障壁層間のバンドオフセットが小さいために、高温条件下にすると電子のオーバーフローによる光吸収の低下が生じ、消光比の低下が引き起こされる。このため、ペルチェクーラー等の温度調整器の使用が不可欠であった。
また同じInP基板上において、InGaAsP系より大きなバンドオフセットを持つといわれるAlGaInAs系の光半導体変調器も開発されているが、高温環境でのペルチェフリー使用を考慮した場合、消光比の低下を抑制するにはまだ不十分であった。
一方、GaAs基板上のInGaAs歪量子井戸構造は前述のInP基板に比べ、大きな伝導帯バンドオフセットをもつ。しかしながら、1.3μm帯の光の吸収係数を制御するためには、In組成を40%から50%程度に高める必要がある。In組成の増加とともに、GaAs基板との格子不整合が大きくなり、3次元成長やミスフィット転位が生じる。そのため、1.3μm以上の波長帯での高品質な量子井戸層の形成は困難である。
この格子不整合とバンドオフセットの問題を改善する手段として、GaAsより格子定数が大きいInGaAs3元基板上の歪量子井戸構造が提案された(例えば、非特許文献1参照)。
図2は、InGaAs歪量子井戸層の歪とバンドギャップ波長との関係である。量子井戸層の厚さは10nmとしている。ここで、InGaAs障壁層は基板に格子整合する組成を用いた。
1.3μmの光の吸収波長を実現するための量子井戸層の歪量は、GaAs基板上では3.2%、In組成0.1のInGaAs基板では2.3%、In組成0.2のInGaAs基板では1.8%となる。
この構造では、量子井戸層と障壁層のIn組成の差を大きくするほどバンド不連続も大きくなるためキャリアオーバーフローの抑制が可能となり、温度特性が向上する。しかしながら、量子井戸層の歪量が大きくなるため、結晶性の劣化が起こる。そのため3元基板上高歪量子井戸の結晶性向上技術が必要となる。
また、半導体変調器の高温動作特性に影響が大きいものとして、素子の熱抵抗の問題がある。InGaAs3元基板を半導体変調器構造へ用いた場合、結晶の混晶化により、組成に対して物性値が比例せず、非線形因子が存在する。そのため、2元に比べ3元や4元混晶の物性値は2次関数的な振る舞いを示す。例えばInGaAsは、そのもとになるInAsやGaAsに比べ、材料の熱抵抗が上昇する問題がある。図8は、InGaAsの熱抵抗率のIn組成依存性である。これによるとIn0.3Ga0.7AsではGaAsの熱抵抗率2.3に比べ8倍程度高いことがわかる。クラッド層や光吸収層の熱抵抗が上昇することにより、光吸収層で発生した熱がヒートシンクへ逃げる効率が低下し、光吸収層の温度上昇につながる。
さらに、同一基板上に半導体レーザを作製し、集積化した場合には、隣接するレーザからの発熱も加わるため、素子の熱抵抗の影響は大きくなる。
K.Otsubo, et Al.,IEEE Photonics Technology Letter, Vol.10, No.8, pp.1073−1075, 1998.
以上のように、通信用半導体変調器の温度特性向上のためには3元基板上歪量子井戸変調器が有効であるが、吸収波長を通信波長帯である1.3μm以上にするためには量子井戸層の高歪化が必要であり、そのためミスフィット転位の発生等による結晶性の劣化が問題であった。また、高温動作特性の向上のためには、3元結晶を用いた場合の熱抵抗上昇も問題であった。本発明は以上のような点に鑑みてなされたもので、その目的とするところは優れた温度特性が期待されるInGaAs3元基板上の高歪量子井戸構造の結晶性の向上と熱抵抗の低減にある。
上記の課題を解決するための第1の発明に係る半導体変調器は、3元混晶の半導体結晶In(x)Ga(1−x)Asからなる基板の上に、光吸収層として形成される歪量子井戸構造において、前記半導体結晶In(x)Ga(1−x)Asからなる前記基板の組成比xは、0<x≦0.2の範囲にあり、前記歪量子井戸構造は、圧縮歪量子井戸層と、InAlAsまたはAlAsまたはGaAsまたはAlGaAsを含み、歪量が0より大きく1.5%以下である引っ張り歪障壁層とを交互に複数設けた歪補償構造を有することを特徴とする。
上記の課題を解決するための第の発明に係る半導体変調器は、第1の発明において、前記障壁層が前記圧縮歪量子井戸層との界面側にIn(z)Ga(1−z)As層を有することを特徴とする。
上記の課題を解決するための第の発明に係る半導体変調器は、第1又はの発明において、前記歪量子井戸構造による吸収波長が1.μmであることを特徴とする。
上記の課題を解決するための第の発明に係る半導体変調器は、第1乃至第のいずれかの発明において、前記圧縮歪量子井戸層の材料が、InGaAs、GaInNAs、AlGaInAs、InGaAsPのいずれかであることを特徴とする。
上述した本発明に係る半導体変調器及び光半導体装置によれば、広い環境温度範囲で安定した動作を実現できる。
本発明の実施形態を説明する。本発明の実施形態は、3元混晶の半導体結晶In(x)Ga(1−x)Asからなる基板上に半導体変調器としての電界吸収型(EA)光変調器を作製するものである。
以下の実施例において、InPとは格子定数の異なるInGaAs3元基板上に歪量子井戸構造を形成し、電界吸収型変調器に適用した例を説明する。
図1乃至図3に基づいて本発明の第1の実施例を詳細に説明する。図1は本実施例に係る半導体変調器の光の伝播方向に直交する断面図、図2はGaAs及びInGaAs基板上歪量子井戸の波長と歪の関係を示すグラフ、図3はIn組成0.1のInGaAs量子井戸からのフォトルミネッセンススペクトルの歪量依存性を示すグラフである。
本実施例は、3元混晶の半導体結晶InGaAs基板上に、波長1.3μm帯の電界吸収型光変調器を作製するものである。光吸収領域の障壁層としては、基板に格子整合するIn0.1Al0.9Asを用い、歪補償無しの構造とする。結晶成長は有機金属気相成長法(MOVPE法)を用いて行う。層構造を図1に示す。成長温度700℃、成長圧力76Torrにおいて、In組成0.1であるn−In0.1Ga0.9As基板1上にSiをドープしたn−In0.1Ga0.9Asバッファー層を成長する。さらにSiを5x1017(cm-3)ドープしたn−In0.58Ga0.42Pクラッド層2を1.5μmの厚さに成長し、その上に光吸収層構造を成長する。
ここで、In組成0.1のInGaAs基板上に圧縮歪となるInGaAs量子井戸を成長する場合、バンドギャップ波長と量子井戸の圧縮歪量の関係は図2のようになる。In組成0.1の基板上で1.3μm帯の変調器を形成するには2%以上の歪がかかるため、500℃程度の低い温度で成長する。また、In組成0.45及び0.5のInGaAs量子井戸層を低温成長し、フォトルミネッセンススペクトルを測定すると図3のようになり、それぞれピーク波長は1.26μm、1.31μmが得られ1.3μm帯の光吸収層として用いることができることを確認した。
本実施例においては、光吸収層構造は、In組成が0.45であって、波長1.3μmの光の吸収係数を制御するのに最適な離調量を持った吸収波長を有するIn0.45Ga0.55As圧縮歪量子井戸層の両側に、In組成が0.1であって、基板に格子整合するIn0.1Al0.9As障壁層を配したInGaAs/InAlAs歪量子井戸構造3とした。InGaAs圧縮歪量子井戸層は厚さ7nm、InAlAs障壁層は厚さ10nmとした。InGaAs/InAlAs歪量子井戸構造3は、6層のInGaAs圧縮歪量子井戸層と、7層のInAlAs障壁層とを交互に設けた6層量子井戸光吸収層である。
図1に戻り説明を続けると、歪量子井戸構造3の上に、亜鉛を5x1017(cm-3)ドープしたp−In0.58Ga0.42Pクラッド層4を1.5μmの厚さに成長し、その上にp型に2x1019(cm-3)ドープした厚さ100nmのIn0.1Ga0.9Asコンタクト層5を成長する。
このコンタクト層5の上にスパッタリングでSiO2層を堆積し、さらにフォトリソグラフィによって幅2μm程度のストライプ状のマスクを形成する。このマスクを用いてドライエッチングおよびウェットエッチングにより幅2μm、高さ3μmのメサストライプを形成する。このメサストライプの両脇をポリイミドで埋め込んでポリイミド埋め込み層6とし、基板1を研磨後に上下にそれぞれp電極7、n電極8を形成し、リッジ構造へ加工し、波長1.3μmの光を制御する電界吸収型光変調器を作製した。
本実施例によれば、電界吸収型光変調器は、室温において消光比は2V変化時に20dB以上の消光比が得られた。また85℃の高温下においても15dB以上の消光比が得られ、広い環境温度範囲において変動が小さく、安定した動作を実現した。
図4に基づいて、本発明の第2の実施例を詳細に説明する。図4は、本実施例に係る半導体変調器の光の伝播方向に直交する断面図である。
実施例1では光吸収領域の障壁層として基板に格子整合するIn0.1Al0.9Asを用いて電界吸収型光変調器を作製したが、本実施例は、光吸収領域の障壁層として、基板に対して引張り歪となるAlAsを用いて歪補償バリア構造とした、波長1.3μm帯の電界吸収型光変調器を作製するものである。これにより、高歪の量子井戸層を用いた場合に、平均歪を低減させる効果があり、結晶性の向上が期待できる。また、AlAsを用いることで、エネルギーバンドギャップを大きくすることができ、量子井戸と障壁層の間でより大きなバンドオフセットを持たせることができ、キャリア閉じ込め効果を増大させることができる。
以下、図1に示し上述した部材と同一の部材については、同一符号を付して重複する説明は適宜省略する。
本実施例に係る半導体変調器の作製方法を以下に述べる。図4に示すように、n−In0.1Ga0.9As基板1上にSiをドープしたn−In0.1Ga0.9Asバッファー層を成長し、さらにSiを5x1017(cm-3)ドープしたn−In0.58Ga0.42Pクラッド層2を1.5μmの厚さに成長し、その上に光吸収層構造を成長する。
光吸収層は、InGaAs圧縮歪量子井戸層の両側に、引張り歪となるAlAs障壁層を配したInGaAs/AlAs歪量子井戸構造23である。AlAs歪補償層は厚さが10nmである。InGaAs/AlAs歪量子井戸構造23は、8つのInGaAs圧縮歪量子井戸層と、9つの引張り歪となるAlAs障壁層を交互に設けた8層量子井戸光吸収層である。圧縮歪量子井戸層にはIn0.4Ga0.6Asを用い、厚さは10nmとする。
更に、歪量子井戸構造23の上に亜鉛を5x1017(cm-3)ドープしたp−In0.58Ga0.42Pクラッド層4を1.5μmの厚さに成長し、その上にp型に2x1019(cm-3)ドープした厚さ100nmのIn0.1Ga0.9Asコンタクト層5を成長する。この成長後のウェハをリッジ型へ加工することにより、波長1.3μmの光を制御する電界吸収型光変調器を作製した。
本実施例によれば、電界吸収型光変調器は、室温において消光比は2V変化時に20dB以上の消光比が得られた。また85℃の高温下においても15dB以上の消光比が得られ、広い環境温度範囲において変動が小さく、安定した動作を実現した。
この実施例の変調器では伝導帯と価電子帯のバンドオフセット比が6.5:3.5であり、またAlAsとInGaAsのバンドギャップ差が大きいという特徴があり、伝導帯のバンドオフセットは730meVと大きな値となる。これによりキャリア閉じ込めを十分に確保することが可能となり、駆動電圧の低減と、環境温度にも左右されにくい変調器を実現した。
本実施例のように、基板に対して、圧縮歪となる量子井戸において、障壁層の全部または一部に、基板に対して格子定数の小さい引張り歪のGaAsまたはAlAs層を導入することにより、歪補償構造になり、歪による転位の発生が緩和される。また高歪量子井戸成長には低温成長が必要であるが、そのような条件においても2元結晶は3元で見られるような相分離が原理的に生じないため、結晶性は向上できる。さらに3元混晶に変えて、2元のGaAsまたはAlAs層を用いることで最も温度が上昇する活性層での基板の垂直方向、面内方向への熱伝導性を向上させる効果も生じる。そのため、半導体変調器の光吸収層温度の上昇が抑えられ、高温環境下でも安定した動作を実現することが可能となる。
図5に基づいて、本発明の第3の実施例を詳細に説明する。図5は、本実施例に係る半導体変調器の光の伝播方向に直交する断面図である。
実施例1、2ではIn組成0.1のInGaAs基板を用いて波長1.3μm帯用の電界吸収型光変調器を作製する例を説明したが、本実施例では基板のIn組成を高め、1.55μm帯用の電界吸収型光変調器の作製を可能とした例について説明する。
以下、図1に示し上述した部材と同一の部材には、同一符号を付して重複する説明は適宜省略する。
本実施例に係る半導体変調器の作製方法を以下に述べる。図5に示すように、n−In0.3Ga0.7As基板31上にSiをドープしたn−In0.3Ga0.7Asバッファー層を成長し、さらにSiを5x1017(cm-3)ドープしたn−In0.78Ga0.22Pクラッド層32を1.5μmの厚さに成長し、その上に光吸収層構造を成長する。
光吸収層は、InGaAs圧縮歪量子井戸層の両側に、引張り歪となるInAlAs障壁層を配したInGaAs/InAlAs歪量子井戸構造33である。InAlAs歪補償層は厚さが10nmである。InGaAs/InAlAs歪量子井戸構造33は、6層のInGaAs圧縮歪量子井戸層と、7層のInAlAs障壁層を交互に設けた6層量子井戸光吸収層である。InGaAs圧縮歪量子井戸層にはIn0.6Ga0.4Asを用い、厚さは10nmとする。
更に、歪量子井戸構造33の上に亜鉛を5x1017(cm-3)ドープしたp−In0.78Ga0.22Pクラッド層34を1.5μmの厚さに成長し、その上にp型に2x1019(cm-3)ドープした厚さ100nmのIn0.3Ga0.7Asコンタクト層35を成長する。この成長後のウェハをリッジ型へ加工することにより、波長1.55μmの光を制御する電界吸収型光変調器を作製した。
本実施例によれば、電界吸収型光変調器は、室温において消光比は2V変化時に10dB以上の消光比が得られた。
図6に基づいて本発明の第4の実施例を詳細に説明する。図6は、本実施例に係る光半導体装置の導波路方向に沿った断面図である。
実施例1乃至実施例3では電界吸収型光変調器についての例を述べたが、本実施例では、半導体変調器を半導体レーザと同一基板上に集積した光半導体装置、より詳しくは、電界吸収型光変調器と分布帰還型半導体レーザ(DFB−LD)をモノリシック集積したEA−DFBレーザについて説明する。
図6に示すように、本実施例に係る光半導体装置は、電界吸収型光変調器9と分布帰還型半導体レーザ10とを同一基板上にモノリシック集積したものである。以下に、本実施例に係る光半導体装置の作製方法を説明する。
まず、分布帰還型半導体レーザ10部分の構成を説明する。n−In0.1Ga0.9As基板1上にSiをドープしたn−In0.1Ga0.9Asバッファー層を成長し、さらにSiを5x1017(cm-3)ドープしたn−In0.58Ga0.42pクラッド層11を1.5μmの厚さに成長し、その上に40nmの厚さのノンドープのInGaAsPガイド層12を導入する。その上に活性層構造を成長する。
活性層は、InGaAs圧縮歪量子井戸層の両側に、引張り歪となるGaAs障壁層を配したInGaAs/GaAs歪量子井戸構造13である。GaAs歪補償層は厚さが15nmである。InGaAs/GaAs歪量子井戸構造13は、3層のInGaAs圧縮歪量子井戸層と、4層のGaAs障壁層とを交互に設けた3層量子井戸活性層である。InGaAs圧縮歪量子井戸層は、波長1.3μmで発振させるためIn0.5Ga0.5Asを用い、厚さは10nmとした。
そして、歪量子井戸構造13の上に40nmの厚さのノンドープのInGaAsPガイド層14を成長し、回折格子を形成し、その上をInGaPクラッド層15で埋め込む。
上述した分布帰還型半導体レーザ10部分と後述する変調器9部分を結合させるためには、バットジョイント技術を用いる。具体的には、レーザ構造成長層の上にスパッタリングでSiO2マスクをつけ、ウェットエッチングにより量子井戸活性層を幅15μm、長さ400μmの島形状に形成する。即ち、幅15μm、長さ400μmの領域のみに量子井戸活性層を残した状態とする。その状態で変調器構造を成長することにより、レーザのメサ部分の周りに変調器構造が成長され、集積化される。
電界吸収型光変調器9部分の構成は、InGaAs圧縮歪量子井戸層の両側に、引張り歪となるAl0.8Ga0.2As障壁層を配したInGaAs/AlGaAs歪量子井戸構造43である。Al0.8Ga0.2As歪補償層は厚さが10nmである。歪量子井戸構造43は、6層のInGaAs圧縮歪量子井戸層と7層のAl0.8Ga0.2As障壁層を交互に設けた6層量子井戸光吸収層である。量子井戸層は波長1.3μmの光の吸収係数を制御するのに最適な離調量を持った吸収波長をもつ組成であるIn0.4Ga0.6Asを用い、厚さは10nmとした。
バットジョイント成長の後に、マスクを除去し、再度SiO2を堆積し、フォトリソグラフィ技術によりストライプ状のマスクを新しく形成する。これをマスクとしてRIE(反応性イオンエッチング)により、幅2μmで高さ1.6μm程度のメサストライプを形成した。引き続き、メサストライプの両側の基板1上に、MOVPE法により電流ブロック層として、RuドープのInGaP層を層厚3μm成長させた。Ruの原料として、ビスエチルシクロペンタディエニルルテニウム(bis(ethylcycloPentadienyl)ruthenium(II))を用いた。
更に、SiO2からなるマスクをHFにより除去し、層厚1.5μmでZnドーピング濃度が5x1017(cm-3)であるp−In0.58Ga0.42Pオーバークラッド層4,15を成長した。その上にp型に2x1019(cm-3)ドープした厚さ100nmのIn0.1Ga0.9Asコンタクト層5を成長した。なお、電気的な絶縁を行うため、レーザ部10と変調器部9の間のInGaAsコンタクト層は除去する。基板1を研磨後に上下にそれぞれp電極7、n電極8を形成する。
本実施例によれば、EA−DFBレーザは閾値電流18mA、特性温度90K、消光比は20dB以上で高温下においても、レーザの閾値電流の変動が小さく、安定した動作を実現した。
以上全ての実施例において、電界吸収型光変調器およびレーザの量子井戸には上記のInGaAsの他に、GaInNAsやInGaAsP、InGaAlAsなどを用いることができる。
また、障壁層においては、基板であるInGaAsのIn組成が0.1の時に障壁層としてGaAsを用いる場合にGaAsの引っ張り歪の歪量は0.7%程度であり、基板であるInGaAsのIn組成が0.2の時に障壁層としてGaAsを用いる場合にGaAsの引っ張り歪の歪量は1.5%程度であり、障壁層としては歪量が1.5%以下である場合が有効である。
更に、障壁層の材料は上記の他に、InまたはAlまたはGaと、Asとを含むもの、例えば、GaAs,AlGaAs,InGaAlAs,GaNAs,GaInNAs,GaAsPなどを用いることができる。
また、障壁層が、量子井戸層との界面側にIn(z)Ga(1−z)As層を有するようにしてもよい。例えば、図7に示すように、障壁層を基板に対して引張り歪となるInGaAs/GaAs歪補償障壁層とし、厚さ10nmのInGaAs量子井戸層の両側に厚さ5nmのIn0.1Ga0.9As障壁層を配し、更に厚さ15nmのGaAs歪補償障壁層を配す構成とする、換言すると、In0.1Ga0.9As障壁層を、量子井戸層とGaAs歪補償障壁層の間に配するようにしてもよい。
このように、障壁層が、量子井戸層との界面側にIn(z)Ga(1−z)As層を有する構成とすれば、InGaAs3元基板上圧縮歪量子井戸において、障壁層またはその一部に、基板に対して格子定数の小さい引っ張り歪層(例えば、GaAs層)を導入することにより歪補償構造になり、量子井戸を多層化した際の歪による転位、欠陥の発生が緩和される。
さらに結晶的に安定した2元結晶は3元、4元の材料で問題となる相分離などが無いため、結晶性向上が可能となる。
また3元材料に比べ熱抵抗が低いため、放熱性が向上し、素子全体の発熱を抑えた高温度特性動作が可能となる。
InGaAs/GaAs障壁層におけるInGaAs(In(z)Ga(1−z)As)はなくてもよく、GaAsのみからなるものであってよい。また、InGaAs/GaAs障壁層におけるInGaAsの層厚は5nmでなくてもよく、GaAs層の層厚も15nmでなくてもよい。また、障壁層におけるInGaAsのIn組成は0より大きく量子井戸層のInGaAsのIn組成未満であることが望ましい。但し、GaAsの層厚が厚すぎる場合、InGaAs層のIn組成が小さく層厚が厚すぎる場合等に障壁層の引張り歪が大きすぎると結晶が劣化する。
また、InGaAs/GaAs障壁層においてGaAsに若干量のInが含まれた場合、例えば、InGaAs/GaAs障壁層におけるGaAsをIn組成yが0より大きく0.05以下であるIn(y)Ga(1−y)Asに代えた場合でも同様の効果を奏する。
また、クラッド層に用いる材料としては、上述したInGaPのほかに、大きなバンドギャップを有するInAlAs、InGaAlAs、InAlP、InGaAlPなどを用いることも可能である。
また上述した実施例ではリッジを絶縁体のポリイミドで埋め込んだが、BCBでの埋め込みやFeやRuをドーピングしたInGaPやInAlAsなどの半絶縁の半導体で埋め込むこともできる。
また、半導体結晶In(x)Ga(1−x)Asからなる基板1の組成比xは、0<x≦0.2の範囲にあればよい。
さらに、歪量子井戸構造によって吸収係数を制御される光の波長が1.1〜1.6μmであれば、上述した実施例を良好に適用することができる。
本発明は、半導体変調器における光吸収特性を向上するため、歪量子井戸構造の高品質化を実現する技術であって、広い環境温度範囲で安定して動作する光半導体装置に適用可能である。
本発明の実施例1に係る半導体変調器の断面図である。 GaAs及びInGaAs基板上歪量子井戸の波長と歪の関係を示すグラフである。 In組成0.1のInGaAs基板上のInGaAs量子井戸からのフォトルミネッセンススペクトルの歪量依存性を示すグラフである。 本発明の実施例2に係る半導体変調器の断面図である。 本発明の実施例3に係る半導体変調器の断面図である。 本発明の実施例4に係る光半導体装置の断面図である。 本発明の他の例に係る量子井戸活性層のIn組成変化を示す説明図である。 InGaAs3元混晶の熱抵抗のIn組成依存性を示す特性図である。
符号の説明
1 n−In0.1Ga0.9As基板
2,11 n−In0.58Ga0.42Pクラッド層
3 In0.45Ga0.55As/In0.1Al0.9As量子井戸構造
4,15 p−In0.58Ga0.42Pクラッド層
5 In0.1Ga0.9Asコンタクト層
6 ポリイミド
7 p電極
8 n電極
9 電界吸収型光変調器
10 分布帰還型半導体レーザ
12,14 InGaAsPガイド層
13 In0.5Ga0.5As/GaAs量子井戸構造
23 In0.4Ga0.6As/AlAs量子井戸構造
31 n−In0.3Ga0.7As基板
32 n−In0.78Ga0.22Pクラッド層
33 In0.6Ga0.4As/InAlAs量子井戸構造
34 p−In0.78Ga0.22Pクラッド層
35 In0.3Ga0.7Asコンタクト層
43 In0.4Ga0.6As/Al0.8Ga0.2As量子井戸構造

Claims (4)

  1. 3元混晶の半導体結晶In(x)Ga(1−x)Asからなる基板の上に、光吸収層として形成される歪量子井戸構造において、
    前記半導体結晶In(x)Ga(1−x)Asからなる前記基板の組成比xは、0<x≦0.2の範囲にあり、
    前記歪量子井戸構造は、圧縮歪量子井戸層と、InAlAsまたはAlAsまたはGaAsまたはAlGaAsを含み、歪量が0より大きく1.5%以下である引っ張り歪障壁層とを交互に複数設けた歪補償構造を有する
    ことを特徴とする半導体変調器。
  2. 前記障壁層が前記圧縮歪量子井戸層との界面側にIn(z)Ga(1−z)As層を有することを特徴とする請求項1記載の半導体変調器。
  3. 前記歪量子井戸構造による吸収波長が1.μmであることを特徴とする請求項1又は請求項2記載の半導体変調器。
  4. 前記圧縮歪量子井戸層の材料が、InGaAs、GaInNAs、AlGaInAs、InGaAsPのいずれかであることを特徴とする請求項1乃至請求項の何れか一項に記載の半導体変調器。
JP2007048977A 2007-02-28 2007-02-28 半導体変調器 Expired - Fee Related JP5062732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007048977A JP5062732B2 (ja) 2007-02-28 2007-02-28 半導体変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007048977A JP5062732B2 (ja) 2007-02-28 2007-02-28 半導体変調器

Publications (2)

Publication Number Publication Date
JP2008209863A JP2008209863A (ja) 2008-09-11
JP5062732B2 true JP5062732B2 (ja) 2012-10-31

Family

ID=39786184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007048977A Expired - Fee Related JP5062732B2 (ja) 2007-02-28 2007-02-28 半導体変調器

Country Status (1)

Country Link
JP (1) JP5062732B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862749B2 (ja) * 2007-06-01 2012-01-25 住友電気工業株式会社 Iii−v化合物半導体光素子を作製する方法
JP2012002929A (ja) * 2010-06-15 2012-01-05 Opnext Japan Inc 半導体光素子の製造方法、レーザモジュール、光伝送装置
JP2013246343A (ja) * 2012-05-28 2013-12-09 Mitsubishi Electric Corp 半導体光変調器
CN103928558B (zh) * 2014-04-17 2016-04-06 吉林大学 基于量子阱子带间跃迁的腔致相干效应的双色全光开关

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372188A (ja) * 1991-06-20 1992-12-25 Furukawa Electric Co Ltd:The 半導体レーザ素子
JP2002043696A (ja) * 2000-07-26 2002-02-08 Fujitsu Ltd 半導体レーザ装置
JP3654435B2 (ja) * 2001-08-21 2005-06-02 日本電信電話株式会社 半導体光素子及びその製造方法
JP4641230B2 (ja) * 2005-08-29 2011-03-02 日本電信電話株式会社 光半導体装置

Also Published As

Publication number Publication date
JP2008209863A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4663964B2 (ja) GaAsSb量子井戸層を含む長波長フォトニクスデバイス
JP4922036B2 (ja) 量子ドット半導体デバイス
JP4792854B2 (ja) 半導体光素子及びその製造方法
JP2015015396A (ja) 光半導体素子
US9595811B2 (en) Quantum cascade semiconductor laser
JP2006286809A (ja) 光半導体デバイス及びその製造方法
JP5475398B2 (ja) 半導体発光素子
JP5062732B2 (ja) 半導体変調器
JP4998238B2 (ja) 集積型半導体光素子
KR20120123116A (ko) 광전자 소자
JP4641230B2 (ja) 光半導体装置
JP2008211142A (ja) 光半導体装置
JP4045639B2 (ja) 半導体レーザおよび半導体発光素子
JP2008235519A (ja) 光半導体素子及び光半導体素子の作製方法
JPH07297485A (ja) 半導体レーザ装置,及びその製造方法
JP6588837B2 (ja) 半導体光デバイス
JP2009260093A (ja) 光半導体装置
WO2019208697A1 (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
JP2010062401A (ja) 半導体構造及びその半導体構造を用いた光半導体素子
JP2006229008A (ja) 半導体レーザ素子
JP7210876B2 (ja) 光デバイス
JP2018006590A (ja) 光半導体素子
JPH0529716A (ja) 光半導体素子
JP2010062400A (ja) 光半導体素子
JP2007103581A (ja) 埋込型半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees