JP5060617B2 - 回路装置の駆動方法及び回路装置 - Google Patents

Description

本発明は、例えば高効率電子放出素子（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅ：ＨＥＥＤ）、表面導電型電子放出素子（Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ：ＳＥＤ）等の電子放出素子に電気的に接続された回路装置を駆動する駆動方法及び回路装置の技術分野に関する。

この種の駆動方法として、例えば、基板バイアス回路を有する半導体集積回路において、待機モード時に、ＭＯＳトランジスタに基板バイアスを印加して、ＭＯＳトランジスタの閾値を上昇させることによりリーク電流を低減し、動作モード時に、ＭＯＳトランジスタに基板バイアスを印加せずに、ＭＯＳトランジスタの閾値を低下させることにより高速動作を可能にする技術が提案されている（特許文献１及び２参照）。

或いは、デジタル回路を構成する複数のＭＯＳＦＥＴからなるＭＯＳ回路において、ＭＯＳＦＥＴの動作に影響を与えないことを条件として、ＭＯＳＦＥＴが形成される半導体基板、又は半導体ウェル領域とソース領域間のｐｎ接合が順方向電圧となるように、半導体基板、又は半導体ウェル領域にバックバイアス電圧を印加して、高速動作のために必要なドレイン電流を得る技術が提案されている（特許文献３参照）。

また、この種の駆動方法が用いられる回路装置の製造方法として、例えば、表面伝導型電子放出素子に電子放出部を形成する際に、表面伝導型電子放出素子に直列に接続されたダイオード素子を介して、電子放出部を形成する通電フォーミング処理を行う製造方法が提案されている（特許文献４参照）。また、この種の駆動方法が用いられる回路装置として、高効率電子放出素子に電気的に接続された、ＭＯＳＦＥＴを含む素子駆動回路が提案されている（特許文献５参照）。

特開平５−１０８１９４号公報 国際公開ＷＯ９７／３２３９９号公報 国際公開ＷＯ００／４５４３７号公報 特開平８−１８０７９９号公報 特開２００５−２２８５５６号公報

この種の駆動方法が用いられる回路装置により、電子放出素子に電子放出部を形成する際には、該電子放出素子に対して高電圧を印加しなければならない。このため、電子放出部を形成する際に、特許文献１乃至特許文献３、及び特許文献５に開示された駆動用のＭＯＳＦＥＴを介すると、該ＭＯＳＦＥＴの耐電圧を確保するために、微細化又は小型化を図ることが困難になるという技術的問題点がある。或いは、駆動用のＭＯＳＦＥＴの微細化又は小型化に起因して、十分な耐電圧を確保することができず、電子放出部が形成されない可能性があるという技術的問題点がある。他方、特許文献４に開示された技術では、別途ダイオードを形成しなければならないので、小型化を図ることが困難になると共に、製造コストが増加する可能性があるという技術的問題点がある。

本発明は、例えば上記問題点に鑑みてなされたものであり、電子放出素子に電子放出部を適切に形成しつつ、回路装置の小型化を図ることができる回路装置の駆動方法及び回路装置を提供することを課題とする。

本発明の回路装置の駆動方法は、上記課題を解決するために、冷陰極電子放出素子と、ソース領域及びドレイン領域のうち一方の領域が、前記冷陰極電子放出素子の一の電極に電気的に接続されたＭＯＳトランジスタと、前記冷陰極電子放出素子の他の電極に電気的に接続された第１電圧源と、前記ＭＯＳトランジスタが形成された半導体ウェル領域に電気的に接続された第２電圧源とを備える回路装置の駆動方法であって、前記冷陰極電子放出素子に電子放出部が形成される際に、前記半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部に順方向電流が流れるように、前記第１電圧源から第１電位信号が出力されると共に、前記第２電圧源から前記第１電位信号とは異なる第２電位信号が出力される電子放出部形成工程を備える。

本発明の回路装置の駆動方法によれば、回路装置は、例えばＨＥＥＤ、ＳＥＤ等の冷陰極電子放出素子と、ソース領域及びドレイン領域のうち一方の領域が、冷陰極電子放出素子の一の電極に電気的に接続されたＭＯＳトランジスタと、冷陰極電子放出素子の他の電極に電気的に接続された第１電圧源と、ＭＯＳトランジスタが形成された半導体ウェル領域に電気的に接続された第２電圧源とを備える。

尚、本発明に係る「ＭＯＳトランジスタ」は、例えば高電圧用ＭＯＳトランジスタ、低電圧用ＭＯＳトランジスタ、ＤＤＤ構造ＭＯＳトランジスタ、片側ＬＯＣＯＳ構造ＭＯＳトランジスタ、両側ＬＯＣＯＳ構造ＭＯＳトランジスタ等である。

冷陰極電子放出素子に電子放出素子を形成する際に、電子放出部形成工程において、半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部に順方向電流が流れるように、第１電圧源から第１電位信号が出力されると共に、第２電圧源から第１電位信号とは異なる第２電位信号が出力される。ここに、「冷陰極電子放出素子に電子放出部が形成される際」とは、冷陰極電子放出素子に電子放出部が形成される時に限らず、形成された電子放出部内部の絶縁体層部分の表面又は内部に存在する導電性の微細構造が成長又は増大させられる時を含んでよい。

本願発明者の研究によれば、冷陰極電子放出素子の製造プロセスにおいて、冷陰極電子放出素子（厳密には、冷陰極電子放出素子となるべき素子）に対して、冷陰極電子放出素子として機能させるための電子放出部を形成する処理（以降、適宜“活性化処理”と称する）が施される。活性化処理が施される前における電子放出部となるべき部分の電気抵抗は、活性化処理が施された後における電子放出部の電気抵抗より高い（例えば１０倍程度高い）。このため、活性化処理の際に、電子放出部を形成するために必要な所定電流が冷陰極電子放出素子の一の電極及び他の電極間に流れるように、一の電極及び他の電極間に比較的高い電圧を印加しなければならない。他方、電子放出部が形成された後は、電気抵抗が比較的小さくなるので、冷陰極電子放出素子を駆動する際には、一の電極及び他の電極間に比較的低い電圧を印加すればよい。

従って、冷陰極電子放出素子を駆動するだけであれば、駆動用のＭＯＳトランジスタの微細化又は小型化は可能である。しかしながら、冷陰極電子放出素子に電気的に接続された駆動用のＭＯＳトランジスタを介して活性化処理を行う場合には、駆動用のＭＯＳトランジスタの耐電圧を確保するために、回路装置の微細化又は小型化が困難になる可能性がある。他方、例えばダイオード等、駆動用のＭＯＳトランジスタとは別部材を介して活性化処理を行う場合には、駆動用のＭＯＳトランジスタの微細化又は小型化を図ることは可能であるが、別部材を設けるスペースを確保するために、回路装置の小型化が困難になる可能性があることが判明している。

しかるに本発明では、冷陰極電子放出素子に電子放出部を形成する際に、半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部に順方向電流が流れるように、第１電圧源から第１電位信号が出力されると共に、第２電圧源から第１電位信号とは異なる第２電位信号が出力される。即ち、本発明では、活性化処理の際に、半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部を、ダイオードとして機能させている。このため、活性化処理において、電子放出部を形成するために必要な所定電流を、比較的低電圧で得ることができると共に、ＭＯＳトランジスタの微細化又は小型化を図ることができる。

尚、ＭＯＳトランジスタのソース領域及びドレイン領域のうち他方の領域には、例えばスイッチング素子が電気的に接続されている。活性化処理の際、スイッチング素子は、典型的には、ソース領域及びドレイン領域間に電流が流れないようにオフ状態とされている。

電子放出部が形成された冷陰極電子放出素子を駆動する際には、ＭＯＳトランジスタのソース領域及びドレイン領域間に、所定の電流が流れるように、第１電圧源及び第２電圧源の各々から所定の電位信号が出力される。

以上の結果、本発明の回路装置の駆動方法によれば、電子放出素子に電子放出部を適切に形成しつつ、回路装置の小型化を図ることができる。

本発明の回路装置の駆動方法の一態様では、前記電子放出部が形成された冷陰極電子放出素子を駆動する際に、前記ソース領域及び前記ドレイン領域間に電流が流れるように、前記第１電圧源から第３電位信号が出力されると共に、前記第２電圧源から第４電位信号が出力される駆動工程を更に備える。

この態様によれば、電子放出部が形成された冷陰極電子放出素子を駆動する際に、駆動工程において、ソース領域及びドレイン領域間に電流が流れるように、第１電圧源から第３電位信号が出力されると共に、第２電圧源から第４電位信号が出力される。これにより、ＭＯＳトランジスタが、スイッチング素子として機能し、冷陰極電子放出素子から適切に電子ビームが放出されることとなる。この結果、例えば高品質な表示画像を表示可能な表示装置等を実現することができ、実用上非常に有利である。

本発明の回路装置の駆動方法の他の態様では、前記冷陰極電子放出素子は、表面導電型電子放出素子であり、前記ＭＯＳトランジスタは、Ｎ型ＭＯＳトランジスタである。

この態様によれば、ＭＯＳトランジスタは、Ｎ型ＭＯＳトランジスタであるので、活性化処理の際に、第１電位信号により示される電位は、第２電位信号により示される電位よりも低くなる。他方、冷陰極電子放出素子を駆動する際には、第３電位信号により示される電位は、第４電位信号により示される電位より高くなる。

本発明の回路装置の駆動方法の他の態様では、前記冷陰極電子放出素子は、高効率電子放出素子であり、前記ＭＯＳトランジスタは、Ｐ型ＭＯＳトランジスタである。

この態様によれば、ＭＯＳトランジスタは、Ｐ型ＭＯＳトランジスタであるので、活性化処理の際に、第１電位信号により示される電位は、第２電位信号により示される電位よりも高くなる。他方、冷陰極電子放出素子を駆動する際には、第３電位信号により示される電位は、第４電位信号により示される電位以下となる。

本発明の回路装置は、上記課題を解決するために、冷陰極電子放出素子と、ソース領域及びドレイン領域のうち一方の領域が、前記冷陰極電子放出素子の一の電極に電気的に接続されたＭＯＳトランジスタと、前記冷陰極電子放出素子の他の電極に電気的に接続された第１電圧源と、前記ＭＯＳトランジスタが形成された半導体ウェル領域に電気的に接続された第２電圧源と、前記ソース領域及び前記ドレイン領域のうち他方の領域に電気的に接続されたスイッチ手段とを備え、前記ＭＯＳトランジスタの少なくとも一部は、前記冷陰極電子放出素子に電子放出部が形成される際に、ダイオードの少なくとも一部として機能する。

本発明の回路装置によれば、例えばＨＥＥＤ、ＳＥＤ等の冷陰極電子放出素子に電気放出部が形成される際に、ＭＯＳトランジスタの少なくとも一部が、ダイオードの少なくとも一部として機能する。例えば、半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部がダイオードとして機能する。このため、活性化処理において、電子放出部を形成するために必要な所定電流を、比較的低電圧で得ることができると共に、ＭＯＳトランジスタの微細化又は小型化を図ることができる。

尚、活性化処理の際、スイッチ手段は、典型的には、ソース領域及びドレイン領域間に電流が流れないようにオフ状態とされる。他方、電子放出部が形成された冷陰極電子放出素子を駆動する際、スイッチ手段は、ソース領域及びドレイン領域間に電流が流れるように、オン状態とされる。

以上の結果、本発明の回路装置によれば、電子放出素子に電子放出部を適切に形成しつつ、回路装置の小型化を図ることができる。

本発明の作用及びその他の利得は次に説明する実施するための最良の形態から明らかにされよう。

第１実施形態に係る回路装置の構成を示す断面図である。 第１実施形態に係る回路装置の等価回路図である。 第１実施形態の実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。 第１実施形態の実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。 第１実施形態の実施例に係るＳＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。 第２実施形態に係る回路装置の構成を示す断面図である。 第２実施形態に係る回路装置の等価回路図である。 第２実施形態の実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。 第２実施形態の実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。 第２実施形態の実施例に係るＨＥＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。 第３実施形態に係る回路装置の構成を示す断面図である。 第３実施形態に係る回路装置の等価回路図である。 第３実施形態の実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。 第３実施形態の実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。 第３実施形態の実施例に係るＳＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。

符号の説明

１、２、３…回路装置
１１…Ｎ型ＭＯＳトランジスタ
１２…Ｐ型ＭＯＳトランジスタ
１３…ＮＰＮバイポーラトランジスタ
２１…ＳＥＤ
２２…ＨＥＥＤ
３０…基板
４１、４２、４３…層間絶縁膜
５１、５２、５３、５４…配線
６０…分離層
７１、７２…電圧源
ＳＷ…スイッチ

以下、本発明の回路装置の駆動方法に係る実施形態を図面に基づいて説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

＜第１実施形態＞
本発明に係る回路装置の駆動方法の第１実施形態について、図１及び図２を参照して説明する。

先ず、本実施形態に係る回路装置の構成について、図１を参照して説明する。ここに、図１は、本実施形態に係る回路装置の構成を示す断面図である。

図１において、回路装置１は、Ｎ型ＭＯＳトランジスタ１１、ＳＥＤ２１、電圧源７１及び７２、並びにスイッチＳＷを備えて構成されている。ここに、本実施形態に係る「ＳＥＤ２１」、「電圧源７１」、「電圧源７２」及び「スイッチＳＷ」は、夫々、本発明に係る「冷陰極電子放出素子」、「第１電圧源」、「第２電圧源」及び「スイッチ手段」の一例である。尚、電圧源７２は、所謂基板バイアスである。

Ｎ型ＭＯＳトランジスタ１１は、基板３０に設けられた分離層６０内に形成されている。Ｎ型ＭＯＳトランジスタ１１は、本発明に係る「半導体ウェル領域」の一例としてのＰ型ウェル領域１１ｗ、基板バイアス端子１１ｂ、ドレイン領域１１ｄ、ソース領域１１ｓ及びゲート電極１１ｇを備えて構成されている。尚、Ｎ型ＭＯＳトランジスタ１１が分離層６０内に形成されることにより、基板バイアス端子１１ｂを介してＰ型ウェル領域１１ｗに電流を流しても、隣接するＮ型ＭＯＳトランジスタに電流が流れてしまうことを防止することができ、実用上非常に有利である。尚、分離層６０は、例えばエッチングにより形成された空洞、絶縁膜、逆方向電圧を印加して電流が基板３０に流れないようにする等により形成すればよい。

ＳＥＤ２１は、電子放出部２１ａ、並びに電極２１１及び２１２を備えて構成されている。電極２１１は、層間絶縁膜４１乃至４３に形成されたコンタクトホールｈ２を介して、ドレイン領域１１ｄに電気的に接続されている。電極２１２は、電圧源７１に電気的に接続されている。ここに、本実施形態に係る「電極２１１」及び「電極２１２」は、夫々、本発明に係る「一の電極」及び「他の電極」の一例である。

電圧源７２は、配線５１並びに層間絶縁膜４１及び４２に形成されたコンタクトホールｈ１を介して基板バイアス端子１１ｂに電気的に接続されている。スイッチＳＷは、配線５２並びに層間絶縁膜４１及び４２に形成されたコンタクトホールｈ３を介してソース領域１１ｓに電気的に接続されている。

次に、以上のように構成された回路装置１の駆動方法について、図２を参照して説明する。ここに、図２は、本実施形態に係る回路装置の等価回路図である。

ＳＥＤ２１に電子放出部２１ａを形成する際には、Ｐ型ウェル領域１１ｗ及びドレイン領域１１ｄ間におけるｐｎ接合部に順方向電流が流れるように（即ち、Ｐ型ウェル領域１１ｗからドレイン領域１１ｄに電流が流れるように）、電圧源７１から第１電位信号が出力されると共に、電圧源７２から第１電位信号とは異なる第２電位信号が出力される。従って、第１電位信号により示される電位は、第２電位信号により示される電位より低い。尚、この際、ソース領域１１ｓ及びドレイン領域１１ｄ間に電流が流れないように、スイッチＳＷはオフ状態とされる。また、ゲート電極１１ｇに入力される電位信号により示される電位は、どのような値でもよい。

このように、本実施形態では、活性化処理の際に、Ｐ型ウェル領域１１ｗ及びドレイン領域１１ｄ間におけるｐｎ接合部（図２中の点線ａで囲われた部分）をダイオードとして機能させている。このため、活性化処理において、電子放出部２１ａを形成するために必要な所定電流を、比較的低電圧で得ることができる。

他方、電子放出部２１ａが形成されたＳＥＤ２１が駆動される際には、ソース領域１１ｓ及びドレイン領域１１ｄ間に電流が流れるように、スイッチＳＷがオン状態とされた後に、電圧源７１から第３電位信号が出力されると共に、電圧源７２から第４電位信号が出力される。この際、第４電位信号により示される電位は、典型的には、ゼロである。第３電位信号により示される電位は、第４電位信号により示される電位より高い。尚、ゲート電極１１ｇに入力される電位信号により示される電位は、Ｎ型ＭＯＳトランジスタ１１の閾値よりも高い電位である。

このように、本実施形態では、ＳＥＤ２１を駆動する際に、Ｎ型ＭＯＳトランジスタ１１（図２中の破線ｂで囲われた部分）をＮ型ＭＯＳトランジスタとして機能させている。従って、上述の如く回路装置１を駆動させることにより、ＳＥＤ２１の活性化処理と駆動とを一つのＮ型ＭＯＳトランジスタ１１により実現することができ、実用上非常に有利である。

（実施例）
次に、本実施形態に係る回路装置を、画像表示装置に適用した実施例について、図３乃至図５を参照して説明する。ここに、図３は、本実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。尚、図中の「ＦＦ」は、フリップフロップ回路を示している。

図３において、端子ｐ１には、電圧源７１（図１参照）からの電位信号が入力される。端子ｐ２には、ゲート電極１１ｇ（図１参照）に入力される電位信号（即ち、Ｎ型ＭＯＳトランジスタ１１の制御用の電位信号）が入力される。端子ｐ３及びｐ５には、電圧源７２（図１参照）からの電位信号が入力される。端子ｐ４及び端子ｐ６には、スイッチＳＷ（図１参照）の制御用の電位信号が入力される。

次に、当該画像表示装置において、ＳＥＤ２１に活性化処理が施される際の電位信号について、図４を参照して説明する。ここに、図４は、本実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。尚、図４では、相互に隣接して配置された二つのＳＥＤ２１Ａ及び２１Ｂ（図３参照）に活性化処理を施す際の電位信号を示している。また、図中の期間Ｔ１及びＴ２は、夫々、ＳＥＤ２１Ａに活性化処理を施す期間及びＳＥＤ２１Ｂに活性化処理を施す期間を示している。

図４に示すように、ＳＥＤ２１Ａに活性化処理が施される場合（図中の期間Ｔ１）、配線ｙ２に入力される電位信号（図１における電極２１２に入力される電位信号、即ち、第１電位信号）により示される電位は、端子ｐ３に入力される電位信号（図１における基板バイアス端子１１ｂに入力される電位信号、即ち、第２電位信号）により示される電位より低い。尚、端子ｐ４に入力される電位信号は、ソース領域１１ｓ及びドレイン領域１１ｄ（図１参照）間に電流が流れないように設定されている。

次に、電子放出部２１ａ（図１参照）が形成されたＳＥＤが駆動される際の電位信号について、図５を参照して説明する。ここに、図５は、本実施例に係るＳＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。

図５に示すように、ＳＥＤ２１Ａが駆動される場合（図中の期間Ｔ１）、配線ｙ２に入力される電位信号（即ち、第３電位信号）により示される電位は、端子ｐ３に入力される電位信号（即ち、第４電位信号）により示される電位より高い。尚、端子ｐ４に入力される電位信号は、ソース領域１１ｓ及びドレイン領域１１ｄ間に電流が流れるように設定されている。

＜第２実施形態＞
次に、本発明の回路装置の駆動方法に係る第２実施形態を、図６及び図７を参照して説明する。第２実施形態では、冷陰極電子放出素子の種類及びＭＯＳトランジスタの種類が異なる以外は、第１実施形態と同様である。よって、第２実施形態について、第１実施形態と重複する説明を省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ、図６及び図７を参照して説明する。ここに、図６は、図１と同趣旨の、本実施形態に係る回路装置の構成を示す断面図である。

図６において、回路装置２は、Ｐ型ＭＯＳトランジスタ１２、ＨＥＥＤ２２、電圧源７１及び７２、並びにスイッチＳＷを備えて構成されている。ここに、本実施形態に係る「ＨＥＥＤ２２」は、本発明に係る「冷陰極電子放出素子」の他の例である。

Ｐ型ＭＯＳトランジスタ１２は、本発明に係る「半導体ウェル領域」の他の例としてのＮ型ウェル領域１２ｗ、基板バイアス端子１２ｂ、ソース領域１２ｓ、ドレイン領域１２ｄ及びゲート電極１２ｇを備えて構成されている。

ＨＥＥＤ２２は、下部電極２２１、上部電極２２２、例えば非晶質シリコン等からなる電子供給層２２３、例えば酸化シリコン等からなる絶縁膜２２４及び炭素膜２２５を備えて構成されている。ここに、本実施形態に係る「下部電極２２１」及び「上部電極２２２」は、夫々、本発明に係る「一の電極」及び「他の電極」の他の例である。尚、ＨＥＥＤ２２のうち窪んでいる部分近傍が電子放出部に相当する。

下部電極２２１は、コンタクトホールｈ２を介してソース領域１２ｓに電気的に接続されている。上部電極２２２は、電圧源７１に電気的に接続されている。電圧源７２は、配線５１並びにコンタクトホールｈ１を介して基板バイアス端子１２ｂに電気的に接続されている。スイッチＳＷは、配線５２及びコンタクトホールｈ３を介してドレイン領域１２ｄに電気的に接続されている。

次に、以上のように構成された回路装置２の駆動方法について、図７を参照して説明する。ここに、図７は、図２と同趣旨の、本実施形態に係る回路装置の等価回路図である。

ＨＥＥＤ２２に電子放出部を形成する際には、Ｎ型ウェル領域１２ｗ及びソース領域１２ｓ間におけるｐｎ接合部に順方向に電流が流れるように、電圧源７１から第１電位信号が出力されると共に、電圧源７２から第２電位信号が出力される。従って、第１電位信号により示される電位は、第２電位信号により示される電位より高い。

他方、電子放出部が形成されたＨＥＥＤ２２が駆動される際には、ソース領域１２ｓ及びドレイン領域１２ｄ間に電流が流れるように、電圧源７１から第３電位信号が出力されると共に、電圧源７２から第４電位信号が出力される。この際、第３電位信号により示される電位は、ゼロより大きく、第４電位信号により示される電位以下である。尚、ゲート電極１２ｇに入力される電位信号により示される電位は、Ｐ型ＭＯＳトランジスタ１２の閾値よりも低い電位である。

（実施例）
次に、本実施形態に係る回路装置を、画像表示装置に適用した実施例について、図８乃至図１０を参照して説明する。ここに、図８は、図３と同趣旨の、本実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。

次に、当該画像表示装置において、ＨＥＥＤ２２に活性化処理が施される際の電位信号について、図９を参照して説明する。ここに、図９は、図４と同趣旨の、本実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。尚、図９では、相互に隣接して配置された二つのＨＥＥＤ２２Ａ及び２２Ｂ（図８参照）に活性化処理を施す際の電位信号を示している。また、図中の期間Ｔ１及びＴ２は、夫々、ＨＥＥＤ２２Ａに活性化処理を施す期間及びＨＥＥＤ２２Ｂに活性化処理を施す期間を示している。

図９に示すように、ＨＥＥＤ２２Ａに活性化処理が施される場合（図中の期間Ｔ１）、配線ｙ２に入力される電位信号（図６における上部電極２２２に入力される電位信号、即ち、第１電位信号）により示される電位は、端子ｐ３に入力される電位信号（図６における基板バイアス端子１２ｂに入力される電位信号、即ち、第２電位信号）により示される電位より高い。

次に、電子放出部が形成されたＨＥＥＤ２２が駆動される際の電位信号について、図１０を参照して説明する。ここに、図１０は、図５と同趣旨の、本実施例に係るＨＥＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。

図１０に示すように、ＨＥＥＤ２２Ａが駆動される場合（図中の期間Ｔ１）、配線ｙ２に入力される電位信号（即ち、第３電位信号）により示される電位は、端子ｐ３に入力される電位信号（即ち、第４電位信号）により示される電位以下である。

＜第３実施形態＞
次に、本発明の回路装置の駆動方法に係る第３実施形態を、図１１及び図１２を参照して説明する。第３実施形態では、トランジスタの種類が異なる以外は、第１実施形態と同様である。よって、第３実施形態について、第１実施形態と重複する説明を省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ、図１１及び図１２を参照して説明する。ここに、図１１は、図１と同趣旨の、本実施形態に係る回路装置の構成を示す断面図である。

図１１において、回路装置３は、ＮＰＮバイポーラトランジスタ１３、ＳＥＤ２１、電圧源７１及び７２、並びにスイッチＳＷを備えて構成されている。ＮＰＮバイポーラトランジスタ１３は、Ｎ型ウェル領域１３ｗ、コレクタ領域１３ｃ、ベース領域１３ｂ及びエミッタ領域１３ｅを備えて構成されている。

電極２１１は、コンタクトホールｈ１を介してコレクタ領域１３ｃに電気的に接続されている。電圧源７２は、配線５３及びコンタクトホールｈ２を介してベース領域１３ｂに電気的に接続されている。スイッチＳＷは、配線５４及びコンタクトホールｈ３を介してエミッタ領域１３ｅに電気的に接続されている。

次に、以上にように構成された回路装置３の駆動方法について、図１２を参照して説明する。ここに、図１２は、図２と同趣旨の、本実施形態に係る回路装置の等価回路図である。

ＳＥＤ２１に電子放出部２１ａを形成する際には、コレクタ領域１３ｃ及びベース領域１３ｂ間におけるｐｎ接合部に順方向に電流が流れるように、電圧源７１から第１電位信号が出力されると共に、電圧源７２から第２電位信号が出力される。従って、第１電位信号により示される電位は、第２電位信号により示される電位より低い。尚、エミッタ領域１３ｅに電流が流れないように、スイッチＳＷはオフ状態とされる。

他方、電子放出部２１ａが形成されたＳＥＤ２１が駆動される際には、ＮＰＮバイポーラトランジスタ１３が動作するように、電圧源７１から第３電位信号が出力されると共に、電圧源７２から第４電位信号が出力される。従って、第３電位信号により示される電位は、第４電位信号により示される電位より高い。尚、スイッチＳＷはオン状態とされる。

（実施例）
次に、本実施形態に係る回路装置を、画像表示装置に適用した実施例について、図１３乃至図１５を参照して説明する。ここに、図１３は、図３と同趣旨の、本実施例に係る画像表示装置の電気的な構成を概略的に示すブロック図である。

図１３において、端子ｐ７には、電圧源７２（図１１参照）からの電位信号が入力される。端子ｐ８及びｐ１０には、電圧源７１（図１１参照）からの電位信号が入力される。端子ｐ９及びｐ１１には、スイッチＳＷ（図１１参照）の制御用の電位信号が入力される。

次に、当該画像表示装置において、ＳＥＤ２１に活性化処理が施される際の電位信号について、図１４を参照して説明する。ここに、図１４は、図４と同趣旨の、本実施例に係る活性化処理において、各端子及び各配線に入力される電位信号の一例である。

図１４に示すように、ＳＥＤ２１Ａ（図１３参照）に活性化処理が施される場合（図中の期間Ｔ１）、端子ｐ８に入力される電位信号（図１１における電極２１２に入力される電位信号、即ち、第１電位信号）により示される電位は、配線ｙ５に入力される電位信号（図１１におけるベース領域１３ｂに入力される電位信号、即ち、第２電位信号）により示される電位より低い。尚、端子ｐ９に入力される電位信号は、エミッタ領域１３ｅ（図１１参照）に電流が流れないように設定されている。

次に、電子放出部２１ａ（図１１参照）が形成されたＳＥＤが駆動される際の電位信号について、図１５を参照して説明する。ここに、図１５は、図５と同趣旨の、本実施例に係るＳＥＤが駆動される際に、各端子及び各配線に入力される電位信号の一例である。

図１５に示すように、ＳＥＤ２１Ａが駆動される場合（図中の期間Ｔ１）、端子ｐ８に入力される電位信号（即ち、第３電位信号）により示される電位は、配線ｙ５に入力される電位信号（即ち、第４電位信号）により示される電位より高い。尚、端子ｐ９に入力される電位信号は、エミッタ領域１３ｅに電流が流れるように設定されている。

尚、本実施形態に係る回路装置３は、ＳＥＤ２１に代えて、ＨＥＥＤを備えていてもよい。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う回路装置の駆動方法及び回路装置もまた本発明の技術的範囲に含まれるものである。

Claims (5)

1. 冷陰極電子放出素子と、ソース領域及びドレイン領域のうち一方の領域が、前記冷陰極電子放出素子の一の電極に電気的に接続されたＭＯＳトランジスタと、前記冷陰極電子放出素子の他の電極に電気的に接続された第１電圧源と、前記ＭＯＳトランジスタが形成された半導体ウェル領域に電気的に接続された第２電圧源とを備える回路装置の駆動方法であって、
   前記冷陰極電子放出素子に電子放出部が形成される際に、前記半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部に順方向電流が流れるように、前記第１電圧源から第１電位信号が出力されると共に、前記第２電圧源から前記第１電位信号とは異なる第２電位信号が出力される電子放出部形成工程を備える回路装置の駆動方法。
2. 前記電子放出部が形成された冷陰極電子放出素子を駆動する際に、前記ソース領域及び前記ドレイン領域間に電流が流れるように、前記第１電圧源から第３電位信号が出力されると共に、前記第２電圧源から第４電位信号が出力される駆動工程を更に備えることを特徴とする請求項１に記載の回路装置の駆動方法。
3. 前記冷陰極電子放出素子は、表面導電型電子放出素子であり、
   前記ＭＯＳトランジスタは、Ｎ型ＭＯＳトランジスタである
   ことを特徴とする請求項１に記載の回路装置の駆動方法。
4. 前記冷陰極電子放出素子は、高効率電子放出素子であり、
   前記ＭＯＳトランジスタは、Ｐ型ＭＯＳトランジスタである
   ことを特徴とする請求項１に記載の回路装置の駆動方法。
5. 冷陰極電子放出素子と、
   ソース領域及びドレイン領域のうち一方の領域が、前記冷陰極電子放出素子の一の電極に電気的に接続されたＭＯＳトランジスタと、
   前記冷陰極電子放出素子の他の電極に電気的に接続された第１電圧源と、
   前記ＭＯＳトランジスタが形成された半導体ウェル領域に電気的に接続された第２電圧源と、
   前記ソース領域及び前記ドレイン領域のうち他方の領域に電気的に接続されたスイッチ手段と
   を備え、
   前記ＭＯＳトランジスタの少なくとも一部は、前記冷陰極電子放出素子に電圧が印加されることによって電子放出部が形成される際に、前記半導体ウェル領域及び前記一方の領域間におけるｐｎ接合部に順方向電流が流れるように、前記第１電圧源から第１電位信号が出力されると共に、前記第２電圧源から前記第１電位信号とは異なる第２電位信号が出力され、ダイオードの少なくとも一部として機能する
   ことを特徴とする回路装置。

Images