JP4772318B2 - 光デバイス及びその製造方法 - Google Patents

Description

本発明は，光通信分野に適用される光デバイス及びその製造方法に関する。

情報，通信，家電機器において，装置間の信号伝送速度が向上し，更にノイズの回避ということから信号伝送に光送信デバイスが用いられている。

図１は，光送信デバイスに用いられている面発光型半導体レーザ（VCSEL: Vertical Cavity Surface Emitting Laser）アレイの一構成例であり，p型基板面発光型半導体レーザアレイの実装構造であって，３個の面発光型半導体レーザが直列にアレイ状に配置された３チャネル構造を示している。

絶縁体１上にアノード電極２，その上に導電性接着剤３を介してp型半導体基板４が形成されている。p型半導体基板４上に半導体レーザそれぞれに対応してn型半導体５が形成されている。

さらに，n型半導体５に発光の出射窓６を囲んでカソード電極７が形成されている。

かかる面発光型半導体レーザにより構成される光デバイスの等価回路は図２に示す様に示される。アノード電極が共通に接続され，それぞれの半導体レーザのカソードに駆動電圧が印加される。

図３は，ｎ型基板面発光型半導体レーザアレイの実装構造であって，同様に３個の面発光型半導体レーザが直列にアレイ状に配置された３チャネル構造を示している。図３に示す構造は，図１に示す構造とｐ型及びｎ型半導体に層位置の関係が反対である他は，構造的に同様である。図３に示す構造の等価回路は図４に示すごとくである。

図１に示すp型半導体基板面発光型半導体レーザアレイでは，図５に一つの面発光型半導体レーザの断面を示す様に，p型半導体基板４上に電流狭窄層５０，活性層５１を含むn型半導体層５が形成される。電極はp型基板側にアノード電極２，n型半導体側にカソード電極７が形成され，アノード電極２は各チャネル共通となっている。

図６は，図３に示すｎ型半導体基板面発光型半導体レーザアレイの一つの面発光型半導体レーザの断面を示す図である。図６に示されるように，ｎ型半導体基板５上に電流狭窄層５０，活性層５１を含むｐ型半導体層４が形成される。電極はｎ型基板側にカソード電極７，ｐ型半導体側にアノード電極２が形成され，カソード電極７は各チャネル共通となっている。

ここで，近年の通信帯域の拡大により，光デバイスには１０Gbps超の高速駆動が要求されている。図１に示したp型基板面発光型半導体レーザアレイにおいては，デバイスの熱抵抗が大きく，消費電力が高くなってしまう問題が知られている。

一方，図３に示したｎ型基板面発光型半導体レーザアレイは熱抵抗が小さく，デバイス作製も容易である。また，光デバイスを駆動するドライバＩＣとして，高速動作に適したnpnトランジスタアレイが知られている。したがって，かかるnpnトランジスタアレイと，熱抵抗が低いｎ型基板面発光型半導体レーザアレイとを簡易に接続実装することができれば好ましい。

すなわち，半導体レーザに対するドライバＩＣとの組み合わせを考えると，図７に示すように，npnトランジスタとｎ型基板面発光型半導体レーザとを接続する組み合わせが望ましいが，図４に示したようにｎ型基板面発光型半導体レーザアレイは，カソードが電気的に共通接続された状態である。したがって，面発光型半導体レーザアレイを独立して高速駆動することができない。

図４のｎ型基板面発光型半導体レーザアレイを用いて独立して駆動する場合は，図８に示すように，pnpトランジスタのドライバＩＣと接続せざるを得ない。しかし，npnトランジスタに比べ，pnpトランジスタは，熱抵抗が高く，高速化にも適さないという問題がある。

また，面発光型半導体レーザアレイにおける個別素子の電気的分離について従来技術として，特許文献１に記載の発明がある。かかる特許文献１に示される発明は，素子分離埋め込み層にポリイミドを埋め込んで隣接する光素子側面間の電気的分離を行っている。しかし，面発光側と反対側の電極が共通電極となっている。

特開２００１−６８７９５号公報 特開昭６４−５３４８８号公報 特開２００３−１７７５４号公報 特開平８−１３０３０１号公報 特開２００４−２３０１９号公報

通信帯域の拡大により，光デバイスには１０Gbps超の高速駆動が要求されている。したがって，上記背景技術に鑑みて，本発明の目的は面発光型半導体レーザアレイにおいて，高速駆動するために，n型基板の電気的分離構造を実現する光デバイスとその製造方法を提供することにある。

上記の課題を達成する本発明に従う光デバイスは、第１の態様として、絶縁体基板と，前記絶縁体基板上に導電性材料により形成された電極パターンと，ｎ型半導体基板と前記ｎ型半導体基板上に形成された，活性層及び電流狭窄層を含む複数のｐ型半導体領域を有し，前記複数のｐ型半導体領域の表面側に発光の出射窓を囲むアノード電極を有して構成される面発光型半導体レーザアレイとを有し，前記面発光型半導体レーザアレイは，前記電極パターンに電気的に接続されるとともに，ハンダもしくは導電性接着剤により物理的にも接合されていて，且つ，前記面発光型半導体レーザアレイの前記複数のｐ型半導体領域のそれぞれを分離する素子分離溝が，少なくとも前記電極パターンの対応する部分を分離するまで前記絶縁体基板に達していることを特徴とする。

上記の課題を達成する本発明に従う光デバイスは，第２の態様として，第１の態様において，前記面発光型半導体レーザアレイは，前記複数のｐ型半導体領域が，１次元又は２次元方向に配列されていることを特徴とする。

上記の課題を達成する本発明に従う光デバイスは，第３の態様として，第１又は第２の態様において，前記絶縁体基板の前記電極パターンの形成面と反対側面に前記面発光型半導体レーザを駆動するnpnトランジスタによる駆動回路が搭載されていることを特徴とする。

上記の課題を達成する本発明に従う光デバイスは，第４の態様として，第１又は第２の態様において，前記絶縁体基板の前記前記面発光型半導体レーザアレイの搭載領域の周囲領域に前記面発光型半導体レーザを駆動するnpnトランジスタによる駆動回路が搭載されていることを特徴とする。

上記の課題を達成する本発明に従う光デバイスの製造方法の態様は，絶縁体基板上に導電性材料により電極パターンを形成し，前記電極パターンに，ｎ型半導体基板と前記ｎ型半導体基板上に形成された，活性層及び電流狭窄層を含む複数のｐ型半導体領域を有し，前記複数のｐ型半導体領域の表面側に発光の出射窓を囲むアノード電極を有して構成される面発光型半導体レーザアレイを電気的に接続するとともに，物理的にも接合し，ついで，前記面発光型半導体レーザアレイ側から少なくとも前記電極パターンの対応する部分を分離するまで前記絶縁体基板に達する素子分離溝をダイシングにより形成することを特徴とする。

本発明の特徴は，以下に図面を参照して説明する本発明に実施例から更に明らかになる。

本発明の構成により，デバイス熱抵抗の低いｎ型基板面発光型半導体レーザアレイの，カソード入力による独立高速駆動が可能になる。

また，本発明ではアノード電極の接続は光素子上部側で形成し，カソード電極への接続パターンは絶縁体基板側で形成することができるため，2次元アレイなどの高密度実装が容易になる。

以下に図面に従い本発明の実施の形態例を説明する。なお，図に示される実施の形態例は本発明の理解のためのものであり，本発明の技術的範囲がこれに限定されるものではない。

ここで，npnトランジスタのドライバＩＣとの接続組み合わせ構成を得るために，ｎ型基板面発光型半導体レーザアレイにおいて個々の面発光型半導体レーザを電気的に分離する構成を考えると，例えば，図９に示すような構成が想定される。図１０は，図９における一つの（１チャネル分の）面発光型半導体レーザ部分の断面図である。

図９に示す面発光型半導体レーザアレイにおいては，絶縁体基板１上のＳｉ基板等の半絶縁性基板８上にp型基板あるいはｎ型基板の面発光型半導体レーザが形成される（図１０には，p型基板面発光型半導体レーザが示されている）。

各チャネルはポリイミドなどの絶縁体９によって電気的に分離され，電極はアノード電極２，カソード電極７ともに図１０の構成の等価回路である図１１に示すように各チャネルが独立させることが可能である。

しかしながら，図９に示す構成を半絶縁性型基板面発光型半導体レーザアレイと呼び，構成を考察するとアノード電極２，カソード電極７を全て片側に実装するために，デバイスの作製が複雑化する。また，高密度実装に不向きであるなどの欠点が存在する。

したがって，本発明は，簡易な構成で，ｎ型基板面発光型半導体レーザアレイのカソード入力による独立高速駆動を可能とする光デバイスを提供するものである。

図１２は，本発明の一実施例の断面構造と，その作製過程を説明する図である。

図１２Ａにおいて，絶縁体基板１には電極パターン１０が形成され，スルーホール１１を通して裏面の電極パッド１２に繋がっている。

絶縁体基板１の電極パターン１０にハンダまたは導電性接着剤３などの導電性材料を塗布し，ｎ型基板面発光型半導体レーザアレイ４のカソード共通電極５（図６参照）と接着する。すなわち，電極パターン１０はカソード共通電極５に電気的に接続されるとともに，物理的にも接合される。

図１２Ｂは，絶縁体基板１とｎ型基板面発光型半導体レーザアレイ４が，接着された状態を示す図である。

ついで，図１２Ｃに示すように，ｎ型基板面発光型半導体レーザアレイ４側からチャネル間をダイシングにより切り目（素子分離溝）１３を入れる。このとき，切り目１３を絶縁体基板１に達する深さまで入れることを特徴とする。

これにより，ｎ型半導体の共通カソード電極５，導電性材料３及び電極パターン１０を切断し，これにより各チャネルを電気的に独立させることができる。したがって，高速動作に適したnpnトランジスタを駆動回路として適用することができ，面発光型半導体レーザアレイの低消費電力高速駆動が可能となる。

図１３，図１４は，npnトランジスタ駆動回路と，本発明のｎ型基板面発光型半導体レーザアレイとを結合した光デバイスの構成例である。図１３に示す例は，図１２Ｃに示すｎ型基板面発光型半導体レーザアレイを回路基板１４上に搭載し，且つ回路基板１４の延長上にｎ型基板面発光型半導体レーザアレイの搭載側と同一面にnpnトランジスタ駆動回路１５を設けた構成である。

一方，図１４に示す構成例では，回路基板１４のｎ型基板面発光型半導体レーザアレイを搭載した側と反対面側に，npnトランジスタ駆動回路１５を設けた構成である。

図１３，図１４のいずれの場合も，回路基板１４に形成した配線パターンにより，npnトランジスタ駆動回路１５と電極パッド１２とが接続され，チャネルを分離して，npnトランジスタ駆動回路１５から駆動電圧を供給することが可能である。

ここで，上記実施例説明においては，面発光型半導体レーザアレイを，個々の面発光型半導体レーザ（チャネル）を一次元方向に配置した構成を有する光デバイスを想定して本発明を説明した。

しかし，本発明の適用はこれに限定されるものではなく，２次元方向に面発光型半導体レーザ（チャネル）を配置することも可能である。

図１５，図１６は，面発光型半導体レーザを２次元に配置した構成例を示す図である。図１５，図１６において，光デバイス１００が面発光型半導体レーザを２次元に配置したアレイを構成している。先の第１の実施例と同様の層構造を成し，２次元面に配置された複数の面発光型半導体レーザは，ダイシングにより個々に電気的に分離されている，
さらに，光デバイス１００の上面を絶縁体カバー１０１で覆い，個々に電気的に分離された面発光型半導体レーザのアノード電極４及びカソード電極７を，絶縁板１０１に形成されたポリイミド配線１０２ａ，１０２ｂにより引き出すことができる。

図１５は，アノード電極４及びカソード電極７ともに上面側から引き出した構成例であり，図９に示す半絶縁性型基板面発光型レーザアレイに適用した場合もこれに相当する。図１６は，アノード電極４を上面側から，カソード電極７を下面側から引き出した構成例である。光デバイス１００上面の配線１０２ａのパターニングが容易となり，２次元アレイの高密度実装が可能となる。

上記に説明したように，本発明により面発光型半導体レーザアレイにおいて，高速駆動するために，n型基板の電気的分離構造を簡易に実現する光デバイスが提供され，産業上寄与するところ大である。

光送信デバイスに用いられている面発光型半導体レーザ（VCSEL: Vertical Cavity Surface Emitting Laser）アレイの一構成例を示す図である。 図１に示す面発光型半導体レーザにより構成される光デバイスの等価回路を示す図である。 ｎ型基板面発光型半導体レーザアレイの実装構造を示す図である。 図３に示す構造の等価回路を示す図である。 図１に示す面発光型半導体レーザの断面を示す図である。 図３に示す面発光型半導体レーザの断面を示す図である。 npnトランジスタとｎ型基板面発光型半導体レーザとを接続する組み合わせを説明する図である。 pnpトランジスタとｐ型基板面発光型半導体レーザとを接続する組み合わせを説明する図である。 ｎ型基板面発光型半導体レーザアレイにおいて個々の面発光型半導体レーザを電気的に分離する想定される構成を示す図である。 図９における一つの（１チャネル分の）面発光型半導体レーザ部分の断面図である。 図１０の構成の等価回路である図１１に示す図である。 本発明の一実施例と，その作製過程を説明する図である。 npnトランジスタを駆動回路と，本発明のｎ型基板面発光型半導体レーザアレイとを結合した光デバイスの構成例（その１）である。 npnトランジスタを駆動回路と，本発明のｎ型基板面発光型半導体レーザアレイとを結合した光デバイスの構成例（その２）である。 面発光型半導体レーザを２次元に配置した構成例を示す図（その１）である。 面発光型半導体レーザを２次元に配置した構成例を示す図（その２）である。

符号の説明

１ 絶縁基板
２ カソード電極
３ 導電性接着剤
４ p型半導体基板
５ n型半導体層
５０ 電流狭窄層
５１ 活性層
１０ 電極パターン
１１ スルーホール
１２ 電極パッド
１３ ダイシングによる切り目（素子分離溝）

Claims (5)

1. 絶縁体基板と、
   前記絶縁体基板上に導電性材料により形成された電極パターンと、
   ｎ型半導体基板と前記ｎ型半導体基板上に形成された、活性層及び電流狭窄層を含む複数のｐ型半導体領域を有し、前記複数のｐ型半導体領域の表面側に発光の出射窓を囲むアノード電極を有して構成される面発光型半導体レーザアレイとを有し、
   前記面発光型半導体レーザアレイは、前記電極パターンに電気的に接続されるとともに、ハンダもしくは導電性接着剤により物理的にも接合されていて、且つ、
   前記面発光型半導体レーザアレイの前記複数のｐ型半導体領域のそれぞれを分離する素子分離溝が、少なくとも前記電極パターンの対応する部分を分離するまで前記絶縁体基板に達し、更に
   前記複数のｐ型半導体領域のそれぞれに対応するスルーホールが前記絶縁体基板に形成されている、
   ことを特徴とする光デバイス。
2. 請求項１において、
   前記面発光型半導体レーザアレイは、前記複数のｐ型半導体領域が、１次元又は２次元方向に配列されていることを特徴とする光デバイス。
3. 請求項１又は２において、
   前記絶縁体基板の前記電極パターンの形成面と反対側面に、前記面発光型半導体レーザを駆動するnpnトランジスタによる駆動回路が搭載され、前記スルーホールを通して前記面発光型半導体レーザアレイの対応する面発光型半導体レーザに接続している、
   ことを特徴とする光デバイス。
4. 請求項１又は２において、
   前記絶縁体基板の前記前記面発光型半導体レーザアレイの搭載領域の周囲領域に前記面発光型半導体レーザを駆動するnpnトランジスタによる駆動回路が搭載され、前記スルーホールを通して前記面発光型半導体レーザアレイの対応する面発光型半導体レーザに接続している、
   ことを特徴とする光デバイス。
5. 複数のスルーホールが形成された絶縁体基板上に導電性材料により電極パターンを形成し、
   前記電極パターンに、ｎ型半導体基板と前記ｎ型半導体基板上に形成された、活性層及び電流狭窄層を含む複数のｐ型半導体領域を、前記複数のスルーホールに対応して有し、 前記複数のｐ型半導体領域の表面側に発光の出射窓を囲むアノード電極を有して構成される面発光型半導体レーザアレイを電気的に接続するとともに、物理的にも接合し、
   ついで、前記面発光型半導体レーザアレイ側から少なくとも前記電極パターンの対応する部分を分離するまで前記絶縁体基板に達する素子分離溝をダイシングにより形成する
   ことを特徴とする光デバイスの製造方法。

Images