JP5034225B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5034225B2
JP5034225B2 JP2005339386A JP2005339386A JP5034225B2 JP 5034225 B2 JP5034225 B2 JP 5034225B2 JP 2005339386 A JP2005339386 A JP 2005339386A JP 2005339386 A JP2005339386 A JP 2005339386A JP 5034225 B2 JP5034225 B2 JP 5034225B2
Authority
JP
Japan
Prior art keywords
region
impurity
ion implantation
semiconductor substrate
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005339386A
Other languages
English (en)
Other versions
JP2007096245A (ja
Inventor
▲琢▼爾 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005339386A priority Critical patent/JP5034225B2/ja
Priority to US11/398,651 priority patent/US7659188B2/en
Publication of JP2007096245A publication Critical patent/JP2007096245A/ja
Priority to US12/641,403 priority patent/US8084341B2/en
Priority to US13/305,054 priority patent/US8227329B2/en
Application granted granted Critical
Publication of JP5034225B2 publication Critical patent/JP5034225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板表面から深さ方向へ離れて形成された不純物領域の境界領域であって、半導体表面近傍に形成された素子の特性変動を抑える半導体装置の製造方法に関する。
近年、高エネルギーイオン注入が行えるようになったため、不純物のイオン注入と短い熱処理によって、半導体基板表面から深さ方向へ離れた箇所に、不純物領域を形成できるようになってきた。
例えば、ＬＳＩ(Large scale Integration)回路が形成されている半導体装置において、Ｐ型ウエル領域の周囲をＮ型ウエル領域で取り囲むトリプルウエル構造が採用されている場合に、Ｐ型ウエル領域の底部より深い部分にあって、Ｎ型ウエル領域の一部を構成するＮ型不純物領域の形成に、高エネルギーによるイオン注入が利用されている。
そして、高エネルギーイオン注入による不純物注入をレジストによりマスクすることにより、Ｐ型ウエル領域と半導体基板を電気的に接続する貫通口が、Ｎ型ウエル領域の一部を構成する上記のＮ型不純物領域を貫通して設けられている。
その結果、半導体基板からのノイズ及び半導体基板中の少数キャリヤー電流の注入の防止の効果は維持しつつ、Ｐ型ウエル領域に所定の電位レベルが半導体基板から供給されている。(例えば、特許文献１)
しかし、高エネルギーによる不純物のイオン注入をマスクするレジストのエッジ形状を半導体基板の表面に対して、完全に垂直となるように形成することは困難である。すなわち、不純物のイオン注入をマスクすべき領域の境界領域において、レジストマスク端の断面形状をみると、レジストマスク端は半導体表面に対する法線方向に対して斜めに傾いている。従って、レジストマスク端が斜め形状であるために生じるレジストの薄い部分に注入された不純物はレジストを突き抜けることになる。その結果、レジストの薄い部分を突き抜けた不純物が有する注入エネルギーは減少し、その不純物は所定の深さに達せず、半導体基板表面から浅い領域に止まることになる。
そうすると、不純物の高エネルギーイオン注入をマスクすべき領域の境界領域において、所定の深さに注入されなかった不純物、すなわち、半導体基板表面から浅い領域に止まった不純物は予定外のものであり、所定の不純物分布の形成を妨げる問題が生じる。その結果、不純物の高エネルギーイオン注入をマスクすべき領域の境界領域に半導体素子が形成された場合には、所定の半導体素子の動作に悪影響が及ぶ問題が生じる。例えば、半導体素子がＭＯＳトランジスタであった場合には、ドレイン又はソースの不純物領域の近傍において、Ｐ−Ｎジャンクション耐圧の減少により、ソース電極又はドレイン電極からのリーク電流が増大する問題が生じる。
そこで、半導体基板表面から浅い領域に止まった不純物を補償するため、その不純物とは反対の導電型を有する不純物を、半導体基板表面から浅い領域に注入することが提案されている。（例えば、特許文献２）
特開平１０−１９９９９３号公報 特開２０００−１２４４５２号公報
しかし、不純物の高エネルギーイオン注入をマスクすべき領域の境界領域だけに補償に用いる不純物を導入するのは困難である。すなわち、補償に用いる不純物は境界領域以外の領域にも注入される。
そこで、補償の対象である不純物が存在しない領域では、補償に用いる不純物の濃度が増加し、所定の不純物分布を得ることができない問題点が生じる。
また、不純物の高エネルギーイオン注入をマスクすべき領域の境界領域において、半導体表面から浅い部分の導電型が、高エネルギーイオン注入を行った不純物と同じ導電型であった場合には、半導体表面から浅い部分に補償用の不純物を注入すると、境界領域以外の領域の不純物も補償されてしまう問題点もある。
そこで、本発明の目的は、レジストマスク端が斜め形状であるために生じる問題を解決するとともに、不純物のイオン注入をマスクすべき領域の境界領域以外における不純物分布をほぼ保持する半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、半導体基板の表面から離れて任意の一固まりの不純物領域を前記半導体基板の内部に形成する半導体装置の製造方法において、第１導電型の不純物を前記半導体基板に注入し、第１ウエル領域を形成する工程と、前記第１ウエル領域の底部に接した第２ウエル領域を形成する工程であって、前記第２ウエルを形成する領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程と、前記第１ウエル領域の表面近傍に半導体素子を形成する工程とを備え、前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とするため、上記の課題が解決される。
以上より、本発明には以下の効果がある。
本発明において、形成されるべき前記不純物領域に対して、前記半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小しつつ複数回のイオン注入を複数回行う。そうすると、イオン注入用のレジストマスク端の配置の変更を伴った、複数回のイオン注入を行うことになる。従って、不純物の高エネルギーイオン注入をマスクすべき領域の境界領域において、イオン注入を行った不純物が分散するため、その不純物の濃度は薄くなる。その結果、レジストマスク端が斜め形状であるため、不純物の高エネルギーイオン注入によって、レジストマスクを突き抜けて半導体表面から浅い部分に止まる不純物の濃度も薄くなる。従って、レジストマスクを突き抜けた不純物が半導体素子へ悪影響を及ぼすことは殆どない。また、高エネルギーイオン注入を行った不純物であって、半導体表面から浅い部分に止まった不純物を補償するために、補償用の不純物を注入する必要がないため、不純物のイオン注入をマスクすべき領域の境界領域以外における不純物分布はほぼ保持される。そうすると、レジストマスク端が斜め形状であるために生じる問題は解決される。
以下、本発明の実施例１、実施例２、実施例３、実施例４、及び、実施例５について説明する。
実施例１は半導体基板の表面から所定の深さを有するＰ型ウエル領域と、そのＰ型ウエル領域の底部からさらに深い半導体基板内部に、半導体表面から離れた一固まりの不純物領域を形成する半導体装置の製造方法に関する実施例である。
はじめに、図１Ａ、図１Ｂ、及び、図１Ｃは、従来の半導体装置の製造方法の問題点の詳細を説明するための図である。そして、図１ＡはＰ型ウエル領域２、不純物の注入深さが深いＮ型ウエル領域3a、レジストを突き抜けて不純物が注入された領域3b、Ｐ型半導体基板４、及び、図１Ｂと対応する領域10を示す。
また、図１Ｂは半導体基板15とレジスト16の断面を示しており、5Ｅ15/cm3を示す等濃度線11、2.5Ｅ16/cm3を示す等濃度線12、7.5Ｅ16/cm3を示す等濃度線13、2.25Ｅ17/cm3を示す等濃度線14、レジスト16の断面形状が斜め形状である領域を示す点線17a、17b、及び、半導体表面の一定の範囲を示す矢印18をそれぞれ示す。また、図１Ｃは、レジスト16が存在する領域、点線17aと17bの位置、図１Ｂで示した半導体表面の矢印18、その半導体表面の矢印18にそった範囲において、半導体基板15の表面の不純物濃度を示したグラフ、及び、そのグラフ中の不純物濃度を示す実線20、をそれぞれ示す。なお、モンテカルロ法を使用して、計算機によるシミュレーションで、不純物分布を求めた結果に基づいて、5E15/cm3を示す等濃度線11、2.5E16/cm3を示す等濃度線12、7.5E16/cm3を示す等濃度線13、及び、2.25Ｅ17/cm3を示す等濃度線14、不純物濃度を示す実線20を導出した。
図１Ａは全体としてＰ型のＰ型半導体基板４中に、Ｐ型半導体基板４の表面から浅い領域にＰ型ウエル領域２が形成されているところを示す。さらに、図１ＡはそのＰ型ウエル領域２の底部からさらに深い領域、すなわち、Ｐ型半導体基板４の表面から離れた領域に、不純物の注入深さが深いＮ型ウエル領域3aが形成されているところを示す。また、図１Ａは不純物の注入深さが深いＮ型ウエル領域3aを高エネルギーイオン注入により形成する際に、レジストマスク端が斜め形状であるために形成される、レジストを突き抜けて不純物が注入された領域3bを示す。さらに、図１Ａは図１Ｂと対応する領域10を示す。なお、図１Ｂと対応する領域10は不純物の注入深さが深いＮ型ウエル領域3aの一部と、Ｐ型ウエル領域２中に形成されたレジストを突き抜けて不純物が注入された領域3bを含む領域である。
図１Ｂは、図１Ｂと対応する領域10を拡大した断面図である。また、図１Ｂは、不純物の注入深さが深いＮ型ウエル領域3a、及び、レジストを突き抜けて不純物が注入された領域3bにおいて、不純物の注入深さが深いＮ型ウエル領域3aを形成するために、不純物を半導体基板15の法線方向から高エネルギーでイオン注入した後に、不純物が示す濃度分布を等濃度線11、12、13、及び、14で示している。さらに、図１Ｂの点線17aはレジスト16の端を表す。図１Ｂの点線17bはレジスト16の厚さが不均一な領域と均一な領域の境目を表す。また、図１Ｂの矢印18は図１Ｃのグラフに示す横方向の範囲を示す。
そして、図１Ｂが示す半導体基板15の表面上にレジスト16が存在しない領域では、半導体基板15中に、2.25Ｅ17/cm3を示す等濃度線14で囲まれた、半導体基板15の表面から深さ1.5μm程度の位置を中心とした帯状の高濃度不純物領域が存在し、その高濃度不純物領域を挟むようにその上下方向には、7.5E16/cm3を示す等濃度線13、2.5E16/cm3を示す等濃度線12、及び5E15/cm3を示す等濃度線11で囲まれた不純物領域が存在している。
一方、図１Ｂが示す点線17aと点線17bで挟まれる領域では、レジスト16中及び半導体基板15中に、縦方向に7.5E16/cm3を示す等濃度線13で囲まれた不純物領域が存在し、その不純物領域の両側に2.5E16/cm3等濃度線12で囲まれる不純物領域が存在する。
ここで、上記のような不純物領域は以下の理由により形成される。まず、点線17aと点線17bで挟まれる領域では、レジスト16の厚さは不均一であり、徐々に厚くなっている。すなわち、レジスト16の断面形状は斜めとなっている。そうすると、レジスト16に衝突した不純物の注入エネルギーはレジスト16の厚さに応じて減少するため、レジスト16が充分厚い場所では、不純物は主にレジスト16にとどまるものの、レジスト16が薄い場所では、不純物は主にレジスト16を透過して基板に達する。そして、レジスト16により減少した注入エネルギーに応じて、不純物の半導体基板15への注入深さの平均値は異なるものとなる。従って、基板に達した不純物は、レジスト16がない領域における高濃度不純物領域がある1.5μmの深さから表面までの間に分散することになるため、縦方向の不純物領域が形成されることになる。一方、レジスト16の端の斜め部分にとどまった不純物も、斜め部分の形状に沿って分布することとなるため、レジスト16中に縦方向の不純物領域を形成することとなる。
半導体基板15の表面上にレジスト16が存在する領域であり、かつ、点線17aと点線17bで挟まれる領域以外の領域では、ほぼ、レジスト16の厚さは均一である。そうすると、不純物はレジスト中で止まり、レジスト16中に、2.25E17/cm3の等濃度線14で囲まれた、レジスト16表面から2.0μm程度の位置を中心とした帯状の高濃度不純物領域ができる。また、その高濃度不純物領域を挟むようにその上下方向には、7.5E16/cm3を示す等濃度線13、2.5E16/cm3を示す等濃度線12、及び5E15/cm3を示す等濃度線90で囲まれた不純物領域ができる。
図１Ｃのグラフは図１Ｂの矢印18の範囲にある、半導体基板15の表面の不純物分布を示すグラフである。そして、図１Ｃのグラフの横軸は、図１Ｂの点線17aと半導体基板15の表面との交点を横軸の原点とし、原点からの横方向の距離を-3.0μmから+1.0μmの範囲で示す。図１Ｃのグラフの縦軸は1.0E15/cm3から1.0E18/cm3の不純物濃度の範囲を示す。実線20は、不純物濃度が、-1.5μmの点において1.5E15/cmから上昇を始め、原点まで徐々に立ち上り、原点から正領域にはいったところで、頂点8E16/cm3の不純物濃度を示し、原点から離れるに従って急激に減少することを示す。矢印18の範囲が、縦方向の不純物領域を形成する点線17aと点線17bで挟まれる領域を含むため、レジスト16の有無の境界付近程、不純物濃度が高いという状況を反映することになるからである。
図１Ａ、図１Ｂ、及び、図１Ｃによれば、不純物の注入深さが深いＮ型ウエル領域3aを形成するときに、不純物の注入深さが深いＮ型ウエル領域3aの境界領域において、半導体基板15へのＮ型の不純物注入を、完全に遮断することはできないため、Ｐ型ウエル領域２の表面にＮ型不純物が注入され、図１Ｃのグラフに示す不純物分布が形成されることがわかる。
そうすると、従来の製造方法により不純物の注入深さが深いＮ型ウエル領域3aを形成すると、レジストを突き抜けて不純物が注入された領域3bに配置されたＭＯＳトランジスタの特性が、他のＭＯＳトランジスタの特性と比較して不安定となる問題がある。
例えば、不純物の注入深さが深いＮ型ウエル領域3aの境界領域であって、Ｐ型ウエル２中に形成されているＭＯＳトランジスタの特性の内、ソース端子とドレイン端子間のリーク特性が悪化する等の問題がある。Ｐ型ウエル領域２のＰ型不純物の働きは、Ｎ型不純物により相殺されるため、Ｐ型ウエル領域２中のＰ型不純物濃度が低下したのと同様な状態となる。その結果、Ｐ型ウエル領域２とソース及びドレイン領域とで形成されるＰ−Ｎジャンクションの電気的な耐圧が劣化するからである。
なお、上記の説明では、レジスト16が境界で傾斜を持つ状態について説明したが、たとえレジスト16が境界で理想的な垂直の形状になったとしても、イオン注入において全ての注入イオンを完全に半導体基板１５に対して垂直に入射させることは技術的に困難である。このため、その場合においても同様に半導体基板１５の表面に不純物濃度が高い領域が形成されやすい。
図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ、図３Ｃ、図４Ａ、及び、図４Ｂを用いて実施例１を説明する。その実施例１はＰ型半導体基板中に、Ｐ型半導体基板の表面から内部に向けてＰ型ウエル領域が形成され、そのＰ型ウエル領域の底部からさらにＰ型半導体基板の内部に向けて、不純物の注入深さが深いＮ型不純物領域が形成されている半導体装置の製造方法に関する実施例である。
そして、図２Ａ、図２Ｂ、及び、図２Ｃは、実施例１に係わる半導体装置の製造方法を示す図であり、高エネルギーイオン注入29、レジストマスク21、レジストを突き抜けて不純物が注入された領域22、不純物の注入深さが深いＮ型ウエル領域23、Ｐ型ウエル領域24a、Ｐ型半導体基板24b、不純物の注入深さが深いＮ型ウエル領域25、レジストを突き抜けて不純物が注入された領域26、不純物の注入深さが深いＮ型ウエル領域27、及び、レジストを突き抜けて不純物が注入された領域28を示す。
図２ＡはＰ型半導体基板24bの表面上にレジスト21が形成されているところを示している。また、Ｐ型ウエル領域24aがそのＰ型半導体基板24b表面から内側に向かって形成されている。また、図２ＡはＰ型半導体基板24bの表面に対して法線方向からレジスト21をマスクとして、Ｎ型不純物についての高エネルギーイオン注入をおこなっているところを示す。さらに、図２ＡはＮ型不純物についての高エネルギーイオン注入29によって、Ｐ型ウエル領域24aの底部からＰ型半導体基板24bの内部向けて不純物の注入深さが深いＮ型ウエル領域23が形成されているところを示す。また、Ｎ型不純物についての高エネルギー注入イオン29によって、レジストマスク21の端部であって、Ｐ型ウエル領域24a中にレジストを突き抜けて不純物が注入された領域22が形成されているところを示す。
図２ＢはＮ型不純物についての高エネルギーイオン注入29によって、Ｐ型ウエル領域24aの底部からＰ型半導体基板24bの内部向けて不純物の注入深さが深いＮ型ウエル領域25が形成されているところを示す。また、Ｎ型不純物についての高エネルギーイオン注入29によって、レジストマスク21の端部であって、Ｐ型ウエル領域24a中に、レジストを突き抜けて不純物が注入された領域26が形成されているところを示す。なお、図２Ｂにおけるレジストマスク21の端部の位置は、図２Ａにおけるレジストマスク21の端部の位置に比較し、高エネルギーイオン注入29を行う領域を広める方向へ変更されている。
図２ＣはＮ型不純物についての高エネルギーイオン注入29によって、Ｐ型ウエル領域24aの底部からＰ型半導体基板24bの内部向けて不純物の注入深さが深いＮ型ウエル領域27が形成されているところを示す。また、Ｎ型不純物についての高エネルギーイオン注入29によって、レジストマスク21の端部であって、Ｐ型ウエル領域24a中にレジストを突き抜けて不純物が注入された領域28が形成されているところを示す。なお、図２Ｃにおけるレジストマスク21の端部の位置は、図２Ｂにおけるレジストマスク21の端部の位置に比較し、高エネルギーイオン注入29を行う領域を広める方向へ変更されている。
図２Ａ、図２Ｂ、及び、図２Ｃによれば、不純物の注入深さが深いＮ型ウエル領域23、25、及び、27は一固まりの不純物領域を形成し、それらの領域が重なりあっている領域は、半導体基板の表面上のイオン注入すべき面積を拡大しつつ不純物のイオン注入が複数回行われるため、Ｎ型不純物の濃度が濃い。また、後に図４Ｂに示すように、不純物の注入量を分散させているため、図１Ａに示すレジストを突き抜けて不純物が注入された領域3bにおけるＮ型不純物濃度より、Ｐ型ウエル領域24a中にレジストマスク21を突き抜けて不純物が注入された領域22、26、及び、28におけるＮ型不純物の濃度は低い。さらに、Ｐ型ウエル領域24a中にレジストを突き抜けて不純物が注入された領域22、26、及び、28は、レジストマスク21の端部の配置の変更を伴った、複数回の高エネルギーイオン注入29を行う工程により形成されるため、互いに異なる位置に形成される。なお、図２Ｂにおけるレジストマスク21の端部の配置の移動量と、図２Ｃにおけるレジストマスク21の端部の配置の移動量は、一定量であることが望ましい。レジストマスク21の端部の配置の移動量が一定でない場合には、不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
図３Ａ、図３Ｂ、及び、図３Ｃは、図２Ａ乃至図２Ｃと同様に、実施例１に係わる半導体装置の製造方法を示す図であり、高エネルギーイオン注入29、レジストマスク30、レジストを突き抜けて不純物が注入された領域31、不純物の注入深さが深いＮ型ウエル領域32、Ｐ型ウエル領域33a、Ｐ型半導体基板33b、不純物の注入深さが深いＮ型ウエル領域34、レジストを突き抜けて不純物が注入された領域35、不純物の注入深さが深いＮ型ウエル領域36、及び、レジストを突き抜けて不純物が注入された領域37を示す。
図３ＡはＰ型半導体基板33bの表面上にレジスト30が形成されているところを示している。また、Ｐ型ウエル領域33aがそのＰ型半導体基板33b表面から内側に向かって形成されている。また、図２ＡはＰ型半導体基板33bの表面に対して法線方向からレジスト30をマスクとして、Ｎ型不純物についての高エネルギーイオン注入29をおこなっているところを示す。さらに、図３ＡはＮ型不純物についての高エネルギーイオン注入29によって、Ｐ型ウエル領域33aの底部からＰ型半導体基板33bの内部向けて不純物の注入深さが深いＮ型ウエル領域32が形成されているところを示す。また、Ｎ型不純物についての高エネルギーイオン注入29によって、レジストマスク30の端部であって、Ｐ型ウエル領域33a中にレジストを突き抜けて不純物が注入された領域31が形成されているところを示す。
図３ＢはＮ型不純物についての高エネルギーイオン注入29によって、Ｐ型ウエル領域33aの底部からＰ型半導体基板33bの内部向けて不純物の注入深さが深いＮ型ウエル領域34が形成されているところを示す。また、Ｎ型不純物についての高エネルギーイオン注入29によって、レジストマスク30の端部であって、Ｐ型ウエル領域33a中に、レジストを突き抜けて不純物が注入された領域35が形成されているところを示す。なお、図３Ｂにおけるレジストマスク30の端部の位置は、図３Ａにおけるレジストマスク30の端部の位置に比較し、高エネルギーイオン注入29を行う領域を狭める方向へ変更されている。
図３ＣはＮ型不純物についての高エネルギー注入によって、Ｐ型ウエル領域33aの底部からＰ型半導体基板33bの内部向けて不純物の注入深さが深いＮ型ウエル領域36が形成されているところを示す。また、Ｎ型不純物についての高エネルギー注入によって、レジストマスク30の端部であって、Ｐ型ウエル領域33a中にレジストを突き抜けて不純物が注入された領域37が形成されているところを示す。なお、図３Ｃにおけるレジストマスク30の端部の位置は、図３Ｂにおけるレジストマスク30の端部の位置に比較し、高エネルギー注入を行う領域を狭める方向へ変更されている。
図３Ａ、図３Ｂ、及び、図３Ｃによれば、不純物の注入深さが深いＮ型ウエル領域32、34、及び、36は一固まりの不純物領域を形成し、それらの領域が重なりあっている領域は、半導体基板の表面上のイオン注入すべき面積を縮小しつつ不純物のイオン注入が複数回行われるため、Ｎ型不純物の濃度が濃い。また、後に図４Ｂに示すように、不純物の注入量を分散させているため、図１Ａに示すレジストを突き抜けて不純物が注入された領域3bにおけるＮ型不純物濃度より、Ｐ型ウエル領域33a中に不純物が止まった領域31、35、及び、37におけるＮ型不純物の濃度は低い。さらに、Ｐ型ウエル領域24a中にレジストを突き抜けて不純物が注入された領域31、35、及び、37は、レジストマスク30の端部の配置の変更を伴った、複数回のイオン注入を行う工程により形成されるため、互いに異なる位置に形成される。なお、図３Ｂにおけるレジストマスク30の端部の配置の移動量と、図３Ｃにおけるレジストマスク30の端部の配置の移動量は、一定量であることが望ましい。レジストマスク30の端部の配置の移動量が一定でない場合には、不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
図４Ａ及び図４Ｂは、図２Ａ乃至図２Ｃ又は図３Ａ又は図３Ｃに示すレジストを突き抜けて不純物が注入された領域が形成されることによって、Ｐ型ウエル領域内であって、半導体基板表面近くの領域におけるＮ型不純物の不純物分布について説明する図である。図４Ａ及び図４Ｂはレジストマスク40、41、42、高エネルギーイオン注入43、半導体基板44a、図４ＢにおいてＮ型不純物の濃度分布が示されている領域の範囲を示す矢印44b、図１Ｃに示したＮ型不純物の濃度を示す一点鎖線45、図２Ａ乃至図２Ｃ又は図３Ａ乃至図３Ｃにおける各イオン注入によって注入されるすべてのＮ型不純物の濃度を示す実線46、図２Ａ又は図３Ｃにおける高エネルギーイオン注入によって注入されるＮ型不純物の濃度を示す点線47、図２Ｂ又は図３Ｂにおける高エネルギーイオン注入によって注入されるＮ型不純物の濃度を示す点線48、及び、図２Ｃ又は図３Ａにおける高エネルギーイオン注入によって注入されるＮ型不純物の濃度を示す点線49を示す。なお、点線47乃至点線49は、一点鎖線45で示した注入を３回に等分割したことを想定しており、それぞれ、一点鎖線45で示した注入量の１／３の量を同一イオン種・同一のエネルギーで注入することを仮定している。
図４Ａは半導体基板44a上に、レジストマスク端の位置が異なるレジストマスク40、41、42を伴って、複数回の高エネルギーイオン注入が行われているところを示す。また、図４Ａに示す矢印44bは、図４Ｂで示す領域の範囲を示すものであり、高エネルギーイオン注入を行う領域の右端にある境界領域であって、半導体基板表面の近傍の領域を示している。
図４Ｂは矢印44bで示す範囲であって、半導体基板表面の近傍の領域において、Ｎ型不純物の濃度分布を示すグラフである。縦軸は1.0E15/cm-3から5.0E17/cm-3までのＮ型不純物の濃度範囲をLOGスケールで表している。また、横軸は、レジストマスク41の端の位置を原点として、半導体表面における位置を-1.9μmから0.5μmの範囲で表している。
図４Ａと図４Ｂによれば、レジストマスク40をマスクに高エネルギーイオン注入されたＮ型不純物であって、レジストマスク40の端部分におけるレジストが薄い箇所を突き抜けたＮ型不純物は、半導体基板の表面近傍に止まり、点線47で示す不純物濃度分布を示す。すなわち、その点線47で示す不純物濃度分布は、0.25μm程度の位置において、2.0E16/cm-3のピーク濃度となる不純物濃度分布を示す。レジストマスク41をマスクに高エネルギーイオン注入されたＮ型不純物であって、レジストマスク41の端部分におけるレジストが薄い箇所を突き抜けたＮ型不純物は、半導体基板の表面近傍に止まり、点線48で示す不純物濃度分布を示す。すなわち、その点線48で示す不純物濃度分布は、0.05μm程度の位置において、2.0E16/cm-3のピーク濃度となる不純物濃度分布を示す。レジストマスク41をマスクに高エネルギーイオン注入されたＮ型不純物であって、レジストマスク42の端部分におけるレジストが薄い箇所を突き抜けたＮ型不純物は、半導体基板の表面近傍に止まり、点線49で示す不純物濃度分布を示す。すなわち、その点線49で示す不純物濃度分布は、-0.15μm程度の位置において、2.0E16/cm-3のピーク濃度となる不純物濃度分布を示す。
そして、点線47、48、及び、49で示した濃度分布を持つように、Ｎ型不純物の高エネルギーイオン注入がされた結果、不純物濃度が加算されて、実線46で示す不純物濃度分布が実現される。ずなわち、実線46で示した不純物濃度分布は-0.2μmの位置に5.5E16/cm-3のピーク濃度となる不純物濃度分布を示す。そうすると、一点鎖線45で示された不純物濃度分布が原点付近に8.5E16/cm-3のピーク濃度を持つのに対して、実線46で示した不純物濃度分布においては、ピーク濃度が低い。高エネルギーイオン注入を行うに際して、複数のレジストマスク40、41、及び、42を使用することにより、Ｎ型不純物の注入位置が分散されたからである。
以上より、実施例１の半導体装置の製造方法は、半導体表面から離れた任意の一固まりの不純物領域を、半導体基板内部に形成されたＰ型ウエル領域の底部からさらに半導体基板内部に向かって形成する工程であって、イオン注入用のマスクパターン端の配置の変更を伴った、複数回のイオン注入を行う工程を備える。
その結果、実施例１の半導体装置の製造方法によれば、一固まりの不純物領域の内、濃度が濃い部分は、図１Ａに示したＮ型不純物領域3aと同程度の濃度となる不純物領域が形成できる。一方、一固まりの不純物領域を形成するために、イオン注入用のマスクパターン端の配置の変更を伴った、複数回のイオン注入を行う工程を行うので、Ｐ型ウエル領域内にできるレジストマスクの端部分を突き抜けた各Ｎ型不純物の領域の不純物濃度は薄くなる。その結果、一固まりの不純物領域の境界領域であって、Ｐ型ウエル領域内に半導体素子が形成されても、その半導体素子の電気的な特性の変化を抑えることができる。例えば、Ｐ型ウエル領域内に配置した能動素子の端子間のリーク電流の増加を抑えられる。
なお、上記図４では、点線47乃至点線49に対応する注入は、同一注入種の同一注入エネルギーを３回に等分割し、注入マスクのシフト量も同一である例を示した。本発明の効果を得るためは、分割回数を増やし、等分割にし、注入マスクのシフト量も同一にすることが最も好ましい。しかし、分割回数や分割した各注入の注入量はこれに限ることはないし、注入エネルギー、注入イオン種や注入マスクのシフト量を様々に変えてもよい。
実施例２を図５Ａ乃至図５Ｄ、図６Ａ乃至図６Ｄ、及び、図７Ａ乃至図７Ｄを用いて説明する。
実施例２は半導体基板の表面から所定の深さを有するウエル領域と、平面的にみた場合に、一固まりの不純物領域の境界領域内であって、上記のウエル領域内に形成されている半導体素子と、上記のウエル領域の底部からさらに深い半導体基板内部に、半導体表面から離れた上記の一固まりの不純物領域とが形成されている半導体装置の製造方法に関する実施例である。
図５Ａ乃至図５Ｄは、実施例２に係わる半導体装置の製造方法を説明する図であり、予め、半導体基板の表面から半導体基板内部に形成されたＰ型ウエル領域又はＮ型ウエル領域、及び、Ｐ型ウエル領域又はＮ型ウエル領域であって、一固まりの不純物領域の境界領域に、能動素子が形成されているときに、Ｐ型ウエル領域又はＮ型ウエル領域の底部より深い半導体基板の内部に半導体表面から離れた一固まりの不純物領域を形成する半導体装置の製造方法を説明するための図である。
そして、図５Ａ乃至図５Ｄは、レジストマスク50、半導体素子51、Ｐ型ウエル領域52、Ｎ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域53、Ｐ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域55、及び、Ｎ型ウエル領域56を示す。半導体素子51とは、不純物濃度が何らかの形で特性に影響を与える素子ならばいずれでもよく、トランジスタ又はＭＯＳトランジスタのような能動素子でも、ダイオードや容量、抵抗などでもよい。
ここで、図５Ａは、Ｐ型ウエル領域52とＮ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域53とが半導体基板に形成されている半導体装置を示す。図５Ｂは、Ｎ型ウエル領域56とＮ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域53とが半導体基板に形成されている半導体装置を示す。図５Ｃは、Ｐ型ウエル領域52とＰ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域55とが半導体基板に形成されている半導体装置を示す。図５Ｄは、Ｎ型ウエル領域56とＰ型不純物の高エネルギーイオン注入によって形成した、半導体表面から離れた一固まりの不純物領域55とが半導体基板に形成されている半導体装置を示す。
そして、図５Ａ乃至図５Ｄが示す半導体装置は、いずれも、以下の製造方法により形成されている。はじめに、半導体基板内にＮ型不純物又はＰ型不純物をイオン注入により注入し、熱処理を加えることにより、半導体基板内にＮ型ウエル領域56又はＰ型ウエル領域52を形成する工程を行う。次に、半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小するため、レジストマスク50の端の位置の変更を伴いながら、Ｎ型不純物又はＰ型不純物の高エネルギーイオン注入を、複数回行って、一固まりの不純物領域53、55を形成する工程を行う。次に、Ｎ型ウエル領域56又はＰ型ウエル領域52内に所定の半導体素子51を形成する工程を行う。なお、上記の工程はかならずしも、上記の順序である必要はなく、いずれの順序でもよい。
図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄは、図５Ａ乃至図５Ｄと同様に、実施例２に係わる半導体装置の製造方法を説明する図であり、予め、Ｐ型ウエル領域、Ｐ型ウエル領域の底部より深い半導体基板の内部に形成されている不純物領域、及び、Ｐ型ウエル領域に半導体素子が形成されているときに、不純物の高エネルギー注入を行うことにより、半導体表面から離れた一固まりの不純物領域を形成する半導体製造方法を説明する図である。
そして、図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄは、レジストマスク60、Ｐ型ウエル領域61、不純物の注入深さが深いＰ型不純物領域62、Ｎ型不純物の高エネルギー注入63、半導体基板64、半導体素子65、Ｐ型不純物の高エネルギー注入66、及び、不純物の注入深さが深いＮ型不純物領域67を示す。半導体素子65は図５Ａ乃至図５Ｄに示した半導体素子と同様なものである。
図６Ａは、半導体基板64の表面から内部に向けて形成されたＰ型ウエル領域61、Ｐ型ウエル領域61の底部から半導体基板のさらに内部の領域に形成されている、不純物注入深さが深いＮ型不純物領域67及び不純物注入深さが深いＰ型不純物領域62、不純物注入深さが深いＮ型不純物領域67と不純物注入深さが深いＰ型不純物領域62との境界領域に形成されている半導体素子65を有する半導体装置を示す。
図６Ｂは、予め、半導体基板64の表面から内部に向けて形成されたＰ型ウエル領域61、及び、半導体素子65、及び、不純物注入深さが深いＰ型不純物領域62が形成されているときに、一固まりのＮ型不純物領域、すなわち、不純物注入深さが深いＮ型不純物領域67を形成するために、レジストマスク60の端の位置の変更を伴う、複数回のＮ型不純物の高エネルギー注入63を行っているところを示す。なお、不純物注入深さが深いＰ型不純物領域62の境界領域は平面的に半導体素子65に重なっている。また、不純物注入深さが深いＮ型不純物領域67は平面的に不純物注入深さが深いＰ型不純物領域62に隣接する位置に形成される。その結果、図６Ａの半導体装置が形成される。
図６Ｃは、図６Ｂと同様な状況を示している。その結果、図６Ａの半導体装置が形成される。ただし、不純物注入深さが深いＰ型不純物領域62はＰ型ウエル領域61の底部の全面に広がっており、平面的に半導体素子65に重なっている。また、不純物注入深さが深いＮ型不純物領域67の境界領域は平面的に半導体素子65に重なっている。なお、レジストマスク60の端の位置の変更を伴う、複数回のＮ型不純物の高エネルギー注入63で注入されるＮ型不純物の量は、不純物注入深さが深いＰ型不純物領域62のＰ型不純物を補償した上に、さらに、不純物注入深さが深いＮ型不純物領域67が形成できる程の量であり、図６Ｂにおける複数回のＮ型不純物の高エネルギー注入63で注入されるＮ型不純物の量より多い量である。
図６Ｄは、予め、半導体基板64の表面から内部に向けて形成されたＰ型ウエル領域61、及び、半導体素子65、及び、不純物注入深さが深いＮ型不純物領域67が形成されているときに、一固まりのＰ型不純物領域、すなわち、不純物注入深さが深いＰ型不純物領域62を形成するために、レジストマスク60の端の位置の変更を伴う、複数回のＰ型不純物の高エネルギー注入66を行っているところを示す。その結果、図６Ａの半導体装置が形成される。なお、不純物注入深さが深いＮ型不純物領域67はＰ型ウエル領域61の底部の全面に広がっており、平面的に半導体素子65に重なっている。また、不純物注入深さが深いＰ型不純物領域62の境界領域は平面的に半導体素子65に重なっている。また、レジストマスク60の端の位置の変更を伴う、複数回のＰ型不純物の高エネルギー注入66で注入されるＰ型不純物の量は、不純物注入深さが深いＮ型不純物領域67のＮ型不純物を補償した上に、さらに、不純物注入深さが深いＰ型不純物領域62が形成できる程の量である。
図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄの説明によれば、半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小しつつ行う、複数回のＰ型不純物の高エネルギー注入66、及び、複数回のＮ型不純物の高エネルギー注入63はレジストマスク60の端の位置の変更を伴うものである。そうすると、レジストマスク60の端部において、レジストを突き抜ける不純物が分布する位置は、高エネルギーイオン注入毎に異なる。また、複数回の高エネルギーイオン注入によって所定の不純物濃度を得ることが目的であるため、一回の高エネルギーイオン注入における不純物量は、高エネルギーイオン注入の回数をＮとすると、Ｎ分割された量となる。すなわち、図４Ｂに示すように、Ｐ型ウエル領域内において、レジストマスク60の端部においてレジストを突き抜ける不純物は分散して分布することになり、レジストを突き抜ける不純物ピーク不純物濃度は低下する。
図７Ａ、図７Ｂ、図７Ｃ、及び、図７Ｄは、図５Ａ乃至図５Ｄと同様に、実施例２に係わる半導体装置の製造方法を説明する図であり、予め、Ｎ型ウエル領域、Ｎ型ウエル領域の底部より深い半導体基板の内部に形成されている不純物領域、及び、Ｎ型ウエル領域に半導体素子が形成されているときに、不純物の高エネルギー注入を行うことにより、半導体表面から離れた一固まりの不純物領域を形成する半導体製造方法を説明する図である。
そして、図７Ａ、図７Ｂ、図７Ｃ、及び、図７Ｄは、レジストマスク70、Ｎ型ウエル領域71、不純物の注入深さが深いＰ型不純物領域72、Ｎ型不純物の高エネルギー注入73、半導体基板74、半導体素子75、Ｐ型不純物の高エネルギー注入76、及び、不純物の注入深さが深いＮ型不純物領域77を示す。半導体素子75は図５Ａ乃至図５Ｄに示した半導体素子と同様なものである。
図７Ａは、図６Ａと同様な半導体装置であるが、半導体基板表面から内部に向かって形成されているのは、Ｎ型ウエル領域71である点で異なる。すなわち、半導体素子75はＮ型ウエル領域71の中に形成されている。
図７Ｂは、図６Ｂと同様にＮ型不純物の高エネルギー注入73を行っているところを示す図である。ただし、半導体基板表面には、Ｐ型ウエル領域が形成されているのではなく、Ｎ型ウエル領域71が予め形成されている点で異なる。
図７Ｃは、図６Ｃと同様にＮ型不純物の高エネルギー注入73を行っているところを示す図である。ただし、半導体基板表面には、Ｐ型ウエル領域が形成されているのではなく、Ｎ型ウエル領域71が予め形成されている点で異なる。
図７Ｄは、図６Ｄと同様にＰ型不純物の高エネルギー注入76を行っているところを示す図である。ただし、半導体基板表面には、Ｐ型ウエル領域が形成されているのではなく、Ｎ型ウエル領域71が予め形成されている点で異なる。
図７Ａ、図７Ｂ、図７Ｃ、及び、図７Ｄの説明によれば、半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小しつつ不純物イオン注入を複数回行う、複数回のＰ型不純物の高エネルギー注入76、及び、複数回のＮ型不純物の高エネルギー注入73はレジストマスク60の端の位置の変更を伴うものである。そうすると、レジストマスク60の端部において、レジストを突き抜ける不純物が分布する位置は、高エネルギーイオン注入毎に異なる。また、複数回の高エネルギーイオン注入によって所定の不純物濃度を得ることが目的であるため、一回の高エネルギーイオン注入における不純物量は、高エネルギーイオン注入の回数をＮとすると、Ｎ分割された量となる。すなわち、図４Ｂに示すように、Ｐ型ウエル領域内において、レジストマスク60の端部においてレジストを突き抜ける不純物は分散して分布することになり、レジストを突き抜ける不純物ピーク不純物濃度は低下する。
実施例２は半導体基板の表面から所定の深さを有するウエル領域と、平面的にみた場合に、一固まりの不純物領域の境界領域内であって、上記のウエル領域内に形成されている半導体素子と、上記のウエル領域の底部からさらに深い半導体基板内部に、半導体表面から離れた上記の一固まりの不純物領域とが形成されている半導体装置の製造方法に関する実施例であり、上記の一固まりの不純物領域を形成するために行う複数の不純物の高エネルギー注入は、レジストマスクの端部の位置の変更を伴うものである。
従って、実施例２の半導体装置の製造方法によれば、レジストマスクの端部において、レジストを突き抜ける不純物が分布する位置は、高エネルギーイオン注入毎に異なる。また、複数回の高エネルギーイオン注入によって所定の不純物濃度を得ることが目的であるため、一回の高エネルギーイオン注入における不純物量は、高エネルギーイオン注入の回数をＮとすると、Ｎ分割された量となる。すなわち、図４Ｂに示すように、Ｐ型ウエル領域内において、レジストマスクの端部においてレジストを突き抜ける不純物は分散して分布することになり、レジストを突き抜ける不純物ピーク不純物濃度は低下する。
図８Ａ乃至図８Ｃ、図９Ａ乃至図９Ｂ、図10Ａ乃至図10Ｄ、図11Ａ乃至図11Ｄ、図12Ａ乃至図12Ｄ、及び、図13Ａ乃至図13Ｄを用いて実施例３を説明する。そして、実施例３はトリプルウエル構造を有し、そのトリプルウエル内にＣＭＯＳトランジスタを有する半導体装置の製造方法に関する実施例であり、トリプルウエル構造を構成する一固まりの不純物領域が不純物の高エネルギーイオン注入により形成されている実施例である。
はじめに、図８Ａ、図８Ｂ、及び、図８Ｃを用いて従来の半導体装置の製造方法の問題点の詳細を説明する。そして、図８Ａは、不純物の注入深さが浅いＮ型ウエル領域80、トリプルウエル構造を構成するＰ型ウエル領域81a、トリプルウエル構造ではないＰ型ウエル領域81b、不純物の注入深さが深いＮ型ウエル領域82a、レジストを突き抜けて不純物が注入された領域82b、Ｐ型半導体基板83、ＭＯＳトランジスタのゲート電極及びチャネル領域84、ソース及びドレイン領域85、厚い酸化膜からなる素子分離領域86、Ｐ型ウエル領域と半導体基板を導通するための貫通口領域87、トリプルウエル構造ではないＰ型ウエル領域81bに電位を供給するウエルタップ88、及び、拡大領域89を示す。
また、図８Ｂは半導体基板94とレジスト95の断面を示しており、5Ｅ15/cm3を示す等濃度線90、2.5Ｅ16/cm3を示す等濃度線91、7.5Ｅ16/cm3を示す等濃度線92、2.25Ｅ17/cm3を示す等濃度線93、半導体基板94、レジスト95、レジスト95の断面形状が斜め形状である領域を示す点線96a、96b、及び、半導体表面の一定の範囲を示す矢印97をそれぞれ示す。また、図８Ｃは、レジスト95が存在する領域、点線96aと96bの位置、図８Ｂで示した半導体表面の矢印97、その半導体表面の矢印97にそった範囲において、半導体基板94の表面の不純物濃度を示したグラフ、及び、そのグラフ中の不純物濃度を示す実線99、をそれぞれ示す。なお、モンテカルロ法を使用して、計算機によるシミュレーションで、不純物分布を求めた結果に基づいて、5E15/cm3を示す等濃度線90、2.5E16/cm3を示す等濃度線91、7.5E16/cm3を示す等濃度線92、及び、2.25Ｅ17/cm3を示す等濃度線93、不純物濃度を示す実線99を導出した。
図８Ａは全体としてＰ型のＰ型半導体基板83中に、不純物の注入深さが深いＮ型ウエル領域82aと不純物の注入深さが浅いＮ型ウエル領域80とが形成されているところを示している。さらに、図８Ａは不純物の注入深さが深いＮ型ウエル領域82aと不純物の注入深さが浅いＮ型ウエル領域80とからなるＮ型ウエル領域中に、トリプルウエル構造を構成するＰ型ウエル領域81aが形成されているところを示している。また、図８Ａは、上記のトリプルウエル構造を構成するＰ型ウエル領域81a中にＭＯＳトランジスタ、素子分離領域86、及び、レジストを突き抜けて不純物が注入された領域82bが形成されているところを示す。そのＭＯＳトランジスタはゲート電極及びチャネル領域84、及び、ソース領域及びドレイン領域85から形成されている。そして、貫通口領域87の上部にＭＯＳトランジスタが配置されているところを示す。また、平面的には貫通口領域87の境界領域であって、Ｐ型ウエル領域81a内に、レジストを突き抜けて不純物が注入された領域82bは形成されている。図８Ａはトリプルウエル構造ではないＰ型ウエル領域81b中に素子分離領域86及びウエルタップ88が形成されているところを示す。なお、ウエルタップ88はトリプルウエル構造ではないＰ型ウエル領域81bに電位を供給する役割を有する。また、ウエルタップ88から供給された電位は、貫通口領域87を通じて、トリプルウエル構造を構成するＰ型ウエル領域81aへも供給される。なお、拡大領域89は図８Ｂに示す領域に相当する領域である。
図８Ｂは、図８Ａの拡大領域89を拡大したものであり、不純物の注入深さが深いＮ型ウエル領域82a及び貫通口領域87を形成する不純物注入工程時に、不純物の注入マスクとして、その貫通口領域87の境界部分に配置されたレジスト95と半導体基板94の断面を示している。また、図８Ｂは、不純物の注入深さが深いＮ型ウエル領域82a及び貫通口領域87を形成するために、不純物を半導体基板の法線方向から注入した後に、不純物が示す濃度分布を等濃度線90、91、92、及び、93で示している。さらに、図８Ｂの点線96aはレジスト95の端を表す。図８Ｂの点線96bはレジスト95の厚さが不均一な領域と均一な領域の境目を表す。また、図８Ｂの矢印97は図８Ｃのグラフに示す横方向の範囲を示す。
そして、図８Ｂが示す半導体基板94の表面上にレジスト95が存在しない領域では、半導体基板94中に、2.25Ｅ17/cm3を示す等濃度線93で囲まれた、半導体基板94の表面から深さ1.5μm程度の位置を中心とした帯状の高濃度不純物領域が存在し、その高濃度不純物領域を挟むようにその上下方向には、7.5E16/cm3を示す等濃度線92、2.5E16/cm3を示す等濃度線91、及び5E15/cm3を示す等濃度線90で囲まれた不純物領域が存在している。
一方、図８Ｂが示す点線96aと点線96bで挟まれる領域では、レジスト95中及び半導体基板中94に、レジストを突き抜けて不純物が注入された領域82bが形成され、縦方向に7.5E16/cm3を示す等濃度線92で囲まれた不純物領域、及び、その不純物領域の両側に2.5E16/cm3等濃度線91で囲まれる不純物領域が形成される。
なお、上記のようなレジストを突き抜けて不純物が注入された領域82bは以下の理由により形成される。まず、点線96aと点線96bで挟まれる領域では、レジスト95の厚さは不均一であり、徐々に厚くなっている。すなわち、レジスト95の断面形状は斜めとなっている。そうすると、レジスト95に衝突した不純物の注入エネルギーはレジスト95の厚さに応じて減少するため、レジスト95が充分厚い場所では、不純物は主にレジスト95にとどまるものの、レジスト95が薄い場所では、不純物は主にレジスト95を透過して基板に達する。そして、レジスト95により減少した注入エネルギーに応じて、不純物の半導体基板94への注入深さの平均値は異なるものとなる。従って、基板に達した不純物は、レジスト95がない領域における高濃度不純物領域がある1.5μmの深さから表面までの間に分散することになるため、縦方向にレジストを突き抜けて不純物が注入された領域82bが形成されることになる。一方、レジスト95の端の斜め部分にとどまった不純物も、斜め部分の形状に沿って分布することとなるため、レジスト95中に縦方向の不純物領域を形成することとなる。
半導体基板94の表面上にレジスト95が存在する領域であり、かつ、点線96aと点線96bで挟まれる領域以外の領域では、ほぼ、レジスト95の厚さは均一である。そうすると、不純物はレジスト中で止まり、レジスト95中に、2.25E17/cm3の等濃度線93で囲まれた、レジスト95表面から2.0μm程度の位置を中心とした帯状の高濃度不純物領域ができる。また、その高濃度不純物領域を挟むようにその上下方向には、7.5E16/cm3を示す等濃度線92、2.5E16/cm3を示す等濃度線91、及び5E15/cm3を示す等濃度線90で囲まれた不純物領域ができる。
図８Ｃのグラフは図８Ｂの矢印18の範囲にある、半導体基板94の表面の不純物分布を示すグラフである。そして、図８Ｃのグラフの横軸は、図８Ｂの点線96aと半導体基板94の表面との交点を横軸の原点とし、原点からの横方向の距離を-3.0μmから+1.0μmの範囲で示す。図８Ｃのグラフの縦軸は1.0E15/cm3から1.0E18/cm3の不純物濃度の範囲を示す。実線99は、不純物濃度が、-1.5μmの点において1.5E15/cmから上昇を始め、原点まで徐々に立ち上り、原点から正領域にはいったところで、頂点8E16/cm3の不純物濃度を示し、原点から離れるに従って急激に減少することを示す。矢印97の範囲が、縦方向の不純物領域を形成する点線96aと点線96bで挟まれる領域を含むため、レジスト95の有無の境界付近程、不純物濃度が高いという状況を反映することになるからである。
図８Ａ、図８Ｂ、及び、図８Ｃによれば、不純物の注入深さが深いＮ型ウエル領域82aの中に貫通口領域87を形成するときに、半導体基板へのＮ型の不純物注入を、貫通口領域87の境目において、完全に遮断することはできないため、トリプルウエル構造を構成するＰ型ウエル領域81aの表面には図８Ｃのグラフに示す不純物分布が形成される。そうすると、従来の製造方法によりトリプルウエル構造を形成すると、貫通口領域87の境目と重なった、トリプルウエル構造を構成するＰ型ウエル領域81a中のＭＯＳトランジスタの特性が、他のＭＯＳトランジスタの特性と比較して不安定となる問題がある。例えば、貫通口領域87の境界部分と重なった、トリプルウエル構造を構成するＰ型ウエル領域81a中のＭＯＳトランジスタの特性の内、ソース端子とドレイン端子間のリーク特性が悪化する等の問題がある。Ｐ型ウエル領域81aのＰ型不純物の働きは、Ｎ型不純物により相殺されるため、Ｐ型ウエル領域81a中のＰ型不純物濃度が低下したのと同様な状態となる。その結果、貫通口領域87の境界部分にあるＰ型ウエル領域81aの部分とソース及びドレイン領域85とで形成されるＰ−Ｎジャンクションの電気的な耐圧が劣化するからである。
また、Ｐ型ウエル領域の底部にある、Ｎ型ウエル領域を貫通する貫通口領域の大きさが小さい場合、或いは、貫通口領域の配置場所がトランジスタと大きく離れている場合、Ｐ型ウエル領域への給電が不安定となり、Ｐ型ウエル領域上のトランジスタの特性が不安定となる。上記の貫通口領域の大きさが小さい場合は、異なる不純物間の空乏層により、貫通口が閉じてしまう可能性があるからである。また、貫通口領域の配置場所がトランジスタと大きく離れていると、トランジスタと電源給電場所との間の抵抗が増大し、電圧低下への即時の対応ができなくなるからである。
さらに、深いＮ型ウエル領域と貫通口領域を形成するには、深いＮ型ウエル領域に高エネルギーでＮ型不純物を注入することになり、貫通口領域を微細パターンとすることは困難である。従って、一般的に貫通口領域の大きさはトランジタ全体の大きさと比較して大きくなる。そこで、特許文献１に記載したように、トランジスタの直下を避けて貫通口領域を配置すると、Ｐ型ウエル領域を貫通口領域の分だけ大きくすることになり、Ｐ型ウエル領域の小型化が困難である。
図９Ａは実施例１に関する半導体装置の平面図、図９Ｂは実施例１に関する半導体装置の断面図を示す。図９ＡはＰ型半導体基板100、不純物の注入深さが深いＮ型不純物領域101と不純物の注入深さが浅いＮ型不純物領域103とからなるＮ型ウエル領域、トリプルウエル構造を構成するＰ型ウエル領域102ａ、Ｐ型ウエル領域102b、貫通口領域104、ＳＴＩ（shallow trench isolation；素子分離領域）109、ウエルタップ111、貫通口領域の境界112、及び、ＭＯＳトランジスタ113の配置を平面的に示したものである。また、図９Ａは貫通口領域104の内側にはＭＯＳトランジスタ113を画定するフィールド領域107、ＭＯＳトランジスタ113のゲート電極108、ＭＯＳトランジスタ113、及び、ウエルタップ111の電気的な絶縁を行うＳＴＩ109が形成されていることを示す。そして、上記のＮ型ウエル領域はＰ型半導体基板100内に形成されている。Ｐ型ウエル領域102aはＮ型ウエル領域の内側に形成されている、すなわち、Ｎ型ウエル領域に囲まれている。貫通口領域104はＰ型ウエル領域102aの内側に配置されており、Ｐ型ウエル領域102ａとＰ型半導体基板100を電気的に接続する領域である。なお、Ｎ型ウエル領域を貫通する貫通口領域104の大きさは、ＭＯＳトランジスタ113と同程度に大きい。なぜなら、貫通口領域104の大きさが小さすぎる場合は、貫通口領域104内のＰ型不純物とＮウエル領域のＮ型不純物とが形成するＰ−Ｎジャンクションの空乏層により、Ｐ型ウエル領域102ａとＰ型半導体基板100を電気的な接続が阻害されるからである。また、貫通口領域104の大きさが大きすぎる場合は、Ｐ型半導体基板100からのノイズ等の抑止効果がなくなるからである。
図９Ｂは図９ＡのＡ-Ｂ間の点線で示した場所の半導体装置の断面図である。そして、Ｎ型ウエル領域はＰ型半導体基板100の表面からＰ型半導体基板100内に広がる。なお、不純物の注入深さが浅いＮ型不純物領域103はＮ型ウエル領域の表面に、不純物の注入深さが深いＮ型不純物領域101はＮ型ウエル領域の底部に配置されている。また、Ｐ型ウエル領域102ａはＰ型半導体基板100の表面からＮ型ウエル領域の内部に広がっている。貫通口領域104はＰ型ウエル領域102aの底部からＮ型ウエル領域を貫通してＰ型半導体基板100につながる貫通口である。そして、貫通口領域104の周囲は貫通口領域の境界112となっている。また、Ｐ型半導体基板100、Ｎ型ウエル領域、及び、Ｐ型ウエル領域102ａは、いわゆる、トリプルウエル構造をなしている。さらに、図９Ｂは、Ｐ型ウエル領域102ａ内に形成された、ＭＯＳトランジスタ113を画定するフィールド領域109、ＭＯＳトランジスタ34の電極108、ＳＴＩ109、及び、ＭＯＳトランジスタ113のソース・ドレイン110の断面が示されている。図９Ｂはトリプルウエル構造ではないＰ型ウエル領域102ｂ中にＳＴＩ（素子分離領域）109及びウエルタップ111が形成されているところを示す。そして、貫通口領域の境界112とＭＯＳトランジスタ113とは平面的にほぼ重なっている。なお、ウエルタップ111はトリプルウエル構造ではないＰ型ウエル領域102ｂに電位を供給する役割を有する。また、ウエルタップ111から供給された電位は、貫通口領域104を通じて、トリプルウエル構造を構成するＰ型ウエル領域102ａへも供給される。
図10Ａ、図10Ｂ、図10Ｃ、図10Ｄ、図11Ａ、図11Ｂ、図11Ｃ、及び、図11Ｄは、図９Ａ及び図９Ｂに示した半導体装置について、その製造方法を構成する製造工程の概略を説明するための断面図である。
図10Ａ、図10Ｂ、図10Ｃ、図10Ｄ、図11Ａ、図11Ｂ、図11Ｃ、及び、図11Ｄは半導体基板35、不純物の注入深さが深いＮ型不純物領域115、レジスト開口パターン116、ＳＴＩ117、レジスト開口パターン118、不純物の注入深さが浅いＮ型不純物領域119、ポリシリコン層及びゲート酸化膜120、レジストパターン121、ＭＯＳトランジスタのゲート電極122、ＭＯＳトランジスタのソース・ドレイン123、貫通口領域124、トリプルウエル構造を構成するＰ型ウエル領域125a、トリプルウエル構造を構成しないＰ型ウエル領域125b、レジストパターン126、ウエルタップ127、及び、拡大領域128をそれぞれ示す。
図10Ａは素子分離のため、ＳＴＩ117を形成したところを示す。ＳＴＩ117は、以下のようにして形成する。まず、半導体基板114中に0.5μm程度の溝を形成する。次に、半導体基板114の表面を酸化する。次に、半導体基板114上に、上記の溝が絶縁物で埋まるように、絶縁層を堆積させる。次に、上記の溝以外の場所にある絶縁層をＣＭＰ（chemicalmechanical polishing）にて除去するとＳＴＩ117が完成する。
図10Ｂは半導体基板114の上にレジストを塗布し、フォトリソグラフィー工程をおこなって、レジスト開口パターン116を形成し、後に示すイオン注入方法により、貫通口領域124及び不純物の注入深さが深いＮ型不純物領域115を形成したところを示す。レジスト開口パターン116は不純物の注入深さが深いＮ型不純物領域115に対応した開口を有する。すなわち、レジスト開口パターン116は、Ｎ型ウエル領域上にはレジストパターンを有しないが、貫通口領域124に対応する部分にはレジストパターンを有する。従って、貫通口領域124は不純物の注入が上記のレジストパターンで遮蔽されたことにより出来上がる。
なお、上記のイオン注入方法は、後に、拡大領域128についての図12Ａ乃至図12Ｄ又は図13Ａ乃至図13Ｄを用いて説明するが、概略は、レジスト開口パターン116の開口を徐々に狭めながら、又は、その開口を拡大しながら、イオン注入を複数回行う方法である。また、後に、拡大領域128ついて示す図８Ａ乃至図８Ｄ又は図９Ａ乃至図９Ｂを用いて説明するようなイオン注入方法によっても、注入深さが深いＮ型不純物領域115を形成することができる。すなわち、半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小するため、イオン注入用のマスク端の配置を変えて、イオン注入を行う方法によって、注入深さが深いＮ型不純物領域115を形成することができる。
ところで、レジスト開口パターン116が貫通口領域115を遮蔽するレジストパターン部分を有しなくても、貫通口領域115を形成することができる。その際、貫通口領域115の形成は以下のようにして行う。まず、不純物の注入深さが深いＮ型不純物領域115にＮ型不純物をイオン注入する。その際、貫通口領域115にも、Ｎ型不純物が導入される。そこで、再び、レジストを塗布し、フォトリソグラフィー工程をおこなって、貫通口領域115に対応する部分が開口されているレジストパターンを形成し、Ｎ型不純物を補償するＰ型の不純物を注入する。その結果、不純物の注入深さが深いＮ型不純物領域115中にＰ型の不純物の補償により、貫通口領域115が出来上がる。また、Ｎ型不純物を補償するＰ型の不純物を注入する場合、レジストパターンの開口は徐々に拡大、又は、徐々に縮小させて、Ｐ型の不純物の注入を複数回行うことはいうまでもない。
図10Ｃは不純物の注入深さが浅いＮ型不純物領域119を形成し、Ｎ型ウエル領域を形成したところを示す図である。不純物の注入深さが浅いＮ型不純物領域119を形成するには、まず、レジストを塗布し、フォトリソグラフィー工程を行って、不純物の注入深さが深いＮ型不純物領域115と平面的に重なるように、レジスト開口パターン118を形成する。次に、イオン注入により、不純物の注入深さが浅いＮ型不純物領域119を形成する。その結果、不純物の注入深さが深いＮ型不純物領域115と不純物の注入深さが浅いＮ型不純物領域119とが接続して、Ｎ型ウエル領域が形成される。また、Ｎ型ウエル領域に囲まれたＰ型ウエル領域も形成される。
図10Ｄは、トリプルウエル構造を構成するＰ型ウエル領域125a及びトリプルウエル構造を構成しないＰ型ウエル領域125bを形成したところを示す図である。Ｐ型ウエル領域46a及び46bを形成するためには、はじめに、Ｎ型不純物領域40を覆うレジストパターン126を、レジストを塗布し、フォトリソグラフィー工程を行って形成する。次に、レジストパターン126をマスクとして、Ｐ型不純物をイオン注入する。その後、レジストパターン126を除去する。
図11Ａは、ＭＯＳトランジスタのゲート電極122の形成に用いるレジストパターン121を作成したところを示す図である。レジストパターン121を作成する前に、レジスト開口パターン126を除去し、ゲート酸化を行い、ポリシリコン層を堆積させ、ポリシリコン層及びゲート酸化膜120を形成する。次に、レジストを塗布し、フォトリソグラフィー工程を行って、ＭＯＳトランジスタのゲート電極122の形成に用いるレジストパターン121を作成する。
図11Ｂは、ＭＯＳトランジスタのゲート電極122を形成したところを示す図である。ＭＯＳトランジスタのゲート電極122はポリシリコン層及びゲート酸化膜120を、レジストパターン121をマスクにエッチングすることにより形成する。
図11Ｃは、ＭＯＳトランジスタのソース・ドレイン123を形成したところを示す図である。ソース・ドレイン123を形成するには、まず、レジストを塗布し、フォトリソグラフィー工程を行うことにより、ソース・ドレイン123形成のためのレジストパターンを形成する。そして、そのレジストパターンをマスクにソース・ドレイン123形成のための不純物をイオン注入する。次に、レジストパターンを除去し、熱処理を行って、ソース・ドレイン123の不純物を活性化して、ソース・ドレイン領域は完成する。
図11Ｄは、ＭＯＳトランジスタのウエルタップ127を形成したところを示す図である。ウエルタップ127を形成するには、まず、レジストを塗布し、フォトリソグラフィー工程を行うことにより、ウエルタップ127形成のためのレジストパターンを形成する。そして、そのレジストパターンをマスクにウエルタップ127形成のための不純物をイオン注入する。次に、レジストパターンを除去し、熱処理を行って、ウエルタップ127の不純物を活性化して、ウエルタップ127の領域は完成する。
図12Ａ、図12Ｂ、図12Ｃ、及び、図12Ｄは実施例１におけるＮ型不純物のイオン注入方法の内の一つを示す図である。
はじめに、図12Ａ、図12Ｂ、図12Ｃ、及び、図12Ｄは、半導体基板132、深いＮ型ウエル領域131、貫通口領域135、ＳＴＩ130、レジストパターン133、拡大領域を示す点線134、イオン注入136、1回目のイオン注入に用いるレジストパターン137、1回目のイオン注入によりできる深いＮ型ウエル領域138、２回目のイオン注入に用いるレジストパターン139、２回目のイオン注入によりできる深いＮ型ウエル領域140、３回目のイオン注入に用いるレジストパターン141、及び、３回目のイオン注入によりできる深いＮ型ウエル領域142をそれぞれ示す。
図12Ａは、半導体装置の断面図であり、深いＮ型ウエル領域131を形成するために、ＳＴＩ130が形成されている半導体基板132の表面にレジストを塗布し、フォトリソグラフィー工程を行って、レジストパターン133を形成したところである。そして、レジストパターン133は、半導体基板132の法線方向からＮ型不純物をイオン注入して、深いＮ型ウエル領域131及び貫通口領域135を形成するために使用される。次に、図12Ｂ、図12Ｃ、及び、図12Ｄは、図10Ｂの拡大領域に相当する点線134で示した領域を拡大したものであり、半導体装置の断面図である。図12Ｂは１回目の不純物のイオン注入を、レジストパターン137をマスクにして行い、深いＮ型ウエル領域138を形成したところを示す。図12Ｃは２回目の不純物のイオン注入を、レジストパターン137の開口より拡大した開口を有するレジストパターン139をマスクにして行い、深いＮ型ウエル領域140を形成したところである。図12Ｄは３回目の不純物のイオン注入を、レジストパターン139の開口より拡大した開口を有するレジストパターン141をマスクにして行い、深いＮ型ウエル領域142を形成したところである。
すなわち、半導体基板の表面上のイオン注入すべき面積を拡大するため、イオン注入用のレジストマスクパターン端の配置を変えてイオン注入を行うことにより、深いＮ型ウエル領域131は、１回目のイオン注入によりできる深いＮ型ウエル領域138、２回目のイオン注入によりできる深いＮ型ウエル領域140、及び、３回目のイオン注入によりできる深いＮ型ウエル領域142から構成される。
上記の状況を一般的な表現とすると、深いＮ型ウエル領域131はｎ回のイオン注入によって形成されることになる。従って、深いＮ型ウエル領域131の不純物濃度が所定の量であり、注入量をｎ回に等分したとすると、１回に行われる不純物のイオン注入量は、所定の量の１／ｎである。すなわち、貫通口領域135の境界部分の半導体基板表面において生じる、図８Ｂ、及び、図８Ｃの現象は、位置が移動しながらｎ回起きる。従って、Ｎ型不純物のイオン注入箇所が分散するため、Ｎ型不純物のピーク不純物濃度が下がる。あるいは、イオン注入量の分割はｎ等分でなくともよく、総量が所定の量に等しければよい。なお、図12Ｃにおけるレジストマスクパターン端の配置の移動量と、図12Ｄにおけるレジストマスクパターン端の配置の移動量は、一定量であることが望ましい。レジストマスクパターン端の配置の移動量が一定でない場合には、不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
図13Ａ、図13Ｂ、図13Ｃ、及び、図13Ｄは実施例１におけるＮ型不純物の注入方法の内の他の方法を示す図である。
はじめに、図13Ａ、図13Ｂ、図13Ｃ、及び、図13Ｄは、半導体基板148、深いＮ型ウエル領域146、貫通口領域147、ＳＴＩ145、レジストパターン149、拡大する領域を示す点線150、イオン注入151、１回目のイオン注入に用いるレジストパターン152、1回目のイオン注入によりできる深いＮ型ウエル領域153、２回目のイオン注入に用いるレジストパターン154、２回目のイオン注入によりできる深いＮ型ウエル領域155、３回目のイオン注入に用いるレジストパターン156、及び、３回目のイオン注入によりできる深いＮ型ウエル領域157をそれぞれ示す。図13Ａは、半導体装置の断面図であり、深いＮ型ウエル領域146を形成するために、ＳＴＩ145が形成されている半導体基板148の表面にレジストを塗布し、フォトリソグラフィー工程を行って、レジストパターン149を形成したところである。そして、レジストパターン149は、半導体基板148の法線方向からＮ型不純物をイオン注入して、深いＮ型ウエル領域146及び貫通口領域147を形成するために使用される。
次に、図13Ｂ、図13Ｃ、及び、図13Ｄは、図10Ｂの拡大領域に相当する点線150で示した領域を拡大したものであり、半導体装置の断面図である。図13Ｂは１回目の不純物のイオン注入151を、レジストパターン152をマスクにして行い、深いＮ型ウエル領域153を形成したところを示す。図13Ｃは２回目の不純物のイオン注入151を、レジストパターン152の開口より縮小した開口を有するレジストパターン154をマスクにして行い、深いＮ型ウエル領域155を形成したところである。図13Ｄは３回目の不純物のイオン注入151を、レジストパターン154の開口より縮小した開口を有するレジストパターン156をマスクにして行い、深いＮ型ウエル領域157を形成したところである。
すなわち、半導体基板の表面上のイオン注入すべき面積を縮小するため、イオン注入用のレジストマスクパターン端の配置を変えてイオン注入を行うことにより、深いＮ型ウエル領域146及び貫通口領域147は、３回のイオン注入で形成される。上記の状況を一般な表現とすると、深いＮ型ウエル領域146及び貫通口領域147は、ｎ回のイオン注入によって形成される。従って、深いＮ型ウエル領域146の不純物濃度が所定の量であり、注入量をｎ回に等分したとすると、１回に行われる不純物のイオン注入量は、所定の量の１／ｎである。すなわち、貫通口領域147の境界部分の半導体基板表面において生じる、図８Ｂ、及び、図８Ｃの現象は、位置が移動しながらｎ回起きる。従って、Ｎ型不純物のイオン注入箇所が分散するため、Ｎ型不純物のピーク不純物濃度が下がる。あるいは、イオン注入量の分割はｎ等分でなくともよく、総量が所定の量に等しければよい。なお、図13Ｃにおけるレジストマスクパターン端の配置の移動量と、図13Ｄにおけるレジストマスクパターン端の配置の移動量は、一定量であることが望ましい。レジストマスクパターン端の配置の移動量が一定でない場合には、不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
例えば、図４Ａ及び図４Ｂに示すように、深いＮ型ウエル領域を３回に等分したイオン注入で形成する場合、実線85で示すように、不純物濃度のピーク値は5.5E16/cm3である。一方、深いＮ型ウエル領域を１回のイオン注入で形成する場合、折れ線84で示すように、不純物濃度のピーク値は8.5E16/cm3である。従って、深いＮ型ウエル領域を３回のイオン注入で形成する場合、不純物濃度のピーク値を減少させることができる。
その結果、図９Ａ、及び、図９Ｂに示すトリプルウエルを構成するＰ型ウエル領域内に、深いＮ型ウエル領域を形成するためのイオン注入によって、Ｎ型不純物が注入されることが抑制される。そうすると、上記のＰ型ウエル領域内のＰ型不純物の働きが、上記のＮ型不純物により相殺されることが抑制される。すなわち、Ｐ型ウエル領域内のＰ型不純物の濃度がほぼ一定となるため、Ｐ型ウエル領域内に配置するＭＯＳトランジスタを貫通口領域の境界部分に重ねて配置した場合でも、ＭＯＳトランジスタの特性が悪影響を受けることが抑制される。
実施例３の図９Ａ及び図９Ｂが示す半導体装置の製造方法、すなわち、図10Ａ乃至図10Ｄ、図11Ａ乃至図11Ｄ、図12Ａ乃至図12Ｄ、及び、図13Ａ乃至図13Ｄの製造方法は、全体としてＰ型の半導体基板の表面からＰ型半導体基板内に向けてＮ型ウエル領域の不純物注入深さが浅い不純物領域を形成する工程と、Ｎ型ウエル領域の不純物注入深さが深い領域及びＰ型の貫通口領域を不純物注入深さの浅い不純物領域の底部に形成する工程であって、半導体基板の表面上のイオン注入すべき面積を拡大若しくは縮小するため、イオン注入のマスクに用いるレジストパターンの端の変更伴って、複数回のイオン注入を行う工程を含む工程と、Ｐ型半導体基板の表面からＰ型半導体基板内に向けて形成され、かつ、Ｎ型ウエル領域内にＰ型ウエル領域を形成する工程とを備える。そして、実施例１の製造方法によれば、貫通口領域は、前記第Ｎウエル領域を貫通して形成され、Ｐ型ウエル領域の底部において、Ｐ型ウエル領域とＰ型半導体基板とを電気的に導通することになる。また、実施例３の製造方法で製造された半導体装置では、ＭＯＳトランジスタと貫通口領域の境界部分は重なっている。なお、貫通口領域はＮ型ウエル領域の不純物注入深さが深い領域と同時に形成するのではなく、Ｎ型ウエル領域の不純物注入深さが深い領域形成後に、イオン注入のマスクに用いるレジストパターンの端の変更伴って、複数回のイオン注入によって、Ｐ型不純物を貫通口領域に注入することでも形成可能である。
従って、実施例３の製造方法で半導体装置を製造した場合、貫通口領域の境界の不純物がＭＯＳトランジスタに与える悪影響を抑制することができ、ＭＯＳトランジスタが安定に動作する。例えば、貫通口領域の境界のＮ型不純物による、ＭＯＳトランジスタのソース端子とドレイン端子間のリーク特性等への悪影響が抑止される効果がある。
また、Ｐ型ウエル領域の底部にある、Ｎ型ウエル領域を貫通する貫通口領域の大きさは、ＭＯＳトランジスタと同程度に大きい。また、貫通口領域の配置場所はＭＯＳトランジスタの直下にある。従って、貫通口領域がＰ−Ｎジャンクションに起因する空乏層の広がりにより、閉じることがなく、Ｐ型ウエル領域への給電が安定する。また、給電が安定することにより、Ｐ型ウエル領域上のトランジスタの特性が安定となる。
さらに、トランジスタの直下に貫通口領域の境界部分を配置することができ、すなわち、トランジスタと貫通口領域又は貫通口領域の境界部分とを平面的に重ねることができ、貫通口領域を独立に設ける場合に比較して、Ｐ型ウエル領域の小型化が容易である。
なお、上記の実施例３においては、トリプルウエル構造を構成するＰ型ウエル領域内にＭＯＳトランジスタが形成されており、貫通口領域の境界領域が、ＭＯＳトランジスタの特性に与える悪影響を抑制できると記載している。一方、図８Ａ及び図８Ｂに示す半導体装置の貫通口領域の境界領域は、ＭＯＳトランジスタ以外のトランジスタ、例えば、バイポーラトランジスタの動作にも悪影響を及ぼすことが考えられる。Ｐ型ウエル領域の貫通口の境界部分において、Ｎ型不純物の作用による、Ｐ−Ｎジャンクションの耐圧の低下は、バイポーラトランジスタ等に対しても、端子間のリーク特性の悪化の原因となり得るからである。そこで、実施例３の半導体装置の製造方法は、ＭＯＳトランジスタ以外のトランジスタに対しても、端子間のリーク特性の悪化の抑制に有効であることはいうまでもない。
図14Ａ乃至図14Ｅ、及び、図15Ａ乃至図15Ｅを用いて、実施例４を説明する。実施例４は図13Ｂにおけるイオン注入を複数回行う製造工程の実施例である。
図14Ａ、図14Ｂ、図14Ｃ、図14Ｄ、及び、図14Ｅは、開口が徐々に縮小していくレジストパターンを積み重ねていくことにより、イオン注入用のレジストパターンの開口を徐々に縮小するとともに、イオン注入を複数回行う方法を示す。そして、図14Ａ乃至図14Ｅは、イオン注入166、レジストパターン167、172、175、レジスト171、174、ＳＴＩ168、半導体基板169、及び、注入深さが深いＮ型不純物領域170、173、176をそれぞれ示す。
図14Ａは、半導体基板169中に、ＳＴＩ168を形成し、半導体基板169の表面にレジストパターン167を形成したところを示す。そして、図15Ａは、その後、さらに、１回目のイオン注入166を行って、注入深さが深いＮ型不純物領域170を形成したところを示す。
図14Ｂは、図14Ａの工程を終了後に、レジスト171を塗布したところを示す図である。
図14Ｃは、図14Ｂの工程を終了後に、フォトリソグラフィー工程を行って、レジストパターン167の開口より小さい開口を有するレジストパターン172を形成したところを示す図である。また、図14Ｃは、その後、さらに、２回目のイオン注入166を行って、注入深さが深いＮ型不純物領域173を形成したところを示す図である。
図14Ｄは、図14Ｃの工程を終了後に、レジスト174を塗布したところを示す図である。
図14Ｅは、図14Ｄの工程を終了後に、フォトリソグラフィー工程を行って、レジストパターン172の開口より小さい開口を有するレジストパターン175を形成したところを示す図である。また、図14Eは、その後、さらに、３回目のイオン注入166を行って、注入深さが深いＮ型不純物領域187を形成したところを示す図である。その後、レジストパターン167、172、175を一括して除去し、イオン注入工程を終了する。以上より、半導体基板の表面上のイオン注入すべき面積を縮小するため、イオン注入用のレジストマスクパターン端の配置を変えてイオン注入を行うことにより、注入深さが深いＮ型不純物領域170、173、176が形成される。
図14Ａ乃至図14Ｅが示すイオン注入用のレジストパターンの開口を徐々に縮小するとともに、イオン注入を行うイオン注入法によれば、レジストパターン167、172、175をイオン注入の度に除去する必要がなく、すべてのイオン注入が終了後に、レジストパターン167、172、175を一括して除去することができる。従って、イオン注入を複数回行う場合に、製造工程の削減を行うことができる。なお、イオン注入用のレジストパターンの開口の縮小幅は一定量であることが望ましい。不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
図15Ａ、図15Ｂ、図15Ｃ、図15Ｄ、及び、図15Ｅは、開口を有するシリコン酸化膜(SiO2)層（以下、図15Ａ、図15Ｂ、図15Ｃ、図15Ｄ、及び、図15Ｅの説明において、単に酸化膜層という）のパターンの側面部に酸化膜層からなるサイドウオールスペーサーを被着させることにより、イオン注入をマスクする酸化膜層のパターンが有する開口を徐々に縮小しながらイオン注入を行う、イオン注入法を示す。そして、図15Ａ乃至図15Ｅは、イオン注入177、酸化膜層のパターン178、酸化膜層からなるサイドウオールスペーサー183、186、酸化膜層182、185、ＳＴＩ179、半導体基板180、及び、注入深さが深いＮ型不純物領域181、184、187をそれぞれ示す。
図15Ａは、半導体基板180中に、ＳＴＩ179を形成し、半導体基板180の表面に酸化膜層のパターン178を形成したところを示す。そして、図15Ａは、その後、さらに、1回目のイオン注入177を行って、注入深さが深いＮ型不純物領域181を形成したところを示す。なお、酸化膜層のパターン178はレジストを塗布し、フォトリソグラフィー工程によりレジストパターンを形成した後、レジストパターンをマスクにエッチングを行って形成したものである。
図15Ｂは、図15Ａの工程を終了後に、酸化膜層182を塗布したところを示す図である。
図15Ｃは、図15Ｂの工程を終了後に、異方性のエッチング工程を行って、酸化膜層のサイドウオールスペーサー183を形成したところを示す図である。また、図15Ｃは、その後、さらに、２回目のイオン注入177を行って、注入深さが深いＮ型不純物領域184を形成したところを示す図である。
図15Ｄは、図15Ｃの工程を終了後に、酸化膜層185を塗布したところを示す図である。
図15Ｅは、図15Ｄの工程を終了後に、異方正のエッチング工程を行って、酸化膜層のサイドウオールスペーサー183より内側に酸化膜層のサイドウオールスペーサー186を形成したところを示す図である。また、図15Ｅは、その後、さらに、３回目のイオン注入177を行って、注入深さが深いＮ型不純物領域177を形成したところを示す図である。その後、酸化膜層のパターン178、酸化膜層のサイドウオールスペーサー183、186を一括で除去して、イオン注入工程を終了する。以上より、半導体基板の表面上のイオン注入すべき面積を縮小するため、イオン注入用の酸化膜層からなるマスクパターン端の配置を変えてイオン注入を行うことにより、注入深さが深いＮ型不純物領域181、184、187が形成される。
図15Ａ乃至図15Ｅが示すイオン注入をマスクする酸化膜層のパターンが有する開口を徐々に狭める方法によれば、酸化膜層のパターン178及びサイドウオールスペーサー183、186をイオン注入の度に除去する必要がなく、すべてのイオン注入が終了後に、酸化膜層のパターン178、酸化膜層のサイドウオールスペーサー183、186を一括して除去することができるため、イオン注入を複数回行う場合に、製造工程の削減ができる。また、酸化膜層のパターン178の開口に対して自己整合的にイオン注入する領域を決定することができる。その結果、イオン注入する領域の境界部分は確実に異なる場所となるため、深いＮ型ウエル領域を複数のイオン注入で形成することによって、不純物濃度のピーク値を減少させるという効果を確実に得ることができる。なお、図15Ｃにおけるサイドウオールスペーサーの幅と、図15Ｅにおけるサイドウオールスペーサーの幅は、一定の幅であることが望ましい。サイドウオールスペーサーの幅が一定でない場合には、不純物の注入量をイオン注入回数分に分割したとしても、不純物分布に偏りができるためである。
ところで、図15Ａ乃至図15Ｅにおいては、イオン注入用のマスク及びサイドウオールスペーサーをシリコン酸化物で形成しているが、シリコン窒化膜（SiN2）又はシリコン酸化窒化膜（SiON）であっても同様の効果を奏する。
図16を用いて実施例５を説明する。実施例３はＭＯＳトランジスタから構成されるＳＲＡＭセルを有する半導体装置に、実施例３又は実施例４の製造方法を適用した実施例である。
図16は実施例５の半導体装置のＳＲＡＭセルのレイアウトについて説明する平面図である。そして、図16はワード線190、VDD線191、ビット線192、GＮD線193、ＭＯＳトランジスタのゲート電極194、フィールド領域195、コンタクト196、Ｎ型ＭＯＳトランジスタ197、Ｎ型ＭＯＳトランジスタ198、Ｐ型ＭＯＳトランジスタ199、Ｐ型ＭＯＳトランジスタ200、Ｎ型ＭＯＳトランジスタ201、Ｎ型ＭＯＳトランジスタ202、Ｐ型ウエル領域203、Ｎ型ウエル領域204、及び、貫通口領域の境界部分205を示す。
所定のフィールド領域195、及び、所定のＭＯＳトランジスタのゲート電極194を一定の規則に従って配置することにより、ＭＯＳトランジスタを一定の規則性をもって、マトリックス状態に敷きつめることができる。
すなわち、コンタクト196が配置されている箇所を除き、フィールド領域195とＭＯＳトランジスタのゲート電極194との交差部分にＭＯＳトランジスタのチャネルが形成される。一方、フィールド領域195とＭＯＳトランジスタのゲート電極194との交差部分であって、コンタクト196が配置されている箇所では、フィールド領域195とＭＯＳトランジスタのゲート電極194が電気的に接続されている。
そして、マトリックス状態に配置されたＭＯＳトランジスタの中から、例えば、Ｎ型ウエル領域204にあるＰ型ＭＯＳトランジスタ199、200と、Ｐ型ウエル領域203にあるＮ型ＭＯＳトランジスタ197、198、201、202を、図16の太線で示したように配線層で接続をすることにより、ＳＲＡＭセルを構成することができる。すなわち、上記の接続により、Ｎ型ＭＯＳトランジスタ198とＰ型ＭＯＳトランジスタ199はインバータ回路を形成する。Ｎ型ＭＯＳトランジスタ201とＰ型ＭＯＳトランジスタ200はインバータ回路を形成する。そして、双方のインバータ回路はクロス接続をしている。また、Ｎ型ＭＯＳトランジスタ197及びＮ型ＭＯＳトランジスタ202はＳＲＡＭセルのトランスファーゲートを形成する。
Ｎ型ウエル領域204とＰ型ウエル領域203は、平面的には列方向に長い長方形の領域であり、平面的には交互に配置されている。ここで、Ｎ型ウエル領域204の幅は、例えば、約0.5μm程度である。また、Ｐ型ウエル領域203の幅は、例えば、約0.7μm程度である。従って、Ｎ型ウエル領域204は平面的にはＰ型ウエル領域203に分離されている。しかし、Ｐ型ウエル領域203はＮ型ウエル領域204内に形成されており、Ｎ型ウエル領域204はＰ型ウエル領域203領域の底部のＮ型不純物の注入深さが深い不純物領域により接続されている。すなわち、Ｎ型ウエル領域204はＳＲＡＭセルを含むＳＲＡＭセルマトリックス全体を囲む領域である。
図16では、貫通口領域の境界部分205は、例えば、２つのSRAMセルを囲むように形成されている。すなわち、ＳＲＡＭセルマトリックス全体を囲むＮ型ウエル領域204に比較し、貫通口領域は非常に小さい。また、貫通口領域の境界部分205の形状は四辺形である。そして、貫通口領域及びNウエル領域204のＮ型不純物の注入深さが深い不純物領域の形成は同一のイオン注入工程により行われる。また、上記のイオン注入工程で使用されるイオン注入方法は図12A乃至図12Ｄ、図13Ａ乃至図13Ｄ、図14Ａ乃至図14Ｅ、又は、図15Ａ乃至図15Ｅに示したイオン注入法を使用している。従って、図４Ａ及び図４Ｂの実線46に示すように、貫通口領域の境界部分205のＮ型不純物の不純物濃度のピーク値は低く抑えられている。そうすると、貫通口領域の境界部分205がSRAMセルを構成するＭＯＳトランジスタに与える影響が抑えられるため、貫通口領域の境界部分205とSRAMセルとを平面的に重ねるように配置することも可能である。
なお、実施例５のフィールド領域195のパターンは、連続して列方向へ延伸し、かつ、幅が周期的に変化する連続棒状パターン、及び、短い棒状のパターンである。そして、フィールド領域195の規則的な配置とは、連続棒状パターンを列方向に配置した配列A、短い棒状のパターンを列方向に並べた配列B、及び、配列Bに対して、短い棒状のパターンの配置が互い違いになるように、短い棒状のパターンを配置した配列Ｃを繰り返し、列方向へ配置したものをいう。また、実施例３のＭＯＳトランジスタのゲート電極194のパターンは、フィールド領域195の2列分と交差する程度の長さを持つ、長い棒状パターンである。そして、ゲート電極の規則的な配置とは、長い棒状パターンを、行方向へ、２列のフィールド領域195と交差するように配置することをいう。
VDD線191は太線及び直方体形状の配線層パターンで表されており、ＳＲＡＭセルへ、高電圧側の電源電圧を伝える役割を果たす配線である。直方体形状の配線層パターンはフィールド領域195と接続するためのパターンであり、ＳＲＡＭセルを構成するＰ型ＭＯＳトランジスタ199、200のソースと接続する。VDD線191の太線は、配線層からなり、直方体形状パターンをマトリックスの列方向に接続する配線を表したものである。ビット線192は太線及び直方体形状の配線層パターンで表されており、ＳＲＡＭセルへ、ビット線信号を伝える役割を果たす配線である。直方体形状のパターンはフィールド領域195と接続するための配線層パターンであり、ＳＲＡＭセルを構成するＮ型ＭＯＳトランジスタ197、202と接続する。ビット線192の太線は、配線層から構成されており、直方体形状パターンをマトリックスの列方向に接続する配線を表す。
GＮD線193は太線及び直方体形状のパターンにより表されているのは同様であり、ＳＲＡＭセルへ、低電圧側の電源電圧を伝える役割を果たす。直方体形状の配線層パターンはフィールド領域195と接続するためのパターンであり、ＳＲＡＭセルを構成するＮ型ＭＯＳトランジスタ198、201のドレインと接続する。GＮD線193の太線は直方体形状のパターンをマトリックスの列方向に接続する配線である。
ワード線190は、配線層から構成されており、ＳＲＡＭセルを構成するＮ型ＭＯＳトランジスタ197、及び、Ｎ型ＭＯＳトランジスタ202のゲート電極194と接続する。そして、ワード線190はＳＲＡＭセルの記憶部分へ、ビット線信号を取り込むための選択信号を伝える役割を果たす。
実施例５に示すように、実施例３又は実施例４の製造方法を適用して、ＳＲＡＭセルを有する半導体装置を製造した場合には、ＳＲＡＭセルと貫通口領域の境界部分を重ねることができる。貫通口領域の境界部分のＮ型不純物の不純物濃度のピーク値が抑制されるためである。その結果、貫通口領域をＳＲＡＭセルを避けて配置する必要はなく、ＳＲＡＭセルが配置されている、Ｐ型ウエル領域の面積を縮小することができる。
以下に本発明の特徴を付記する。
（付記１）
(イ)第１導電型の半導体基板を準備する工程と、
(ロ)第２導電型の不純物を前記半導体基板のウエル領域にイオン注入する工程と、
(ハ)第１導電型の不純物を前記ウエル領域の底部に接した不純物領域へイオン注入するために、形成されるべき前記不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程とを備える半導体装置の製造方法。
（付記２）
(イ)第１導電型の半導体基板を準備する工程と、
(ロ)第１導電型の不純物を前記半導体基板のウエル領域にイオン注入する工程と、
(ハ)第２導電型の不純物を前記ウエル領域の底部に接した不純物領域へイオン注入するために、形成されるべき前記不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程とを備える半導体装置の製造方法。
（付記３）
(イ)第１導電型の半導体基板を準備する工程と、
(ロ)第２導電型の不純物を前記半導体基板のウエル領域にイオン注入する工程と、
(ハ)第２導電型の不純物を前記ウエル領域の底部に接した不純物領域へイオン注入するために、形成されるべき前記不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程とを備える半導体装置の製造方法。
（付記４）
(イ)第１導電型の半導体基板を準備する工程と、
(ロ)第１導電型の不純物を前記半導体基板のウエル領域にイオン注入する工程と、
(ハ)第１導電型の不純物を前記ウエル領域の底部に接した不純物領域へイオン注入するために、形成されるべき前記不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程とを備える半導体装置の製造方法。
（付記５）
前記イオン注入を複数回行う工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であることを特徴とする付記１から付記４までのいずれかに記載した半導体装置の製造方法。
（付記６）
前記イオン注入を複数回行う工程において、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする付記１から付記５までのいずれかに記載した半導体装置の製造方法。
（付記７）
前記ウエル領域の表面近傍に半導体素子をさらに形成する工程を備えることを特徴とする付記１から付記６までのいずれかに記載した半導体装置の製造方法。
（付記８）
半導体基板の表面から前記半導体基板内に向けて形成したウエル領域と、
前記ウエル領域の表面近傍に配置した半導体素子と、
前記ウエル領域の底部に半導体表面から離れて形成された第１の不純物領域と、
前記第１の不純物領域から一定の幅拡大した第２の不純物領域と
を備えることを特徴とする半導体装置。
（付記９）
第1導電型の半導体基板の表面から前記半導体基板内部に向けて第2導電型の第1不純物領域を形成する工程と、
前記第１不純物領域の底部から前記半導体基板内部に向けて配置する前記第２導電型の第２不純物領域及び第1導電型の貫通口領域を一体として形成する工程であって、形成されるべき前記第２不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程と、
前記第１不純物領域に平面的に内包され、かつ、半導体基板の表面から前記第２不純物領域及び前記貫通口領域に至るように第１導電型のウエル領域を形成する工程とを備えることを特徴とする半導体装置の製造方法。
（付記１０）
第1導電型の半導体基板の表面から前記半導体基板内部に向けて第2導電型の第１不純物領域を形成する工程と、
前記第２導電型の第２不純物領域を前記第１不純物領域の底部から前記半導体基板内部に向けて形成する工程と、
前記第１不純物領域に平面的に内包され、半導体基板の表面から前記第２不純物領域に至るように第１導電型のウエル領域を形成する工程と、
前記第２不純物領域を貫通する第１導電型の貫通口領域を形成する工程であって、形成されるべき前記貫通口領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程とを備えることを特徴とする半導体装置の製造方法。
（付記１１）
全体として第１導電型の半導体基板の表面から前記半導体基板内部に向けて第１導電型のウエル領域を形成する工程と、
前記ウエル領域の周囲を平面的に取り囲むように、前記ウエル領域に隣接した第２導電型の第１不純物領域を、前記半導体基板の表面から前記半導体基板内部に向けて形成する工程と、
前記ウエル領域及び前記第１不純物領域の底部から前記半導体基板内部に向けて第２導電型の第２不純物領域及び第１導電型の貫通口領域を一体として形成するために、形成されるべき前記第２不純物領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程と
を備えることを特徴とする半導体装置の製造方法。
（付記１２）
全体として第１導電型の半導体基板の表面から前記半導体基板内部に向けて第１導電型の第１ウエル領域を形成する工程と、
前記第１ウエル領域の周囲を平面的に取り囲むように、前記第１ウエル領域に隣接した第２導電型の第１不純物領域を、前記半導体基板の表面から前記半導体基板内部に向けて形成する工程と、
前記第１ウエル領域及び前記第１不純物領域の底部から前記半導体基板内部に向けて第２導電型の第２不純物領域を形成する工程と、
前記第２不純物領域を貫通する第１導電型の貫通口領域を形成するために、形成されるべき前記貫通口領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程と
を備えることを特徴とする半導体装置の製造方法。
（付記１３）
前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小することをイオン注入用のマスクパターン端の配置の変更で行ったことを特徴とする付記１から付記４まで、及び、付記９から付記１２までに記載した半導体装置の製造方法。
（付記１４）
前記イオン注入用のマスクパターンを酸化膜層、窒化膜層、又は、酸窒化膜層で形成したことを特徴とする付記１３に記載した半導体装置の製造方法。
（付記１５）
前記イオン注入用のマスクパターン端の配置の変更を、当初のマスクパターン上に酸化膜層、窒化膜層、又は、酸窒化膜層を形成し、異方性エッチング法によりマスクパターンの開口部分の内側の側面にサイドウオールスペーサーを形成することにより行うことを特徴とする付記１４に記載した半導体装置の製造方法。
（付記１６）
前記ウエル領域内又は前記第１不純物領域内にトランジスタを形成する工程をさらに備えることを特徴とする付記９から付記１２までに記載された半導体装置の製造方法。
（付記１７）
前記貫通口領域の境界が、前記トランジスタに重ねるように配置されていることを特徴とする付記１６に記載された半導体装置の製造方法。
（付記１８）
前記トランジスタはＭＯＳトランジスタであることを特徴とする付記１６又は付記１７に記載された半導体装置の製造方法。
（付記１９）
付記９から付記１２までの半導体装置の製造方法で製造されるとともに、ＳＲＡＭセルを有する半導体装置。
本発明によれば、レジストマスク端が斜め形状であるため、不純物の高エネルギーイオン注入によって、レジストマスクを突き抜けて半導体表面から浅い部分に止まる不純物の濃度が薄くなった半導体装置の製造方法を提供することができる効果がある。
本発明によれば、第１ウエル領域のノイズ遮断効果により、第２ウエル領域内のトランジスタは、半導体基板からの電気的な影響を受けなくなるとともに、第２ウエル領域の電源を供給する貫通口領域の境界部分に止まった不純物の影響も受けなくなるため、トランジスタの特性が安定した半導体装置の製造方法を提供できる効果がある。
図１は従来の半導体装置の製造方法の問題点の詳細を説明するための図である。 図２は実施例１に係わる半導体装置の製造方法を示す図である。 図３は、図２と同様に、実施例１に係わる半導体装置の製造方法を示す図である。 図４は、Ｐ型ウエル領域内であって、半導体基板表面近くの領域におけるＮ型不純物の不純物分布について説明する図である。 図５は実施例２に係わる半導体装置の製造方法を説明する図である。 図６は、図５と同様に、実施例２に係わる半導体装置の製造方法を説明する図である。 図７は、図５と同様に、実施例２に係わる半導体装置の製造方法を説明する図である。 図８は従来のトリプルウエル構造を有する半導体装置の製造方法の問題点について詳細を説明するための図である。 図９は実施例１係わる半導体装置の平面図及び断面図である。 図10は実施例１の半導体装置の製造方法を構成する工程の前半を説明する断面図である。 図11は実施例１の半導体装置の製造方法を構成する工程の後半を説明する断面図である。 図12は実施例１におけるＮ型不純物の注入方法を示す図である。 図13は実施例１におけるＮ型不純物の他の注入方法を示す図である。 図14は、実施例２の不純物の注入方法を説明する図である。 図15は、実施例２の不純物の注入方法の変形例を説明する図である。 図16は、ＳＲＡＭセルを有する半導体装置に、実施例１の半導体装置の製造方法を適用した実施例３を説明する図である。
符号の説明
２ Ｐ型ウエル領域
3a 不純物の注入深さが深いＮ型ウエル領域
3b レジストを突き抜けて不純物が注入された領域
４ Ｐ型半導体基板
15 半導体基板
16 レジスト
20 不純物濃度を示す実線
29 高エネルギーイオン注入
21、30 レジストマスク
22、26、28、31、35、37 レジストを突き抜けて不純物が注入された領域
23、25、27、32、34、36 不純物の注入深さが深いＮ型ウエル領域
24a、33a Ｐ型ウエル領域
24b、33b Ｐ型半導体基板
40、41、42 レジストマスク
43 高エネルギーイオン注入
44a 半導体基板
46 図２Ａ乃至図２Ｃ又は図３Ａ乃至図３Ｃにおける各イオン注入によって注入されるすべてのＮ型不純物の濃度を示す実線
47、48、49 図２Ａ又は図３Ｃにおける高エネルギーイオン注入によって注入されるＮ型不純物の濃度を示す点線
50 レジストマスク
51 半導体素子
52 Ｐ型ウエル領域
53、55 一固まりの不純物領域
56 Ｎ型ウエル領域56
60、70 レジストマスク
61 Ｐ型ウエル領域
62、72 不純物の注入深さが深いＰ型不純物領域
63、73 Ｎ型不純物の高エネルギー注入
64、74 半導体基板
65、75 半導体素子
66、76 Ｐ型不純物の高エネルギー注入
67、77 不純物の注入深さが深いＮ型不純物領域
71 Ｎ型ウエル領域
80 不純物の注入深さが浅いＮ型ウエル領域
81a トリプルウエル構造を構成するＰ型ウエル領域
81b トリプルウエル構造ではないＰ型ウエル領域
82a 不純物の注入深さが深いＮ型ウエル領域
82b レジストを突き抜けて不純物が注入された領域
83 Ｐ型半導体基板
84 ＭＯＳトランジスタのゲート電極及びチャネル領域
85 ソース及びドレイン領域
86 厚い酸化膜からなる素子分離領域
87 貫通口領域
88 ウエルタップ
89 拡大領域
90 5E15/cm3を示す等濃度線
91 2.5E16/cm3を示す等濃度線
92 7.5E16/cm3を示す等濃度線
93 2.25Ｅ17/cm3を示す等濃度線
94 半導体基板
95 レジスト
96a、96b 点線
99 不純物濃度を示す実線
100 Ｐ型半導体基板
101 不純物の注入深さが深いＮ型不純物領域
102a、102b Ｐ型ウエル領域
103 不純物の注入深さが浅いＮ型不純物領域
104 貫通口領域
107 ＭＯＳトランジスタを画定するフィールド領域
108 ＭＯＳトランジスタのゲート電極
109 ＳＴＩ（shallow trench isolation）
112 境界領域
113 ＭＯＳトランジスタ
114 半導体基板
115 不純物の注入深さが深いＮ型不純物領域
116、118 レジスト開口パターン
117 ＳＴＩ
119 不純物の注入深さが浅いＮ型不純物領域
120 ポリシリコン層及びゲート酸化膜
121、126 レジストパターン
122 ゲート電極
123 ソース・ドレイン
124 貫通口領域
125a、125b Ｐ型ウエル領域
127 ウエルタップ
130 ＳＴＩ
131 深いＮ型ウエル領域
132 半導体基板
133 レジストパターン
134 拡大領域を示す点線
135 貫通口領域
136 イオン注入
137 １回目のイオン注入に用いるレジストパターン
138 １回目のイオン注入によりできる深いＮ型ウエル領域
139 ２回目のイオン注入に用いるレジストパターン
140 ２回目のイオン注入によりできる深いＮ型ウエル領域
141 ３回目のイオン注入に用いるレジストパターン
142 ３回目のイオン注入によりできる深いＮ型ウエル領域
145 ＳＴＩ
146 深いＮ型ウエル領域
147 貫通口領域
148 半導体基板
149 レジストパターン
150 拡大する領域を示す点線
151 イオン注入
152 １回目のイオン注入に用いるレジストパターン
153 １回目のイオン注入によりできる深いＮ型ウエル領域
154 ２回目のイオン注入に用いるレジストパターン
155 ２回目のイオン注入によりできる深いＮ型ウエル領域
156 ３回目のイオン注入に用いるレジストパターン
157 ３回目のイオン注入によりできる深いＮ型ウエル領域
166 イオン注入
167、172、175 レジストパターン
169 半導体基板
170、173、176 注入深さが深いＮ型不純物領域
171、174 レジスト
177 イオン注入
178 酸化膜層のパターン
183、186 酸化膜層からなるサイドウオールスペーサー
182、185 酸化膜層
179 ＳＴＩ
180 半導体基板
181、184、187 注入深さが深いＮ型不純物領域
190 ワード線
191 VDD線
192 ビット線
193 GＮD線
194 ＭＯＳトランジスタのゲート電極
195 フィールド領域
196 コンタクト
197、198、201、202 Ｎ型ＭＯＳトランジスタ
199、200 Ｐ型ＭＯＳトランジスタ
203 Ｐ型ウエル領域
204 Ｎ型ウエル領域
205 貫通口領域の境界部分

Claims (6)

  1. 第１導電型の半導体基板を準備する工程と、
    第１導電型の不純物を前記半導体基板に注入し、第１ウエル領域を形成する工程と、
    前記第１ウエル領域の底部に接した第２ウエル領域を形成する工程であって、前記第２ウエルを形成する領域に対して、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行う工程と、
    前記第１ウエル領域の表面近傍に半導体素子を形成する工程と
    を備え、
    前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする半導体装置の製造方法。
  2. 第１導電型の半導体基板の表面から前記半導体基板内部に向けて第２導電型の第１不純物領域を形成する第１の工程と、
    前記第１の工程の後に、前記第１不純物領域の底部から前記半導体基板内部に向けて配置する前記第２導電型の第２不純物領域及び第１導電型の貫通口領域を一体として形成する工程であって、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行って前記第２不純物領域を形成する第２の工程と、
    前記第２の工程の後に、前記第１不純物領域に平面的に内包され、かつ、半導体基板の表面から前記第２不純物領域及び前記貫通口領域に至るように第１導電型のウエル領域を形成する第３の工程と、
    前記第３の工程の後に、前記ウエル領域の表面近傍に半導体素子を形成する第４の工程と
    を備え、
    前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする半導体装置の製造方法。
  3. 第１導電型の半導体基板の表面から前記半導体基板内部に向けて第２導電型の第１不純物領域を形成する第１の工程と、
    前記第１の工程の後に、第２導電型の第２不純物領域を前記第１不純物領域の底部から前記半導体基板内部に向けて形成する第２の工程と、
    前記第２の工程の後に、前記第１不純物領域に平面的に内包され、半導体基板の表面から前記第２不純物領域に至るように第１導電型のウエル領域を形成する第３の工程と、
    前記第３の工程の後に、前記第２不純物領域を貫通する第１導電型の貫通口領域を形成する工程であって、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を前記第２不純物領域に対して行い、前記第２不純物領域を貫通する前記第１導電型の前記貫通口領域を形成する第４の工程と、
    前記第４の工程の後に、前記ウエル領域の表面近傍に半導体素子を形成する第５の工程と
    を備え、
    前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする半導体装置の製造方法。
  4. 第１導電型の半導体基板の表面から前記半導体基板内部に向けて第１導電型のウエル領域を形成する第１の工程と、
    前記第１の工程の後に、前記ウエル領域の周囲を平面的に取り囲むように、前記ウエル領域に隣接した第２導電型の第１不純物領域を、前記半導体基板の表面から前記半導体基板内部に向けて形成する第２の工程と、
    前記第２の工程の後に、前記ウエル領域及び前記第１不純物領域の底部から前記半導体基板内部に向けて第２導電型の第２不純物領域及び第１導電型の貫通口領域を一体として形成するために、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を行って前記第２不純物領域を形成する第３の工程と、
    前記第３の工程の後に、前記ウエル領域の表面近傍に半導体素子を形成する第４の工程と
    を備え、
    前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする半導体装置の製造方法。
  5. 第１導電型の半導体基板の表面から前記半導体基板内部に向けて第１導電型のウエル領域を形成する第１の工程と、
    前記第１の工程の後に、前記ウエル領域の周囲を平面的に取り囲むように、前記ウエル領域に隣接した第２導電型の第１不純物領域を、前記半導体基板の表面から前記半導体基板内部に向けて形成する第２の工程と、
    前記第２の工程の後に、前記ウエル領域及び前記第１不純物領域の底部から前記半導体基板内部に向けて第２導電型の第２不純物領域を形成する第３の工程と、
    前記第３の工程の後に、前記第２不純物領域を貫通する第１導電型の貫通口領域を形成するために、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小しつつ複数回のイオン注入を前記第２不純物領域に対して行い、前記第２不純物領域を貫通する前記第１導電型の前記貫通口領域を形成する第４の工程と、
    前記第４の工程の後に、前記ウエル領域の表面近傍に半導体素子を形成する第５の工程と
    を備え、
    前記複数回のイオン注入工程において、前記イオン注入各々におけるイオン注入量が、所定のイオン注入量をイオン注入の回数で除したイオン注入量であり、前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小するために、イオン注入用のマスクパターン端の配置を移動し、かつ、前記マスクパターン端の配置の移動量が一定量であることを特徴とする半導体装置の製造方法。
  6. 前記半導体基板の表面上のイオン注入面積を拡大若しくは縮小することをイオン注入用のマスクパターン端の配置の変更で行ったことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
JP2005339386A 2005-09-05 2005-11-24 半導体装置の製造方法 Expired - Fee Related JP5034225B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005339386A JP5034225B2 (ja) 2005-09-05 2005-11-24 半導体装置の製造方法
US11/398,651 US7659188B2 (en) 2005-09-05 2006-04-06 Semiconductor device and method for manufacturing the same
US12/641,403 US8084341B2 (en) 2005-09-05 2009-12-18 Semiconductor device and method for manufacturing the same
US13/305,054 US8227329B2 (en) 2005-09-05 2011-11-28 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005257054 2005-09-05
JP2005257054 2005-09-05
JP2005339386A JP5034225B2 (ja) 2005-09-05 2005-11-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007096245A JP2007096245A (ja) 2007-04-12
JP5034225B2 true JP5034225B2 (ja) 2012-09-26

Family

ID=37830523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005339386A Expired - Fee Related JP5034225B2 (ja) 2005-09-05 2005-11-24 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US7659188B2 (ja)
JP (1) JP5034225B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034225B2 (ja) * 2005-09-05 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008004881A (ja) * 2006-06-26 2008-01-10 Oki Electric Ind Co Ltd 素子分離構造部の製造方法
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP2012064876A (ja) * 2010-09-17 2012-03-29 Lapis Semiconductor Co Ltd 半導体装置の製造方法
CN103377893B (zh) * 2012-04-16 2016-04-13 上海华虹宏力半导体制造有限公司 Ddmos台阶栅氧化层的制造工艺方法
US9236257B2 (en) * 2013-03-13 2016-01-12 Varian Semiconductor Equipment Associates, Inc. Techniques to mitigate straggle damage to sensitive structures
US10727062B2 (en) 2017-12-29 2020-07-28 Micron Technology, Inc. Methods of forming integrated circuit well structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088457A (ja) * 1983-10-14 1985-05-18 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
JP2626289B2 (ja) * 1990-03-27 1997-07-02 松下電器産業株式会社 半導体装置の製造方法
US5155061A (en) * 1991-06-03 1992-10-13 Allied-Signal Inc. Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JPH10199993A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
JPH11186407A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 半導体装置の製造方法
JP3059423B2 (ja) * 1998-10-19 2000-07-04 松下電子工業株式会社 半導体装置の製造方法
JP2000277629A (ja) * 1999-03-23 2000-10-06 Nec Corp 半導体記憶装置及びその製造方法
JP2003347541A (ja) 2002-05-28 2003-12-05 Sony Corp Ｍｏｓトランジスタ及びｍｏｓトランジスタの製造方法
US7060566B2 (en) * 2004-06-22 2006-06-13 Infineon Technologies Ag Standby current reduction over a process window with a trimmable well bias
JP5034225B2 (ja) * 2005-09-05 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070054451A1 (en) 2007-03-08
JP2007096245A (ja) 2007-04-12
US8227329B2 (en) 2012-07-24
US20100093163A1 (en) 2010-04-15
US20120070969A1 (en) 2012-03-22
US8084341B2 (en) 2011-12-27
US7659188B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
JP5034945B2 (ja) 半導体装置及びその製造方法
JP5034225B2 (ja) 半導体装置の製造方法
KR20090098211A (ko) 반도체 소자 및 그 제조 방법
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
JP2007081095A (ja) 半導体装置の製造方法
JP2012160510A (ja) 半導体装置及びその製造方法
US20080099852A1 (en) Integrated semiconductor device and method of manufacturing an integrated semiconductor device
JP2013026382A (ja) 半導体装置の製造方法
US7368778B2 (en) DRAM having at least three layered impurity regions between channel holes and method of fabricating same
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
JP5507287B2 (ja) 半導体装置及びその製造方法
KR101159943B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100738366B1 (ko) 반도체 집적회로장치 및 그 제조방법
KR100780539B1 (ko) 반도체 장치 및 그 제조 방법
JP4744103B2 (ja) 抵抗素子を含む半導体装置及びその製造方法
KR20150004634A (ko) 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법
JP2015090958A (ja) 半導体装置の製造方法及び半導体装置
JP4748951B2 (ja) 半導体装置及びその製造方法
JP7234568B2 (ja) 半導体装置及びその製造方法
JP2006120852A (ja) 半導体装置及びその製造方法
KR20080088923A (ko) 반도체 소자 및 그 제조방법
KR20060110194A (ko) 플래쉬 메모리 소자의 제조방법
JP4633125B2 (ja) 半導体装置
JP2005217061A (ja) 半導体装置およびその製造方法
JP2013172085A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees