JP2012064876A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012064876A JP2012064876A JP2010209660A JP2010209660A JP2012064876A JP 2012064876 A JP2012064876 A JP 2012064876A JP 2010209660 A JP2010209660 A JP 2010209660A JP 2010209660 A JP2010209660 A JP 2010209660A JP 2012064876 A JP2012064876 A JP 2012064876A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- ion implantation
- region
- semiconductor substrate
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供すること。
【解決手段】半導体基板１０の表面に、イオン注入を行うための開口部４２Ａを持つレジストパターン４２を形成する工程であって、開口部４２Ａの縁部４２Ｂがイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するようにして、レジストパターン４２を形成する工程と、レジストパターン４２から露出した半導体基板１０の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、レジストパターン４２をマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、半導体基板１０の深部に不純物拡散領域（例えばＮ−型不純物拡散領域１２）を形成する工程と、を有する半導体装置の製造方法。
【選択図】図６
【解決手段】半導体基板１０の表面に、イオン注入を行うための開口部４２Ａを持つレジストパターン４２を形成する工程であって、開口部４２Ａの縁部４２Ｂがイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するようにして、レジストパターン４２を形成する工程と、レジストパターン４２から露出した半導体基板１０の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、レジストパターン４２をマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、半導体基板１０の深部に不純物拡散領域（例えばＮ−型不純物拡散領域１２）を形成する工程と、を有する半導体装置の製造方法。
【選択図】図６
Description
本発明は、半導体装置の製造方法に関するもので、特に、レジストパターンをマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、半導体基板の深部に不純物拡散領域を形成する工程を有する半導体装置に関するものである。
従来から、開口部を持つレジストパターンをマスクとして、イオン注入を行い、半導体基板に不純物拡散領域を形成する方法が知られている（例えば、特許文献１等）。
しかしながら、半導体基板の表面に対して、レジストパターンを形成した後、これをマスクとし、ウエットエッチングを施した場合、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、半導体基板の深部に不純物拡散領域を形成すると、イオン注入直後にレジストパターンの縁部が剥れてしまうことがわかってきた。
その結果、予定したイオン注入領域よりも広範囲で、イオン注入が行われることとなり、予期しない領域に渡って不純物拡散領域が形成され、半導体装置の特性異常が発生してしまう。
その結果、予定したイオン注入領域よりも広範囲で、イオン注入が行われることとなり、予期しない領域に渡って不純物拡散領域が形成され、半導体装置の特性異常が発生してしまう。
そこで、本発明の課題は、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供することである。
上記課題は、以下の手段により解決される。即ち、
本発明の半導体装置の製造方法は、
半導体基板の表面に、イオン注入を行うための開口部を持つレジストパターンを形成する工程であって、前記開口部の縁部がイオン注入予定領域の外縁部よりも内側に位置するようにして、前記レジストパターンを形成する工程と、
前記レジストパターンの開口部から露出した前記半導体基板の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、
前記レジストパターンをマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、前記ウエットエッチングを施した半導体基板の深部に不純物拡散領域を形成する工程と、
を有する半導体装置の製造方法である。
本発明の半導体装置の製造方法は、
半導体基板の表面に、イオン注入を行うための開口部を持つレジストパターンを形成する工程であって、前記開口部の縁部がイオン注入予定領域の外縁部よりも内側に位置するようにして、前記レジストパターンを形成する工程と、
前記レジストパターンの開口部から露出した前記半導体基板の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、
前記レジストパターンをマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、前記ウエットエッチングを施した半導体基板の深部に不純物拡散領域を形成する工程と、
を有する半導体装置の製造方法である。
本発明によれば、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供することができる。
以下、本発明の一例である実施形態について図面を参照しつつ説明する。なお、実質的に同様の機能を有する部材には、全図面を通して同じ符号を付与し、重複する説明は省略する場合がある。
図１〜図５は、第１実施形態に係る半導体装置の製造方法を示す工程図である。
第１実施形態に係る半導体装置の製造方法では、まず、図１（Ａ）に示すように、Ｐ型の半導体基板１０（例えば、Ｐ型のシリコンウエハ等）を準備する。
ここで、Ｐ型の半導体基板１０において、例えば、ＮＭＯＳトランジスタ２０を形成する領域を「ＮＭＯＳ部２０Ａ」、ＰＭＯＳトランジスタ３０を形成する領域を「ＰＭＯＳ部３０Ａ」と称して説明する。
ここで、Ｐ型の半導体基板１０において、例えば、ＮＭＯＳトランジスタ２０を形成する領域を「ＮＭＯＳ部２０Ａ」、ＰＭＯＳトランジスタ３０を形成する領域を「ＰＭＯＳ部３０Ａ」と称して説明する。
次に、図１（Ｂ）に示すように、半導体基板１０表面に、初期酸化を行い、エッチングによるパターニングを経て、所定の開口部を持つシリコン酸化膜からなるインプラマスク（不図示）を形成する。このインプラマスクは、ＰＭＯＳ部３０Ａが開口するように形成する。そして、Ｎ型イオン注入を行い、ＰＭＯＳ部３０Ａに、半導体基板１０の表面から所定深さにかけてＮ型ウエル１１を形成する。
次に、半導体基板１０の表面を、酸化すると共に、インプラマスクをエッチングして、半導体基板１０の表面にパッド酸化膜４０（シリコン酸化膜）を形成する。
次に、ＮＭＯＳ部２０Ａに形成するＮＭＯＳトランジスタ２０のアクティブ領域、及びＰＭＯＳ部３０Ａに形成するＰＭＯＳトランジスタ３０のアクティブ領域となるパッド酸化膜４０上の領域に、成膜、パターニングを経て、ＬＯＣＯＳ窒化膜４１を形成する。
次に、半導体基板１０の表面を、酸化すると共に、インプラマスクをエッチングして、半導体基板１０の表面にパッド酸化膜４０（シリコン酸化膜）を形成する。
次に、ＮＭＯＳ部２０Ａに形成するＮＭＯＳトランジスタ２０のアクティブ領域、及びＰＭＯＳ部３０Ａに形成するＰＭＯＳトランジスタ３０のアクティブ領域となるパッド酸化膜４０上の領域に、成膜、パターニングを経て、ＬＯＣＯＳ窒化膜４１を形成する。
次に、図２（Ｃ）に示すように、パッド酸化膜４０及びＬＯＣＯＳ窒化膜４１が形成された半導体基板１０上に、レジストを塗布すると共に露光及び現像によりパターニングして、ＮＭＯＳ部２０Ａが開口するような開口部４２Ａを持つレジストパターン４２を形成する。
ここで、レジストパターン４２は、図６に示すように、例えば、その開口部４２Ａの縁部４２Ｂが半導体基板１０のＮＭＯＳ部２０Ａにおけるイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するようにして形成する。
具体的には、レジストパターン４２は、例えば、イオン注入予定領域５０よりも一回り小さい大きさの開口部４２Ａとなるように、つまりレジストパターン４２がイオン注入予定領域５０の外縁部５０Ａすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン４２の開口部４２Ａの縁部４２Ｂと、イオン注入予定領域５０の外縁部５０Ａと、の距離は、後述する５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入によるレジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れ度合いを考慮して決定されるが、例えば、最短距離で１μｍμｍ程度（望ましくは２０μｍ程度）とすることがよい。
具体的には、レジストパターン４２は、例えば、イオン注入予定領域５０よりも一回り小さい大きさの開口部４２Ａとなるように、つまりレジストパターン４２がイオン注入予定領域５０の外縁部５０Ａすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン４２の開口部４２Ａの縁部４２Ｂと、イオン注入予定領域５０の外縁部５０Ａと、の距離は、後述する５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入によるレジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れ度合いを考慮して決定されるが、例えば、最短距離で１μｍμｍ程度（望ましくは２０μｍ程度）とすることがよい。
なお、レジストパターン４２の開口部４２Ａの縁部４２Ｂとは、平面形状（レジストパターン４２を厚み方向からみた形状）において、開口部４２Ａを構成するレジストパターン４２の壁部を示す。
一方、イオン注入予定領域５０の外縁部５０Ａとは、平面形状（レジストパターン４２を厚み方向からみた形状）において、その形状を構成する辺を示す。
一方、イオン注入予定領域５０の外縁部５０Ａとは、平面形状（レジストパターン４２を厚み方向からみた形状）において、その形状を構成する辺を示す。
また、レジストパターン４２は、その開口部４２Ａの縁部４２ＢがＬＯＣＯＳ窒化膜４１と半導体基板１０（本実施形態ではパッド酸化膜４０）との段差部４１Ａ以外の領域に位置するようにして形成する。
具体的には、レジストパターン４２は、例えば、その開口部４２Ａの縁部４２ＢがＬＯＣＯＳ窒化膜４１上、又はＬＯＣＯＳ窒化膜４１が形成された以外の半導体基板１０、つまりＬＯＣＯＳ窒化膜４１から露出した半導体基板１０上（本実施形態でパッド酸化膜４０上）に位置するようにして形成する。
具体的には、レジストパターン４２は、例えば、その開口部４２Ａの縁部４２ＢがＬＯＣＯＳ窒化膜４１上、又はＬＯＣＯＳ窒化膜４１が形成された以外の半導体基板１０、つまりＬＯＣＯＳ窒化膜４１から露出した半導体基板１０上（本実施形態でパッド酸化膜４０上）に位置するようにして形成する。
次に、図２（Ｄ）に示すように、例えば、ＬＯＣＯＳ窒化膜４１及びレジストパターン４２をエッチングマスクとし、フッ酸等のエッチング液により、ウエットエッチングを施し、ＬＯＣＯＳ窒化膜４１及びレジストパターン４２から露出したパッド酸化膜４０を除去する。
次に、図３（Ｅ）に示すようにして、例えば、レジストパターン４２をインプラマスクし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーのＮ型イオン注入により、半導体基板１０のＮＭＯＳ部２０Ａにおける深部にＮ−型不純物拡散領域１２を形成する。
ここで、上記ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン４２をインプラマスクとして、５００ｋｅＶ〜３０００ｋｅＶという高エネルギーによるイオン注入（所謂、埋め込み不純物拡散領域形成用のインプラ）を行うと、イオン注入直後に、レジストパターン４２の開口部４２Ａの縁部４２Ｂでの剥れ（捲れ上り）が生じる（図３（Ｅ））
すると、レジストパターン４２の開口部４２Ａの縁部４２Ｂが半導体基板１０と離間し、レジストパターン４２の開口部４２Ａよりも一回り大きい領域でイオン注入が行われることとなる。
つまり、レジストパターン４２の開口部４２Ａの大きさを調整する、即ち開口部４２Ａの縁部４２Ｂの位置をイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するように調整することで、レジストパターン４２の開口部４２Ａの縁部４２Ｂが剥れた状態で、開口部４２Ａ周囲のレジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域がイオン注入予定領域５０となり、その結果、目的とする領域にイオン注入が行われ、目的とする領域にＮ−型不純物拡散領域１２が形成されることとなる。
すると、レジストパターン４２の開口部４２Ａの縁部４２Ｂが半導体基板１０と離間し、レジストパターン４２の開口部４２Ａよりも一回り大きい領域でイオン注入が行われることとなる。
つまり、レジストパターン４２の開口部４２Ａの大きさを調整する、即ち開口部４２Ａの縁部４２Ｂの位置をイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するように調整することで、レジストパターン４２の開口部４２Ａの縁部４２Ｂが剥れた状態で、開口部４２Ａ周囲のレジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域がイオン注入予定領域５０となり、その結果、目的とする領域にイオン注入が行われ、目的とする領域にＮ−型不純物拡散領域１２が形成されることとなる。
次に、図３（Ｆ）に示すように、レジストパターン４２の開口部４２Ａの縁部４２Ｂが剥れた状態で、レジストパターン４２をインプラマスクとし、５００ｋｅＶ〜３０００ｋｅＶの高エネルギーによるイオン注入よりも、低いエネルギー（例えば１００ｋｅＶ〜２００ｋｅＶ）によるＮ型イオン注入（所謂、パンチスルーインプラ）を行い、半導体基板１０におけるＮＭＯＳ部２０Ａの表面から所定の深さを持つＮ−型不純物拡散領域２５を形成する。
続けて、レジストパターン４２及びＬＯＣＯＳ窒化膜４１をインプラマスクとし、Ｎ型不純物拡散領域２５を形成するためのＮ型イオン注入よりも、さらに低いエネルギー（例えば１０ｋｅＶ〜１００ｋｅＶ）によるＰ型イオン注入（所謂、フィールドインプラ）を行い、半導体基板１０におけるＮＭＯＳ部２０Ａの表面から所定の深さを持つＰ−型不純物拡散領域１３Ａを形成する。
なお、本イオン注入によるＰ型不純物拡散領域１３Ａは、低いエネルギーのため、ＬＯＣＯＳ窒化膜４１下部には行われず、レジストパターン４２と共にＬＯＣＯＳ窒化膜４１から露出した、半導体基板１０におけるＮＭＯＳ部２０Ａの表面から所定の深さに形成されることとなる。
なお、本イオン注入によるＰ型不純物拡散領域１３Ａは、低いエネルギーのため、ＬＯＣＯＳ窒化膜４１下部には行われず、レジストパターン４２と共にＬＯＣＯＳ窒化膜４１から露出した、半導体基板１０におけるＮＭＯＳ部２０Ａの表面から所定の深さに形成されることとなる。
次に、図４（Ｇ）に示すように、レジストパターン４２を除去すると共に、ＬＯＣＯＳ窒化膜４１をマスクとし、フィールド酸化を行い、素子分離領域１４を形成する。
ここで、ＮＭＯＳ部２０ＡとＰＭＯＳ部３０Ａとの境界部に形成される素子分離領域１４の下部では、Ｐ−型不純物拡散領域１３Ａがフィールド酸化により拡散されて、チャネルストッパー領域１３が形成される。
ここで、ＮＭＯＳ部２０ＡとＰＭＯＳ部３０Ａとの境界部に形成される素子分離領域１４の下部では、Ｐ−型不純物拡散領域１３Ａがフィールド酸化により拡散されて、チャネルストッパー領域１３が形成される。
次に、ＬＯＣＯＳ窒化膜４１をエッチング等により除去した後、犠牲酸化（リボン酸化）を行い、半導体基板１０の表面（ＮＭＯＳ部２０ＡとＰＭＯＳ部３０Ａの表面）に犠牲酸化膜４３を形成する。
次に、図４（Ｈ）に示すように、半導体基板１０上に、レジストを塗布すると共に露光及び現像によりパターニングして、ＰＭＯＳ部３０Ａが開口するような開口部を持つレジストパターン（不図示）を形成する。
このレジストパターンをインプラマスクとし、Ｐ型イオン注入を行い、ＰＭＯＳ部３０Ａに、半導体基板１０の表面から所定深さにかけてＰ−型不純物拡散領域３５を形成する。
そして、犠牲酸化膜４３をエッチング等により除去する。
このレジストパターンをインプラマスクとし、Ｐ型イオン注入を行い、ＰＭＯＳ部３０Ａに、半導体基板１０の表面から所定深さにかけてＰ−型不純物拡散領域３５を形成する。
そして、犠牲酸化膜４３をエッチング等により除去する。
次に、図５（Ｉ）に示すように、半導体基板１０上に、ゲート酸化による酸化膜の形成、酸化膜上にポリシリコン膜の形成を順次行った後、フォトリソ、エッチング等を経て、パターニングを行い、半導体基板１０のＮＭＯＳ部２０Ａ表面に、ゲート酸化膜２２及びゲート電極２１、及び半導体基板１０のＰＭＯＳ部３０Ａのゲート酸化膜３２及びゲート電極３１をそれぞれ順次形成する。
続いて、Ｎ型イオン注入により、半導体基板１０のＮＭＯＳ部２０Ａのゲート酸化膜２２及びゲート電極２１の両端部表面にＮ＋型不純物拡散領域を形成し、これをソース電極２３及びドレイン電極２４とし、ＮＭＯＳトランジスタ２０を形成する。
一方、Ｐ型イオン注入により、半導体基板１０のＰＭＯＳ部３０Ａのゲート酸化膜３２及びゲート電極３１の両端部表面にＰ＋型不純物拡散領域を形成し、これをソース電極３３及びドレイン電極３４とし、ＰＭＯＳトランジスタ３０を形成する。
一方、Ｐ型イオン注入により、半導体基板１０のＰＭＯＳ部３０Ａのゲート酸化膜３２及びゲート電極３１の両端部表面にＰ＋型不純物拡散領域を形成し、これをソース電極３３及びドレイン電極３４とし、ＰＭＯＳトランジスタ３０を形成する。
その後、図示しないが、例えば、層間絶縁膜、コンタクトホール、メタル配線、及びパッシペーション保護膜を形成して、本実施形態に係る半導体装置１０１が製造される。
以上説明した本実施形態に係る半導体装置の製造方法では、半導体基板１０上に形成するレジストパターン４２を、図６に示すように、例えば、その開口部４２Ａの縁部４２Ｂがイオン注入予定領域５０の外縁部５０Ａよりも内側に位置するようにして形成している。
その後、レジストパターン４２をエッチングマスクとしてウエットエッチングを施した後（本実施形態ではウエットエッチングによりパッド酸化膜４０の除去を施した後）、レジストパターン４２をインプラマスクし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、Ｎ−型不純物拡散領域１２を形成している。
その後、レジストパターン４２をエッチングマスクとしてウエットエッチングを施した後（本実施形態ではウエットエッチングによりパッド酸化膜４０の除去を施した後）、レジストパターン４２をインプラマスクし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、Ｎ−型不純物拡散領域１２を形成している。
そして、上記ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン４２をインプラマスクとして、５００ｋｅＶ〜３０００ｋｅＶという高エネルギーによるイオン注入（所謂、埋め込み不純物拡散領域形成用のインプラ）直後に生じる、レジストパターン４２の開口部４２Ａの縁部４２Ｂでの剥れ（捲れ上り）を利用して、レジストパターン４２の開口部４２Ａよりも一回り大きい領域でイオン注入が行われるように、レジストパターン４２を形成している。
つまり、レジストパターン４２の開口部４２Ａの縁部４２Ｂが剥れた状態で、開口部４２Ａ周囲のレジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域がイオン注入予定領域５０となるように、レジストパターン４２を形成している。
つまり、レジストパターン４２の開口部４２Ａの縁部４２Ｂが剥れた状態で、開口部４２Ａ周囲のレジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域がイオン注入予定領域５０となるように、レジストパターン４２を形成している。
ここで、レジストパターン４２の剥れが発生するメカニズムは、以下の通りと推測される。
まず、レジストパターン４２形成後に、ウェットエッチングを行った場合、エッチング液がレジストパターン４２内に浸み込む。さらに、エッチング液はレジストパターン４２内へ徐々に拡散し、半導体基板１０とレジストパターン４２が密着している界面近傍に到達する。その界面部分では半導体基板１０とレジストパターン４２の密着性を向上させるＨＭＤＳが存在するが、エッチング液はＨＭＤＳの分解を促す。また、レジストパターン４２端部からもエッチング液が浸み込むため、ＨＭＤＳの分解が促進され、フォトレジスト端部からもレジストパターン４２の半導体基板１０に対する密着性が低下する。
加えて、５００ｋｅＶ〜３０００ｋｅＶの高エネルギーイオン注入を行った場合は、これよりも低いエネルギーでの低エネルギーイオン注入時よりも、半導体基板１０の温度が上昇する。
ウエットエッチングによりレジストパターン４２の半導体基板１０に対する密着性が低下した状態で、高エネルギーイオン注入を施した場合、レジストパターン４２の高温化によりレジストパターン４２の剥れが発生する。
まず、レジストパターン４２形成後に、ウェットエッチングを行った場合、エッチング液がレジストパターン４２内に浸み込む。さらに、エッチング液はレジストパターン４２内へ徐々に拡散し、半導体基板１０とレジストパターン４２が密着している界面近傍に到達する。その界面部分では半導体基板１０とレジストパターン４２の密着性を向上させるＨＭＤＳが存在するが、エッチング液はＨＭＤＳの分解を促す。また、レジストパターン４２端部からもエッチング液が浸み込むため、ＨＭＤＳの分解が促進され、フォトレジスト端部からもレジストパターン４２の半導体基板１０に対する密着性が低下する。
加えて、５００ｋｅＶ〜３０００ｋｅＶの高エネルギーイオン注入を行った場合は、これよりも低いエネルギーでの低エネルギーイオン注入時よりも、半導体基板１０の温度が上昇する。
ウエットエッチングによりレジストパターン４２の半導体基板１０に対する密着性が低下した状態で、高エネルギーイオン注入を施した場合、レジストパターン４２の高温化によりレジストパターン４２の剥れが発生する。
以上から、本実施形態に係る半導体装置１０１の製造方法では、レジストパターン４２の開口部４２Ａの縁部４２Ｂでの剥れ（捲れ上り）を利用し、目的とする領域にイオン注入が行われ、目的とする領域に不純物拡散領域（本実施形態ではＮ−型不純物拡散領域１２、Ｎ−型不純物拡散領域２５、Ｐ−型不純物拡散領域１３Ａ）が形成されることとなる。つまり、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる。
また、本実施形態に係る半導体装置の製造方法では、レジストパターン４２を、その開口部４２Ａの縁部４２ＢがＬＯＣＯＳ窒化膜４１と半導体基板１０（本実施形態ではパッド酸化膜４０）との段差部４１Ａ以外の領域に位置するようにして形成している。
上記レジストパターン４２の剥れは、特に、レジストパターン４２の開口部４２Ａの縁部４２Ｂが半導体基板１０とシリコン窒化膜（本実施形態ではＬＯＣＯＳ窒化膜４１）との段差部４１Ａに存在するときに顕著に生じ易い。
上記レジストパターン４２の剥れは、特に、レジストパターン４２の開口部４２Ａの縁部４２Ｂが半導体基板１０とシリコン窒化膜（本実施形態ではＬＯＣＯＳ窒化膜４１）との段差部４１Ａに存在するときに顕著に生じ易い。
ここで、レジストパターン４２の剥れは、上記高エネルギーのイオン注入による高温化が原因と考えられるが、レジストパターン４２が高温化されると、レジストパターン４２と接触しているシリコン窒化膜も高温化される。
シリコン窒化膜が高温化されると、特に、角張った上記段差部４１Ａに温度が集中し易くなると考えられ、この段差部４１Ａ直近にレジストパターン４２の開口部４２Ａの縁部４２Ｂが存在すると、剥れが顕著に生じ易くなる。
シリコン窒化膜が高温化されると、特に、角張った上記段差部４１Ａに温度が集中し易くなると考えられ、この段差部４１Ａ直近にレジストパターン４２の開口部４２Ａの縁部４２Ｂが存在すると、剥れが顕著に生じ易くなる。
このため、レジストパターン４２の開口部４２Ａの縁部４２Ｂを、ＬＯＣＯＳ窒化膜４１と半導体基板１０との段差部４１Ａ以外の領域に位置させることで、レジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れ度合いが抑えられる（つまりレジストパターン４２の開口部４２Ａの縁部４２Ｂにおいて、剥れが生じる部位の当該縁部４２Ｂからの距離が抑えられる）。
よって、レジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れ度合いを予測し易くなり、レジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れが生じた際にイオン注入される領域がイオン注入予定領域５０となるように調整し易くなる。
よって、レジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れ度合いを予測し易くなり、レジストパターン４２の開口部４２Ａの縁部４２Ｂの剥れが生じた際にイオン注入される領域がイオン注入予定領域５０となるように調整し易くなる。
（第２実施形態）
図７は、第２実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
図７は、第２実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
第２実施形態に係る半導体装置の製造方法は、第１実施形態において、図７に示すように、レジストパターン４２を、その外縁部４２Ｃが非イオン注入予定領域５１の外縁部５１Ａよりも外側に位置するようにして形成する形態である。
具体的には、レジストパターン４２は、例えば、非イオン注入予定領域５１よりも一回り大きい平面形状となるように、つまりレジストパターン４２が非イオン注入予定領域５１の外縁部５１Ａすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン４２の外縁部４２Ｃと、非イオン注入予定領域５１の外縁部５１Ａと、の距離は、後述する５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入によるレジストパターン４２の外縁部４２Ｃの剥れ度合いを考慮して決定されるが、例えば、例えば、最短距離で１μｍμｍ程度（望ましくは２０μｍ程度）とすることがよい。
具体的には、レジストパターン４２は、例えば、非イオン注入予定領域５１よりも一回り大きい平面形状となるように、つまりレジストパターン４２が非イオン注入予定領域５１の外縁部５１Ａすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン４２の外縁部４２Ｃと、非イオン注入予定領域５１の外縁部５１Ａと、の距離は、後述する５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入によるレジストパターン４２の外縁部４２Ｃの剥れ度合いを考慮して決定されるが、例えば、例えば、最短距離で１μｍμｍ程度（望ましくは２０μｍ程度）とすることがよい。
ここで、レジストパターン４２の外縁部４２Ｃ、非イオン注入予定領域５１の外縁部５１Ａとは、平面形状（レジストパターン４２を厚み方向からみた形状）において、その形状を構成する辺を示す。
第１実施形態で説明したように、ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン４２をインプラマスクとして、５００ｋｅＶ〜３０００ｋｅＶという高エネルギーによるイオン注入（所謂、埋め込み不純物拡散領域形成用のインプラ）を行うと、イオン注入直後に、レジストパターン４２の外縁部４２Ｃでも剥れ（捲れ上り）が生じる（図３（Ｅ）参照）
すると、レジストパターン４２の外縁部４２Ｃが半導体基板１０と離間し、レジストパターン４２の外縁部４２Ｃよりも一回り小さい領域でイオン注入が行われることとなる。
つまり、レジストパターン４２の外縁部４２Ｃの大きさを調整する、即ち外縁部４２Ｃの位置を非イオン注入予定領域５１の外縁部５１Ａよりも外側に位置するように調整することで、レジストパターン４２の外縁部４２Ｃが剥れた状態で、レジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域が非イオン注入予定領域５１となり、その結果、目的とする領域にイオン注入が行われず、目的とする領域に不純物拡散領域（本実施形態ではＮ−型不純物拡散領域１２、Ｎ−型不純物拡散領域２５、Ｐ−型不純物拡散領域１３Ａ）が形成されなくなる。
すると、レジストパターン４２の外縁部４２Ｃが半導体基板１０と離間し、レジストパターン４２の外縁部４２Ｃよりも一回り小さい領域でイオン注入が行われることとなる。
つまり、レジストパターン４２の外縁部４２Ｃの大きさを調整する、即ち外縁部４２Ｃの位置を非イオン注入予定領域５１の外縁部５１Ａよりも外側に位置するように調整することで、レジストパターン４２の外縁部４２Ｃが剥れた状態で、レジストパターン４２が半導体基板１０（本実施形態ではＬＯＣＯＳ窒化膜４１）と接触した領域で囲まれる領域が非イオン注入予定領域５１となり、その結果、目的とする領域にイオン注入が行われず、目的とする領域に不純物拡散領域（本実施形態ではＮ−型不純物拡散領域１２、Ｎ−型不純物拡散領域２５、Ｐ−型不純物拡散領域１３Ａ）が形成されなくなる。
したがって、本実施形態に係る半導体装置の製造方法では、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行い、レジストパターン４２の外縁部４２Ｃでの剥れ（捲れ上り）が生じても、イオン注入を行わせたくない非イオン注入領域（例えば、他の素子が形成された又は形成する領域）に、精度良く、不純物拡散領域を形成させないことができる。
また、本実施形態に係る半導体装置の製造方法では、レジストパターン４２の面積（平面面積）は、例えば、３０００μｍ２以上とすることがよい。レジストパターン４２は、一定の面積（平面面積）以上で形成することで、レジストパターン４２の外縁部４２Ｃからの剥れ度合いが抑えられるからである。
ここで、レジストパターン４２の剥れは、第１実施形態で説明したように、エッチング液によるレジストパターン４２の半導体基板１０に対する密着性の低下と、上記高エネルギーでのイオン注入による高温化が原因と考えられるが、レジストパターン４２の面積が小さ過ぎると、エッチング液がより浸み込み易く、レジストパターン４２全体にわたり、半導体基板１０に対する密着性が低下し易くなると考えられる。
また、レジストパターン４２の面積が小さ過ぎると、イオン注入による熱がレジストパターン４２に集中し易くなると考えられる。
また、レジストパターン４２の面積が小さ過ぎると、イオン注入による熱がレジストパターン４２に集中し易くなると考えられる。
このため、レジストパターン４２を上記一定範囲以上の大面積とすることで、レジストパターン４２全体にわたる半導体基板１０に対する密着性低下が抑えられ、加えて、イオン注入による熱を分散され易くなり、その結果、レジストパターン４２の外縁部４２Ｃの剥れ度合いが抑えられる（つまりレジストパターン４２の外縁部４２Ｃにおいて、剥れが生じる部位の当該外縁部４２Ｃからの距離が抑えられる）。
よって、レジストパターン４２の外縁部４２Ｃの剥れ度合いを予測し易くなり、レジストパターン４２の外縁部の剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域５１と重ならないように調整し易くなる。
よって、レジストパターン４２の外縁部４２Ｃの剥れ度合いを予測し易くなり、レジストパターン４２の外縁部の剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域５１と重ならないように調整し易くなる。
（第３実施形態）
図８は、第３実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
図８は、第３実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
第３実施形態に係る半導体装置の製造方法は、第２実施形態において、図８に示すように、レジストパターン４２を、その外縁角部４２Ｄを湾曲状で構成されるようにして（図８（Ａ）参照）又は９０°を超える角度を持って構成されるようにして（（図８（Ｂ）参照）形成する形態である。
レジストパターン４２の外縁角部４２Ｄとは、平面形状（レジストパターン４２を厚み方向からみた形状）において、外縁部４２Ｃを構成する隣合う２つの辺が交差する領域を示す。具体的には、例えば、レジストパターン４２の平面形状が矩形の場合、四方の角部を示す。
そして、外縁角部４２Ｄが湾曲状に構成されているとは、例えば、平面形状において、外縁部４２Ｃを構成する２つの辺が交差する領域が曲率を持って丸まって構成されていることを示す。
一方、外縁角部４２Ｄが９０°を超える角度を持って構成されているとは、例えば、平面形状において、外縁部４２Ｃを構成する隣合う２つの辺が交差する角度（レジストパターン４２側で成す角度）が鈍角で構成されていることを示す。
そして、外縁角部４２Ｄが湾曲状に構成されているとは、例えば、平面形状において、外縁部４２Ｃを構成する２つの辺が交差する領域が曲率を持って丸まって構成されていることを示す。
一方、外縁角部４２Ｄが９０°を超える角度を持って構成されているとは、例えば、平面形状において、外縁部４２Ｃを構成する隣合う２つの辺が交差する角度（レジストパターン４２側で成す角度）が鈍角で構成されていることを示す。
第１実施形態で説明したように、レジストパターン４２の剥れは、上記高エネルギーのイオン注入による高温化が原因と考えられるが、レジストパターン４２が高温化されると、特に、角張った上記外縁角部４２Ｄに温度が集中し易くなると考えられ、この外縁角部４２Ｄからレジストパターン４２の剥れが顕著に生じ易くなる。
このため、レジストパターン４２の外縁角部４２Ｄを湾曲状又は９０°を超える角度を持って構成されるようにすることで、当該外縁角部４２Ｄにおいてイオン注入による熱を分散され易くなり、その結果、レジストパターン４２の外縁角部４２Ｄの剥れ度合いが抑えられる（つまりレジストパターン４２の外縁角部４２Ｄにおいて、剥れが生じる部位の外縁角部４２Ｄからの距離が抑えられる）。
よって、レジストパターン４２の外縁角部４２Ｄの剥れ度合いを予測し易くなり、レジストパターン４２の外縁角部４２Ｄの剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域５１と重ならないように調整し易くなる。
よって、レジストパターン４２の外縁角部４２Ｄの剥れ度合いを予測し易くなり、レジストパターン４２の外縁角部４２Ｄの剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域５１と重ならないように調整し易くなる。
なお、上記いずれの本実施形態に係る半導体装置１０１の製造方法では、半導体装置１０１としてトランジスタの製造方法について説明したが、これに限られず、種々の半導体装置の製造方法に適用できる。
また、上記いずれの本実施形態に係る半導体装置１０１の製造方法では、ＬＯＣＯＳ窒化膜４１上にレジストパターン４２を形成した形態を説明したが、これに限られず、ＬＯＣＯＳ窒化膜４１を形成しない形態であってもよい。
また、上記いずれの本実施形態に係る半導体装置１０１は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能である
１０ 半導体基板
１１ Ｎ型ウエル
１２ Ｎ−型不純物拡散領域
１３ チャネルストッパー領域
１３Ａ 型不純物拡散領域
１４ 素子分離領域
２０ ＮＭＯＳトランジスタ
２０Ａ ＮＭＯＳ部
２１ ゲート電極
２２ ゲート酸化膜
２３ ソース電極
２４ ドレイン電極
２５ Ｎ−型不純物拡散領域
３０ ＰＭＯＳトランジスタ
３０Ａ ＰＭＯＳ部
３１ ゲート電極
３２ ゲート酸化膜
３３ ソース電極
３４ ドレイン電極
３５ Ｐ−型不純物拡散領域
４０ パッド酸化膜
４１ ＬＯＣＯＳ窒化膜
４１Ａ 段差部
４２ レジストパターン
４２Ａ レジストパターンの開口部
４２Ｂ 開口部の縁部
４２Ｃ レジストパターンの外縁部
４２Ｄ レジストパターンの外縁角部
４３ 犠牲酸化膜
５０ イオン注入予定領域
５０Ａ イオン注入予定領域の外縁部
５１ 非イオン注入予定領域
５１Ａ 非イオン注入予定領域の外縁部
１１ Ｎ型ウエル
１２ Ｎ−型不純物拡散領域
１３ チャネルストッパー領域
１３Ａ 型不純物拡散領域
１４ 素子分離領域
２０ ＮＭＯＳトランジスタ
２０Ａ ＮＭＯＳ部
２１ ゲート電極
２２ ゲート酸化膜
２３ ソース電極
２４ ドレイン電極
２５ Ｎ−型不純物拡散領域
３０ ＰＭＯＳトランジスタ
３０Ａ ＰＭＯＳ部
３１ ゲート電極
３２ ゲート酸化膜
３３ ソース電極
３４ ドレイン電極
３５ Ｐ−型不純物拡散領域
４０ パッド酸化膜
４１ ＬＯＣＯＳ窒化膜
４１Ａ 段差部
４２ レジストパターン
４２Ａ レジストパターンの開口部
４２Ｂ 開口部の縁部
４２Ｃ レジストパターンの外縁部
４２Ｄ レジストパターンの外縁角部
４３ 犠牲酸化膜
５０ イオン注入予定領域
５０Ａ イオン注入予定領域の外縁部
５１ 非イオン注入予定領域
５１Ａ 非イオン注入予定領域の外縁部
Claims (4)
- 半導体基板の表面に、イオン注入を行うための開口部を持つレジストパターンを形成する工程であって、前記開口部の縁部がイオン注入予定領域の外縁部よりも内側に位置するようにして、前記レジストパターンを形成する工程と、
前記レジストパターンの開口部から露出した前記半導体基板の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、
前記レジストパターンをマスクとし、５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入により、前記ウエットエッチングを施した半導体基板の深部に不純物拡散領域を形成する工程と、
を有する半導体装置の製造方法。 - レジストパターンを形成する工程前において、前記半導体基板の表面に、所望のパターンのシリコン窒化膜を形成する工程をさらに有し、
前記レジストパターンを形成する工程において、前記開口部の縁部が前記シリコン窒化膜と前記半導体基板の表面との段差部以外の領域に位置するようにして、前記レジストパターンを形成する請求項１に記載の半導体装置の製造方法。 - 前記レジストパターンを形成する工程において、前記レジストパターンの外縁部が非イオン注入予定領域の外縁部よりも外側に位置するようにして、前記レジストパターンを形成する請求項１又は２に記載の半導体装置の製造方法。
- 前記レジストパターンを形成する工程において、レジストパターンの外縁角部が、湾曲状又は９０°を超える角度を持って構成されるようにして、前記レジストパターンを形成する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010209660A JP2012064876A (ja) | 2010-09-17 | 2010-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010209660A JP2012064876A (ja) | 2010-09-17 | 2010-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012064876A true JP2012064876A (ja) | 2012-03-29 |
Family
ID=46060249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010209660A Pending JP2012064876A (ja) | 2010-09-17 | 2010-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012064876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007385A (ja) * | 2012-05-28 | 2014-01-16 | Canon Inc | 半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477932A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH07161729A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPH09320979A (ja) * | 1996-05-30 | 1997-12-12 | Nkk Corp | 半導体装置およびその製造方法 |
| JPH11121433A (ja) * | 1997-10-20 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
| JP2000049109A (ja) * | 1998-07-30 | 2000-02-18 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2002246330A (ja) * | 2001-02-14 | 2002-08-30 | Mitsubishi Heavy Ind Ltd | イオン注入方法 |
| JP2007096245A (ja) * | 2005-09-05 | 2007-04-12 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
-
2010
- 2010-09-17 JP JP2010209660A patent/JP2012064876A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477932A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH07161729A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPH09320979A (ja) * | 1996-05-30 | 1997-12-12 | Nkk Corp | 半導体装置およびその製造方法 |
| JPH11121433A (ja) * | 1997-10-20 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
| JP2000049109A (ja) * | 1998-07-30 | 2000-02-18 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2002246330A (ja) * | 2001-02-14 | 2002-08-30 | Mitsubishi Heavy Ind Ltd | イオン注入方法 |
| JP2007096245A (ja) * | 2005-09-05 | 2007-04-12 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007385A (ja) * | 2012-05-28 | 2014-01-16 | Canon Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI624059B (zh) | 半導體器件以及其製造方法 | |
| US20170186856A1 (en) | Method for manufacturing ldmos device | |
| US20170358661A1 (en) | Semiconductor device and fabrication method thereof | |
| KR100790261B1 (ko) | 디모스 소자 제조 방법 | |
| JP2012064876A (ja) | 半導体装置の製造方法 | |
| JP2011066158A (ja) | 半導体装置およびその製造方法 | |
| JP2009267027A (ja) | 半導体装置及びその製造方法 | |
| JP5069070B2 (ja) | 半導体装置の製造方法 | |
| JP2009224648A (ja) | 半導体装置及びその製造方法 | |
| JP5487034B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080081296A1 (en) | Method for fabricating recess pattern in semiconductor device | |
| US7682955B1 (en) | Method for forming deep well of power device | |
| JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
| CN107104145B (zh) | 场效应晶体管的制备方法和场效应晶体管 | |
| JP5683436B2 (ja) | 半導体装置の製造方法 | |
| JP2005209836A (ja) | 半導体装置の製造方法 | |
| US10714330B2 (en) | Method for manufacturing a semiconductor device having a step of performing ion implantation using a resist pattern as a mask | |
| US7172942B2 (en) | Method for manufacturing semiconductor elemental device | |
| KR100850121B1 (ko) | 얼라인 키를 이용한 반도체 소자의 웰 제조 방법 | |
| JP2006294959A (ja) | 半導体装置の製造方法及び半導体基板 | |
| JP2007027406A (ja) | 半導体素子の製造方法 | |
| JP5266833B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009158765A (ja) | ゲート酸化膜形成方法、半導体装置の製造方法 | |
| KR100832711B1 (ko) | 반도체 소자의 제조방법 | |
| KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |