JP2012064876A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012064876A
JP2012064876A JP2010209660A JP2010209660A JP2012064876A JP 2012064876 A JP2012064876 A JP 2012064876A JP 2010209660 A JP2010209660 A JP 2010209660A JP 2010209660 A JP2010209660 A JP 2010209660A JP 2012064876 A JP2012064876 A JP 2012064876A
Authority
JP
Japan
Prior art keywords
resist pattern
ion implantation
region
semiconductor substrate
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010209660A
Other languages
English (en)
Inventor
Hiroshi Yonekura
洋志 米倉
Kiyotaka Yonekawa
清隆 米川
Satoru Igarashi
覚 五十嵐
Yasukazu Inoue
靖和 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010209660A priority Critical patent/JP2012064876A/ja
Publication of JP2012064876A publication Critical patent/JP2012064876A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】500keV〜3000keVのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供すること。
【解決手段】半導体基板10の表面に、イオン注入を行うための開口部42Aを持つレジストパターン42を形成する工程であって、開口部42Aの縁部42Bがイオン注入予定領域50の外縁部50Aよりも内側に位置するようにして、レジストパターン42を形成する工程と、レジストパターン42から露出した半導体基板10の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、レジストパターン42をマスクとし、500keV〜3000keVのエネルギーイオン注入により、半導体基板10の深部に不純物拡散領域(例えばN型不純物拡散領域12)を形成する工程と、を有する半導体装置の製造方法。
【選択図】図6

Description

本発明は、半導体装置の製造方法に関するもので、特に、レジストパターンをマスクとし、500keV〜3000keVのエネルギーイオン注入により、半導体基板の深部に不純物拡散領域を形成する工程を有する半導体装置に関するものである。
従来から、開口部を持つレジストパターンをマスクとして、イオン注入を行い、半導体基板に不純物拡散領域を形成する方法が知られている(例えば、特許文献1等)。
特開平09−293788号公報
しかしながら、半導体基板の表面に対して、レジストパターンを形成した後、これをマスクとし、ウエットエッチングを施した場合、500keV〜3000keVのエネルギーイオン注入により、半導体基板の深部に不純物拡散領域を形成すると、イオン注入直後にレジストパターンの縁部が剥れてしまうことがわかってきた。
その結果、予定したイオン注入領域よりも広範囲で、イオン注入が行われることとなり、予期しない領域に渡って不純物拡散領域が形成され、半導体装置の特性異常が発生してしまう。
そこで、本発明の課題は、500keV〜3000keVのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供することである。
上記課題は、以下の手段により解決される。即ち、
本発明の半導体装置の製造方法は、
半導体基板の表面に、イオン注入を行うための開口部を持つレジストパターンを形成する工程であって、前記開口部の縁部がイオン注入予定領域の外縁部よりも内側に位置するようにして、前記レジストパターンを形成する工程と、
前記レジストパターンの開口部から露出した前記半導体基板の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、
前記レジストパターンをマスクとし、500keV〜3000keVのエネルギーイオン注入により、前記ウエットエッチングを施した半導体基板の深部に不純物拡散領域を形成する工程と、
を有する半導体装置の製造方法である。
本発明によれば、500keV〜3000keVのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供することができる。
第1実施形態に係る半導体装置の製造方法を示す工程図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 第1実施形態に係る半導体装置の製造方法を示す工程図である。 第1実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。 第2実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。 第3実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
以下、本発明の一例である実施形態について図面を参照しつつ説明する。なお、実質的に同様の機能を有する部材には、全図面を通して同じ符号を付与し、重複する説明は省略する場合がある。
図1〜図5は、第1実施形態に係る半導体装置の製造方法を示す工程図である。
第1実施形態に係る半導体装置の製造方法では、まず、図1(A)に示すように、P型の半導体基板10(例えば、P型のシリコンウエハ等)を準備する。
ここで、P型の半導体基板10において、例えば、NMOSトランジスタ20を形成する領域を「NMOS部20A」、PMOSトランジスタ30を形成する領域を「PMOS部30A」と称して説明する。
次に、図1(B)に示すように、半導体基板10表面に、初期酸化を行い、エッチングによるパターニングを経て、所定の開口部を持つシリコン酸化膜からなるインプラマスク(不図示)を形成する。このインプラマスクは、PMOS部30Aが開口するように形成する。そして、N型イオン注入を行い、PMOS部30Aに、半導体基板10の表面から所定深さにかけてN型ウエル11を形成する。
次に、半導体基板10の表面を、酸化すると共に、インプラマスクをエッチングして、半導体基板10の表面にパッド酸化膜40(シリコン酸化膜)を形成する。
次に、NMOS部20Aに形成するNMOSトランジスタ20のアクティブ領域、及びPMOS部30Aに形成するPMOSトランジスタ30のアクティブ領域となるパッド酸化膜40上の領域に、成膜、パターニングを経て、LOCOS窒化膜41を形成する。
次に、図2(C)に示すように、パッド酸化膜40及びLOCOS窒化膜41が形成された半導体基板10上に、レジストを塗布すると共に露光及び現像によりパターニングして、NMOS部20Aが開口するような開口部42Aを持つレジストパターン42を形成する。
ここで、レジストパターン42は、図6に示すように、例えば、その開口部42Aの縁部42Bが半導体基板10のNMOS部20Aにおけるイオン注入予定領域50の外縁部50Aよりも内側に位置するようにして形成する。
具体的には、レジストパターン42は、例えば、イオン注入予定領域50よりも一回り小さい大きさの開口部42Aとなるように、つまりレジストパターン42がイオン注入予定領域50の外縁部50Aすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン42の開口部42Aの縁部42Bと、イオン注入予定領域50の外縁部50Aと、の距離は、後述する500keV〜3000keVのエネルギーイオン注入によるレジストパターン42の開口部42Aの縁部42Bの剥れ度合いを考慮して決定されるが、例えば、最短距離で1μmμm程度(望ましくは20μm程度)とすることがよい。
なお、レジストパターン42の開口部42Aの縁部42Bとは、平面形状(レジストパターン42を厚み方向からみた形状)において、開口部42Aを構成するレジストパターン42の壁部を示す。
一方、イオン注入予定領域50の外縁部50Aとは、平面形状(レジストパターン42を厚み方向からみた形状)において、その形状を構成する辺を示す。
また、レジストパターン42は、その開口部42Aの縁部42BがLOCOS窒化膜41と半導体基板10(本実施形態ではパッド酸化膜40)との段差部41A以外の領域に位置するようにして形成する。
具体的には、レジストパターン42は、例えば、その開口部42Aの縁部42BがLOCOS窒化膜41上、又はLOCOS窒化膜41が形成された以外の半導体基板10、つまりLOCOS窒化膜41から露出した半導体基板10上(本実施形態でパッド酸化膜40上)に位置するようにして形成する。
次に、図2(D)に示すように、例えば、LOCOS窒化膜41及びレジストパターン42をエッチングマスクとし、フッ酸等のエッチング液により、ウエットエッチングを施し、LOCOS窒化膜41及びレジストパターン42から露出したパッド酸化膜40を除去する。
次に、図3(E)に示すようにして、例えば、レジストパターン42をインプラマスクし、500keV〜3000keVのエネルギーのN型イオン注入により、半導体基板10のNMOS部20Aにおける深部にN型不純物拡散領域12を形成する。
ここで、上記ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン42をインプラマスクとして、500keV〜3000keVという高エネルギーによるイオン注入(所謂、埋め込み不純物拡散領域形成用のインプラ)を行うと、イオン注入直後に、レジストパターン42の開口部42Aの縁部42Bでの剥れ(捲れ上り)が生じる(図3(E))
すると、レジストパターン42の開口部42Aの縁部42Bが半導体基板10と離間し、レジストパターン42の開口部42Aよりも一回り大きい領域でイオン注入が行われることとなる。
つまり、レジストパターン42の開口部42Aの大きさを調整する、即ち開口部42Aの縁部42Bの位置をイオン注入予定領域50の外縁部50Aよりも内側に位置するように調整することで、レジストパターン42の開口部42Aの縁部42Bが剥れた状態で、開口部42A周囲のレジストパターン42が半導体基板10(本実施形態ではLOCOS窒化膜41)と接触した領域で囲まれる領域がイオン注入予定領域50となり、その結果、目的とする領域にイオン注入が行われ、目的とする領域にN型不純物拡散領域12が形成されることとなる。
次に、図3(F)に示すように、レジストパターン42の開口部42Aの縁部42Bが剥れた状態で、レジストパターン42をインプラマスクとし、500keV〜3000keVの高エネルギーによるイオン注入よりも、低いエネルギー(例えば100keV〜200keV)によるN型イオン注入(所謂、パンチスルーインプラ)を行い、半導体基板10におけるNMOS部20Aの表面から所定の深さを持つN型不純物拡散領域25を形成する。
続けて、レジストパターン42及びLOCOS窒化膜41をインプラマスクとし、N型不純物拡散領域25を形成するためのN型イオン注入よりも、さらに低いエネルギー(例えば10keV〜100keV)によるP型イオン注入(所謂、フィールドインプラ)を行い、半導体基板10におけるNMOS部20Aの表面から所定の深さを持つP型不純物拡散領域13Aを形成する。
なお、本イオン注入によるP型不純物拡散領域13Aは、低いエネルギーのため、LOCOS窒化膜41下部には行われず、レジストパターン42と共にLOCOS窒化膜41から露出した、半導体基板10におけるNMOS部20Aの表面から所定の深さに形成されることとなる。
次に、図4(G)に示すように、レジストパターン42を除去すると共に、LOCOS窒化膜41をマスクとし、フィールド酸化を行い、素子分離領域14を形成する。
ここで、NMOS部20AとPMOS部30Aとの境界部に形成される素子分離領域14の下部では、P型不純物拡散領域13Aがフィールド酸化により拡散されて、チャネルストッパー領域13が形成される。
次に、LOCOS窒化膜41をエッチング等により除去した後、犠牲酸化(リボン酸化)を行い、半導体基板10の表面(NMOS部20AとPMOS部30Aの表面)に犠牲酸化膜43を形成する。
次に、図4(H)に示すように、半導体基板10上に、レジストを塗布すると共に露光及び現像によりパターニングして、PMOS部30Aが開口するような開口部を持つレジストパターン(不図示)を形成する。
このレジストパターンをインプラマスクとし、P型イオン注入を行い、PMOS部30Aに、半導体基板10の表面から所定深さにかけてP型不純物拡散領域35を形成する。
そして、犠牲酸化膜43をエッチング等により除去する。
次に、図5(I)に示すように、半導体基板10上に、ゲート酸化による酸化膜の形成、酸化膜上にポリシリコン膜の形成を順次行った後、フォトリソ、エッチング等を経て、パターニングを行い、半導体基板10のNMOS部20A表面に、ゲート酸化膜22及びゲート電極21、及び半導体基板10のPMOS部30Aのゲート酸化膜32及びゲート電極31をそれぞれ順次形成する。
続いて、N型イオン注入により、半導体基板10のNMOS部20Aのゲート酸化膜22及びゲート電極21の両端部表面にN型不純物拡散領域を形成し、これをソース電極23及びドレイン電極24とし、NMOSトランジスタ20を形成する。
一方、P型イオン注入により、半導体基板10のPMOS部30Aのゲート酸化膜32及びゲート電極31の両端部表面にP型不純物拡散領域を形成し、これをソース電極33及びドレイン電極34とし、PMOSトランジスタ30を形成する。
その後、図示しないが、例えば、層間絶縁膜、コンタクトホール、メタル配線、及びパッシペーション保護膜を形成して、本実施形態に係る半導体装置101が製造される。
以上説明した本実施形態に係る半導体装置の製造方法では、半導体基板10上に形成するレジストパターン42を、図6に示すように、例えば、その開口部42Aの縁部42Bがイオン注入予定領域50の外縁部50Aよりも内側に位置するようにして形成している。
その後、レジストパターン42をエッチングマスクとしてウエットエッチングを施した後(本実施形態ではウエットエッチングによりパッド酸化膜40の除去を施した後)、レジストパターン42をインプラマスクし、500keV〜3000keVのエネルギーイオン注入により、N型不純物拡散領域12を形成している。
そして、上記ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン42をインプラマスクとして、500keV〜3000keVという高エネルギーによるイオン注入(所謂、埋め込み不純物拡散領域形成用のインプラ)直後に生じる、レジストパターン42の開口部42Aの縁部42Bでの剥れ(捲れ上り)を利用して、レジストパターン42の開口部42Aよりも一回り大きい領域でイオン注入が行われるように、レジストパターン42を形成している。
つまり、レジストパターン42の開口部42Aの縁部42Bが剥れた状態で、開口部42A周囲のレジストパターン42が半導体基板10(本実施形態ではLOCOS窒化膜41)と接触した領域で囲まれる領域がイオン注入予定領域50となるように、レジストパターン42を形成している。
ここで、レジストパターン42の剥れが発生するメカニズムは、以下の通りと推測される。
まず、レジストパターン42形成後に、ウェットエッチングを行った場合、エッチング液がレジストパターン42内に浸み込む。さらに、エッチング液はレジストパターン42内へ徐々に拡散し、半導体基板10とレジストパターン42が密着している界面近傍に到達する。その界面部分では半導体基板10とレジストパターン42の密着性を向上させるHMDSが存在するが、エッチング液はHMDSの分解を促す。また、レジストパターン42端部からもエッチング液が浸み込むため、HMDSの分解が促進され、フォトレジスト端部からもレジストパターン42の半導体基板10に対する密着性が低下する。
加えて、500keV〜3000keVの高エネルギーイオン注入を行った場合は、これよりも低いエネルギーでの低エネルギーイオン注入時よりも、半導体基板10の温度が上昇する。
ウエットエッチングによりレジストパターン42の半導体基板10に対する密着性が低下した状態で、高エネルギーイオン注入を施した場合、レジストパターン42の高温化によりレジストパターン42の剥れが発生する。
以上から、本実施形態に係る半導体装置101の製造方法では、レジストパターン42の開口部42Aの縁部42Bでの剥れ(捲れ上り)を利用し、目的とする領域にイオン注入が行われ、目的とする領域に不純物拡散領域(本実施形態ではN型不純物拡散領域12、N型不純物拡散領域25、P型不純物拡散領域13A)が形成されることとなる。つまり、500keV〜3000keVのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる。
また、本実施形態に係る半導体装置の製造方法では、レジストパターン42を、その開口部42Aの縁部42BがLOCOS窒化膜41と半導体基板10(本実施形態ではパッド酸化膜40)との段差部41A以外の領域に位置するようにして形成している。
上記レジストパターン42の剥れは、特に、レジストパターン42の開口部42Aの縁部42Bが半導体基板10とシリコン窒化膜(本実施形態ではLOCOS窒化膜41)との段差部41Aに存在するときに顕著に生じ易い。
ここで、レジストパターン42の剥れは、上記高エネルギーのイオン注入による高温化が原因と考えられるが、レジストパターン42が高温化されると、レジストパターン42と接触しているシリコン窒化膜も高温化される。
シリコン窒化膜が高温化されると、特に、角張った上記段差部41Aに温度が集中し易くなると考えられ、この段差部41A直近にレジストパターン42の開口部42Aの縁部42Bが存在すると、剥れが顕著に生じ易くなる。
このため、レジストパターン42の開口部42Aの縁部42Bを、LOCOS窒化膜41と半導体基板10との段差部41A以外の領域に位置させることで、レジストパターン42の開口部42Aの縁部42Bの剥れ度合いが抑えられる(つまりレジストパターン42の開口部42Aの縁部42Bにおいて、剥れが生じる部位の当該縁部42Bからの距離が抑えられる)。
よって、レジストパターン42の開口部42Aの縁部42Bの剥れ度合いを予測し易くなり、レジストパターン42の開口部42Aの縁部42Bの剥れが生じた際にイオン注入される領域がイオン注入予定領域50となるように調整し易くなる。
(第2実施形態)
図7は、第2実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
第2実施形態に係る半導体装置の製造方法は、第1実施形態において、図7に示すように、レジストパターン42を、その外縁部42Cが非イオン注入予定領域51の外縁部51Aよりも外側に位置するようにして形成する形態である。
具体的には、レジストパターン42は、例えば、非イオン注入予定領域51よりも一回り大きい平面形状となるように、つまりレジストパターン42が非イオン注入予定領域51の外縁部51Aすべてを覆うようにして、オーバーラップさせて形成する。
なお、レジストパターン42の外縁部42Cと、非イオン注入予定領域51の外縁部51Aと、の距離は、後述する500keV〜3000keVのエネルギーイオン注入によるレジストパターン42の外縁部42Cの剥れ度合いを考慮して決定されるが、例えば、例えば、最短距離で1μmμm程度(望ましくは20μm程度)とすることがよい。
ここで、レジストパターン42の外縁部42C、非イオン注入予定領域51の外縁部51Aとは、平面形状(レジストパターン42を厚み方向からみた形状)において、その形状を構成する辺を示す。
第1実施形態で説明したように、ウエットエッチングを経た、つまりエッチング液に浸されたレジストパターン42をインプラマスクとして、500keV〜3000keVという高エネルギーによるイオン注入(所謂、埋め込み不純物拡散領域形成用のインプラ)を行うと、イオン注入直後に、レジストパターン42の外縁部42Cでも剥れ(捲れ上り)が生じる(図3(E)参照)
すると、レジストパターン42の外縁部42Cが半導体基板10と離間し、レジストパターン42の外縁部42Cよりも一回り小さい領域でイオン注入が行われることとなる。
つまり、レジストパターン42の外縁部42Cの大きさを調整する、即ち外縁部42Cの位置を非イオン注入予定領域51の外縁部51Aよりも外側に位置するように調整することで、レジストパターン42の外縁部42Cが剥れた状態で、レジストパターン42が半導体基板10(本実施形態ではLOCOS窒化膜41)と接触した領域で囲まれる領域が非イオン注入予定領域51となり、その結果、目的とする領域にイオン注入が行われず、目的とする領域に不純物拡散領域(本実施形態ではN型不純物拡散領域12、N型不純物拡散領域25、P型不純物拡散領域13A)が形成されなくなる。
したがって、本実施形態に係る半導体装置の製造方法では、500keV〜3000keVのエネルギーイオン注入を行い、レジストパターン42の外縁部42Cでの剥れ(捲れ上り)が生じても、イオン注入を行わせたくない非イオン注入領域(例えば、他の素子が形成された又は形成する領域)に、精度良く、不純物拡散領域を形成させないことができる。
また、本実施形態に係る半導体装置の製造方法では、レジストパターン42の面積(平面面積)は、例えば、3000μm以上とすることがよい。レジストパターン42は、一定の面積(平面面積)以上で形成することで、レジストパターン42の外縁部42Cからの剥れ度合いが抑えられるからである。
ここで、レジストパターン42の剥れは、第1実施形態で説明したように、エッチング液によるレジストパターン42の半導体基板10に対する密着性の低下と、上記高エネルギーでのイオン注入による高温化が原因と考えられるが、レジストパターン42の面積が小さ過ぎると、エッチング液がより浸み込み易く、レジストパターン42全体にわたり、半導体基板10に対する密着性が低下し易くなると考えられる。
また、レジストパターン42の面積が小さ過ぎると、イオン注入による熱がレジストパターン42に集中し易くなると考えられる。
このため、レジストパターン42を上記一定範囲以上の大面積とすることで、レジストパターン42全体にわたる半導体基板10に対する密着性低下が抑えられ、加えて、イオン注入による熱を分散され易くなり、その結果、レジストパターン42の外縁部42Cの剥れ度合いが抑えられる(つまりレジストパターン42の外縁部42Cにおいて、剥れが生じる部位の当該外縁部42Cからの距離が抑えられる)。
よって、レジストパターン42の外縁部42Cの剥れ度合いを予測し易くなり、レジストパターン42の外縁部の剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域51と重ならないように調整し易くなる。
(第3実施形態)
図8は、第3実施形態に係る半導体装置の製造方法において、レジストパターンを形成した状態を示す平面図である。
第3実施形態に係る半導体装置の製造方法は、第2実施形態において、図8に示すように、レジストパターン42を、その外縁角部42Dを湾曲状で構成されるようにして(図8(A)参照)又は90°を超える角度を持って構成されるようにして((図8(B)参照)形成する形態である。
レジストパターン42の外縁角部42Dとは、平面形状(レジストパターン42を厚み方向からみた形状)において、外縁部42Cを構成する隣合う2つの辺が交差する領域を示す。具体的には、例えば、レジストパターン42の平面形状が矩形の場合、四方の角部を示す。
そして、外縁角部42Dが湾曲状に構成されているとは、例えば、平面形状において、外縁部42Cを構成する2つの辺が交差する領域が曲率を持って丸まって構成されていることを示す。
一方、外縁角部42Dが90°を超える角度を持って構成されているとは、例えば、平面形状において、外縁部42Cを構成する隣合う2つの辺が交差する角度(レジストパターン42側で成す角度)が鈍角で構成されていることを示す。
第1実施形態で説明したように、レジストパターン42の剥れは、上記高エネルギーのイオン注入による高温化が原因と考えられるが、レジストパターン42が高温化されると、特に、角張った上記外縁角部42Dに温度が集中し易くなると考えられ、この外縁角部42Dからレジストパターン42の剥れが顕著に生じ易くなる。
このため、レジストパターン42の外縁角部42Dを湾曲状又は90°を超える角度を持って構成されるようにすることで、当該外縁角部42Dにおいてイオン注入による熱を分散され易くなり、その結果、レジストパターン42の外縁角部42Dの剥れ度合いが抑えられる(つまりレジストパターン42の外縁角部42Dにおいて、剥れが生じる部位の外縁角部42Dからの距離が抑えられる)。
よって、レジストパターン42の外縁角部42Dの剥れ度合いを予測し易くなり、レジストパターン42の外縁角部42Dの剥れが生じた際に、広がるイオン注入される領域が非イオン注入予定領域51と重ならないように調整し易くなる。
なお、上記いずれの本実施形態に係る半導体装置101の製造方法では、半導体装置101としてトランジスタの製造方法について説明したが、これに限られず、種々の半導体装置の製造方法に適用できる。
また、上記いずれの本実施形態に係る半導体装置101の製造方法では、LOCOS窒化膜41上にレジストパターン42を形成した形態を説明したが、これに限られず、LOCOS窒化膜41を形成しない形態であってもよい。
また、上記いずれの本実施形態に係る半導体装置101は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能である
10 半導体基板
11 N型ウエル
12 N型不純物拡散領域
13 チャネルストッパー領域
13A 型不純物拡散領域
14 素子分離領域
20 NMOSトランジスタ
20A NMOS部
21 ゲート電極
22 ゲート酸化膜
23 ソース電極
24 ドレイン電極
25 N型不純物拡散領域
30 PMOSトランジスタ
30A PMOS部
31 ゲート電極
32 ゲート酸化膜
33 ソース電極
34 ドレイン電極
35 P型不純物拡散領域
40 パッド酸化膜
41 LOCOS窒化膜
41A 段差部
42 レジストパターン
42A レジストパターンの開口部
42B 開口部の縁部
42C レジストパターンの外縁部
42D レジストパターンの外縁角部
43 犠牲酸化膜
50 イオン注入予定領域
50A イオン注入予定領域の外縁部
51 非イオン注入予定領域
51A 非イオン注入予定領域の外縁部

Claims (4)

  1. 半導体基板の表面に、イオン注入を行うための開口部を持つレジストパターンを形成する工程であって、前記開口部の縁部がイオン注入予定領域の外縁部よりも内側に位置するようにして、前記レジストパターンを形成する工程と、
    前記レジストパターンの開口部から露出した前記半導体基板の表面の少なくとも一部に対して、ウエットエッチングを施す工程と、
    前記レジストパターンをマスクとし、500keV〜3000keVのエネルギーイオン注入により、前記ウエットエッチングを施した半導体基板の深部に不純物拡散領域を形成する工程と、
    を有する半導体装置の製造方法。
  2. レジストパターンを形成する工程前において、前記半導体基板の表面に、所望のパターンのシリコン窒化膜を形成する工程をさらに有し、
    前記レジストパターンを形成する工程において、前記開口部の縁部が前記シリコン窒化膜と前記半導体基板の表面との段差部以外の領域に位置するようにして、前記レジストパターンを形成する請求項1に記載の半導体装置の製造方法。
  3. 前記レジストパターンを形成する工程において、前記レジストパターンの外縁部が非イオン注入予定領域の外縁部よりも外側に位置するようにして、前記レジストパターンを形成する請求項1又は2に記載の半導体装置の製造方法。
  4. 前記レジストパターンを形成する工程において、レジストパターンの外縁角部が、湾曲状又は90°を超える角度を持って構成されるようにして、前記レジストパターンを形成する請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
JP2010209660A 2010-09-17 2010-09-17 半導体装置の製造方法 Pending JP2012064876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010209660A JP2012064876A (ja) 2010-09-17 2010-09-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209660A JP2012064876A (ja) 2010-09-17 2010-09-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012064876A true JP2012064876A (ja) 2012-03-29

Family

ID=46060249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209660A Pending JP2012064876A (ja) 2010-09-17 2010-09-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012064876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007385A (ja) * 2012-05-28 2014-01-16 Canon Inc 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477932A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JPH07161729A (ja) * 1993-12-13 1995-06-23 Nec Corp 半導体装置の製造方法
JPH09320979A (ja) * 1996-05-30 1997-12-12 Nkk Corp 半導体装置およびその製造方法
JPH11121433A (ja) * 1997-10-20 1999-04-30 Nec Corp 半導体装置の製造方法
JP2000049109A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2002246330A (ja) * 2001-02-14 2002-08-30 Mitsubishi Heavy Ind Ltd イオン注入方法
JP2007096245A (ja) * 2005-09-05 2007-04-12 Fujitsu Ltd 半導体装置及びその半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477932A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JPH07161729A (ja) * 1993-12-13 1995-06-23 Nec Corp 半導体装置の製造方法
JPH09320979A (ja) * 1996-05-30 1997-12-12 Nkk Corp 半導体装置およびその製造方法
JPH11121433A (ja) * 1997-10-20 1999-04-30 Nec Corp 半導体装置の製造方法
JP2000049109A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2002246330A (ja) * 2001-02-14 2002-08-30 Mitsubishi Heavy Ind Ltd イオン注入方法
JP2007096245A (ja) * 2005-09-05 2007-04-12 Fujitsu Ltd 半導体装置及びその半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007385A (ja) * 2012-05-28 2014-01-16 Canon Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI624059B (zh) 半導體器件以及其製造方法
US20170186856A1 (en) Method for manufacturing ldmos device
US20170358661A1 (en) Semiconductor device and fabrication method thereof
KR100790261B1 (ko) 디모스 소자 제조 방법
JP2012064876A (ja) 半導体装置の製造方法
JP2011066158A (ja) 半導体装置およびその製造方法
JP5069070B2 (ja) 半導体装置の製造方法
JP2009224648A (ja) 半導体装置及びその製造方法
JP5487034B2 (ja) 半導体装置および半導体装置の製造方法
US20080081296A1 (en) Method for fabricating recess pattern in semiconductor device
JP5683436B2 (ja) 半導体装置の製造方法
US7682955B1 (en) Method for forming deep well of power device
JP4836914B2 (ja) 高電圧シーモス素子及びその製造方法
CN107104145B (zh) 场效应晶体管的制备方法和场效应晶体管
JP2005209836A (ja) 半導体装置の製造方法
US10714330B2 (en) Method for manufacturing a semiconductor device having a step of performing ion implantation using a resist pattern as a mask
US7172942B2 (en) Method for manufacturing semiconductor elemental device
KR100850121B1 (ko) 얼라인 키를 이용한 반도체 소자의 웰 제조 방법
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
JP2007027406A (ja) 半導体素子の製造方法
JP5266833B2 (ja) 半導体装置及びその製造方法
JP2009158765A (ja) ゲート酸化膜形成方法、半導体装置の製造方法
KR100832711B1 (ko) 반도체 소자의 제조방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
JP2009010341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805