JP5020539B2 - フラッシュメモリ素子のフローティングゲート形成方法 - Google Patents

フラッシュメモリ素子のフローティングゲート形成方法 Download PDF

Info

Publication number
JP5020539B2
JP5020539B2 JP2006133229A JP2006133229A JP5020539B2 JP 5020539 B2 JP5020539 B2 JP 5020539B2 JP 2006133229 A JP2006133229 A JP 2006133229A JP 2006133229 A JP2006133229 A JP 2006133229A JP 5020539 B2 JP5020539 B2 JP 5020539B2
Authority
JP
Japan
Prior art keywords
floating gate
film
hard mask
memory device
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006133229A
Other languages
English (en)
Other versions
JP2006352091A (ja
Inventor
載 憲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006352091A publication Critical patent/JP2006352091A/ja
Application granted granted Critical
Publication of JP5020539B2 publication Critical patent/JP5020539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、フラッシュメモリ素子の製造方法に関し、フラッシュメモリ素子のセルフアラインフローティングゲート形成方法に関する。
70nm以下のナンド型フラッシュメモリ素子において、素子分離膜(以後、ISOと称する)の形成後にフローティングゲート用ポリシリコン膜を蒸着し、エッチング工程を通じてフローティングゲートを形成する場合、フローティングゲート用ポリシリコン膜のマスクオーバーレイマージン(overlay margin)が足りず、ISOとゲート間のショート(short)を引き起こしたり、近すぎて素子駆動の不良を引き起こすことがある。
このような短所を解決するために、フローティングゲート用ポリシリコン膜のマスク工程なしにISOパターンを形成する時、自然にフローティングゲート用ポリシリコン膜とISOの自己整列になり得るセルフアラインフローティングゲート形成方法を適用した。
図１及び図２は、セルフアラインフローティングゲートの示した工程断面図である。
セルフアラインフローティングゲートを形成するために、フローティングゲート用ポリシリコン膜(16)の厚さを500Å以上維持しなければならないが、フローティングゲート用ポリシリコン膜(16)の厚さを500Å以上維持するためには、後続のポリシリコン膜CMP(Chemical Machine Polishing)を考慮してISOエッチングの前にハードマスク用窒化膜(図示せず)の厚さを1000Å以上を維持しなければならない。そして、ISOエッチング時にハードマスク用窒化膜のエッチングプロファイルスロープ(profile slop)が完全に90°でないため、トレンチの内部にHDP(High Density Plasma)酸化膜(14)を蒸着した後にCMP工程を進行し、その後、湿式エッチングを通じてハードマスク用窒化膜(図示せず)を除去する場合、ハードマスク用窒化膜が湿式ケミカルから除去され、後に蒸着されたフローティングゲート用ポリシリコン膜(16)が図１に示されている通り、シリコン基板(10)上のトンネル酸化膜(12)の上でネガティブプロファイルとなる。
このようにフローティングゲート用ポリシリコン膜(16)のネガティブプロファイルは、クリーニング(clean)工程でさらに深化し、ポリシリコン膜蒸着時にはシーム(seam)またはボイド(void)を誘発させる。このように発生したシームまたはボイドは、ポリシリコン膜CMP時に、図２のようにそのまま露出され、後続工程であるONO膜の蒸着工程時にシームまたはボイド部分にも蒸着がなされる。その結果、ゲートモジュールの形成のためのエッチング時にシームまたはボイド部分に蒸着された物質が残余物(residue)として残る問題がある。
本発明が解決しようとする技術的課題は、ハードマスク用窒化膜を２回以上の湿式エッチングを通じて除去することにより、フローティングゲート用ポリシリコン膜蒸着時にシームが発生することを防止することにある。
また、本発明がなそうとする技術的課題は、フローティングゲート用ポリシリコン膜をブランクエッチングしてフローティングゲート用ポリシリコン膜の上端の角部を丸くすることにより、コントロールゲート用ポリシリコン膜蒸着時にボイドが発生することを防止することにある。
上述した目的を達成するための本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法は、半導体基板上にスクリーン酸化膜、ハードマスク用窒化膜、ハードマスク用酸化膜、及びハードマスク用シリコン膜を順次蒸着してパターニングする段階と、上記パターニングにより露出された上記半導体基板をエッチングしてトレンチを形成すると共に上記ハードマスク用シリコン膜を除去する段階と、上記トレンチを含む全体構造の上部に酸化膜を蒸着した後、上記ハードマスク用窒化膜をエッチングストッパにして上記酸化膜と上記ハードマスク用酸化膜を除去して平坦化させる段階と、NH 4 F/HFケミカル溶液を用いて上記ハードマスク用窒化膜をエッチングした後、H 3 PO 4 ケミカル溶液を用いて上記ハードマスク用窒化膜をエッチングするか、またはこれを反復して上記ハードマスク用窒化膜を除去する段階と、上記スクリーン酸化膜を除去した後、トンネル酸化膜を蒸着し、上記トンネル酸化膜を含む全体構造の上部にフローティングゲート用ポリシリコン膜を蒸着し、平坦化させる段階と、上記トレンチ内の酸化膜をリセスさせた後、上記リセスにより露出された上記フローティングゲート用ポリシリコン膜の上部の角部を丸くエッチングする段階を含む。
上述した通り、本発明によれば、70nm以下の素子製造時にフローティングゲート用ポリシリコン膜の厚さを500Å以上に高く維持しても、フローティングゲート用ポリシリコン膜蒸着時にシームが発生することを防止することができ、コントロールゲート用ポリシリコン膜蒸着時にボイドが発生することを防止することができる。
その結果、フローティングゲート用ポリシリコン膜の厚さを500Å以上に高く維持することができ、ONO誘電膜形成面積を増加させることができる。
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明は、以下で開示される実施例に限定されるものでなく、互いに異なる多様な形態で具現されることができ、単に本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面において同一の参照符号は、同一の部材を示す。
図３〜図１０は、本発明の望ましい実施例によるフラッシュメモリ素子のセルフアラインフローティングゲートの形成方法を示す。
図３を参照すれば、半導体基板(100)上にスクリーン酸化膜(110)、ハードマスク用窒化膜(112)、ハードマスク用バッファ酸化膜(114)、ハードマスク用シリコン膜(116)、反射防止膜(118)及びフォトレジストパターン(120)を形成する。フォトレジストパターン(120)をエッチングマスクにして反射防止膜(118)をエッチングする。図３に示したハードマスク(112,114,116)は、ArFフォトレジスト条件でハードマスク用窒化膜の上部のアタックなしに窒化膜の1000Å以上の厚さをエッチングするためのトリプルハードマスク方式を採択している。また、ハードマスク用シリコン膜(116)としてはアン−ドープされたアモルファス(un-dopedamorphous)シリコンを用いる。
図４を参照すれば、フォトレジストパターン(120)をエッチングマスクにしてハードマスク用シリコン膜(116)をエッチングする。この時、ハードマスク用シリコン膜のエッチングガスとして、Cl2、HBr、O2を組み合わせて用いる。また、ハードマスク用シリコン膜に対して50％以上の過度エッチングを実施しても、ハードマスク用シリコン膜のトップ(top)部分にアタック(attack)がないようにフォトレジストは高い選択比を有する。ハードマスク用シリコン膜エッチング後にフォトレジストパターン(120)と反射防止膜(118)を除去し、クリーニングを進行する。
図５を参照すれば、ハードマスク用シリコン膜(116)をエッチングマスクにしてハードマスク用バッファ酸化膜(114)、ハードマスク用窒化膜(112)、及びスクリーン酸化膜(110)を順次エッチングする。ハードマスク用窒化膜(112)のエッチング後にCD(Critical Dimension)が10nm以上大きくならないようにするため、ハードマスク用窒化膜(112)のスロープ角度を85度以上維持する。次いで、残っているハードマスク用シリコン膜(116)とハードマスク用バッファ酸化膜(114)をバリア(barrier)にして露出されたシリコン基板(100)をエッチングし、ISOを形成するためのトレンチを形成する。この時、ギャップフィル(gap fill)を容易にするためにトレンチプロファイルの角度を87度以下に維持する。また、トレンチプロファイルの角度を87度以下に維持するために、HBr、O2ガスを組み合わせてエッチングガスとして用いる。半導体基板(100)をエッチングしてトレンチを形成する時、ハードマスク用シリコン膜(116)も共にエッチングされて除去される。
図６を参照すれば、トレンチの内部を含む全体構造の上部にHDP酸化膜(122)を蒸着する。次いで、CMPを通じて酸化膜(122)を平坦化させる。この時、ハードマスク用窒化膜(112)をストッパ(stopper)にして酸化膜(122)を平坦化させるために、ハードマスク用酸化膜(114)も共に除去される。
図７及び図８を参照すれば、２回以上の湿式エッチング(wet chemical)を通じてハードマスク用窒化膜(112)をダブルまたはマルチストリップする。まず、NH4F/HFケミカル溶液を用いてハードマスク用窒化膜(112)をエッチングし、次いで、H3P04ケミカル溶液を用いてハードマスク用窒化膜(112)をエッチングすることを繰り返してハードマスク用窒化膜(112)を除去する。このようにハードマスク用窒化膜(112)をマルチストリップする理由は、後にフローティングゲート用ポリシリコン膜が満たされる上部の空間を確保するためである。
上述した通り、ハードマスク用窒化膜(112)を２回以上の湿式エッチングを通じてマルチストリップして図８のように形成すれば、後にフローティングゲート用ポリシリコン膜蒸着時にシームが発生しない。
図９及び図１０を参照すれば、スクリーン酸化膜を除去した後、プリ−クリーニング(pre-clean)によりフローティングゲートが形成される空間を広げる。次いで、露出された半導体基板(100)上にトンネル酸化膜(124)を蒸着し、全体構造の上部にフローティングゲート用ポリシリコン膜(126)を蒸着した後にCMPを進行し、全体表面を図１０のように平坦化させる。
図１１を参照すれば、乾式エッチングガスを用いてHDP酸化膜(122)をリセスさせる。この時、酸化膜に対して高いポリシリコン膜選択比を有する乾式エッチングガスを用いることにより酸化膜(122)の損失を最小化する。
図１２を参照すれば、フローティングゲート用ポリシリコン膜(126)の上部の角部をブランク(blank)エッチングして丸くさせ、コントロールゲート用ポリシリコン膜(図示せず)を蒸着するためのポジティブ空間を確保する。フローティングゲート用ポリシリコン膜ブランクエッチング時にエッチングガスとしてHBr、Cl2、O2を組み合わせて用いる。エッチング選択比は、酸化膜に対して高いポリシリコン膜エッチング選択比、即ち、酸化膜：ポリシリコン膜＝１：５以上を維持する。ブランクエッチング方法において、フローティングゲート用ポリシリコン膜(126)の上部の角部をケミカル特性よりスパッタリング特性を強化させてケミカルスパッタリングエッチングすることにより、フローティングゲート用ポリシリコン膜の上部の角部の損失を最小化する。また、フローティングゲート用ポリシリコン膜(126)の上部の角部のみを優先的にエッチングしてフローティングゲートとコントロールゲートとのカップリング比(Coupling ratio)の減少を最小化させる。
上述した通り、コントロールゲート用ポリシリコン膜の上部の角部を丸くすれば、コントロールゲート用ポリシリコン膜蒸着時にボイドが発生しない。
上記で説明した本発明の技術的思想は、望ましい実施例で具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものでないことを注意すべきである。また、本発明は、本発明の技術分野において通常の知識を有する者であれば、本発明の技術的思想の範囲内で多様な実施例が可能であることを理解することができるはずである。
既存のナンド型フラッシュメモリ素子のフローティングゲートの形成方法を示した工程断面図。 既存のナンド型フラッシュメモリ素子のフローティングゲートの形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。 本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
100:半導体基板
110:スクリーン酸化膜
112:ハードマスク用窒化膜
114:ハードマスク用酸化膜
116:ハードマスク用シリコン膜
118:反射防止膜
120:フォトレジストパターン
122:HDP酸化膜
124:トンネル酸化膜
126:フローティングゲート用ポリシリコン膜

Claims (12)

  1. 半導体基板上にスクリーン酸化膜、ハードマスク用窒化膜、ハードマスク用酸化膜、及びハードマスク用シリコン膜を順次蒸着してパターニングする段階と、
    上記パターニングにより露出された上記半導体基板をエッチングしてトレンチを形成すると共に上記ハードマスク用シリコン膜を除去する段階と、
    上記トレンチを含む全体構造の上部に酸化膜を蒸着した後、上記ハードマスク用窒化膜をエッチングストッパにして上記酸化膜と上記ハードマスク用酸化膜を除去して平坦化させる段階と、
    NH 4 F/HFケミカル溶液を用いて上記ハードマスク用窒化膜をエッチングした後、H 3 PO 4 ケミカル溶液を用いて上記ハードマスク用窒化膜をエッチングするか、またはこれを反復して上記ハードマスク用窒化膜を除去する段階と、
    上記スクリーン酸化膜を除去した後にトンネル酸化膜を蒸着し、上記トンネル酸化膜を含む全体構造の上部にフローティングゲート用ポリシリコン膜を蒸着して平坦化させる段階と、
    上記トレンチ内の酸化膜をリセスさせた後に上記リセスにより露出された上記フローティングゲート用ポリシリコン膜の上部の角部を丸くエッチングする段階を含むフラッシュメモリ素子のフローティングゲート形成方法。
  2. さらに、上記スクリーン酸化膜を除去した後にプリ−クリーニングを行う段階を含むことを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  3. 上記ハードマスク用窒化膜を1000Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  4. 上記ハードマスク用シリコン膜としてアン−ドープされたアモルファスシリコンを用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  5. 上記ハードマスク用シリコン膜のエッチングガスとしてCl2、HBr、O2を組み合わせて用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  6. 上記ハードマスク用窒化膜のスロープ角度が85度以上維持されるように上記ハードマスク用窒化膜をエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  7. 上記トレンチのスロープ角度が87度以下に維持されるように上記トレンチを形成することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  8. HBrとO2を組み合わせたガスをエッチングガスにして上記半導体基板をエッチングして上記トレンチを形成することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  9. 上記フローティングゲート用ポリシリコン膜の上部の角部をブランクエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  10. 上記フローティングゲート用ポリシリコン膜の上部の角部のエッチング時にエッチングガスとしてHBr、Cl2、O2を組み合わせて用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  11. 上記フローティングゲート用ポリシリコン膜の上部の角部のエッチング時にエッチング選択比は酸化膜：ポリシリコン膜＝１：５以上であることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
  12. 上記フローティングゲート用ポリシリコン膜の上部の角部をケミカル特性よりスパッタリング特性を強化させたケミカルスパッタリングエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
JP2006133229A 2005-06-13 2006-05-12 フラッシュメモリ素子のフローティングゲート形成方法 Expired - Fee Related JP5020539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0050266 2005-06-13
KR1020050050266A KR100784083B1 (ko) 2005-06-13 2005-06-13 플래시 메모리 소자의 플로팅 게이트 형성방법

Publications (2)

Publication Number Publication Date
JP2006352091A JP2006352091A (ja) 2006-12-28
JP5020539B2 true JP5020539B2 (ja) 2012-09-05

Family

ID=37519668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133229A Expired - Fee Related JP5020539B2 (ja) 2005-06-13 2006-05-12 フラッシュメモリ素子のフローティングゲート形成方法

Country Status (4)

Country Link
US (1) US7297593B2 (ja)
JP (1) JP5020539B2 (ja)
KR (1) KR100784083B1 (ja)
CN (1) CN100407376C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645195B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100799024B1 (ko) * 2006-06-29 2008-01-28 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
KR101402890B1 (ko) 2007-11-30 2014-06-27 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7659569B2 (en) * 2007-12-10 2010-02-09 Spansion Llc Work function engineering for FN erase of a memory device with multiple charge storage elements in an undercut region
KR20090070338A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자의 플로팅 게이트 제조 방법
CN102543697B (zh) * 2010-12-22 2014-02-26 中芯国际集成电路制造(上海)有限公司 制作电擦除可编程存储器中的隧道氧化层窗口的方法
TWI463551B (zh) * 2012-09-04 2014-12-01 Winbond Electronics Corp 快閃記憶體的製作方法
CN103715146B (zh) * 2012-10-09 2016-08-10 华邦电子股份有限公司 闪存的制作方法
CN104979172B (zh) * 2014-04-01 2018-10-30 北京兆易创新科技股份有限公司 一种etox结构的闪存的浮栅及其制作方法
CN105097681A (zh) * 2014-05-06 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9202701B1 (en) * 2014-12-17 2015-12-01 United Microelectronics Corp. Method for manufacturing silicon—oxide—nitride—oxide—silicon (SONOS) non-volatile memory cell
CN105789035B (zh) * 2014-12-24 2019-03-26 上海格易电子有限公司 一种浮栅及其制作方法
CN107887390B (zh) * 2017-11-09 2020-06-16 上海华力微电子有限公司 一种改善闪存单元的工艺集成方法
CN113223996A (zh) * 2021-04-28 2021-08-06 华虹半导体(无锡)有限公司 Etox结构闪存浮栅填充的方法及其闪存

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362970B2 (ja) * 1994-08-19 2003-01-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
FR2806834B1 (fr) 2000-03-24 2003-09-12 St Microelectronics Sa Procede de formation de zone isolante
JP3922341B2 (ja) * 2001-01-11 2007-05-30 セイコーエプソン株式会社 不揮発性メモリトランジスタを有する半導体装置の製造方法
CN1224080C (zh) * 2001-03-30 2005-10-19 华邦电子股份有限公司 闪存中浮置栅极的制作方法
US6777737B2 (en) * 2001-10-30 2004-08-17 International Business Machines Corporation Vertical DRAM punchthrough stop self-aligned to storage trench
KR100426483B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
TW527654B (en) * 2002-04-08 2003-04-11 Winbond Electronics Corp Manufacturing method of floating gate for the flash memory
JP2004022819A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 半導体装置及びその製造方法
JP3917063B2 (ja) * 2002-11-21 2007-05-23 株式会社東芝 半導体装置及びその製造方法
KR20040076982A (ko) * 2003-02-27 2004-09-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR20050003539A (ko) * 2003-06-27 2005-01-12 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR20050002248A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR100578656B1 (ko) * 2003-06-30 2006-05-11 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 플로팅 게이트 형성방법
JP2005085903A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
US6838342B1 (en) * 2003-10-03 2005-01-04 Promos Technologies, Inc. Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
KR100603249B1 (ko) * 2003-12-31 2006-07-20 동부일렉트로닉스 주식회사 플래시 메모리의 플로팅 게이트 형성방법
KR20060124858A (ko) * 2005-05-26 2006-12-06 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 전극 형성 방법

Also Published As

Publication number Publication date
CN100407376C (zh) 2008-07-30
JP2006352091A (ja) 2006-12-28
US7297593B2 (en) 2007-11-20
CN1881534A (zh) 2006-12-20
KR100784083B1 (ko) 2007-12-10
KR20060129668A (ko) 2006-12-18
US20060281261A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP5020539B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
US20140349464A1 (en) Method for forming dual sti structure
US20090212345A1 (en) Semiconductor Device and Method for Manufacturing the Same
JP5131804B2 (ja) フラッシュメモリ素子の製造方法
JP2005026647A (ja) フラッシュメモリ素子のフローティングゲート形成方法
US7648878B2 (en) Method for fabricating semiconductor device with recess gate
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
JP2005175420A (ja) Ｎａｎｄフラッシュ素子の製造方法
JP2007073973A (ja) フラッシュメモリの製造方法
KR100724630B1 (ko) 반도체소자의 제조 방법
KR100655289B1 (ko) 플래시 메모리 제조 방법
US20040110377A1 (en) Method of forming a contact in a semiconductor device
JP2008010817A (ja) ナンドフラッシュメモリ素子の製造方法
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
JP2009099928A (ja) フラッシュメモリ素子の製造方法
US7468298B2 (en) Method of manufacturing flash memory device
TWI508232B (zh) 非揮發性記憶胞及其造方法
TWI419267B (zh) 記憶元件與其製造方法
KR20070074175A (ko) 반도체소자의 스토리지노드콘택 형성 방법
JP2006237082A (ja) 半導体装置の製造方法
KR100799059B1 (ko) 반도체 소자의 제조방법
KR100912987B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20090122696A (ko) 반도체 소자 및 이의 제조 방법
KR100612566B1 (ko) 플래시 메모리 소자의 제조 방법
KR100517912B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees