JP5001640B2 - 半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法 - Google Patents

半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法 Download PDF

Info

Publication number
JP5001640B2
JP5001640B2 JP2006346347A JP2006346347A JP5001640B2 JP 5001640 B2 JP5001640 B2 JP 5001640B2 JP 2006346347 A JP2006346347 A JP 2006346347A JP 2006346347 A JP2006346347 A JP 2006346347A JP 5001640 B2 JP5001640 B2 JP 5001640B2
Authority
JP
Japan
Prior art keywords
swing width
calibration
code
data
recalibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006346347A
Other languages
English (en)
Other versions
JP2007184080A (ja
Inventor
▲ジュン▼ 煥 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007184080A publication Critical patent/JP2007184080A/ja
Application granted granted Critical
Publication of JP5001640B2 publication Critical patent/JP5001640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
    • E03D9/08—Devices in the bowl producing upwardly-directed sprays; Modifications of the bowl for use with such devices ; Bidets; Combinations of bowls with urinals or bidets; Hot-air or other devices mounted in or on the bowl, urinal or bidet for cleaning or disinfecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B12/00—Arrangements for controlling delivery; Arrangements for controlling the spray area
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Epidemiology (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

本発明は、半導体メモリ装置に係り、特に、出力バッファのデータスイング幅を制御するようにする半導体メモリ装置、及びこれを具備するメモリシステム、並びにそのスイング幅制御方法に関する。
ＤＲＡＭのような半導体メモリ装置は、半導体メモリ装置が搭載されたＰＣＢ基板上の配線を介して伝送されるデータのスイング幅がいつも一定の値を有するように設計されている。例えば、半導体メモリ装置がＳＩＭＭ（ｓｉｎｇｌｅ ｉｎ−ｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ）またはＤＩＭＭ（ｄｏｕｂｌｅ ｉｎ−ｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ）のようなメモリモジュールに装着される場合、ＰＣＢ基板上の配線を介して伝送される信号のスイング幅は１．０Ｖ〜１．８Ｖの８００ｍＶ範囲を有するように設計されている。
従来の半導体メモリ装置は、図１に示すように、データスイング幅制御部１０を別に具備して、出力データ信号のスイング幅をいつも一定になるように校正する。このようなデータスイング幅制御部１０は、半導体メモリ装置が最悪の動作条件の下でも安定的な動作を行うように、半導体メモリ装置の最大動作周波数及び最大伝送長さを考慮してデータ信号のスイング幅を校正する。
図１を参照すると、メモリシステムはメモリ制御装置１と半導体メモリ装置２とを具備する。半導体メモリ装置２は、１つのデータスイング幅制御部１０と複数の出力ドライバ２１〜２ｎとを具備し、データスイング幅制御部１０が複数の出力ドライバ２１〜２ｎのデータスイング幅を同時に校正するようにする。
以下に、各構成要素の機能を説明する。
メモリ制御装置１は、チップセットのように半導体メモリ装置の外部に位置して半導体メモリ装置２の動作を制御する装置で、データスイング幅制御の際にはスイング幅校正動作を要請する命令語ｃｏｍを発生し、半導体メモリ装置２に印加する。
半導体メモリ装置２は、データスイング幅制御部１０を介して複数の各出力ドライバ２１〜２ｎのデータスイング幅を校正スイング幅ｃｓｗｉｎｇに校正する。
データスイング幅制御部１０は、動作制御部１１及びスイング幅校正部１２を具備する。動作制御部１１はメモリ制御装置１から印加される命令語ｃｏｍを受信するとスイング幅校正信号ｃｃｔｒｌをイネーブルし、スイング幅校正部１２がスイング幅校正動作を行うようにする。
スイング幅校正部１２は、スイング幅校正信号ｃｃｔｒｌがイネーブルされると、複数の出力ドライバ２１〜２ｎ中の１つからデータＤ０１を伝送してその電圧レベルを基準電圧Ｖｒｅｆと比べ、比較結果によって校正コードｃｃｏｄｅのコード値を順次可変して、複数の出力ドライバ２１〜２ｎにおけるすべてのデータスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。このとき、基準電圧Ｖｒｅｆは校正スイング幅ｃｓｗｉｎｇの大きさを決定する電圧値を有し、これは一般的に校正スイング幅ｃｓｗｉｎｇの最大電圧と最小電圧の平均電圧値になる。
複数の各出力ドライバ２１〜２ｎは、スイング幅校正動作時にデータスイング幅制御部１０から伝送される校正コードｃｃｏｄｅに応答してデータスイング幅を可変し、校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。特に、複数の出力ドライバ２１〜２ｎのうち１つの出力ドライバ２１は、可変されたスイング幅を有するデータＤ０１を、対応するデータスイング幅制御部１０内のスイング幅校正部１２に伝送して、データスイング幅制御部１０が、可変されたデータスイング幅の大きさを認識するようにする。このとき、出力ドライバが校正コードｃｃｏｄｅのような所定ビットのデジタルコードに応答してデータスイング幅を可変する技術は、公知の技術によるものとし、これについては詳細な説明を省略する。
以下に、図１のメモリシステムの動作を説明する。
メモリ制御装置１がスイング幅校正動作を要請する命令語ｃｏｍを発生すると、動作制御部１１はスイング幅校正信号ｃｃｔｒｌをイネーブルし、スイング幅校正部１２の動作をイネーブルさせる。
これにより、基準出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇよりも小さく、スイング幅校正部１２に伝送されるデータＤ０１の電圧レベルが基準電圧Ｖｒｅｆよりも高ければ、スイング幅校正部１２の比較部１２１はハイレベルの比較信号ｃｐｓｉｇを発生し、これを受信した校正コード発生部１２２は校正コードｃｃｏｄｅのコード値を一段階増加（または減少）させる。そうすると、複数の出力ドライバ２１〜２ｎのすべては校正コードｃｃｏｄｅに応答してデータスイング幅を所定の幅分増加させる。
そして、スイング幅校正部１２は、データＤ０１の電圧レベルが基準電圧Ｖｒｅｆと等しくなるまで前記の動作を繰り返し行って、複数の出力ドライバ２１〜２ｎにおけるすべてのデータスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。
これと同様に、基準出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇよりも大きくて、データＤ０１の電圧レベルが基準電圧Ｖｒｅｆよりも低い電圧レベルを有する場合にも、スイング幅校正部１２は校正コードｃｃｏｄｅのコード値を一段階ずつ減少（または増加）させながらデータＤ０１の電圧レベルが基準電圧Ｖｒｅｆと等しくなるようにする。すなわち、このときにも複数の出力ドライバ２１〜２ｎすべてのデータスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。
このように、従来の半導体メモリ装置２は、１つのデータスイング幅制御部１０を介して複数の出力ドライバ２１〜２ｎのデータスイング幅を同時に校正スイング幅ｃｓｗｉｎｇに校正した。
しかし、このときの校正スイング幅ｃｓｗｉｎｇは、半導体メモリ装置２の最悪の動作条件を満足させるためのもので、正常動作条件の下ではデータスイング幅が過度に増加されるという問題があった。
結局、従来のデータスイング幅制御部は、半導体メモリ装置及びメモリシステムの動作環境を考慮することなく無条件的に複数の出力ドライバ２１〜２ｎのデータスイング幅を過度に増加させることによって、半導体メモリ装置の電力消耗が不必要に増加されるという問題があった。
そして、図１の複数の出力ドライバ２１〜２ｎを介して出力されるデータＤ１〜Ｄ０ｎが同一方向に伝送される場合、過度に増加されたデータスイング幅によってＳＳＮ（ｓｉｍｕｌｔａｎｅｏｕｓ ｓｗｉｔｃｈｉｎｇ ｎｏｉｓｅ）現象が発生し、これによってメモリシステムの動作性能が全体的に低下するという問題が発生する場合もある。この場合、ＳＳＮとは、多数のデータが隣接された信号ラインを介して同一方向に伝送することによりデータの電流が過度に流れるようになって発生するノイズを意味する。
また、従来の半導体メモリ装置は、基準となる出力ドライバ２１のデータスイング幅を用いてすべての出力ドライバ２１〜２ｎのスイング幅を制御するので、基準となる出力ドライバ２１が誤ったデータスイング幅を有する場合、残りの出力ドライバ２２〜２ｎまでが誤ったデータスイング幅を有する場合が発生することもある。すなわち、基準となる出力ドライバ２１のデータスイング幅によってメモリシステムの全体性能が決定されるという問題があった。
韓国公開特許第２００３−０３２１７８号
本発明の目的は、半導体メモリ装置及びメモリシステムの環境を考慮して、半導体メモリ装置のデータのスイング幅を可変して不必要な電力消耗を最小化すると共に、メモリシステムの動作性能を増大させる半導体メモリ装置及びこれを具備するメモリシステム、並びにそのデータスイング幅制御方法を提供するものである。
前記目的を達成するために本発明の第１形態による半導体メモリ装置は、校正コードに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、少なくとも１つの出力ドライバに対応され、前記対応する出力ドライバのデータスイング幅によって前記校正コードを可変して前記データスイング幅を校正スイング幅に校正した後、前記対応する出力ドライバのデータが正常に伝送される範囲内において前記校正コードを再び可変して前記データスイング幅を減少させる複数のデータスイング幅制御部とを具備することを特徴とする。
そして、複数のデータスイング幅制御部のそれぞれは、スイング幅校正動作を行い、前記スイング幅校正動作が完了されると、前記対応する出力ドライバのデータが正常に伝送されないようになるまでスイング幅再校正動作を行うようにする動作制御部と、前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように、前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部を具備する。
そして、スイング幅再校正部は、前記スイング幅校正動作時には、前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、前記スイング幅再校正動作が完了されると前記校正コードを増加（または減少）させるためのコード値を有する前記マージンコードを発生するマージンコード発生部と、前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部を具備する。
前記の目的を達成するために本発明の第２形態による半導体メモリ装置は、校正コードに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、ドライバ選択信号によって前記複数の出力ドライバのうち少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバのデータスイング幅によって前記校正コードを可変して前記データスイング幅を校正スイング幅に校正した後、前記選択された出力ドライバのデータが正常に伝送される範囲内において前記校正コードを再び可変して前記データスイング幅を減少させるデータスイング幅制御部を具備することを特徴とする。
そして、前記データスイング幅制御部は、スイング幅校正動作を行い、前記スイング幅校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されないようになるまで、スイング幅再校正動作を行うようにする動作制御部と、前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、前記ドライバ選択信号によって前記複数の出力ドライバの中で少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバで前記スイング幅校正部または前記スイング幅再校正部から出力される前記校正コードを伝送したり前記選択された出力ドライバから出力されるデータを前記スイング幅校正部に伝送する校正ドライバ選択部を具備する。
そして、前記スイング幅再校正部は、前記スイング幅校正動作時には前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、前記スイング幅再校正動作が完了されると前記校正コードを増加（または減少）させるためのコード値を有する前記マージンコードを発生するマージンコード発生部と、前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部を具備する。
前記の目的を達成するために本発明のメモリシステムは、スイング幅校正動作を要請する第１命令語を発生した後、スイング幅再校正動作を要請する第２命令語を発生し、前記第２命令語発生時には入力されるデータのエラー発生可否を感知し通報する通報信号をさらに発生する制御装置と、校正コードそれぞれに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、前記第１命令語に応答して前記校正コードをそれぞれ可変して前記各出力ドライバのデータスイング幅を校正スイング幅に校正し、前記第２命令語及び前記通報信号に応答して前記各出力ドライバのデータが正常に伝送される範囲内において前記校正コードを再び可変して前記データスイング幅を減少させるデータスイング幅制御部を具備することを特徴とする。
そして、前記データスイング幅制御部は、前記複数の出力ドライバのそれぞれに対応され、前記複数のデータスイング幅制御部のそれぞれは前記第１命令語に応答してスイング幅校正動作を行い、前記第２命令語に応答してスイング幅再校正動作を行い、前記スイング幅再校正動作時に入力される前記通報信号に応答して前記スイング幅再校正動作の完了可否を決める動作制御部と、前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部を具備する。
また前記データスイング幅制御部は、前記第１命令語に応答してスイング幅校正動作を行い、前記第２命令語に応答してスイング幅再校正動作を行い、前記スイング幅再校正動作時に入力される前記通報信号に応答して前記スイング幅再校正動作の完了可否を決める動作制御部と、前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次に増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、ドライバ選択信号によって前記複数の出力ドライバのうち少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバで前記スイング幅校正部または前記スイング幅再校正部から出力される前記校正コードを伝送したり前記選択された出力ドライバから出力されるデータを前記スイング幅校正部に伝送する校正ドライバ選択部を具備することもできる。
前記の目的を達成するために本発明の半導体メモリ装置のスイング幅制御方法は、出力データのスイング幅と校正スイング幅とを比較し、その比較結果によって校正コードを可変して前記出力データのスイング幅が前記校正スイング幅と等しくなるようにするスイング幅校正段階と、前記出力データが正常に伝送される範囲内で前記校正コードを再び可変して前記出力データのスイング幅を減少させるスイング幅再校正段階と、前記出力データが非正常的に伝送されたら前記校正コードにマージンコードを加えて前記出力データのスイング幅を小幅増加させた後、前記増加された出力データのスイング幅を維持するスイング幅再校正完了段階を具備することを特徴とする。
そして、前記スイング幅再校正段階は、前記スイング幅校正段階を可変した前記校正コードを獲得する獲得段階と、前記校正コードを再び可変して前記出力データのスイング幅を減少させた後、前記出力データが正常に伝送されるか否かを感知する可変段階と、前記出力データが正常に伝送されたら前記可変段階に再進入し、前記出力データが非正常的に伝送されたら前記スイング幅再校正完了段階に進入する決定段階を具備する。
本発明の半導体メモリ装置及びこれを具備するメモリシステム並びにそのデータスイング幅の制御方法は、半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置及びメモリシステムの動作環境を考慮し、半導体メモリ装置のデータのスイング幅を正常にデータ伝送される範囲内で最も小さくする。これで、半導体メモリ装置の不必要な電力消耗が最小化される。そして、ＳＳＮ現象の発生も最小化することで、メモリシステムの動作性能も良くなる。
また、複数の出力ドライバのそれぞれに対するスイング幅校正動作を独立的に行って、複数の出力ドライバのすべてが、さらに半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置、並びにメモリシステムの動作環境に適したデータスイング幅を有するようにした。これによって、本発明はメモリシステムの全体性能を安定的に維持できる。
以下、添付した図面を参照して本発明の半導体メモリ装置及びこれを具備するメモリシステム並びにその幅の制御方法を説明する。
図２は、本発明の一実施形態によるメモリシステムの構成を示す図である。
図２を参照すると、メモリシステムはメモリ制御装置３と半導体メモリ装置４とを具備する。半導体メモリ装置４は複数の出力ドライバ２１〜２ｎと複数のデータスイング幅制御部３１〜３ｎとを具備し、複数の各データスイング幅制御部３１〜３ｎは複数の各出力ドライバ２１〜２ｎに対応させる。
以下に、各構成要素の機能を説明する。
メモリ制御装置３は、チップセットのように半導体メモリ装置の外部に位置して半導体メモリ装置の動作を制御する装置であり、データスイング幅制御の際には、スイング幅校正動作を要請する第１命令語ｃｏｍ１を印加した後、所定時間が経過するとスイング幅再校正動作を要請する第２命令語ｃｏｍ２をさらに印加する。そして、第２命令語ｃｏｍ２の印加時に半導体メモリ装置からデータＤ０１〜Ｄ０ｎを続いて受信し、分析してエラー発生可否を感知し、感知結果を知らせるための通報信号ｃｓｉｇをさらに発生して半導体メモリ装置に印加する。
半導体メモリ装置４は、複数のデータスイング幅制御部３１〜３ｎそれぞれを介して複数の各出力ドライバ２１〜２ｎのデータスイング幅を校正スイング幅ｃｓｗｉｎｇで校正した後、各出力データがメモリ制御装置３に正常に伝送される範囲内でデータスイング幅を再び減少させる。すなわち、半導体メモリ装置４は、半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置並びにメモリシステムの動作環境を反映して複数の出力ドライバ２１〜２ｎそれぞれのデータスイング幅を校正する。
複数の各データスイング幅制御部３１〜３ｎは、動作制御部４１、スイング幅校正部４２、スイング幅再校正部４３、及び制御モード選択部４４を具備する。動作制御部４１は、メモリ制御装置３から印加される第１及び第２命令語ｃｏｍ１、ｃｏｍ２に応答してデータスイング幅制御部３１の動作を全般的に制御する。すなわち、スイング幅校正動作を要請する第１命令語ｃｏｍ１を受信した場合には、スイング幅校正部４２を介してスイング幅校正動作を行うようにするスイング幅校正信号ｃｃｔｒｌをイネーブルし、スイング幅再校正動作を要請する第２命令語ｃｏｍ２を受信した場合には、スイング幅再校正部４３を介してスイング幅再校正動作を行うようにするスイング幅再校正信号ｔｃｔｒｌをイネーブルした後、通報信号ｃｓｉｇに応答してスイング幅再校正動作の完了可否を決定する。
スイング幅校正部４２は、図１のスイング幅校正部１２のように、スイング幅校正信号ｃｃｔｒｌに応答してスイング幅校正動作を行う。すなわち、スイング幅校正信号ｃｃｔｒｌのイネーブル時に該当出力ドライバ２１のデータＤ０１を伝送してその電圧レベルを基準電圧Ｖｒｅｆと比較し、その比較結果によって校正コードｃｃｏｄｅのコード値を順次可変し、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。
スイング幅再校正部４３は、スイング幅再校正信号ｔｃｔｒｌに応答してスイング幅再校正動作を行う。すなわち、スイング幅再校正部４３は、スイング幅校正動作時にスイング幅校正部４２から出力される校正コードｃｃｏｄｅを受信して再校正コードｔｃｏｄｅに設定した後、スイング幅再校正動作時には再校正コードｔｃｏｄｅのコード値を順次可変して出力ドライバ２１のデータスイング幅を順次減少させ、スイング幅再校正動作完了時には減少されたコード値を有する再校正コードｔｃｏｄｅにマージンコードを加えた後、出力ドライバ２１に出力する。これで、出力ドライバ２１のデータスイング幅はマージンコードのコード値によって正常にメモリ制御装置３に伝送できる程度に再び増加する。
制御モード選択部４４は、スイング幅校正信号ｃｃｔｒｌに応答して該当出力ドライバ２１に伝送する制御コードの種類を選択する。これによってスイング幅校正動作時にスイング幅校正信号ｃｃｔｒｌがイネーブルされると、制御モード選択部４４はスイング幅校正部４２の校正コードｃｃｏｄｅを該当出力ドライバ２１に伝送し、スイング幅再校正動作時にスイング幅校正信号ｃｃｔｒｌがディスエーブルされると、スイング幅再校正部４３の再校正コードｔｃｏｄｅを該当出力ドライバ２１に伝送する。
各出力ドライバ２１〜２ｎは、スイング幅校正動作時には、対応するデータスイング幅制御部３１から伝送される校正コードｃｃｏｄｅに応答してデータスイング幅を可変した後、可変されたスイング幅を有するデータＤ０１を対応するデータスイング幅制御部３１内のスイング幅校正部４２に伝送する。そして、スイング幅再校正動作時には、対応するデータスイング幅制御部３１から伝送される再校正コードｔｃｏｄｅに応答してデータスイング幅を可変した後、可変されたスイング幅を有するデータＤ０１をメモリ制御装置３に出力し、スイング幅再校正動作の完了時には再校正コードｔｃｏｄｅに応答して“最小データスイング幅ｍｓｗｉｎｇ”を設定する。
ここで、“最小データスイング幅ｍｓｗｉｎｇ”は、出力ドライバ２１のデータが、現在の半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置、並びにメモリシステムの動作環境下でデータがエラー発生なしに、正常にメモリ制御装置３に伝送されることができるようにするデータスイング幅である。
以下に、図２のメモリシステムの動作を説明する。
この場合、複数のデータスイング幅制御部３１〜３ｎ及び複数の出力ドライバ２１〜２ｎはすべて同じ動作を行うので、説明の便宜上、１つのデータスイング幅制御部３１及び出力ドライバ２１の動作だけを説明する。
まず、メモリ制御装置３がスイング幅校正動作を要請する第１命令語ｃｏｍ１を発生すると、動作制御部４１はスイング幅校正信号ｃｃｔｒｌをイネーブルしてスイング幅校正部４２の動作をイネーブルさせ、制御モード選択部４４はスイング幅校正部４２の校正コードｃｃｏｄｅを出力ドライバ２１に伝送させる。
これにより、スイング幅校正部４２が基準電圧Ｖｒｅｆよりも高い電圧レベルを有するデータＤ０１を受信すると、出力ドライバ２１のデータスイング幅は校正スイング幅ｃｓｗｉｎｇよりも小さいと判断した後、校正コードｃｃｏｄｅのコード値を一段階増加（または減少）させる。制御モード選択部４４はこれを該当出力ドライバ２１に提供して出力ドライバ２１がデータスイング幅を増加させるようにする。
そして、スイング幅校正部４２は、データＤ０１の電圧レベルが図３の（ａ）に示すように基準電圧Ｖｒｅｆと等しくなるまで前記の動作を繰り返し行って、出力ドライバ２１のデータＤ０１のスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。
一方、データＤ０１の電圧レベルが基準電圧Ｖｒｅｆよりも低い電圧レベルを有すると、スイング幅校正部４２は、校正コードｃｃｏｄｅのコード値を一段階ずつ減少（または増加）させて、出力ドライバ２１のデータＤ０１のスイング幅が校正スイング幅ｃｓｗｉｎｇと等しくなるようにする。
このように出力ドライバ２１のデータＤ０１のスイング幅が校正スイング幅ｃｓｗｉｎｇに校正された状態で、メモリ制御装置３がスイング幅再校正動作を要請する第２命令語ｃｏｍ２を発生すると、動作制御部４１はスイング幅再校正信号ｔｃｔｒｌをイネーブルさせてスイング幅再校正部４３の動作をイネーブルさせ、制御モード選択部４４はスイング幅再校正部４３の再校正コードｔｃｏｄｅを出力ドライバ２１に伝送させる。
その後、スイング幅再校正部４３は再校正コードｔｃｏｄｅのコード値を一段階減少させる。制御モード選択部４４はこれを出力ドライバ２１に提供し、出力ドライバ２１は減少されたスイング幅を有するデータＤ０１をメモリ制御装置３に出力する。
メモリ制御装置３は、受信されるデータを分析し、データのエラー発生可否を知らせるための通報信号ｃｓｉｇを発生して半導体メモリ装置に伝送する。
これにより、動作制御部４１は、データにエラーが発生していないことを知らせる通報信号ｃｓｉｇを受信したら、現在のデータのスイング幅が“最小データスイング幅ｍｓｗｉｎｇ”よりも大きいことを確認し、スイング幅再校正信号ｔｃｔｒｌのイネーブル状態を維持して、スイング幅再校正部４３が引き続いて出力ドライバ２１のデータスイング幅を減少させるようにする。
一方、動作制御部４１は、メモリ制御装置３からデータにエラーが発生したことを知らせる通報信号ｃｓｉｇを受信したら、現在のデータのスイング幅が“最小データスイング幅ｍｓｗｉｎｇ”よりも小さいことを確認し、スイング幅再校正信号ｔｃｔｒｌを再びディスエーブルさせて、スイング幅再校正部４３がスイング幅再校正動作を完了するようにする。
その後、スイング幅再校正部４３は、最後のスイング幅再校正動作を介して獲得された再校正コードｔｃｏｄｅにマージンコードのコード値を加えて再校正コードｔｃｏｄｅを発生し、出力ドライバ２１は最後のスイング幅再校正動作時に図３の（ｂ）のように減少されたデータスイング幅ｒｓｗｉｎｇを図３の（ｃ）のように小幅増加させる。すなわち、データスイング幅制御部３１は、出力ドライバ２１のデータスイング幅を最小のデータスイング幅ｍｓｗｉｎｇに設定した後、スイング幅再校正動作を完了する。
このように、図２の半導体メモリ装置４は、複数の各出力ドライバ２１〜２ｎに対応する複数のデータ出力制御３１〜３ｎを介して複数の各出力ドライバ２１〜２ｎのデータスイング幅を半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置並びにメモリシステムの動作環境を考慮して設定することができるようにする。
図４は、本発明の一実施形態によるデータスイング幅制御部３１内に具備されるスイング幅校正部４２とスイング幅再校正部４３の詳細構成を示す図である。
図４を参照すると、スイング幅校正部４２は比較部４２１及び校正コード発生部４２２を具備し、スイング幅再校正部４３は再校正コード発生器４３１、マージンコード発生部４３２、及び再校正コード発生部４３３を具備する。
スイング幅校正部４２は図１のスイング幅校正部１２と同一の構成及び動作をする。また、図１の比較部１２１と同様に基準電圧Ｖｒｅｆと該当出力ドライバ２１のデータとを比較し、その比較結果を知らせるための比較信号ｃｐｓｉｇを発生させる比較部４２１と、スイング幅校正信号ｃｃｔｒｌのイネーブル時に比較部４２１の比較信号ｃｐｓｉｇの論理状態によって校正コードｃｃｏｄｅのコード値を増加または減少させる校正コード発生部４２２とを具備して、該当出力ドライバ２１のデータスイング幅を校正スイング幅ｃｓｗｉｎｇに校正させるための校正コードｃｃｏｄｅを発生して制御モード選択部４４に出力する。
スイング幅再校正部４３の 再校正コード発生器４３１は、再校正コードｔｃｏｄｅの減少単位を決定するコード値を有する可変コードｕｃｏｄｅを保存する可変コードレジスタ４３１＿１と、スイング幅再校正信号ｔｃｔｒｌのイネーブル時に校正コードレジスタ４３１＿３に保存された校正コードｃｃｏｄｅのコード値を可変コードｕｃｏｄｅに従った順次減少させた後、減少されたコード値を有する校正コードｃｃｏｄｅ’を出力する校正コード減算部４３１＿２と、スイング幅再校正信号ｔｃｔｒｌのディスエーブル時にはスイング幅校正部４２から出力される校正コードｃｃｏｄｅを保存し、スイング幅再校正信号ｔｃｔｒｌのイネーブル時には校正コード減算部４３１＿２から出力される校正コードｃｃｏｄｅ’を保存する校正コードレジスタ４３１＿３とを具備し、スイング幅再校正動作時に校正コードｃｃｏｄｅのコード値が再び減少されるようにする。このとき、可変コードレジスタ４３１＿１に保存される可変コードｕｃｏｄｅのコード値は使用者により設定することができる。
マージンコード発生部４３２は、「０」のコード値を有する第１マージンコードｍｃｏｄｅを保存する第１マージンコードレジスタ４３２＿１と、「０」よりも大きい値を有する第２マージンコードｍｃｏｄｅ２を保存する第２マージンコードレジスタ４３２＿２と、スイング幅再校正信号ｔｃｔｒｌのイネーブル時には第１マージンコードｍｃｏｄｅを選択して出力し、スイング幅再校正信号ｔｃｔｒｌのディスエーブル時には第２マージンコードｍｃｏｄｅ２を選択して出力するマージンコード選択部４３２＿３とを具備して、スイング幅再校正動作の完了時に再校正コードｔｃｏｄｅのコード値が第２マージンコードｍｃｏｄｅ２のコード値程度増加するようにする。このとき、第２マージンコードｍｃｏｄｅ２のコード値は使用者により設定することができる。
再校正コード発生部４３３は、校正コード減算部４３１＿２から出力される校正コードｃｃｏｄｅ’とマージンコード発生部４３２から出力されるマージンコードｍｃｏｄｅ１／ｍｃｏｄｅ２とを合わせて再校正コードｔｃｏｄｅを発生した後、制御モード選択部４４に伝送する。すなわち、スイング幅再校正動作時には校正コードｃｃｏｄｅ’のコード値をそのまま有する再校正コードｔｃｏｄｅを発生し、スイング幅再校正動作の完了時には校正コードｃｃｏｄｅ’のコード値が第２マージンコードｍｃｏｄｅ２のコード値程度増加した再校正コードｔｃｏｄｅを発生する。
以下、図４を参照して本発明のデータスイング幅制御部３１の動作を説明する。
動作制御部４１が第１命令語ｃｏｍ１に応答してスイング幅校正信号ｃｃｔｒｌをイネーブルすると、校正コード発生部４２２はイネーブルされ、制御モード選択部４４は校正コード発生部４２２から伝送される校正コードｃｃｏｄｅを選択して出力ドライバ２１に出力される状態となる。すなわち、スイング幅校正部４２だけがイネーブルされ、制御モード選択部４４はその校正コードｃｃｏｄｅを出力する状態となる。
そして、スイング幅校正部４２の比較部４２１は、出力ドライバ２１から伝送されるデータＤ０１を受信して基準電圧Ｖｒｅｆと比較し、その比較結果を知らせる比較信号ｃｐｓｉｇを発生し、校正コード発生部４２２もこれに応答して出力ドライバ２１の校正コードｃｃｏｄｅのコード値を順次増加または減少させる。制御モード選択部４４は、順次増加または減少されるコード値を有する校正コードｃｃｏｄｅを出力ドライバ２１に提供して、出力ドライバ２１のデータスイング幅を図３の（ａ）のように校正スイング幅ｃｓｗｉｎｇと等しくさせる。そして、スイング幅校正部４２は、このときの校正コードｃｃｏｄｅを校正コードレジスタ４３１＿３に保存する。
例えば、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇよりも小さく、出力ドライバ２１から伝送されるデータＤＯ１が基準電圧Ｖｒｅｆよりも高い電圧レベルを有すると、比較部４２１はハイレベルの比較信号ｃｐｓｉｇを発生し、校正コード発生部４２２は校正コードｃｃｏｄｅのコード値を一段階ずつ減少させて、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇになるまで順次増加させる。一方、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇよりも大きく、出力ドライバ２１から伝送されるデータＤ０１が基準電圧Ｖｒｅｆよりも低い電圧レベルを有すると、比較部４２１はローレベルの比較信号ｃｐｓｉｇを発生し、校正コード発生部４２２は校正コードｃｃｏｄｅのコード値を一段階ずつ増加させて、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇになるまで順次減少させる。
このように、出力ドライバ２１のデータスイング幅が校正スイング幅ｃｓｗｉｎｇに校正された状態において、動作制御部４１が第２命令語ｃｏｍ２に応答してスイング幅再校正信号ｔｃｔｒｌをイネーブルすると、校正コード減算部４３１＿２はイネーブルされ、マージンコード選択部４３２＿３は第１マージンコードレジスタ４３２＿１の第１マージンコードｍｃｏｄｅ１を出力し、制御モード選択部４４は再校正コードｔｃｏｄｅを出力する状態となる。すなわち、スイング幅再校正部４３だけがイネーブルされ、制御モード選択部４４はスイング幅再校正部４３の再校正コードｔｃｏｄｅを出力する状態となる。
そして、スイング幅再校正部４３の校正コード減算部４３１＿２は、校正コードレジスタ４３１＿３に保存された校正コードｃｃｏｄｅのコード値を可変コードｕｃｏｄｅのコード値程度減算し、マージンコード選択部４３２＿３は「０」のコード値を有する第１マージンコードｍｃｏｄｅを選択して出力する。
ここで、再校正コード発生部４３３は、減算されたコード値を有する校正コードｃｃｏｄｅ’と「０」のコード値を有する第１マージンコードｍｃｏｄｅとを合わせて再校正コードｔｃｏｄｅを、すなわち、校正コードｔｃｏｄｅ’の減算されたコード値をそのまま有する再校正コードｔｃｏｄｅを生成して、制御モード選択部４４に伝送し、制御モード選択部４４はこれを出力ドライバ２１に出力して出力ドライバ２１がデータスイング幅を減少させる。
スイング幅再校正部４３は、動作制御部４１がスイング幅再校正信号ｔｃｔｒｌを再びディスエーブルさせるまで前記の動作を繰り返し行い、出力ドライバ２１は図３の（ｂ）のようにデータスイング幅ｒｓｗｉｎｇを順次に減少させる。
そして、動作制御部４１が通報信号ｃｓｉｇによってスイング幅再校正動作を完了するためにスイング幅再校正信号ｔｃｔｒｌを再びディスエーブルすると、校正コード減算部４３１＿２はさらにディスエーブルされて減算動作を完了し、マージンコード選択部４３２＿３は第２マージンコードレジスタ４３２＿２の第２マージンコードｍｃｏｄｅ２を出力する。
すると、校正コード減算部４３１＿２は、校正コードｃｃｏｄｅ’のコード値をそれ以上減算することができず、最後のスイング幅再校正動作によって減算された校正コードｃｃｏｄｅ’のコード値を維持することになり、マージンコード選択部４３２＿３は「０」よりも大きいコード値を有する第２マージンコードｍｃｏｄｅ２を選択して出力する。
そして、再校正コード発生部４３３は、最後のスイング幅再校正動作によって減算された再校正コードｔｃｏｄｅ’のコード値と第２マージンコードｍｃｏｄｅ２のコード値とを合わせて再校正コードｔｃｏｄｅ’、すなわち、最後のスイング幅再校正の動作時よりも第２マージンコードｍｃｏｄｅ２のコード値程度増加されたコード値を有する再校正コードｔｃｏｄｅを生成して、制御モード選択部４４に伝送する。制御モード選択部４４はこれを出力ドライバ２１に出力して、出力ドライバ２１がデータスイング幅を再び増加させる。
これにより、出力ドライバ２１は、図３の（ｂ）のように減少されたデータスイング幅ｒｓｗｉｎｇを図３の（ｃ）のデータスイング幅ｍｓｉｎｇに再び増加させて、メモリ制御装置３が正常にデータを受信することができるようにする。
このように、図４のスイング幅校正部４２とスイング幅再校正部４３は、メモリ制御装置３にデータが正常に伝送される範囲内で複数のデータ出力制御３１〜３ｎそれぞれのデータスイング幅を最小化させる。
図５は、本発明の他の実施形態によるメモリシステムの構成を示す図である。
図５を参照すると、メモリシステムはメモリ制御装置３と半導体メモリ装置４’とを具備する。半導体メモリ装置４’は複数の出力ドライバ２１〜２ｎと、１つのデータスイング幅制御部３１’と、校正ドライバ選択部４５とを具備する。データスイング幅制御部３１’は、図４の動作制御部４１と、スイング幅校正部４２と、スイング幅再校正部４３と、制御モード選択部４４と、さらに校正ドライバ選択部４５とを具備する。
図５において、図２と同じく構成されて動作する構成要素に対しては図２と同一の符号を付与し、これについての詳細な説明は省略する。
校正ドライバ選択部４５は、出力選択部５１と入力選択部５２とを具備し、モード設定信号ｍｒｓに応答してスイング幅校正動作を行う出力ドライバ２１の１つを選択する。
出力選択部５１は、モード設定信号ｍｒｓに応答して、複数の出力ドライバ２１〜２ｎのうちスイング幅制御動作を行う１つの出力ドライバ２１を選択し、データスイング幅制御部３１から伝送される校正コードｃｃｏｄｅまたは再校正コードｔｃｏｄｅを選択された出力ドライバ２１に出力させる。
入力選択部５２は、モード設定信号ｍｒｓに応答して複数の出力ドライバ２１〜２ｎのうちスイング幅制御動作を行う１つの出力ドライバ２１を選択し、選択された出力ドライバ２１から伝送されるデータＤ０１だけをデータスイング幅制御部３１に出力させる。
このとき、モード設定信号ｍｒｓは、スイング幅制御動作を行う１つの出力ドライバを選択するための情報を有し、モード設定レジスタ（図示せず）のように外部から伝送されるコマンド信号に応答して、各種動作モードまたは設定値を変更させる制御回路を介して生成する信号である。
上述においては、校正ドライバ選択部４５がモード設定信号ｍｒｓに応答して１つの出力ドライバ２１だけを選択する場合を説明したが、必要によっては、少なくとも２つ以上の出力ドライバ２１〜２ｍ（ｍは、ｎより小さいか同一の自然数）を選択することができる。
これにより、図４の半導体メモリ装置４’は、１つのデータスイング幅制御部３１を用いて複数の各出力ドライバ２１〜２ｎのデータスイング幅を半導体メモリ装置及びメモリシステムの動作中の半導体メモリ装置並びにメモリシステムの動作環境によって校正できる。
また、上述では、校正コードｃｃｏｄｅまたは再校正コードｔｃｏｄｅのような所定ビットのデジタルコードを用いて出力ドライバのデータスイング幅が可変されるようにしたが、実際の適用例においては、所定の電圧または電流量を有する信号を用いて出力ドライバのデータスイング幅が可変することができる。
上述では、本発明の好ましい実施形態を説明したが、当該技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
従来技術によるメモリシステムの構成を示す図である。 本発明の一実施形態によるメモリシステムの構成を示す図である。 本発明におけるスイング幅の校正動作及びスイング幅の再校正動作を介して設定されたデータスイング幅を示す図である。 本発明の実施形態によるデータスイング幅の制御部内に具備されるスイング幅の校正部とスイング幅の再校正部の詳細構成を示す図である。 本発明の他の実施形態によるメモリシステムの構成を示す図である。
符号の説明
３ メモリ制御装置
４ 半導体メモリ装置
１２ スイング幅校正部
２１〜２ｎ 出力ドライバ
３１〜３ｎ データスイング幅制御部
４１ 動作制御部
４２ スイング幅校正部
４３ スイング幅再校正部
４４ 制御モード選択部
ｃｃｏｄｅ 校正コード
ｃｃｔｒｌ スイング幅校正信号
ｃｏｍ１、ｃｏｍ２ 第１及び第２命令語
ｃｓｉｇ 通報信号
Ｄ０１〜Ｄ０ｎ データ
ｔｃｔｒｌ スイング幅再校正信号
Ｖｒｅｆ 基準電圧

Claims (20)

  1. 校正コードに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、
    少なくとも１つの前記出力ドライバに対応し、前記対応する出力ドライバのデータスイング幅によって前記校正コードを可変して前記データスイング幅を校正スイング幅に校正した後、前記対応する出力ドライバのデータが正常に伝送される範囲内で前記校正コードを再び可変して前記データスイング幅を減少させる複数のデータスイング幅制御部と、
    を具備することを特徴とする半導体メモリ装置。
  2. 前記複数のデータスイング幅制御部のそれぞれは、
    スイング幅校正動作を行い、前記スイング幅校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されないようになるまでスイング幅再校正動作を行うようにする動作制御部と、
    前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて、前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、
    前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、
    を具備することを特徴とする請求項１に記載の半導体メモリ装置。
  3. 前記スイング幅再校正部は、
    前記スイング幅校正動作時には前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、
    前記スイング幅再校正動作が完了されると前記校正コードを増加（または減少）させるためのコード値を有するマージンコードを発生するマージンコード発生部と、
    前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部と、
    を具備することを特徴とする請求項２に記載の半導体メモリ装置。
  4. 前記マージンコード発生部は、
    前記校正コードがそのまま出力されるようにする第１値を有する第１マージンコードを保存する第１マージンコード保存部と、
    前記校正コードが増加（または減少）されるようにする第２値を有する第２マージンコードを保存する第２マージンコード保存部と、
    前記スイング幅再校正動作時には前記第１マージンコードを出力し、前記スイング幅再校正動作完了時には前記第２マージンコードを出力するマージンコード選択部と、
    を具備することを特徴とする請求項３に記載の半導体メモリ装置。
  5. 前記校正コード可変部は、
    前記校正コードの減少（または増加）単位を決定するためのコード値を有する可変コードを保存する可変コード保存部と、
    前記スイング幅再校正動作時に前記スイング幅校正部から出力される前記校正コードを前記可変コードによって順次に減少（または増加）させる校正コード減算部と、
    前記スイング幅校正動作時には前記スイング幅校正部から出力される前記校正コードを保存し、前記スイング幅再校正動作時には前記校正コード減算部から出力される前記校正コードを保存する校正コード保存部と、
    を具備することを特徴とする請求項３に記載の半導体メモリ装置。
  6. 前記複数のデータスイング幅制御部のそれぞれは、
    前記スイング幅校正動作時には前記スイング幅校正部の前記校正コードを前記対応する出力ドライバに出力し、前記スイング幅再校正動作時には前記スイング幅再校正部の前記校正コードを前記対応する出力ドライバに出力する制御モード選択部をさらに具備することを特徴とする請求項１に記載の半導体メモリ装置。
  7. 校正コードに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、
    ドライバ選択信号によって前記複数の出力ドライバのうち少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバのデータスイング幅によって前記校正コードを可変して前記データスイング幅を校正スイング幅に校正した後、前記選択された出力ドライバのデータが正常に伝送される範囲内で前記校正コードを再び可変して前記データスイング幅を減少させるデータスイング幅制御部と、
    を具備することを特徴とする半導体メモリ装置。
  8. 前記データスイング幅制御部は、
    スイング幅校正動作を行い、前記スイング幅校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されないようになるまでスイング幅再校正動作を行うようにする動作制御部と、
    前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、
    前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、
    前記ドライバ選択信号によって前記複数の出力ドライバの中で少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバに前記スイング幅校正部または前記スイング幅再校正部から出力される前記校正コードを伝送したり、または前記選択された出力ドライバから出力されるデータを前記スイング幅校正部に伝送する校正ドライバ選択部と、
    を具備することを特徴とする請求項７に記載の半導体メモリ装置。
  9. 前記スイング幅再校正部は、
    前記スイング幅校正動作時には前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、
    前記スイング幅再校正動作が完了されると前記校正コードを増加（または減少）させるためのコード値を有するマージンコードを発生するマージンコード発生部と、
    前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部と、
    を具備することを特徴とする請求項８に記載の半導体メモリ装置。
  10. 前記マージンコード発生部は、
    前記校正コードがそのまま出力されるようにする第１値を有する第１マージンコードを保存する第１マージンコード保存部と、
    前記校正コードが増加（または減少）されるようにする第２値を有する第２マージンコードを保存する第２マージンコード保存部と、
    前記スイング幅再校正動作時には前記第１マージンコードを出力し、前記スイング幅再校正動作完了時には前記第２マージンコードを出力するマージンコード選択部と、
    を具備することを特徴とする請求項９に記載の半導体メモリ装置。
  11. 前記校正コード可変部は、
    前記校正コードの減少（または増加）単位を決定するためのコード値を可変コードに保存する可変コード保存部と、
    前記スイング幅再校正動作時に前記スイング幅校正部から出力される前記校正コードを前記可変コードによって順次減少（または増加）させる校正コード減算部と、
    前記スイング幅校正動作時には前記スイング幅校正部から出力される前記校正コードを保存し、前記スイング幅再校正動作時には前記校正コード減算部から出力される前記校正コードを保存する校正コード保存部と、
    を具備することを特徴とする請求項９に記載の半導体メモリ装置。
  12. 前記校正ドライバ選択部は、
    前記ドライバ選択信号によって前記複数の出力ドライバの中で少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバに前記スイング幅校正部または前記スイング幅再校正部から出力される前記校正コードを伝送する出力選択部と、
    前記ドライバ選択信号によって前記複数の出力ドライバの中で少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバから出力されるデータを前記スイング幅校正部に伝送する入力選択部と、
    を具備することを特徴とする請求項８に記載の半導体メモリ装置。
  13. 前記データスイング幅制御部は、
    前記スイング幅校正動作時には前記スイング幅校正部の前記校正コードを前記対応する出力ドライバに出力し、前記スイング幅再校正動作時には前記スイング幅再校正部の前記校正コードを前記対応する出力ドライバに出力する制御モード選択部をさらに具備することを特徴とする請求項８に記載の半導体メモリ装置。
  14. スイング幅校正動作を要請する第１命令語を発生した後、スイング幅再校正動作を要請する第２命令語を発生し、前記第２命令語発生時には入力されるデータのエラー発生可否を感知して感知信号をさらに発生する制御装置と、
    各校正コードに応答してデータスイング幅をそれぞれ可変する複数の出力ドライバと、前記第１命令語に応答して前記校正コードをそれぞれ可変して前記各出力ドライバのデータスイング幅を校正スイング幅に校正し、前記第２命令語に応答して前記各出力ドライバがデータを正常に伝送される範囲内で前記校正コードを再び可変して前記データスイング幅を減少させるデータスイング幅制御部と、
    を具備することを特徴とするメモリシステム。
  15. 前記データスイング幅制御部は複数で、前記複数の出力ドライバそれぞれに対応し、
    前記複数のデータスイング幅制御部のそれぞれは、
    前記第１命令語に応答してスイング幅校正動作を行い、前記第２命令語に応答してスイング幅再校正動作を行い、前記スイング幅再校正動作時に入力される前記感知信号に応答して前記スイング幅再校正動作の完了可否を決める動作制御部と、
    前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、
    前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、
    を具備することを特徴とする請求項１４に記載のメモリシステム。
  16. 前記スイング幅再校正部は、
    前記スイング幅校正動作時には前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、
    前記スイング幅再校正動作時には第１値を有するマージンコードを発生し、前記スイング幅再校正動作が完了されると第２値を有する前記マージンコードを発生するマージンコード発生部と、
    前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部と、
    を具備することを特徴とする請求項１５に記載のメモリシステム。
  17. 前記データスイング幅制御部は、
    前記第１命令語に応答してスイング幅校正動作を行い、前記第２命令語に応答してスイング幅再校正動作を行い、前記スイング幅再校正動作時に入力される前記感知信号に応答して前記スイング幅再校正動作の完了可否を決める動作制御部と、
    前記スイング幅校正動作時に前記対応する出力ドライバのデータスイング幅と校正スイング幅とを比較し、その比較結果によって前記校正コードを順次増加または減少させて前記データスイング幅を前記校正スイング幅に校正するスイング幅校正部と、
    前記スイング幅再校正動作時に前記スイング幅校正部の前記校正コードを順次減少（または増加）させて前記データスイング幅を減少させた後、前記スイング幅再校正動作が完了されると前記対応する出力ドライバのデータが正常に伝送されるように前記校正コードを再び増加（または減少）させて前記データスイング幅を再び増加させるスイング幅再校正部と、
    ドライバ選択信号によって前記複数の出力ドライバのうち少なくとも１つの出力ドライバを選択し、前記選択された出力ドライバに前記スイング幅校正部または前記スイング幅再校正部から出力される前記校正コードを伝送したり、または前記選択された出力ドライバから出力されるデータを前記スイング幅校正部に伝送する校正ドライバ選択部と、
    を具備することを特徴とする請求項１４に記載のメモリシステム。
  18. 前記スイング幅再校正部は、
    前記スイング幅校正動作時には前記スイング幅校正部を介して増加または減少された前記校正コードを保存し、前記スイング幅再校正動作時には前記保存された校正コードを再び減少（または増加）させる校正コード可変部と、
    前記スイング幅再校正動作が完了されると前記校正コードを増加（または減少）させるためのコード値を有するマージンコードを発生するマージンコード発生部と、
    前記校正コード可変部の前記校正コードに前記マージンコード発生部の前記マージンコードを加えて前記対応する出力ドライバに出力する再校正コード発生部と、
    を具備することを特徴とする請求項１７に記載のメモリシステム。
  19. 出力データのスイング幅と校正スイング幅とを比較し、その比較結果によって校正コードを可変して前記出力データのスイング幅が前記校正スイング幅と等しくなるようにするスイング幅校正段階と、
    前記出力データが正常に伝送される範囲内で前記校正コードを再び可変して前記出力データのスイング幅を減少させるスイング幅再校正段階と、
    前記出力データが非正常に伝送されたら前記校正コードにマージンコードを加えて前記出力データのスイング幅を小幅増加させた後、前記増加された出力データのスイング幅を維持するスイング幅再校正完了段階と、
    を具備することを特徴とする半導体メモリ装置のスイング幅制御方法。
  20. 前記スイング幅再校正段階は、
    前記スイング幅校正段階を可変した前記校正コードを獲得する獲得段階と、
    前記校正コードを再び可変して前記出力データのスイング幅を減少させた後、前記出力データが正常に伝送されるか否かを感知する可変段階と、
    前記出力データが正常に伝送されたら前記可変段階に再進入し、前記出力データが非正常に伝送されたら前記スイング幅再校正完了段階に進入する決定段階と、
    を具備することを特徴とする請求項１９に記載の半導体メモリ装置のスイング幅制御方法。
JP2006346347A 2006-01-03 2006-12-22 半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法 Expired - Fee Related JP5001640B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0000641 2006-01-03
KR1020060000641A KR100755369B1 (ko) 2006-01-03 2006-01-03 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 및이의 스윙폭 제어 방법

Publications (2)

Publication Number Publication Date
JP2007184080A JP2007184080A (ja) 2007-07-19
JP5001640B2 true JP5001640B2 (ja) 2012-08-15

Family

ID=38170137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346347A Expired - Fee Related JP5001640B2 (ja) 2006-01-03 2006-12-22 半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法

Country Status (4)

Country Link
US (1) US7733708B2 (ja)
JP (1) JP5001640B2 (ja)
KR (1) KR100755369B1 (ja)
DE (1) DE102007001454A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907012B1 (ko) 2007-12-27 2009-07-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
CN114024545B (zh) 2022-01-06 2022-04-26 长鑫存储技术有限公司 一种驱动调整电路和电子设备
CN114024544B (zh) * 2022-01-06 2022-07-26 长鑫存储技术有限公司 一种数据传输电路、数据传输方法和电子设备
CN117176180A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 数据处理电路、方法、发送电路以及半导体存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440767B (en) 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
JP2001007693A (ja) 1999-06-24 2001-01-12 Sanyo Electric Co Ltd 出力バッファ
JP4675008B2 (ja) * 2001-09-17 2011-04-20 ルネサスエレクトロニクス株式会社 半導体回路装置
KR20030032178A (ko) 2001-10-16 2003-04-26 삼성전자주식회사 출력 데이터의 전압 레벨을 조절할 수 있는 출력 드라이버
US6807650B2 (en) 2002-06-03 2004-10-19 International Business Machines Corporation DDR-II driver impedance adjustment control algorithm and interface circuits
JP2004194134A (ja) * 2002-12-13 2004-07-08 Sony Corp 半導体装置およびその動作電圧制御方法
JP2004213829A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体記憶装置
KR100500921B1 (ko) 2003-08-25 2005-07-14 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7143332B1 (en) * 2003-12-16 2006-11-28 Xilinx, Inc. Methods and structures for providing programmable width and error correction in memory arrays in programmable logic devices
KR100604851B1 (ko) * 2004-04-06 2006-07-31 삼성전자주식회사 선택적으로 입출력 신호의 스윙 폭을 변경시키는 고속출력 회로, 고속 입력 회로, 및 입출력 신호의 스윙 폭변경방법
TWI271032B (en) * 2004-04-06 2007-01-11 Samsung Electronics Co Ltd Output drivers having adjustable swing widths during test mode operation
JP4675082B2 (ja) * 2004-10-21 2011-04-20 富士通セミコンダクター株式会社 半導体記憶装置および半導体記憶装置の制御方法
KR100668755B1 (ko) * 2005-10-12 2007-01-29 주식회사 하이닉스반도체 반도체 장치

Also Published As

Publication number Publication date
KR100755369B1 (ko) 2007-09-04
JP2007184080A (ja) 2007-07-19
DE102007001454A1 (de) 2007-07-12
US7733708B2 (en) 2010-06-08
US20070153591A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
CN109671464B (zh) 存储器模块、操作其的方法和存储器模块的测试系统
US8041865B2 (en) Bus termination system and method
US7477563B2 (en) Dynamic random access memory device and associated refresh cycle
KR102083496B1 (ko) 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법
US7793172B2 (en) Controlled reliability in an integrated circuit
US7515487B2 (en) Internal reference voltage generating circuit for reducing standby current and semiconductor memory device including the same
US8238186B2 (en) Semiconductor memory device and method for operating the same
US20090271678A1 (en) Interface voltage adjustment based on error detection
JP6432699B2 (ja) メモリコントローラ
US7760583B2 (en) Apparatus for controlling column selecting signal for semiconductor memory apparatus and method of controlling the same
JP2008305499A (ja) 半導体集積回路およびシステム
KR20210026956A (ko) 파워-업 시퀀스 중에 메모리 셀들을 테스트하고 리페어 하는 방법 및 메모리 장치
JP5001640B2 (ja) 半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法
KR20200043017A (ko) 메모리 모듈, 메모리 시스템 및 메모리 모듈의 동작 방법
US8274851B2 (en) Memory controller for interfacing data, a PCB in a computer system including the memory controller, and memory adjusting method thereof
KR100810612B1 (ko) 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
US9659608B2 (en) Semiconductor memory apparatus, and method for training reference voltage
US7554354B2 (en) Apparatus for controlling on-die termination of semiconductor memory and methods of controlling the same
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
US8009485B2 (en) Semiconductor memory device
KR101139207B1 (ko) 메모리 시스템 및 그 동작 방법
US20090319744A1 (en) Digital Television, Memory Controller, and Method for Controlling Access of a Memory Device
US7773449B2 (en) Apparatus and method of controlling bank of semiconductor memory
KR100820897B1 (ko) 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees