CN114024544B - 一种数据传输电路、数据传输方法和电子设备 - Google Patents

一种数据传输电路、数据传输方法和电子设备 Download PDF

Info

Publication number
CN114024544B
CN114024544B CN202210011419.1A CN202210011419A CN114024544B CN 114024544 B CN114024544 B CN 114024544B CN 202210011419 A CN202210011419 A CN 202210011419A CN 114024544 B CN114024544 B CN 114024544B
Authority
CN
China
Prior art keywords
circuit
driving
signal
data signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210011419.1A
Other languages
English (en)
Other versions
CN114024544A (zh
Inventor
谷银川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210011419.1A priority Critical patent/CN114024544B/zh
Publication of CN114024544A publication Critical patent/CN114024544A/zh
Priority to PCT/CN2022/082208 priority patent/WO2023130588A1/zh
Application granted granted Critical
Publication of CN114024544B publication Critical patent/CN114024544B/zh
Priority to US18/366,804 priority patent/US20230378955A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本申请实施例提供了一种数据传输电路、数据传输方法和电子设备，该数据传输电路包括：数据处理电路，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；数据驱动电路，包括驱动主体电路和驱动调整电路，用于在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并通过驱动主体电路对增强后的第二数据信号进行驱动处理，得到目标传输信号。本申请实施例提供的数据传输电路能够提高数据传输的速度。

Description

一种数据传输电路、数据传输方法和电子设备
技术领域
本申请涉及半导体存储器技术领域，尤其涉及一种数据传输电路、数据传输方法和电子设备。
背景技术
在电子设备中，需要通过数据选择器将并行数据转化为串行数据，然后将串行数据向后传输。当电子设备的工作频率较高时，由于数据选择器过载可能造成码间干扰（Inter symbol Interference，ISI）。换句话说，数据选择器的速度制约着电子设备的数据传输速度。为了达到更高的数据传输速度，需要克服这一问题。
发明内容
本申请提供了一种数据传输电路、数据传输方法和电子设备，能够至少部分改善码间干扰问题，提高数据传输的速度。
第一方面，本申请实施例提供了一种数据传输电路，包括：
数据处理电路，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；
数据驱动电路，包括驱动主体电路和驱动调整电路，用于在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并通过驱动主体电路对增强后的第二数据信号进行驱动处理，得到目标传输信号。
在一些实施例中，传输电路，还用于在驱动调整电路处于关闭状态下，通过驱动主体电路直接对第二数据信号进行驱动处理，得到目标传输信号。
在一些实施例中，驱动调整电路，具体用于对第一电压值进行电压下拉处理，得到第二电压值，以及对第三电压值进行电压上拉处理，得到第四电压值，以实现驱动增强处理；其中，第一电压值和第二电压值均处于第一电平范围内，且第二电压值小于第一电压值，第三电压值和第四电压值都在第二电平范围内，且第四电压值大于第三电压值，第二电压值大于第四电压值。
在一些实施例中，驱动主体电路包括预驱动电路和主驱动电路，驱动调整电路与主驱动电路的输入端连接；其中，预驱动电路，用于对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；主驱动电路，用于在驱动调整电路处于开启状态时，在经由驱动调整电路对预驱动后的第二数据信号进行驱动增强处理后，对增强后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，主驱动电路，还用于在驱动调整电路处于关闭状态时，直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，驱动主体电路包括预驱动电路和主驱动电路，驱动调整电路包括第一调整电路和第二调整电路，第一调整电路与预驱动电路的输入端连接，第二调整电路与主驱动电路的输入端连接；其中，数据驱动电路，还用于在第一调整电路和第二调整电路均处于开启状态时，通过第一调整电路对第二数据信号进行驱动增强处理，得到一次增强后的第二数据信号；通过预驱动电路对一次增强后的第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到二次增强后的第二数据信号；通过主驱动电路对二次增强后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，数据驱动电路，还用于在第一调整电路处于关闭状态且第二调整电路处于开启状态时，通过预驱动电路直接对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到增强后的第二数据信号；通过主驱动电路对增强后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，数据驱动电路，还用于在第一调整电路和第二调整电路均处于关闭状态时，通过预驱动电路直接对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过主驱动电路直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，数据传输电路还包括控制电路；控制电路，用于控制驱动调整电路处于开启状态或者关闭状态；和/或，调整驱动调整电路的工作参数，以调整驱动调整电路进行驱动增强处理的幅度。
在一些实施例中，驱动调整电路包括第一非门模块、第二非门模块和第三可调非门模块；其中，第一非门模块的输出端和第二非门模块的输入端连接，第二非门模块的输出端与第三可调非门模块的输入端连接；第三可调非门模块的输出端，与第一非门模块的输入端连接，用于接收第二数据信号，并输出增强后的第二数据信号。
在一些实施例中，控制电路，还用于通过第二非门模块，控制驱动调整电路处于开启状态或者关闭状态；和/或通过第三可调非门模块，调整驱动调整电路的工作参数。
在一些实施例中，数据传输电路应用于电子设备；控制电路，还用于在电子设备处于第一工作状态时，控制第一调整电路和第二调整电路均处于开启状态；或者在电子设备处于第二工作状态时，控制第一调整电路处于关闭状态，第二调整电路处于开启状态；或者在电子设备处于第三工作状态时，控制第一调整电路和第二调整电路均处于关闭状态；其中，工作状态指示电子设备的工作频率。
在一些实施例中，控制电路，还用于根据电子设备所处的工作状态，调整第一调整电路的工作参数，以调整第一调整电路进行驱动增强处理时的幅度；和/或根据电子设备的工作频率，调整第二调整电路的工作参数，以调整第二调整电路进行驱动增强处理时的幅度。
在一些实施例中，第一数据信号包括第一数据子信号、第二数据子信号、第三数据子信号和第四数据子信号；数据处理电路包括第一锁存器、第二锁存器、第三锁存器、第四锁存器和输出模块；其中，数据处理电路，具体用于通过第一锁存器存储第一数据子信号，通过第二锁存器存储第二数据子信号，通过第三锁存器存储第三数据子信号，通过第四锁存器存储第四数据子信号；以及通过输出模块对第一数据子信号、第二数据子信号、第三数据子信号和第四数据子信号进行序列化输出，得到第二数据信号。
第二方面，本申请实施例提供了一种数据传输方法，应用于数据传输电路，且数据传输电路包括驱动调整电路，该方法包括：
确定处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；
在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号。
在一些实施例中，该方法还包括：在驱动调整电路处于关闭状态下，直接对第二数据信号进行驱动处理，得到目标传输信号。
在一些实施例中，所述对第二数据信号进行驱动增强处理，包括：
对第一电压值进行电压下拉处理，得到第二电压值，以及对第三电压值进行电压上拉处理，得到第四电压值，以实现驱动增强处理；其中，第一电压值和第二电压值均处于第一电平范围内，且第二电压值小于第一电压值，第三电压值和第四电压值都在第二电平范围内，且第四电压值大于第三电压值，第二电压值高于第四电压值。
在一些实施例中，所述通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号，包括：
对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；在驱动调整电路处于开启状态时，通过驱动调整电路对预驱动后的第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行主驱动处理，得到目标传输信号；或者在驱动调整电路处于关闭状态时，直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，驱动调整电路包括第二调整电路和第一调整电路；
相应地，所述通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号，可以包括：
在第一调整电路和第二调整电路均处于开启状态时，通过第一调整电路对第二数据信号进行驱动增强处理，得到一次增强后的第二数据信号；对一次增强后的第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到二次增强后的第二数据信号；对二次增强后的第二数据信号进行主驱动处理，得到目标传输信号；在第一调整电路处于关闭状态且第二调整电路处于开启状态时，对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到增强后的第二数据信号；对增强后的第二数据信号进行主驱动处理，得到目标传输信号；在第一调整电路和第二调整电路均处于关闭状态时，对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号，并对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
在一些实施例中，所述数据传输电路应用于电子设备，该方法还可以包括：
根据电子设备所处的工作状态，控制驱动调整电路处于开启状态或者关闭状态；和/或，根据电子设备所处的工作状态，调整驱动调整电路的工作参数，以调整驱动调整电路进行驱动增强处理的幅度。
第三方面，本申请实施例提供了一种电子设备，该电子设备包括如第一方面的数据传输电路。
本申请实施例提供了一种数据传输电路、数据传输方法和电子设备，该数据传输电路包括数据处理电路，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；数据驱动电路，包括驱动主体电路和驱动调整电路，用于在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并通过驱动主体电路对增强后的第二数据信号进行驱动处理，得到目标传输信号。这样，通过驱动调整电路能够对传输过程中的信号进行驱动增强处理，提高信号的传输性能，从而部分改善码间干扰问题，提高数据传输的速度。
附图说明
图1为本申请实施例提供的一种数据传输电路的结构示意图；
图2为本申请实施例提供的另一种数据传输电路的结构示意图；
图3为本申请实施例提供的又一种数据传输电路的结构示意图；
图4为本申请实施例提供的一种驱动调整电路的结构示意图；
图5为本申请实施例提供的一种数据传输方法的流程示意图；
图6为本申请实施例提供的一种数据传输电路的具体结构示意图；
图7为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
对本申请实施例涉及到的英文缩写进行解释。
DRAM（Dynamic Random Access Memory）：动态随机存取存储器；
SRAM（Static Random-Access Memory）：静态随机存取存储器；
SDRAM（Synchronous Dynamic Random Access Memory）：同步动态随机存储器；
DDR（Double Data Rate SDRAM）：双倍速率SDRAM；
DDR4：第4版DDR的技术规范；
DDR5：第5版DDR的技术规范；
Mbps（Million bits per second）：兆比特/秒；
4-1 MUX：四选一数据选择器。
相比较于DDR4，DDR5的数据传输速度从3200Mbps增长至6400Mbps。然而，相关技术中的数据传输进程存在一些限制，在进行高速数据传输时会出现码间干扰问题，限制了电子设备的发展。
在数据传输过程中，需要通过数据选择器（例如4-1 MUX）将并行数据转化为串行数据，从而实现序列化输出。同时，数据传输速度越快，数据选择器的负载压力越大，因此数据选择器是限制传输速度的瓶颈之一。
本申请实施例提供了一种数据传输电路，该数据传输电路包括数据处理电路，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；数据驱动电路，包括驱动主体电路和驱动调整电路，用于在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并通过驱动主体电路对增强后的第二数据信号进行驱动处理，得到目标传输信号。这样，通过驱动调整电路能够对传输过程中的信号进行驱动增强处理，提高信号的传输性能，从而部分改善码间干扰问题，提高数据传输的速度。
下面将结合附图对本申请各实施例进行详细说明。
在本申请的一实施例中，参见图1，其示出了本申请实施例提供的一种数据传输电路10的结构示意图。如图1所示，该数据传输电路10可以包括：
数据处理电路11，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；
数据驱动电路12，包括驱动主体电路121和驱动调整电路122，用于在驱动调整电路122处于开启状态时，通过驱动调整电路122对第二数据信号进行驱动增强处理，并通过驱动主体电路121对增强后的第二数据信号进行驱动处理，得到目标传输信号。
需要说明的是，本申请实施例中的数据传输电路10应用于多种半导体存储器，例如DRAM、SRAM、SDRAM等，本申请实施例后续仅作示例而不构成相关限制。
数据传输电路10可以包括数据处理电路11和数据驱动电路12。数据处理电路11主要用于对并行信号（即第一数据信号）进行序列化处理（Serialization），得到串行信号（即第二数据信号）；数据驱动电路12主要用于对串行信号进行驱动处理，得到目标传输信号，以便目标传输信号继续向后传输到下一处理模块。
其中，数据驱动电路12可以包括驱动主体电路121和驱动调整电路122。在这里，驱动调整电路122可以被开启或者关闭，在开启驱动调整电路122时，驱动调整电路122获取第二数据信号并对其进行驱动增强，然后由驱动主体电路121对增强后的第二数据信号进行驱动处理，得到目标传输信号。
这样，在传输速度较高的情况下，在数据处理电路11将并行的第一数据信号转化为串行的第二数据信号后，由驱动调整电路122对第二数据信号进行驱动增强，然后由驱动主体电路121对增强后的第二数据信号进行驱动处理，得到目标传输信号。如此，由于对传输过程中的信号进行了驱动增强，目标传输信号具有更好的传输性能，向后传输的速度更快，能够避免码间干扰，提高半导体存储器的工作频率。
除此之外，在关闭驱动调整电路122时，驱动主体电路121直接对第二数据信号进行驱动处理，得到目标传输信号。因此，在一些实施例中，数据传输电路10，还用于在驱动调整电路122处于关闭状态下，通过驱动主体电路121直接对第二数据信号进行驱动处理，得到目标传输信号。
这样，在传输速度较低的情况下，在数据处理电路11将并行的第一数据信号转化为串行的第二数据信号后，由驱动主体电路121直接对第二数据信号进行驱动处理，得到目标传输信号。如此，在传输速度较低时关闭驱动调整电路122，能够节省电流，降低功耗。
在一些实施例中，驱动调整电路122，具体用于对第一电压值进行电压下拉处理，得到第二电压值，以及对第三电压值进行电压上拉处理，得到第四电压值，以实现驱动增强处理；
在这里，第一电压值和第二电压值均处于第一电平范围内，且第二电压值小于第一电压值，第三电压值和第四电压值都在第二电平范围内，且第四电压值大于第三电压值，第二电压值大于第四电压值。
需要说明的是，示例性地，第一电平范围可以是逻辑“1”信号的电平范围，第二电平范围可以是逻辑“0”信号的电平范围。
换句话说，第一电压值是指第二数据信号中的逻辑“1”信号，第三电压值是指第二数据信号中的逻辑“0”信号。换句话说，在开启驱动调整电路122后，驱动调整电路122对第二数据信号中的逻辑“1”信号进行电压下拉，同时对第二数据信号中的逻辑“0”信号进行电压上拉，以得到增强后的第二数据信号。这样，通过驱动增强处理，逻辑“1”信号和逻辑“0”信号之间的压差减小，电路中器件/节点充放电的所需时间更短，能够以更快的速度向后传输。
在这里，电压下拉后的逻辑“1”信号仍旧属于第一电平范围，即电压下拉不会导致逻辑“1”变成逻辑“0”；同样的，电压上拉后的逻辑“0”信号仍旧属于第二电平范围，即电压上拉不会导致逻辑“0”变成逻辑“1”。
在一些实施例中，驱动主体电路121至少包括预驱动电路和主驱动电路。相应地，可以在预驱动电路的输入端设置一个驱动调整电路，或者可以在主驱动电路的输入端设置一个驱动调整电路，又或者可以在预驱动电路的输入端和主驱动电路的输入端各自设置一个驱动调整电路。
在一种具体的实施例中，在主驱动电路的输入端设置一个驱动调整电路。参见图2，其示出了本申请实施例提供的另一种数据传输电路10的结构示意图。如图2所示，驱动主体电路121包括预驱动电路1211和主驱动电路1212，驱动调整电路122与主驱动电路1212的输入端连接；其中，
预驱动电路1211，用于对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；
主驱动电路1212，用于在驱动调整电路122处于开启状态时，在经由驱动调整电路122对预驱动后的第二数据信号进行驱动增强处理后，对增强后的第二数据信号进行主驱动处理，得到目标传输信号。
或者
在一些实施例中，主驱动电路1212，还用于在驱动调整电路122处于关闭状态时，直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
需要说明的是，如图2所示，数据传输电路10的工作过程包括以下两种情况：
（1）在开启驱动调整电路122的情况下，数据处理电路11将并行的第一数据信号转化为串行的第二数据信号，由预驱动电路1211对第二数据信号先进行预驱动，然后由驱动调整电路122对预驱动后的第二数据信号进行增强，最后由主驱动电路1212对增强后的第二数据信号进行主驱动，从而得到目标传输信号。
（2）在关闭驱动调整电路122的情况下，数据处理电路11将并行的第一数据信号转化为串行的第二数据信号，由预驱动电路1211对第二数据信号先进行预驱动，然后由主驱动电路1212直接对预驱动后的第二数据信号进行主驱动，得到目标传输信号。
这样，通过改变驱动调整电路122的状态，可以应对不同的负载情况，兼顾信号传输性能和能耗。
另外，在另一种具体的实施例中，在预驱动电路的输入端设置一个驱动调整电路，即驱动调整电路122的输入端与预驱动电路1211的输入端连接，其工作原理可参照前述情况进行理解，本申请实施例不作赘述。
在又一种具体的实施例中，在预驱动电路的输入端和主驱动电路的输入端各自设置一个驱动调整电路。参见图3，其示出了本申请实施例提供的又一种数据传输电路10的结构示意图。如图3所示，驱动主体电路121包括预驱动电路1211和主驱动电路1212，驱动调整电路122包括第一调整电路1221和第二调整电路1222，第一调整电路1221与预驱动电路1211的输入端连接，第二调整电路1222与主驱动电路1212的输入端连接；其中，
数据驱动电路12，还用于在第一调整电路1221和第二调整电路1222均处于开启状态时，通过第一调整电路1221对第二数据信号进行驱动增强处理，得到一次增强后的第二数据信号；通过预驱动电路1211对一次增强后的第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路1222对预驱动后的第二数据信号进行驱动增强处理，得到二次增强后的第二数据信号；通过主驱动电路1212对二次增强后的第二数据信号进行主驱动处理，得到目标传输信号。
或者
在一些实施例中，数据驱动电路12，还用于在第一调整电路1221处于关闭状态且第二调整电路1222处于开启状态时，通过预驱动电路1211直接对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路1222对预驱动后的第二数据信号进行驱动增强处理，得到增强后的第二数据信号；通过主驱动电路1212对增强后的第二数据信号进行主驱动处理，得到目标传输信号。
或者
在一些实施例中，数据驱动电路12，还用于在第一调整电路1221和第二调整电路1222均处于关闭状态时，通过预驱动电路1211直接对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过主驱动电路1212直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
这样，如图3所示，数据传输电路10的工作过程包括以下三种情况：
（1）在开启第一调整电路1221和第二调整电路1222的情况下，数据处理电路11将并行的第一数据信号转化为串行的第二数据信号，由第一调整电路1221对第二数据信号进行一次增强，然后由预驱动电路1211对一次增强后的第二数据信号进行预驱动，接着由第二调整电路1222对预驱动后的第二数据信号进行二次增强，最后由主驱动电路1212对二次增强后的第二数据信号进行主驱动，从而得到目标传输信号。
（2）在关闭第一调整电路1221且开启第二调整电路1222的情况下，数据处理电路11将并行的第一数据信号转化为串行的第二数据信号，由预驱动电路1211对第二数据信号先进行预驱动，然后由第二调整电路1222对预驱动后的第二数据信号进行增强，然后由主驱动电路1212对增强后的第二数据信号进行主驱动，得到目标传输信号。
（3）在关闭第一调整电路1221且关闭第二调整电路1222的情况下，数据处理电路11将并行的第一数据信号转化为串行的第二数据信号，由预驱动电路1211直接对第二数据信号先进行预驱动，然后由主驱动电路1212对直接预驱动后的第二数据信号进行主驱动，得到目标传输信号。
需要说明的是，如图3所示，数据传输电路10的工作过程还可以包括第四种情况，即开启第一调整电路1221且关闭第二调整电路1222。该情况前述的第二种情况（关闭第一调整电路1221且开启第二调整电路1222）效果比较接近。为了提高控制效率，本申请实施例暂未启用这种情况，本领域技术人员可以根据实际情况进行选用，因此这种情况也在本申请实施例的保护范围之内。
这样，通过改变第一调整电路1221和第二调整电路1222的状态，可以应对不同的负载情况，兼顾信号传输性能和能耗。
应理解，预驱动电路1211和主驱动电路1212的具体结构可参照常规驱动电路架构，本申请实施例不作赘述。
在一些实施例中，参见图4，其示出了本申请实施例提供的一种驱动调整电路122的结构示意图。如图4所示，驱动调整电路122可以包括第一非门模块201、第二非门模块202和第三可调非门模块203；其中，
第一非门模块201的输出端和第二非门模块202的输入端连接，第二非门模块202的输出端与第三可调非门模块203的输入端连接；
第三可调非门模块203的输出端，与第一非门模块201的输入端连接，用于接收第二数据信号，并输出增强后的第二数据信号。
需要说明的是，数据传输电路10可以包括多个驱动调整电路122，此时每个驱动调整电路122均采用以上电路结构。例如，前述的第一调整电路1221和第二调整电路1222均采用如图4所示的架构，即第一调整电路1221和第二调整电路1222均由三个非门模块构成。
这样，通过三个非门模块，第二数据信号中的逻辑信号的性质不会发生改变，但是存在电压下拉或者电压上拉作用，从而对第二数据信号进行驱动增强，提高信号的传输性能。
还需要说明的是，在驱动调整电路122中，还可以通过第二非门模块202控制驱动调整电路122的开启/关闭，以及通过第三可调非门模块203对驱动调整电路122的工作参数进行调整，以调整驱动增强处理的幅度。在这里，驱动增强处理的幅度可以包括：电压上拉的幅度和电压下拉的幅度。
也就是说，本申请实施例还可以对驱动调整电路122进行多层次的控制，以兼顾传输效率和功耗。因此，在一些实施例中，数据传输电路10还包括控制电路（图中未示出）；
控制电路，用于控制驱动调整电路122处于开启状态或者关闭状态；和/或，调整驱动调整电路122的工作参数，以调整驱动调整电路122进行驱动增强处理的幅度。
需要说明的是，在本申请实施例中，一个具体的驱动调整电路122可以提供至少两个层次的控制策略，首先，可以通过第二非门模块控制驱动调整电路122开启或者关闭，以控制是否需要进行驱动增强处理；其次，在驱动调整电路122处于开启状态时，还可以通过第三可调非门模块控制驱动调整电路122的工作参数，从而调整驱动增强处理的幅度。
因此，在一些实施例中，控制电路，还用于通过第二非门模块，控制驱动调整电路122处于开启状态或者关闭状态；和/或通过第三可调非门模块，调整驱动调整电路122的工作参数。
需要说明的是，第三可调非门模块能够将接收到的逻辑“1”信号处理成逻辑“0”信号，且拉高逻辑“0”信号，或者将接收到的逻辑“0”信号处理成逻辑“1”信号且拉低逻辑“1”信号。另外，第三可调非门模块的“可调”体现在：改变电压上拉的幅度和电压下拉的幅度，从而实现调整驱动调整电路122的工作参数。
需要说明的是，前述的数据传输电路10应用于电子设备中。应理解，电子设备的工作频率越高，数据传输速率越快，此时数据传输电路10的负载越大，需要进行驱动增强处理。
因此，针对图3示出的数据传输电路10，在一些实施例中，控制电路，还用于在电子设备处于第一工作状态时，控制第二调整电路1222和第一调整电路1221均处于开启状态；或者
在电子设备处于第二工作状态时，控制第一调整电路1221处于关闭状态，第二调整电路1222处于开启状态；或者
在电子设备处于第三工作状态时，控制第一调整电路1221和第二调整电路1222均处于关闭状态。
需要说明的是，在本申请实施例中，工作状态用于描述电子设备的负载状态。例如工作状态可以指示电子设备的工作频率，且第一工作状态对应的工作频率大于第二工作状态对应的工作频率，且第二工作状态对应的工作频率大于第三工作状态对应的工作频率。
另外，工作状态还可以包括其他的状态指标，包括但不限于：处理器温度、运行速度。
在一些实施例中，还可以更为细致的调整驱动增强处理的幅度。因此，控制电路，还用于根据电子设备所处的工作状态，调整第一调整电路1221的工作参数，以调整第一调整电路1221进行驱动增强处理时的幅度；和/或根据电子设备的工作频率，调整第二调整电路1222的工作参数，以调整第二调整电路1222进行驱动增强处理时的幅度。
还需要说明的是，数据处理电路11可以具体用于将四个并行数据信号处理为一个串行数据信号。因此，在一些实施例中，第一数据信号包括第一数据子信号、第二数据子信号、第三数据子信号和第四数据子信号；数据处理电路11包括第一锁存器、第二锁存器、第三锁存器、第四锁存器和输出模块；
数据处理电路11，具体用于通过第一锁存器存储第一数据子信号，通过第二锁存器存储第二数据子信号，通过第三锁存器存储第三数据子信号，通过第四锁存器存储第四数据子信号；以及
通过输出模块对第一数据子信号、第二数据子信号、第三数据子信号和第四数据子信号进行序列化输出，得到第二数据信号。
综上所述，一方面，本申请实施例通过在数据传输电路中增加驱动调整电路，能够在大负载（例如高频）状态下通过驱动调整电路对信号进行驱动增强，提高信号的传输性能，减少码间干扰，达到更快的数据传输速度；另一方面，本申请实施例还提供了驱动调整电路的多种设计方法，以便针对实际情况灵活设置驱动调整电路的数量和位置；再一方面，本申请实施例还提供了针对驱动调整电路的多层次控制策略，不仅能够开启/关闭驱动调整电路，还能够调节驱动调整电路的工作参数，以便更好的针对不同场景进行驱动增强，在保证数据传输性能的同时降低功耗。
本申请实施例提供了一种数据传输电路，该数据传输电路包括数据处理电路，用于接收处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；数据驱动电路，包括驱动主体电路和驱动调整电路，用于在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并通过驱动主体电路对增强后的第二数据信号进行驱动处理，得到目标传输信号。这样，通过驱动调整电路能够对传输过程中的信号进行驱动增强处理，提高信号的传输性能，从而部分改善码间干扰问题，提高数据传输的速度。
在本申请的一实施例中，参见图5，其示出了本申请实施例提供的一种数据传输方法的流程示意图。如图5所示，该方法可以包括：
S301：确定处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号。
需要说明的是，本申请实施例中的数据传输方法应用于多种电子设备，例如DRAM、静态随机存取存储器（Static Random-Access Memory，SRAM）、同步动态随机存储器（Synchronous Dynamic Random Access Memory，SDRAM）等，本申请实施例后续仅作示例而不构成相关限制。
具体地，如图1所示，电子设备中至少包括数据传输电路10，且数据传输电路包括驱动调整电路122。
在本申请实施例中，需要将并行状态的第一数据信号转化为处于串行状态的第二数据信号，以便将第二数据信号向后传输。
S302：在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号。
需要说明的是，在电子设备的工作频率较高时，数据传输的速度较快，给数据传输电路10带来了较大压力。因此，在数据传输的过程中，可以开启驱动调整电路122，从而驱动调整电路122对第二数据信号进行驱动增强处理，然后对增强后的第二数据信号进行驱动以得到目标传输信号。这样，由于对传输过程中的信号进行了驱动增强，目标传输信号具有更好的传输性能，向后传输的速度更快，能够避免码间干扰，提高半导体存储器的工作频率。
在一些实施例中，该方法还可以包括：
在驱动调整电路处于关闭状态下，直接对第二数据信号进行驱动处理，得到目标传输信号。
需要说明的是，在传输速度较低的情况下，在将并行的第一数据信号转化为串行的第二数据信号后，直接对第二数据信号进行驱动处理，得到目标传输信号。如此，在传输速度较低时关闭驱动调整电路122，能够节省电流，降低功耗。
在一些实施例中，所述对第二数据信号进行驱动增强处理，可以包括：
对第一电压值进行电压下拉处理，得到第二电压值，以及对第三电压值进行电压上拉处理，得到第四电压值，以实现驱动增强处理。
在这里，第一电压值和第二电压值均处于第一电平范围内，且第二电压值小于第一电压值，第三电压值和第四电压值都在第二电平范围内，且第四电压值大于第三电压值，第二电压值大于第四电压值。
需要说明的是，第一电平范围可以是逻辑“1”信号的电平范围，第二电平范围可以是逻辑“0”信号的电平范围。也就是说，第一电压值/第二电压值是指第二数据信号中的逻辑“1”信号，第三电压值/第四电压值是指第二数据信号中的逻辑“0”信号。
这样，如图1所示，在开启驱动调整电路122后，驱动调整电路122对第二数据信号中的逻辑“1”信号进行电压下拉，同时对第二数据信号中的逻辑“0”信号进行电压上拉，以得到增强后的第二数据信号。这样，通过驱动增强处理，逻辑“1”信号和逻辑“0”信号之间的压差减小，能够以更快的速度向后传输。
需要说明的是，本申请实施例中的驱动处理可以包括两级驱动，即预驱动和主驱动。因此，可以在预驱动之前设置驱动调整电路122，也可以在主驱动之前设置驱动调整电路122，或者在预驱动和主驱动之前均设置驱动调整电路122。
因此，在一种具体的实施例中，如图2所示，在主驱动之前设置驱动调整电路122。相应地，所述通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号，可以包括：
对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；
在驱动调整电路处于开启状态时，通过驱动调整电路对预驱动后的第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行主驱动处理，得到目标传输信号；
在驱动调整电路处于关闭状态时，直接对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
需要说明的是，如图2所示，数据传输过程包括以下两种情况：
（1）在开启驱动调整电路122的情况下，将并行的第一数据信号转化为串行的第二数据信号，对第二数据信号先进行预驱动，然后对预驱动后的第二数据信号进行增强，最后对增强后的第二数据信号进行主驱动，从而得到目标传输信号。
（2）在关闭驱动调整电路122的情况下，将并行的第一数据信号转化为串行的第二数据信号，对第二数据信号先进行预驱动，然后对预驱动后的第二数据信号进行主驱动，得到目标传输信号。
这样，通过改变驱动调整电路122的状态，可以应对不同的负载情况，兼顾信号传输性能和能耗。
在另一种具体的实施例中，如图3所示，在预驱动之前和主驱动之前分别设置一驱动调整电路。相应地，驱动调整电路122包括第一调整电路1221和第二调整电路1222。
相应地，所述通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号，可以包括：
在第一调整电路和第二调整电路均处于开启状态时，通过第一调整电路对第二数据信号进行驱动增强处理，得到一次增强后的第二数据信号；对一次增强后的第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到二次增强后的第二数据信号；对二次增强后的第二数据信号进行主驱动处理，得到目标传输信号；
在第一调整电路处于关闭状态且第二调整电路处于开启状态时，对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号；通过第二调整电路对预驱动后的第二数据信号进行驱动增强处理，得到增强后的第二数据信号；对增强后的第二数据信号进行主驱动处理，得到目标传输信号；
在第一调整电路和第二调整电路均处于关闭状态时，对第二数据信号进行预驱动处理，得到预驱动后的第二数据信号，并对预驱动后的第二数据信号进行主驱动处理，得到目标传输信号。
需要说明的是，如图3所示，数据传输电路10的工作过程包括以下三种情况：
（1）在开启第一调整电路1221和第二调整电路1222的情况下，将并行的第一数据信号转化为串行的第二数据信号，由第一调整电路1221对第二数据信号进行一次增强，然后由对一次增强后的第二数据信号进行预驱动，接着由第二调整电路1222对预驱动后的第二数据信号进行二次增强，最后对二次增强后的第二数据信号进行主驱动，从而得到目标传输信号。
（2）在关闭第一调整电路1221且开启第二调整电路1222的情况下，在将并行的第一数据信号转化为串行的第二数据信号后，对第二数据信号先进行预驱动，然后由第二调整电路1222对预驱动后的第二数据信号进行增强，然后对增强后的第二数据信号进行主驱动，得到目标传输信号。
（3）在关闭第一调整电路1221且关闭第二调整电路1222的情况下，在将并行的第一数据信号转化为串行的第二数据信号后，对第二数据信号先进行预驱动，然后对预驱动后的第二数据信号进行主驱动，得到目标传输信号。
需要说明的是，数据传输电路10的工作过程还可以包括第四种情况，即开启第一调整电路1221且关闭第二调整电路1222。该情况前述的第二种情况（关闭第一调整电路且开启第二调整电路）效果比较接近。为了提高控制效率，本申请实施例暂未启用这种情况，本领域技术人员可以根据实际情况进行选用。因此这种情况也在本申请实施例的保护范围之内。
这样，通过改变第一调整电路1221和第二调整电路1222的状态，可以应对不同的负载情况，兼顾信号传输性能和能耗。
本申请实施例还可以驱动调整电路进行多层次的控制，以兼顾传输效率和功耗。因此，在一些实施例中，该方法还可以包括：
根据电子设备所处的工作状态，控制驱动调整电路处于开启状态或者关闭状态；和/或，根据电子设备所处的工作状态，调整驱动调整电路的工作参数，以调整驱动调整电路进行驱动增强处理的幅度。
需要说明的是，在本申请实施例中，一个具体的驱动调整电路可以提供至少两个层次的控制策略，首先，可以控制驱动调整电路开启或者关闭，以控制是否进行驱动增强处理；其次，在驱动调整电路处于开启状态时，还可以控制驱动调整电路的工作参数，从而调整驱动增强处理的幅度。
本申请实施例提供了一种数据传输方法，确定处于并行状态的第一数据信号，将第一数据信号转化为处于串行状态的第二数据信号；在驱动调整电路处于开启状态时，通过驱动调整电路对第二数据信号进行驱动增强处理，并对增强后的第二数据信号进行驱动处理，得到目标传输信号。这样，通过驱动调整电路能够对传输过程中的信号进行驱动增强处理，提高信号的传输性能，从而部分改善码间干扰问题，提高数据传输的速度。
在本申请的一实施例中，参见图6，其示出了本申请实施例提供的一种数据传输电路10的具体结构示意图。
如图6所示，数据传输电路10包括半频区域（Half Frequency Domain）和全频区域（Full Frequency Domain）。其中，
数据传输电路10在半频区域包括锁存器401、锁存器402、锁存器403、锁存器404。锁存器401、锁存器402、锁存器403、锁存器404以及输出模块（图中未示出）共同构成4-1MUX（相当于数据处理电路），利用4-1MUX接收并行的数据信号（D0、D1、D2和D3，相当于第一数据信号），并对其进行序列化输出，得到串行的数据信号（相当于第二数据信号）。
数据传输电路10在全频区域包括预驱动电路和主驱动电路。在这里，将预驱动电路的输入端称为Node A，将主驱动电路的输入端称为Node B。在Node A处设置第一调整电路，在Node B处设置第二调整电路。其中，第一调整电路包括第一非门模块405、第二非门模块406和第三可调非门模块407，第二调整电路包括第一非门模块408、第二非门模块409和第三可调非门模块410，其具体连接关系参见图6。
这样，在高频状态下，在利用预驱动电路和主驱动电路对信号进行驱动处理的过程中，通过Node A处的第一调整电路和Node B处的第二调整电路对信号进行驱动增强，以便提高信号的传输性能，加快信号的传输速度，改善电子设备在高频状态下出现的码间干扰问题，期望电子设备具有更高的工作频率。在中频状态下，可以关闭Node A处的第一调整电路，在利用预驱动电路和主驱动电路对信号进行驱动处理的过程中，仅通过Node B处的第二调整电路对信号进行驱动增强，从而在保证信号传输性能的情况下尽量节省功耗。在低频状态下，可以同时关闭Node A处的第一调整电路和Node B处的第二调整电路，即不对信号进行驱动增强，只是利用预驱动电路和主驱动电路对信号进行驱动处理，节省电流且降低功耗。
除此之外，根据具体的工作频率数值，可以通过调节驱动调整电路（第一调整电路或第二调整电路）中的第三可调非门模块来调节驱动调整电路的性能，从而提供多层次的控制策略，更好地兼顾功耗和传输性能。
本申请实施例提供了一种数据传输电路，通过本申请实施例对前述实施例的进一步解释，可以看出，本申请实施例通过增加第一调整电路/第二调整电路来减少4-1 MUX在高频状态下存在的码间干扰问题，提供更快的信号传输速度，从而电子设备达到更快的数据传输速度。另外，驱动调整电路（即第一调整电路或第二调整电路）的开启将会产生较大的电流，存在一定的功耗。因此，在高频状态下，可以开启驱动调整电路以提高信号传输速度，在非高频状态下，可以关闭驱动调整电路以节省功耗，更好地兼顾功耗和传输性能。
在本申请的再一实施例中，参见图7，其示出了本申请实施例提供的一种电子设备50的结构示意图。如图7所示，该电子设备50包括前述实施例任一项的数据传输电路10。
由于电子设备50包括数据传输电路10，通过驱动调整电路能够对传输过程中的信号进行驱动增强处理，提高信号的传输性能，从而部分改善码间干扰问题，提高数据传输的速度。
以上，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种数据传输电路，其特征在于，包括：
数据处理电路，用于接收处于并行状态的第一数据信号，将所述第一数据信号转化为处于串行状态的第二数据信号，所述第二数据信号包括逻辑1信号和逻辑0信号；
数据驱动电路，包括驱动主体电路和驱动调整电路，用于在所述驱动调整电路处于开启状态时，通过所述驱动调整电路对第二数据信号中的逻辑1信号进行电压下拉，对第二数据信号中的逻辑0信号进行电压上拉，减小所述逻辑1信号和逻辑0信号之间的压差，使充放电时间变短以实现驱动增强处理，并通过所述驱动主体电路对增强后的所述第二数据信号进行驱动处理，得到目标传输信号；所述驱动增强处理用于降低处于串行状态的第二数据信号的码间干扰；
其中，所述驱动调整电路包括第一非门模块、第二非门模块和第三可调非门模块；其中，
所述第一非门模块的输出端和所述第二非门模块的输入端连接，所述第二非门模块的输出端与所述第三可调非门模块的输入端连接；
所述第三可调非门模块的输出端，与所述第一非门模块的输入端连接，用于接收所述第二数据信号，并输出增强后的所述第二数据信号；所述第三可调非门模块将所述驱动调整电路的输出信号叠加在所述第二数据信号上，得到增强后的所述第二数据信号，且所述第二数据信号与增强后的所述第二数据信号的逻辑性质相同。
2.根据权利要求1所述的数据传输电路，其特征在于，
所述传输电路，还用于在所述驱动调整电路处于关闭状态下，通过所述驱动主体电路直接对所述第二数据信号进行驱动处理，得到所述目标传输信号。
3.根据权利要求1所述的数据传输电路，其特征在于，所述驱动主体电路包括预驱动电路和主驱动电路，所述驱动调整电路与所述主驱动电路的输入端连接；其中，
所述预驱动电路，用于对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；
所述主驱动电路，用于在所述驱动调整电路处于开启状态时，在经由所述驱动调整电路对预驱动后的所述第二数据信号进行驱动增强处理后，对增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
4.根据权利要求3所述的数据传输电路，其特征在于，
所述主驱动电路，还用于在所述驱动调整电路处于关闭状态时，直接对预驱动后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
5.根据权利要求1所述的数据传输电路，其特征在于，所述驱动主体电路包括预驱动电路和主驱动电路，所述驱动调整电路包括第一调整电路和第二调整电路，所述第一调整电路与所述预驱动电路的输入端连接，所述第二调整电路与所述主驱动电路的输入端连接；其中，
所述数据驱动电路，还用于在所述第一调整电路和所述第二调整电路均处于开启状态时，通过所述第一调整电路对所述第二数据信号进行驱动增强处理，得到一次增强后的所述第二数据信号；通过所述预驱动电路对一次增强后的所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；通过所述第二调整电路对预驱动后的所述第二数据信号进行驱动增强处理，得到二次增强后的所述第二数据信号；通过所述主驱动电路对二次增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
6.根据权利要求5所述的数据传输电路，其特征在于，
所述数据驱动电路，还用于在所述第一调整电路处于关闭状态且所述第二调整电路处于开启状态时，通过所述预驱动电路直接对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；通过所述第二调整电路对预驱动后的所述第二数据信号进行驱动增强处理，得到增强后的所述第二数据信号；通过所述主驱动电路对增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
7.根据权利要求5所述的数据传输电路，其特征在于，
所述数据驱动电路，还用于在所述第一调整电路和所述第二调整电路均处于关闭状态时，通过所述预驱动电路直接对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；通过所述主驱动电路直接对预驱动后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
8.根据权利要求5-7任一项所述的数据传输电路，其特征在于，所述数据传输电路还包括控制电路；
所述控制电路，用于控制所述驱动调整电路处于开启状态或者关闭状态；和/或，调整所述驱动调整电路的工作参数，以调整所述驱动调整电路进行驱动增强处理的幅度。
9.根据权利要求8所述的数据传输电路，其特征在于，
所述控制电路，还用于通过第二非门模块，控制所述驱动调整电路处于开启状态或者关闭状态；和/或通过所述第三可调非门模块，调整所述驱动调整电路的工作参数。
10.根据权利要求9所述的数据传输电路，其特征在于，所述数据传输电路应用于电子设备；
所述控制电路，还用于在所述电子设备处于第一工作状态时，控制所述第一调整电路和所述第二调整电路均处于开启状态；或者
在所述电子设备处于第二工作状态时，控制所述第一调整电路处于关闭状态，所述第二调整电路处于开启状态；或者
在所述电子设备处于第三工作状态时，控制所述第一调整电路和所述第二调整电路均处于关闭状态；
其中，所述工作状态指示所述电子设备的工作频率。
11.根据权利要求10所述的数据传输电路，其特征在于，
所述控制电路，还用于根据所述电子设备所处的工作状态，调整所述第一调整电路的工作参数，以调整所述第一调整电路进行驱动增强处理时的幅度；和/或
根据所述电子设备的工作频率，调整所述第二调整电路的工作参数，以调整所述第二调整电路进行驱动增强处理时的幅度。
12.根据权利要求1所述的数据传输电路，其特征在于，所述第一数据信号包括第一数据子信号、第二数据子信号、第三数据子信号和第四数据子信号；所述数据处理电路包括第一锁存器、第二锁存器、第三锁存器、第四锁存器和输出模块；其中，
所述数据处理电路，具体用于通过所述第一锁存器存储所述第一数据子信号，通过所述第二锁存器存储所述第二数据子信号，通过所述第三锁存器存储所述第三数据子信号，通过所述第四锁存器存储所述第四数据子信号；以及
通过所述输出模块对所述第一数据子信号、所述第二数据子信号、所述第三数据子信号和所述第四数据子信号进行序列化输出，得到所述第二数据信号。
13.一种数据传输方法，其特征在于，应用于数据传输电路，且所述数据传输电路包括驱动调整电路，所述方法包括：
确定处于并行状态的第一数据信号，将所述第一数据信号转化为处于串行状态的第二数据信号；所述第二数据信号包括逻辑1信号和逻辑0信号；
在所述驱动调整电路处于开启状态时，通过所述驱动调整电路对第二数据信号中的逻辑1信号进行电压下拉，对第二数据信号中的逻辑0信号进行电压上拉，减小所述逻辑1信号和逻辑0信号之间的压差，使充放电时间变短以实现驱动增强处理，并对增强后的所述第二数据信号进行驱动处理，得到目标传输信号；所述驱动增强处理用于降低处于串行状态的第二数据信号的码间干扰；
其中，所述驱动调整电路包括第一非门模块、第二非门模块和第三可调非门模块；其中，
所述第一非门模块的输出端和所述第二非门模块的输入端连接，所述第二非门模块的输出端与所述第三可调非门模块的输入端连接；
所述第三可调非门模块的输出端，与所述第一非门模块的输入端连接，用于接收所述第二数据信号，并输出增强后的所述第二数据信号；所述第三可调非门模块将所述驱动调整电路的输出信号叠加在所述第二数据信号上，得到增强后的所述第二数据信号，且所述第二数据信号与增强后的所述第二数据信号的逻辑性质相同。
14.根据权利要求13所述的数据传输方法，其特征在于，所述方法还包括：
在所述驱动调整电路处于关闭状态下，直接对所述第二数据信号进行驱动处理，得到所述目标传输信号。
15.根据权利要求13所述的数据传输方法，其特征在于，所述方法还包括：
对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；
在所述驱动调整电路处于开启状态时，通过所述驱动调整电路对预驱动后的所述第二数据信号进行驱动增强处理，并对增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号；
在所述驱动调整电路处于关闭状态时，直接对预驱动后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
16.根据权利要求13所述的数据传输方法，其特征在于，所述驱动调整电路包括第一调整电路和第二调整电路；所述方法还包括：
在所述第一调整电路和所述第二调整电路均处于开启状态时，通过所述第一调整电路对所述第二数据信号进行驱动增强处理，得到一次增强后的所述第二数据信号；对一次增强后的所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；通过所述第二调整电路对预驱动后的所述第二数据信号进行驱动增强处理，得到二次增强后的所述第二数据信号；对二次增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号；
在所述第一调整电路处于关闭状态且所述第二调整电路处于开启状态时，对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号；通过所述第二调整电路对预驱动后的所述第二数据信号进行驱动增强处理，得到增强后的所述第二数据信号；对增强后的所述第二数据信号进行主驱动处理，得到所述目标传输信号；
在所述第一调整电路和所述第二调整电路均处于关闭状态时，对所述第二数据信号进行预驱动处理，得到预驱动后的所述第二数据信号，并对预驱动后的所述第二数据信号进行主驱动处理，得到所述目标传输信号。
17.根据权利要求13所述的数据传输方法，其特征在于，所述数据传输电路应用于电子设备，所述方法还包括：
根据所述电子设备所处的工作状态，控制所述驱动调整电路处于开启状态或者关闭状态；和/或，根据电子设备所处的工作状态，调整所述驱动调整电路的工作参数，以调整所述驱动调整电路进行驱动增强处理的幅度。
18.一种电子设备，其特征在于，所述电子设备包括如权利要求1至12任一项所述的数据传输电路。
CN202210011419.1A 2022-01-06 2022-01-06 一种数据传输电路、数据传输方法和电子设备 Active CN114024544B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210011419.1A CN114024544B (zh) 2022-01-06 2022-01-06 一种数据传输电路、数据传输方法和电子设备
PCT/CN2022/082208 WO2023130588A1 (zh) 2022-01-06 2022-03-22 一种数据传输电路、数据传输方法和电子设备
US18/366,804 US20230378955A1 (en) 2022-01-06 2023-08-08 Data transmission circuit, data transmission method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210011419.1A CN114024544B (zh) 2022-01-06 2022-01-06 一种数据传输电路、数据传输方法和电子设备

Publications (2)

Publication Number Publication Date
CN114024544A CN114024544A (zh) 2022-02-08
CN114024544B true CN114024544B (zh) 2022-07-26

Family

ID=80069639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210011419.1A Active CN114024544B (zh) 2022-01-06 2022-01-06 一种数据传输电路、数据传输方法和电子设备

Country Status (3)

Country Link
US (1) US20230378955A1 (zh)
CN (1) CN114024544B (zh)
WO (1) WO2023130588A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114024545B (zh) 2022-01-06 2022-04-26 长鑫存储技术有限公司 一种驱动调整电路和电子设备
CN114024544B (zh) * 2022-01-06 2022-07-26 长鑫存储技术有限公司 一种数据传输电路、数据传输方法和电子设备
CN117176180A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 数据处理电路、方法、发送电路以及半导体存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060690A (ja) * 2004-08-23 2006-03-02 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 適応型インバータ
KR100755369B1 (ko) * 2006-01-03 2007-09-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 및이의 스윙폭 제어 방법
KR100907012B1 (ko) * 2007-12-27 2009-07-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
US8203900B2 (en) * 2009-07-09 2012-06-19 Micron Technology, Inc. Data serializers, output buffers, memory devices and methods of serializing
KR102006022B1 (ko) * 2013-11-06 2019-08-01 에스케이하이닉스 주식회사 직렬변환기
CN111030703B (zh) * 2019-12-27 2022-11-04 龙迅半导体（合肥）股份有限公司 一种高速串行发送电路及其电源抖动补偿电路
US11031054B1 (en) * 2020-01-22 2021-06-08 Micron Technology, Inc. Apparatuses and methods for pre-emphasis control
CN114024544B (zh) * 2022-01-06 2022-07-26 长鑫存储技术有限公司 一种数据传输电路、数据传输方法和电子设备

Also Published As

Publication number Publication date
CN114024544A (zh) 2022-02-08
WO2023130588A1 (zh) 2023-07-13
US20230378955A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
CN114024544B (zh) 一种数据传输电路、数据传输方法和电子设备
US10861531B2 (en) Apparatuses and methods for providing additional drive to multilevel signals representing data
US11088895B2 (en) Methods and apparatuses for signal translation in a buffered memory
US7701257B2 (en) Data receiver and semiconductor device including the data receiver
US7486125B2 (en) Delay cells and delay line circuits having the same
US8004311B2 (en) Input/output circuit and integrated circuit apparatus including the same
US7358774B2 (en) Output driver circuit with pre-emphasis function
TW201931139A (zh) 用於功率效率驅動電路之裝置與方法
EP3893241A1 (en) Read operation circuit, semiconductor memory and read operation method
CN113162653B (zh) 用于预增强控制的设备和方法
US7703063B2 (en) Implementing memory read data eye stretcher
KR102021336B1 (ko) 반도체 장치 및 그 동작방법
US6448807B1 (en) Dynamic impedance controlled driver for improved slew rate and glitch termination
US20210247928A1 (en) Read operation circuit, semiconductor memory, and read operation method
US20020149403A1 (en) Semiconductor device and method of outputting data therein
US10339986B1 (en) Data latch circuit and pulse signal generator thereof
KR100919813B1 (ko) 데이터 스트로브신호 생성회로
CN114024545B (zh) 一种驱动调整电路和电子设备
Lee et al. A 27% reduction in transceiver power for single-ended point-to-point DRAM interface with the termination resistance of 4× Z 0 at both TX and RX
WO2022147000A1 (en) Equalization for pulse-amplitude modulation
KR20020022422A (ko) 전력소모 및 면적을 최소화할 수 있는 출력드라이버
TWI822389B (zh) 輸出驅動器以及輸出驅動方法
CN115694512A (zh) 一种数据转换电路、方法和存储器
CN113992486B (zh) 一种自适应双标分量极值对比判决反馈均衡电路
US11615824B2 (en) Serializer and memory device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant