JP5000847B2 - 半導体素子のセルチャンネルイオン注入方法 - Google Patents

半導体素子のセルチャンネルイオン注入方法 Download PDF

Info

Publication number
JP5000847B2
JP5000847B2 JP2004361472A JP2004361472A JP5000847B2 JP 5000847 B2 JP5000847 B2 JP 5000847B2 JP 2004361472 A JP2004361472 A JP 2004361472A JP 2004361472 A JP2004361472 A JP 2004361472A JP 5000847 B2 JP5000847 B2 JP 5000847B2
Authority
JP
Japan
Prior art keywords
ion implantation
region
cell
channel ion
cell channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004361472A
Other languages
English (en)
Other versions
JP2006073981A (ja
Inventor
元 暢 李
祐 景 宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006073981A publication Critical patent/JP2006073981A/ja
Application granted granted Critical
Publication of JP5000847B2 publication Critical patent/JP5000847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P30/20—
    • H10P30/21—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H10P30/204—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体素子のセルチャンネルイオン注入方法に関し、特にセル領域のビットラインコンタクト領域と、前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部には不純物を２回注入し、セル領域の他の部分には１回のみ注入することにより、貯蔵電極コンタクト領域の漏洩電流を減少させ、素子のリフレッシュ特性を向上させることができる半導体素子のセルチャンネルイオン注入方法に関する。
半導体素子の高集積化が進むに伴い集積度を高めることも重要であるが、素子それぞれの特性を向上させることも非常に重要である。特に、素子のリフレッシュ特性は素子の動作に非常に大きい影響を及ぼすので特に重要である。素子のリフレッシュ特性を向上させるため、チャンネルイオン注入やソース／ドレインジャンクションイオン注入条件を最適化する方法が提案されたが、これだけでは素子のリフレッシュ特性を向上させるには限界がある。このような限界を克服するため、貯蔵電極コンタクト領域の漏洩電流を減少させて素子のリフレッシュ特性を向上させる方法が必要となった。
本発明は、イオン注入マスクを利用してセル領域のビットラインコンタクト領域と、前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部には不純物を２回注入し、セル領域の他の部分には１回のみ注入することにより、貯蔵電極コンタクト領域の漏洩電流を減少させ、素子のリフレッシュ特性を向上させることができる半導体素子のセルチャンネルイオン注入方法を提供することに目的がある。
本発明に係る半導体素子のセルチャンネルイオン注入方法は、セル領域を備えた半導体基板を含む半導体素子のセルチャンネルイオン注入方法において、セルチャンネルイオン注入工程を行なうが、前記セル領域中ビットラインコンタクト領域及び前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部にはセルチャンネルイオン注入工程を２回行ない、前記セル領域の他の領域には１回行なって前記ビットラインコンタクト領域及びチャンネル領域のエッジ部の不純物濃度を前記他の領域より増加させることを特徴とする。
請求項１及び２に記載の発明は、セル領域を備えた半導体基板を含む半導体素子のセルチャンネルイオン注入方法において、前記セル領域のうち、ビットラインコンタクト領域及び前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部にはセルチャンネルイオン注入工程を２回行ない、前記セル領域の他の領域には１回行なって前記ビットラインコンタクト領域及びチャンネル領域のエッジ部の不純物濃度を、前記他の領域より増加させることを特徴とする。
また、請求項１に記載の発明に係るセルチャンネルイオン注入方法には、１次セルチャンネルイオン注入工程を行なって前記セル領域の半導体基板表面に不純物を注入する段階、前記ビットラインコンタクト領域及びチャンネル領域のエッジ部を露出させる感光膜パターンを形成する段階、前記感光膜パターンをイオン注入マスクとして２次セルチャンネルイオン注入工程を行ない、前記露出したビットラインコンタクト領域及びチャンネル領域のエッジ部に不純物を注入する段階、前記感光膜パターンを除去する段階、前記１次セルチャンネルイオン注入工程及び前記２次セルチャンネルイオン注入工程によって不純物が注入された前記半導体基板にワードラインを形成する段階、前記ワードラインを形成した後、前記ワードラインをマスクとして前記半導体基板にソース／ドレインを形成する段階を含むことを特徴とする。
また、請求項２に記載の発明に係るセルチャンネルイオン注入方法には、前記セル領域の半導体基板表面に前記ビットラインコンタクト領域及びチャンネル領域のエッジ部を露出させる感光膜パターンを形成する段階、前記感光膜パターンをイオン注入マスクとして１次セルチャンネルイオン注入工程を行ない、前記露出したビットラインコンタクト領域及びチャンネル領域のエッジ部に不純物を注入する段階、前記感光膜パターンを除去する段階、２次セルチャンネルイオン注入工程を行なって前記セル領域の半導体基板表面に不純物を注入する段階、前記１次セルチャンネルイオン注入工程及び前記２次セルチャンネルイオン注入工程によって不純物が注入された前記半導体基板にワードラインを形成する段階、前記ワードラインを形成した後、前記ワードラインをマスクとして前記半導体基板にソース／ドレインを形成する段階を含むことを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の発明において、前記感光膜パターンは、ライン様であることを特徴とする。
請求項４に記載の発明は、請求項１又は２に記載の発明において、前記露出するチャンネル領域のエッジ部の幅は、ワードラインの幅より小さいことを特徴とする。
請求項５に記載の発明は、請求項１に記載の発明において、前記２次セルチャンネルイオン注入工程のドーズ量は、前記１次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であることを特徴とする。
請求項６に記載の発明は、請求項２に記載の発明において、前記１次セルチャンネルイオン注入工程のドーズ量は、前記２次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であることを特徴とする。
請求項７に記載の発明は、請求項１又は２に記載の発明において、前記１次セルチャンネルイオン注入工程の不純物は、前記２次セルチャンネルイオン注入工程の不純物と同一であるか、異なることを特徴とする。
本発明に係る半導体素子のセルチャンネルイオン注入方法は、イオン注入マスクを利用してセル領域のビットラインコンタクト領域と、前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部には不純物を２回注入し、セル領域の他の部分には１回のみ注入することにより、貯蔵電極コンタクト領域の不純物濃度を低く維持して貯蔵電極コンタクト領域の漏洩電流を減少させ、素子のリフレッシュ特性を向上させるという効果がある。
以下、本発明の実施の形態を図面を参照して詳しく説明する。
図１〜図３は、本発明に係る半導体素子のセルチャンネルイオン注入方法を示す平面図及び断面図等である。右側の断面図は、左側の平面図のＩ−Ｉ’に沿う断面を示す図である。
図１〜図３に示されているように、セル領域の半導体基板１００上に通常の素子分離工程を進めて活性領域１１０を定義する素子分離膜１２０を形成する。次には、１次セルチャンネルイオン注入工程を行ない、セル領域の半導体基板１００の表面に不純物を注入して不純物注入領域１３０を形成する。
図２に示されているように、ビットラインコンタクトに予定された領域及びチャンネル領域のエッジ部１４０を露出させる感光膜パターン１５０を形成する。ここで、感光膜パターン１５０はライン様であるのが好ましく、前記露出するチャンネル領域のエッジ部の幅はワードラインの幅より小さいのが好ましい。すなわち、下記の２次セルチャンネルイオン注入により形成される不純物注入領域１６０と、ワードラインとオーバーラップされる領域の幅（図３のＷＯＬ）はワードラインの幅より小さい。
次には、感光膜パターン１５０をイオン注入マスクとして２次セルチャンネルイオン注入工程を行ない、露出したビットラインコンタクト予定領域及びチャンネル領域のエッジ部１４０に不純物を注入して不純物注入領域１６０を形成する。前記２次セルチャンネルイオン注入工程のドーズ量は、前記１次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であるのが好ましく、前記１次セルチャンネルイオン注入工程の不純物は前記２次セルチャンネルイオン注入工程の不純物と同一のものを利用するか、異なるものを利用することもできる。
ここで、ビットラインコンタクト予定領域及びチャンネル領域のエッジ部には１次及び２次セルチャンネルイオン注入工程により不純物が２回注入され、その他のセル領域には１回のみ注入されてビットラインコンタクト予定領域及びチャンネル領域のエッジ部の不純物注入濃度が他のセル領域より高い。
図３に示されているように、感光膜パターン１５０を除去してワードライン１７０及びソース／ドレイン領域（図示省略）を形成する。
本発明の他の実施の形態として、イオン注入工程の順序を変えてセルチャンネルイオン注入工程を行なうこともできる。すなわち、セル領域の半導体基板表面にビットラインコンタクト領域及びチャンネル領域のエッジ部を露出させる感光膜パターンを先ず形成し、１次セルチャンネルイオン注入を行なったあと感光膜を除去し、別途のイオン注入マスクなく２次セルチャンネルイオン注入を行なってセル領域の半導体基板の全面に不純物を注入することもできる。この場合は、前記１次セルチャンネルイオン注入工程のドーズ量は前記２次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であるのが好ましい。
図４は、本発明に基づき製造した半導体素子のしきい電圧及びポーズリフレッシュ時間（pause refresh time）を示すグラフである。図４において、split-1及びsplit-2はそれぞれ１次セルチャンネルイオン注入工程と２次セルチャンネルイオン注入工程のドーズ量を変更しながら得たしきい電圧及びリフレッシュ時間を表わす。図４に示されているように、本発明に係るセルチャンネルイオン注入方法に基づき製造したトランジスタは、従来のトランジスタ（reference）と同一のしきい電圧を有すると共に１０〜２７％改善されたリフレッシュ特性を有することが分かる。
本発明に係る半導体素子のセルチャンネルイオン注入方法を示す平面図及び断面図等である。 本発明に係る半導体素子のセルチャンネルイオン注入方法を示す平面図及び断面図等である。 本発明に係る半導体素子のセルチャンネルイオン注入方法を示す平面図及び断面図等である。 本発明に基づき製造した半導体素子のしきい電圧及びポーズリフレッシュ時間（pause refresh time）を示すグラフである。
符号の説明
１００ 半導体基板
１１０ 活性領域
１２０ 素子分離膜
１３０、１６０ 不純物注入領域
１４０ チャンネル領域のエッジ部
１５０ 感光膜パターン
１７０ ワードライン

Claims (7)

  1. セル領域を備えた半導体基板を含む半導体素子のセルチャンネルイオン注入方法において、
    前記セル領域のうち、ビットラインコンタクト領域及び前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部にはセルチャンネルイオン注入工程を２回行ない、前記セル領域の他の領域には１回行なって前記ビットラインコンタクト領域及びチャンネル領域のエッジ部の不純物濃度を、前記他の領域より増加させる方法であって、
    １次セルチャンネルイオン注入工程を行なって前記セル領域の半導体基板表面に不純物を注入する段階、
    前記ビットラインコンタクト領域及びチャンネル領域のエッジ部を露出させる感光膜パターンを形成する段階、
    前記感光膜パターンをイオン注入マスクとして２次セルチャンネルイオン注入工程を行ない、前記露出したビットラインコンタクト領域及びチャンネル領域のエッジ部に不純物を注入する段階、
    前記感光膜パターンを除去する段階、
    前記１次セルチャンネルイオン注入工程及び前記２次セルチャンネルイオン注入工程によって不純物が注入された前記半導体基板にワードラインを形成する段階、
    前記ワードラインが形成された後、前記ワードラインをマスクとして前記半導体基板にソース／ドレインを形成する段階
    を含むことを特徴とする半導体素子のセルチャンネルイオン注入方法。
  2. セル領域を備えた半導体基板を含む半導体素子のセルチャンネルイオン注入方法において、
    前記セル領域のうち、ビットラインコンタクト領域及び前記ビットラインコンタクト領域と隣接したチャンネル領域のエッジ部にはセルチャンネルイオン注入工程を２回行ない、前記セル領域の他の領域には１回行なって前記ビットラインコンタクト領域及びチャンネル領域のエッジ部の不純物濃度を、前記他の領域より増加させる方法であって、
    前記セル領域の半導体基板表面に前記ビットラインコンタクト領域及びチャンネル領域のエッジ部を露出させる感光膜パターンを形成する段階、
    前記感光膜パターンをイオン注入マスクとして１次セルチャンネルイオン注入工程を行ない、前記露出したビットラインコンタクト領域及びチャンネル領域のエッジ部に不純物を注入する段階、
    前記感光膜パターンを除去する段階、
    ２次セルチャンネルイオン注入工程を行なって前記セル領域の半導体基板表面に不純物を注入する段階、
    前記１次セルチャンネルイオン注入工程及び前記２次セルチャンネルイオン注入工程によって不純物が注入された前記半導体基板にワードラインを形成する段階、
    前記ワードラインが形成された後、前記ワードラインをマスクとして前記半導体基板にソース／ドレインを形成する段階
    を含むことを特徴とする半導体素子のセルチャンネルイオン注入方法。
  3. 前記感光膜パターンは、ライン様であることを特徴とする請求項１又は２に記載の半導体素子のセルチャンネルイオン注入方法。
  4. 前記露出するチャンネル領域のエッジ部の幅は、ワードラインの幅より小さいことを特徴とする請求項１又は２に記載の半導体素子のセルチャンネルイオン注入方法。
  5. 前記２次セルチャンネルイオン注入工程のドーズ量は、前記１次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であることを特徴とする請求項１に記載の半導体素子のセルチャンネルイオン注入方法。
  6. 前記１次セルチャンネルイオン注入工程のドーズ量は、前記２次セルチャンネルイオン注入工程のドーズ量の０.１〜１０倍であることを特徴とする請求項２に記載の半導体素子のセルチャンネルイオン注入方法。
  7. 前記１次セルチャンネルイオン注入工程の不純物は、前記２次セルチャンネルイオン注入工程の不純物と同一であるか、異なることを特徴とする請求項１又は２に記載の半導体素子のセルチャンネルイオン注入方法。
JP2004361472A 2004-09-02 2004-12-14 半導体素子のセルチャンネルイオン注入方法 Expired - Fee Related JP5000847B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-070016 2004-09-02
KR1020040070016A KR100596851B1 (ko) 2004-09-02 2004-09-02 반도체 소자의 셀 채널 이온 주입 방법

Publications (2)

Publication Number Publication Date
JP2006073981A JP2006073981A (ja) 2006-03-16
JP5000847B2 true JP5000847B2 (ja) 2012-08-15

Family

ID=36139598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004361472A Expired - Fee Related JP5000847B2 (ja) 2004-09-02 2004-12-14 半導体素子のセルチャンネルイオン注入方法

Country Status (5)

Country Link
US (1) US7393767B2 (ja)
JP (1) JP5000847B2 (ja)
KR (1) KR100596851B1 (ja)
CN (1) CN100364055C (ja)
TW (1) TWI294150B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
WO2012098759A1 (ja) * 2011-01-17 2012-07-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10074605B2 (en) * 2016-06-30 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell and array structure having a plurality of bit lines

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555027B2 (ja) * 1986-05-26 1996-11-20 株式会社日立製作所 半導体記憶装置
JP2577093B2 (ja) * 1989-09-14 1997-01-29 三星電子株式会社 マルチゲート型ｍｏｓ トランジスタ構造を具備した半導体素子のセルフアライメントイオン注入方法
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
JP3181773B2 (ja) * 1993-10-29 2001-07-03 シャープ株式会社 半導体装置の製造方法
TW304301B (ja) * 1994-12-01 1997-05-01 At & T Corp
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
CN1057867C (zh) * 1995-12-20 2000-10-25 台湾茂矽电子股份有限公司 注入磷形成补偿的器件沟道区的半导体器件的制造方法
JPH1098176A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
JP3777000B2 (ja) * 1996-12-20 2006-05-24 富士通株式会社 半導体装置とその製造方法
TW417256B (en) * 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
JP3390319B2 (ja) * 1997-02-03 2003-03-24 シャープ株式会社 半導体装置及びその製造方法
EP1008178B1 (de) * 1997-07-29 2003-11-12 Infineon Technologies AG Verfahren zur herstellung eines nur lese-speichers
US6274912B1 (en) * 1997-10-29 2001-08-14 Sony Corporation Semiconductor memory cell and method of manufacturing the same
JP3147847B2 (ja) * 1998-02-24 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
US6362049B1 (en) * 1998-12-04 2002-03-26 Advanced Micro Devices, Inc. High yield performance semiconductor process flow for NAND flash memory products
JP2000236074A (ja) * 1998-12-17 2000-08-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000260962A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体集積回路装置
CN1159576C (zh) * 1999-05-10 2004-07-28 三星电子株式会社 制造磁共振成像系统用的主磁体总成的方法
KR100351055B1 (ko) * 2000-06-27 2002-09-05 삼성전자 주식회사 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법
JP2002184879A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002198500A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法
KR20040000772A (ko) * 2002-06-25 2004-01-07 삼성전자주식회사 반도체 장치의 트랜지스터 제조 방법
KR100460067B1 (ko) * 2002-07-19 2004-12-04 주식회사 하이닉스반도체 반도체소자의 리프레시특성 개선방법
US6933557B2 (en) * 2003-08-11 2005-08-23 Atmel Corporation Fowler-Nordheim block alterable EEPROM memory cell
JP2005123384A (ja) * 2003-10-16 2005-05-12 Renesas Technology Corp 半導体装置およびその製造方法
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법

Also Published As

Publication number Publication date
KR20060021160A (ko) 2006-03-07
CN100364055C (zh) 2008-01-23
US7393767B2 (en) 2008-07-01
US20060046404A1 (en) 2006-03-02
JP2006073981A (ja) 2006-03-16
TW200610062A (en) 2006-03-16
TWI294150B (en) 2008-03-01
KR100596851B1 (ko) 2006-07-05
CN1744280A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
JP5000847B2 (ja) 半導体素子のセルチャンネルイオン注入方法
JP5000863B2 (ja) 半導体素子の製造方法
JP2006270044A (ja) フラッシュメモリ素子の製造方法
US7223661B2 (en) Method of manufacturing semiconductor device
JP4376325B2 (ja) 半導体記憶装置およびその製造方法
JP3854290B2 (ja) 半導体装置およびその製造方法
KR100567074B1 (ko) 반도체 소자의 제조방법
CN115424984B (zh) 一种提高mtp编程能力的工艺方法
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100905182B1 (ko) 반도체 소자 형성 방법
KR20070081271A (ko) 반도체 소자의 제조방법
KR20040062276A (ko) 플래시 메모리 소자의 주변 트랜지스터 형성방법
KR100680488B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20070025573A (ko) 셀-할로 이온주입을 이용한 스텝게이트 비대칭 리세스 셀의제조방법
KR20060076369A (ko) 반도체 소자의 제조방법
KR100972859B1 (ko) 이온 주입시 산란현상에 의해 변화하는 트랜지스터의 문턱전압의 제어방법
KR20050002507A (ko) 플래쉬 메모리셀 제조 방법
KR20050088687A (ko) 비대칭적인 소오스/드레인을 갖는 반도체 메모리 소자의제조방법
JP2005038875A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20060023340A (ko) 반도체 소자의 트랜지스터 형성방법
KR20080074573A (ko) 온 셀 영역에서 단채널을 갖는 마스크롬의 제조 방법 및이에 의해 제조된 마스크롬
KR20070003341A (ko) 반도체 소자의 제조방법
KR20080016197A (ko) 플래시 메모리 소자의 고전압 트랜지스터 형성방법
KR20070025575A (ko) 균일한 문턱전압을 갖도록 하는 스텝게이트 비대칭 리세스셀 형성방법
KR20090022781A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees