JP4998893B2 - 積層型チップキャパシタ - Google Patents

Description

本発明は積層型チップキャパシタに関するもので、特に、等価直列インダクタンス（Equivalent Series. Inductance，以下、「ＥＳＬ」という）の増加を最大に抑制しながら効率的にＥＳＲを増加させることができ、ＭＰＵの電力分配網のディカップリングキャパシタとして使用するのに適した多端子積層型チップキャパシタに関する。

高速ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）の動作周波数は増加し続け、消耗電流は持続的に大きくなり、ＭＰＵチップの使用電圧は低くなる傾向にある。従って、ＭＰＵの負荷電流（ｌｏａｄ ｃｕｒｒｅｎｔ）の急激な変化による供給ＤＣ電圧のノイズを一定の範囲（通常１０％）内に抑制することは難しくなりつつある。このような電圧ノイズを除去する手段として積層型チップキャパシタが電力分配網に広く使われている。このようなディカップリング用の積層型チップキャパシタは負荷電流の急激な変化時に電流をＣＰＵに供給することにより電圧ノイズを除去する役割をする。

最近、ＭＰＵの動作周波数がさらに増加するに伴い、負荷電流の変化がさらに激しくなり、これによってディカップリングキャパシタの容量とＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒiｅｓ Ｒｅｓiｓtａnｃｅ；等価直列抵抗）を増加させ、ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ；等価直列インダクタンス）を低くするよう求められている。これは広帯域の周波数範囲で電力分配網のインピーダンスの大きさが低くて一定に維持されるようにするためであり、究極的に負荷電流の急激な変化による供給ＤＣ電圧ノイズを抑制するのに役立つ。

ＥＳＬの減少のため、特許文献１は、キャパシタ本体の両側面に＋極性及び−極性の外部電極を交互に配置し、異種極性の第１及び第２内部電極のリードを相互隣接して噛み合い配列（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ａｒｒａｎｇｅｍｅｎｔ）で配置させる方案を提案している。上記特許によると、内部電極に流れる高周波電流によって発生する磁束が相殺され、結局キャパシタの寄生インダクタンスが減少する。しかし、各内部電極は４つまたはそれ以上のリードを有しているため、キャパシタのＥＳＲが小さくなりすぎて電源回路の不安定性が引き起こされるという短所がある。

特許文献２は一つの内部電極に一つのリードのみ使用する方案を提案している。この特許によると、各内部電極に対してリードを１つのみ使用することにより、低すぎるＥＳＲによる電源回路の不安定性を防ぐ。しかし、単にリードの数を減らすことでＥＳＲを高くするには限界がある。例えば、上記特許が提案したキャパシタでは、積層方向に隣接した内部電極間のリードが殆ど隣接するため、内部電極での電流経路が短くなり、これはＥＳＲ増加の制限要因として作用する。

米国特許第５，８８０，９２５号 米国特許第６，４４１，４５９号

本発明は、ＥＳＬの増加が最大に抑制されると共に、効率的にＥＳＲが増加した多端子積層型チップキャパシタを提供する。

本発明の一様態による積層型チップキャパシタは、
複数の誘電体層の積層により形成され相互対向する第１及び第２側面（ｆｉｒｓｔ ａｎｄ ｓｅｃｏｎｄ ｓiｄｅ ｆａｃｅｓ）と相互対向する第１及び第２端面（ｆｉｒｓｔ ａｎｄ ｓｅｃｏｎｄ ｅｎｄ ｆａｃｅｓ）を有するキャパシタ本体と、
それぞれ積層方向に沿って延長されるよう上記第１及び第２側面のそれぞれにおいて異種極性の外部電極が交互に配置された複数の外部電極と、
上記キャパシタ本体内において上記誘電体層を介して異種極性の内部電極が相互対向するよう交互に配置され、それぞれ上記キャパシタ本体の外面に引出され上記外部電極に接続された１つまたは２つのリードを有する複数の内部電極と、を含み、
積層方向（垂直）に隣接した異種極性の内部電極のリード間の水平距離は上記キャパシタ本体の同一側面に配置された隣接した異種極性の外部電極間のピッチより大きい。

上記内部電極内に形成される電流の流れは上記内部電極の長辺方向及び短辺方向の少なくとも一つの方向において逆方向成分を有するか、相互垂直である。

本発明の実施形態によると、上記キャパシタは８端子キャパシタであることが出来る。上記複数の外部電極は第１乃至第８外部電極を含み、第１乃至第４外部電極は第１端面側から第２端面側に第１側面上に順次に配置され、第５乃至第８外部電極は第２端面側から第１端面側に第２側面上に順次に配置されることが出来る。

上記キャパシタ本体内において、上記内部電極は上記積層方向に順次に連続して配置された第１乃至第８内部電極（８個の内部電極）を含み、上記第１乃至第８内部電極は一つのブロックを形成し、そのブロックが繰り返して積層されることが出来る。

上記第１乃至第８内部電極のそれぞれは第１側面及び第２側面のいずれか一つに引出された１つまたは２つのリードを有することが出来る。

上記第１内部電極は第７外部電極に接続されたリードを有し、上記第２内部電極は第４外部電極に接続されたリードを有し、上記第３内部電極は第１外部電極に接続されたリードを有し、上記第４内部電極は第６外部電極に接続されたリードを有し、上記第５内部電極は第３外部電極に接続されたリードを有し、上記第６内部電極は第８外部電極に接続されたリードを有し、上記第７内部電極は第５外部電極に接続されたリードを有し、上記第８内部電極は第２外部電極に接続されたリードを有することが出来る。

上記第１内部電極は第５外部電極に接続されたリードをさらに有することが出来る。また上記第４内部電極は第８外部電極に接続されたリードをさらに有することが出来る。また上記第５内部電極は第１外部電極に接続されたリードをさらに有することが出来る。また上記第８内部電極は第４外部電極に接続されたリードをさらに有することが出来る。

本発明の実施形態によると、上記キャパシタ本体は上記積層方向に沿って 配列された第１キャパシタ部と第２キャパシタ部を含むことが出来る。上記第２キャパシタ部は上記複数の内部電極、すなわち垂直（積層方向）に隣接した異種極性の内部電極のリード間の水平距離が隣接した異種極性の外部電極間のピッチより大きい上記内部電極を含み、上記第１キャパシタ部は上記本体内において誘電体層を介して異種極性の内部電極が相互対向するよう配置された複数の追加の内部電極を含む。上記第１キャパシタ部内では、上記複数の追加の内部電極それぞれは上記第１または第２側面に引出された少なくとも一つのリードを有し、上記キャパシタ本体の同一側面に引出されたリードを有する垂直に隣接した異種極性の追加の内部電極のリード間の最短水平距離は同一側面に配置された隣接した異種極性の外部電極間のピッチと同じである。

上記実施形態で、上記第１キャパシタ部内では、垂直に隣接した異種極性の追加の内部電極のリードは常に相互隣接して配置されることが出来る。

上記実施形態で、上記第１キャパシタ部は上記キャパシタ本体内の下端に配置され上記第２キャパシタ部は上記第１キャパシタ部上に配置されることが出来る。

また、上記キャパシタ本体内の上端及び下端にそれぞれ上記第１キャパシタ部が配置され、上記第２キャパシタ部は上記上下端の第１キャパシタ部の間に配置されることが出来る。上記上下端の第１キャパシタ部は相互対称に配置され、上記積層型チップキャパシタは上下対称性を有することが出来る。

上記実施形態によると、上記第２キャパシタ部内の相互対向する１対の内部電極により提供される１層当たりのＥＳＲは、上記第１キャパシタ部内の相互対向する１対の追加の内部電極により提供される１層当たりのＥＳＲより大きく、上記第１キャパシタ部内の相互対向する１対の追加の内部電極により提供される１層当たりのＥＳＬは、上記第２キャパシタ部内の相互対向する１対の内部電極により提供される１層当たりのＥＳＬより小さくすることが出来る。

上記第２キャパシタ部内において上記複数の内部電極は順次に連続して積層された第１乃至第４内部電極を含み、上記第１乃至第４内部電極のそれぞれは一つのリードを有し、上記第１内部電極のリードは上記第１側面に配置された外部電極のうち上記第２端面側に最も隣接した外部電極に連結され、上記第２内部電極のリードは上記第１側面に配置された外部電極のうち上記第１端面側に最も隣接した外部電極に連結され、上記第３内部電極のリードは上記第２側面に配置された外部電極のうち上記第１端面側に最も隣接した外部電極に連結され、上記第４内部電極のリードは上記第２側面に配置された外部電極のうち上記第２端面側に最も隣接した外部電極に連結されることが出来る。

一実施例として、上記第１キャパシタ部内の上記複数の追加の内部電極は相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、上記第１及び第２極性の追加の内部電極それぞれは２つ以上のリードを有し上記第１極性の追加の内部電極のリードは第２極性の追加の内部電極のリードと隣接して噛み合い状の配列で（ｉｎ ａｎ ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ａｒｒａｎｇｅｍｅｎｔ）配置され該当極性の上記外部電極に連結されることが出来る。

他の実施例として、上記第１キャパシタ部内の上記複数の追加の内部電極は相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、上記第１及び第２極性の追加の内部電極それぞれは外部電極に連結されたたった１つのリードを有することが出来る。上記第１キャパシタ部において、キャパシタ本体の同一側面に引出されたリードを有する、垂直に隣接する異種極性の内部電極のリードは上記同一側面上の相互隣接する外部電極に連結されることが出来る。

さらに他の実施例として、上記第１キャパシタ部内の上記複数の追加の内部電極は相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、上記第１及び第２極性の追加の内部電極それぞれは第１及び第２側面にそれぞれ引出され上記外部電極に連結された計２つのリードを有することが出来る。上記第１キャパシタ部内のそれぞれの追加の内部電極において、第１側面に引出されたリードは第２側面に引出されたリードに対して１間隣の外部電極位置ほどオフセットされることが出来る。上記第１キャパシタ部では、上記第１及び第２側面それぞれに引出されたリードは各側面からみるとき積層方向に沿ってジグザグ状に配置されることが出来る。

本発明によると、ＥＳＬの増加が最大に抑制されると共に、効率的にＥＳＲが増加された多端子積層型チップキャパシタを具現することが出来る。

以下、添付の図面を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変形されることができ、本発明の範囲が以下で説明する実施形態により限定されるものではない。本発明の実施形態は当業界において平均的な知識を有している者に本発明をより完全に説明するため提供されるものである。図面上の同一符号で表示される要素は同一或いは類似な要素である。

図１は本発明の一実施形態による積層型チップキャパシタの外形を表した斜視図で、図２は図１のキャパシタの内部電極構造を表した図面で、ｚ軸に垂直な面に沿って切った横断面図である。また図３は図１のキャパシタのリード配置を表した平面図で、図４は図１のキャパシタのＹ−Ｙ'ラインに沿って切った断面図である。

図１を参照すると、積層型チップキャパシタ１００は相互対向する第１側面（ｆｉｒｓｔ ｓｉｄｅ ｆａｃｅ：Ｓ１）及び第２側面（ｓｅｃｏｎｄ ｓｉｄｅ ｆａｃｅ：Ｓ２）と、相互対向する第１端面（ｆｉｒｓｔ ｅｎｄ ｆａｃｅ：Ｅ１）及び第２端面（ｓｅｃｏｎｄ ｓｉｄｅ ｆａｃｅ：Ｅ２）を有する直六面体状のキャパシタ本体１１０を備える。キャパシタ本体１１０は上下面に平行な複数の誘電体層（図２の図面符号１１０ａ参照）の積層物を有する。

キャパシタ本体１１０の第１及び第２側面Ｓ１，Ｓ２には、複数の外部電極１３１，１３２，１３３，１３４，１３５，１３６，１３７，１３８が配置され積層方向（ｚ軸方向）に沿って延長されている。図示された通り、各側面Ｓ１，Ｓ２には異種極性（＋極性及び−極性）の外部電極が相互交互に配置される。第１乃至第４外部電極１３１〜１３４は第１側面Ｓ１上で第１端面側Ｅ１側から第２端面Ｅ２側に順次に配置され、第５乃至第８外部電極１３５〜１３８は第２端面Ｅ２側から第１端面Ｅ１側に順次に配置されている。本実施形態のキャパシタは８個の外部電極を有する８端子キャパシタに該当するが、本発明がこれに限定されるものではない。

図１乃至４を参照すると、キャパシタ本体１１０内には、誘電体層１１０ａ上に複数の内部電極１２１〜１２８が積層方向に沿って配置されている。複数の内部電極１２１〜１２８は誘電体層１１０ａを介して異種極性の内部電極が相互対向するよう交互に配置され、それぞれの内部電極１２１〜１２８はキャパシタ本体１１０の第１または第２側面Ｓ１，Ｓ２に引出され外部電極１３１〜１３８に接続される１つのリード１２１ａ〜１２８ａを有する。このような第１乃至第８内部電極１２１〜１２８は積層方向に沿って順次配置され一つのブロックを形成し、必要な容量を確保するよう該ブロック１２１〜１２８は積層方向に沿って１回以上繰り返して配置されることが出来る（図４参照）。即ち、内部電極は１２１−１２２−１２３−１２４−１２５−１２６−１２７−１２８−１２１−１２２−１２３−１２４−...の順で積層されることが出来る。

図２を参照すると、第１内部電極１２１のリード１２１ａは第７外部電極１３７に接続されるよう配置され、第２内部電極１２２のリード１２２ａは第４外部電極１３４に接続されるよう配置され、第３内部電極１２３のリード１２３ａは第１外部電極１３１に接続されるよう配置され、第４内部電極１２４のリード１２４ａは第６外部電極１３６に接続されるよう配置される。また第５内部電極１２５のリード１２５ａは第３外部電極１３３に接続されるよう配置され、第６内部電極１２６のリード１２６ａは第８外部電極１３８に接続されるよう配置され、第７内部電極１２７のリード１２７ａは第５外部電極１３５に接続されるよう配置され、第８内部電極１２８のリード１２８ａは第２外部電極１３２に接続されるよう配置される。

上述の内部電極のリード配置を有する本実施形態によると、垂直に（積層方向またはｚ軸方向に）隣接した異種極性の内部電極（例えば、第１内部電極１２１と第２内部電極１２２）のリード１２１ａ、１２２ａ間の水平距離は、同一側面に配置された隣接した異種極性の外部電極間ピッチ（図１の図面符号ｐ）より大きい。

図３に図示された通り、隣接した外部電極間のピッチＰは、垂直方向からみるときのリード間の水平方向のピッチＰと同じであるため、本実施形態では隣接した異種極性の内部電極間の水平距離はリード間の水平方向のピッチより大きい。従って、積層方向に隣接した異種極性の内部電極のリード（例えば、リード１２１ａとリード１２２ａ）は相互隣接しないこととなる。

結局、相互対向する異種極性の内部電極により形成される電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）が長くなり（図２の点線または実線矢印参照）、このように増加した（長くなった）電流経路によってキャパシタのＥＳＲは増加することとなる。

キャパシタ動作中内部電極内の電流経路は、隣接した異種極性の内部電極のリード配置により支配され、隣接した異種極性の内部電極において＋極性のリードから−極性のリード側に向かう電流の流れが形成される。例えば、図２を参照すると、＋極性の第１内部電極１２１のリード１２１ａから−極性の第２内部電極１２２のリード１２２ａ側に向かう電流の流れが第１及び第２内部電極に形成される（第１及び第２内部電極内の実線矢印）。また＋極性の第３内部電極のリード１２３ａから−極性の第２内部電極のリード１２２ａ側に向かう電流の流れが形成される（第２及び第３内部電極内の点線矢印）。

同様に、図２において、第３及び第４内部電極のリード間の電流経路、第５及び第６内部電極のリード間の電流経路、第７及び第８内部電極のリード間の電流経路は全て実線矢印で表示されている。また、第４及び第５内部電極のリード間の電流経路、第６及び第７内部電極のリード間の電流経路、第８及び第１内部電極のリード間の電流経路は全て点線矢印で表示されている。

図２において矢印で表示された電流の流れの経路（電流経路）から分かるように、内部電極１２１〜１２８に形成される電流の流れは、内部電極の長辺方向（ｘ軸方向）及び短辺方向（ｙ軸方向）の少なくとも一つの方向において逆方向の成分を有するか、相互垂直である。例えば、第１内部電極１２１内の点線矢印で表示された電流の流れは第２内部電極１２２内の点線矢印で表示された電流の流れと垂直を成す。また第２内部電極１２２内の実線矢印で表示された電流の流れは第３内部電極１２３内の実線矢印で表示された電流の流れに対して短辺方向（ｙ軸方向）において相互逆方向の成分を有する（即ち、一つは＋ｙ方向の電流成分を有し、もう一つは−ｙ方向の電流成分を有する）。

上述のように、内部電極に形成される電流の流れが長辺方向と短辺方向の少なくとも一つの方向において逆方向成分を有するか、または相互垂直であるため、同一方向の電流の流れによる相互インダクタンスが部分的に除去されたり、発生しないこととなる。これによって、上述の電流経路の増加によるＥＳＬの増加を最大に抑制できるようになる。

図５は、本発明の他の実施形態によるキャパシタの内部電極構造を表した横断面図である。図５の内部電極構造を有するキャパシタも図１のキャパシタの外形を有する。図５の実施形態では、図２の実施形態と比較すると、第１内部電極１２１'は第７外部電極１３７に接続されるリード１２１ａの他に第５外部電極１３５に接続されるリード１２１ｂをさらに有する。他の内部電極１２２〜１２８のリード配置及び外部電極との連結関係は図２で説明した通りである。

これによって、図２の実施形態と比較してみると、第１及び第２内部電極１２１，１２２には＋極性のリード１２１ｂから−極性のリード１２２ａ側に向かう電流経路（実線矢印）がさらに形成される。また第８及び第１内部電極１２８，１２１には＋極性のリード１２１ｂから−極性のリード１２８ａ側に向かう電流経路（点線矢印）がさらに形成される。

図５の実施形態でも、積層方向に隣接した異種極性の内部電極（例えば、第１内部電極１２１'と第２内部電極１２２）のリード間の水平距離（例えば、１２１ａと１２２ａとの水平距離または１２１ｂと１２２ａとの水平距離）は、同一側面に配置された隣接した異種極性の外部電極間ピッチ（図１の図面符号Ｐ）、即ちリード間の水平方向のピッチ（図３の図面符号Ｐ）より大きい。従って、積層方向に隣接した異種極性の内部電極のリードは相互隣接しないこととなり、内部電極内の電流経路が長くなり、これによってキャパシタのＥＳＲは増加する。また図５の矢印（点線及び実線矢印）で表示された通り、内部電極内の電流の流れが長辺方向と短辺方向の少なくとも一つの方向において逆方向成分を有するか、相互垂直方向となり、これによってＥＳＬの増加を抑制することが可能となる。

図６は、本発明のさらに他の実施形態によるキャパシタの内部電極構造を表した横断面図である。図６の内部電極構造を有するキャパシタも図１のキャパシタの外形を有する。図６の実施形態では、図５の実施形態と比較すると第４内部電極１２４'は第６外部電極１３６に接続されるリード１２４ａの他に第８外部電極１３８に接続されるリード１２４ｂをさらに有する。他の内部電極１２１'，１２２，１２３，１２５〜１２８のリード配置と外部電極との連結関係は図５の実施形態と同じである。図５の実施形態と比較してみると、第３及び第４内部電極１２３，１２４には＋極性のリード１２３ａから−極性のリード１２４ｂ側に向かう電流経路（実線矢印）がさらに形成される。また第４及び第５内部電極１２４，１２５には＋極性のリード１２５ａから−極性のリード１２４ｂ側に向かう電流経路（点線矢印）がさらに形成される。

図６の実施形態でも、積層方向に隣接した異種極性の内部電極のリード間の水平距離は、同一側面に配置された隣接した異種極性の外部電極間ピッチより大きいため、内部電極内の電流経路が長くなり、これによりキャパシタのＥＳＲは増加する。また図６の点線及び実線矢印で表示された通り、内部電極内の電流の流れが長辺方向と短辺方向の少なくとも一つの方向において逆方向成分を有するか、相互垂直方向となり、これによってＥＳＬの増加を抑制することが可能となる。

図７及び図８は、本発明のさらに他の実施形態によるキャパシタの内部電極構造を表した横断面図である。図７及び８の実施形態も図１のキャパシタの外形を有する。図７及び図８の実施形態でも、積層方向に隣接した異種極性の内部電極のリード間の水平距離は、隣接した異種極性の外部電極間のピッチより大きい。また図７及び８の矢印で表示された通り、内部電極内の電流の流れが少なくとも一つの方向において逆方向成分を有するか、相互垂直である。

図７の実施形態では、図６の実施形態と比較すると、第５内部電極１２５'は第１外部電極１３１に接続されたリード１２５ｂをさらに有する。従って、図６の実施形態に比べて、第４及び第５内部電極１２４'，１２５'には＋極性のリード１２５ｂから−極性のリード１２４ａ側に向かう電流経路（点線矢印）と、＋極性のリード１２５ｂから−極性のリード１２４ｂ側に向かう電流経路（点線矢印）がさらに形成される。また第５及び第６内部電極１２５'，１２６には＋極性のリード１２５ｂから−極性のリード１２６ａ側に向かう電流経路（実線矢印）がさらに形成される。

図８の実施形態では、図７の実施形態と比較すると、第８内部電極１２８'は第４外部電極１３４に接続されたリード１２８ｂをさらに有する。従って、図７の実施形態に比べて、第７及び第８内部電極１２７，１２８'には＋極性のリード１２７ａから−極性のリード１２８ｂ側に向かう電流経路（実線矢印）がさらに形成される。また第８及び第１内部電極１２８'，１２１'には＋極性のリード１２１ａから−極性のリード１２８ｂ側に向かう電流経路（点線矢印）と、＋極性のリード１２１ｂから−極性のリード１２８ｂ側に向かう電流経路（実線矢印）がさらに形成される。

上述のように、図２、図５乃至図８の実施形態では、各内部電極のリードの数が１つまたは２つに制限され、電流経路を形成する異種極性のリード間の距離が外部電極間のピッチより大きい。これによってＥＳＲの増加に対する限界を効率的に改善することが可能となる。また相互逆方向成分を有するか、垂直な内部電極内の電流の流れは、増加した電流経路によるＥＳＬの増加を抑制するのに寄与する。

図９は、本発明のさらに他の実施形態による積層型チップキャパシタの断面図である。図９のキャパシタの外形も図１に図示されたキャパシタの外形と同様である。図９のキャパシタ２００は上述の実施例による内部電極構造１２１〜１２８と共に、追加の内部電極構造１４１，１４２を混用して使用する。

図９に図示された通り、キャパシタ本体１１０は積層方向に沿って配列された第１キャパシタ部ＣＲ１と第２キャパシタ部ＣＲ２とを含む。第２キャパシタ部ＣＲ２は上述の第１乃至第８内部電極１２１〜１２８を含む。第１キャパシタ部ＣＲ１は追加の内部電極構造１４１，１４２を含む。第１キャパシタ部ＣＲ１において、＋極性の内部電極１４１と−極性の内部電極１４２が誘電体層を介して相互対向するよう交互に配置されている。第１キャパシタ部ＣＲ１を形成する追加の内部電極１４１，１４２のリード１４１ａ〜１４１ｄ、１４２ａ〜１４２ｄは、図１０に図示された通り、従来の噛み合い状の配列（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ａｒｒａｎｇｅｍｅｎｔ）構造を有する。

第１キャパシタ部ＣＲ１はキャパシタ本体１１０の下端部に配置され、第２キャパシタ部ＣＲ２は第１キャパシタ部ＣＲ１の上に配置されている。ここで、キャパシタ本体１１０の下面または下端はキャパシタが回路基板上に実装される場合、実装面に近い側に位置し、キャパシタ本体１１０の上面または上端は下面または下端の反対側に該当する。従って、キャパシタの実装面に近い内部電極から順番に内部電極の積層順番を表すと、１４１−１４２−１４１−１４２−...．１２１−１２２−１２３−１２４−１２５−１２６−１２７−１２８−...である。

図１０に図示された通り、第１キャパシタ部ＣＲ１内の追加の内部電極１４１，１４２それぞれは、４個のリード１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ、１４２ａ，１４２ｂ，１４２ｃ，１４２ｄを有する。＋極性の内部電極１４１のリード１４１ａ〜１４１ｄと−極性の内部電極１４２のリード１４２ａ〜１４２ｄは相互隣接して噛み合い状の配列で配置され、該当極性の外部電極１３１〜１３８に連結される。

第１キャパシタ部ＣＲ１では、垂直に隣接した異種極性の内部電極１４１，１４２のリード間の最短水平距離（例えば、＋極性の１４１ａと−極性の１４２ａ間の距離または＋極性の１４１ｂと−極性の１４２ｂ間の距離）は、隣接した異種極性の外部電極間のピッチ（図１または３の図面符号Ｐ）と同じである。特に、垂直に隣接した異種極性の内部電極１４１，１４２のリード（例えば、１４１ａと１４２ａ）は常に相互隣接して配置される。これによって、第１キャパシタ部ＣＲ１の内部電極１４１，１４２には異種極性の隣接したリード（例えば、１４１ａと１４２ａの間で非常に短い電流経路が形成される。また第１キャパシタ部ＣＲ１での噛み合いリード構造は、逆方向の電流の流れを形成して相互インダクタンス消去する。

結局、第１キャパシタ部ＣＲ１の１層当たりのＥＳＬは第２キャパシタ部ＣＲ２の１層当たりのＥＳＬより低くすることが出来る。ここで１層当たりのＥＳＬは、相互対向する隣接した１対の異種極性の内部電極により提供されるＥＳＬをいう。また上述のように、内部電極１２１〜１２８からの長くなった電流経路により第２キャパシタ部ＣＲ２の１層当たりのＥＳＲは、第１キャパシタ部ＣＲ１の１層当たりのＥＳＲより高くなる。

より低い１層当たりのＥＳＬを有する第１キャパシタ部ＣＲ１を最下端に配置し、その上に１層当たりの高ＥＳＲを有する第２キャパシタ部ＣＲ２を配置すると、高周波でキャパシタ内に流れる電流は低い１層当たりのＥＳＬを有する下端の内部電極１４１，１４２に集中して流れるようになるため、実質的な電流ループによる電流経路が短くなり、全体ＥＳＬはさらに低く維持されると共に、全体ＥＳＲは大きく増加することが出来る。

第１及び第２キャパシタ部ＣＲ１，ＣＲ２を有するキャパシタ２００は、第２キャパシタ部ＣＲ２として上述の内部電極１２１〜１２８の代わりに他の実施形態による内部電極構造を使用することも出来る。例えば、キャパシタ２００は第２キャパシタ部ＣＲ２として図５乃至図８の実施形態のいずれか一つの内部電極構造を使用することも出来る。この場合にも図９及び１０を参照に説明した通り、低ＥＳＬ及び高ＥＳＲ効果を得ることができる。

また、キャパシタ２００の第１キャパシタ部ＣＲ１は噛み合いリード構造を有する内部電極１４１，１４２構造に限定されるものではなく、キャパシタ２００の第１キャパシタ部ＣＲ１として他の形態の内部電極構造が使用されることも出来る。図１１及び図１２は第１キャパシタ部ＣＲ１として使用できる他の例の内部電極構造を図示したものである。

図１１を参照すると、複数の＋極性内部電極１６１，１６３，１６５，１６７と−極性内部電極１６２，１６４，１６６，１６８が相互対向して交互に配置され第１キャパシタ部ＣＲ１を形成する。この内部電極１６１〜１６８構造は、繰り返して積層されることも出来る。内部電極１６１〜１６８のそれぞれはたった１つのリード１６１ａ〜１６８ａを有し、対応する外部電極１３１〜１３８に連結される。同一側面に引出されるリードを有する垂直に隣接した異種極性の内部電極のリード（例えば、１６１ａと１６２ａ）は同一側面上の相互隣接する外部電極（例えば、１３１と１３２）に接続されるよう相互隣接して配置される。従って、隣接した異種極性のリード間の最短水平距離は隣接した外部電極間ピッチ（図１の図面符号Ｐ）と同じである。特に、順次に積層された内部電極のリード１６１ａ〜１６８ａは、キャパシタ本体の周りに沿って順次に外部電極１３１〜１３８に連結される。言い換えると、内部電極１６１〜１６８のリード１６１ａ〜１６８ａは、図１１に図示された通り、キャパシタ本体の周りに沿って時計方向に順次に配置されている。

図１２を参照すると、第１キャパシタ部ＣＲ１のさらに他の例として、それぞれ２つのリードを有する内部電極１８１〜１８６が使用されることが出来る。このような内部電極１８１〜１８６構造は繰り返して積層されることが出来る。＋極性内部電極１８１，１８３，１８５と−極性内部電極１８２，１８４，１８６のそれぞれは、第１側面に引出された１つのリード１８１ａ〜１８６ａと第２側面に引出された１つのリード１８１ｂ〜１８６ｂを有する。

図１２の内部電極構造によると、第１側面と第２側面それぞれからみると、リードは積層方向に沿ってジグザグ状に配置される。例えば、第１側面に引出されたリード１８１ａ〜１８６ａは、積層方向に沿って１３１−１３２−１３３−１３４−１３３−１３２−１３１−１３２−１３３−...の順で外部電極にそれぞれ接続するよう配置される。このようなジグザグ型のリード配置は積層方向に隣接した同一極性のリード（例えば、１８２ａと１８６ａ）間の相互インダクタンスを減少させるという利点を提供する。また、それぞれの内部電極１８１〜１８６において、第１側面に引出されたリード（例えば、１８１ａ）は第２側面に引出されたリード（例えば、１８１ｂ）に対して１間隣の外部電極位置ほどオフセットされるよう配置される。上述のジグザグ型のリード配置とオフセットされたリード配置により、第１キャパシタ部ＣＲ１内の全ての同一極性の内部電極はキャパシタ内で電気的に相互連結される。

キャパシタ２００の第１キャパシタ部ＣＲ１として図１０の内部電極構造１４１，１４２の代わりに図１１の内部電極１６１〜１６８構造または図１２の内部電極１８１〜１８６構造を使用する場合にも、図９及び１０を参照に説明した通り、低ＥＳＬ及び高ＥＳＲ効果を得ることができる。第１キャパシタ部ＣＲ１として図１１または１２の内部電極構造を使用する場合にも、第２キャパシタ部ＣＲ２として図２の内部電極構造の代わりに図５乃至図８のいずれか一つの内部電極構造を使用することも出来る。

図１３は、キャパシタ２００の第２キャパシタ部ＣＲ２として使用できる他の例の内部電極構造を図示したものである。図１３を参照すると、第１乃至第４内部電極１９１〜１９４は、積層方向に沿って順次配置され第２キャパシタ部ＣＲ２を形成する。必要な容量を確保するため、内部電極１９１〜１９４構造は繰り返して積層されることが出来る。

図１３に図示された通り、内部電極１９１〜１９４のそれぞれは一つのリード１９１ａ〜１９４ａを有する。第１内部電極１９１のリード１９１ａは第１側面Ｓ１に配置された外部電極１３１〜１３４のうち第２端面Ｅ２側に最も隣接した外部電極１３４に連結され、第２内部電極１９２のリード１９２ａは第１側面Ｓ１に配置された外部電極１３１〜１３４のうち第１端面Ｅ１側に最も隣接した外部電極１３１に連結される。第３内部電極１９３のリード１９３ａは第２側面Ｓ２に配置された外部電極１３５〜１３８のうち第１端面Ｅ１側に最も隣接した外部電極１３８に連結され、第４内部電極１９４のリード１９４ａは第２側面Ｓ２に配置された外部電極１３４〜１３８のうち第２端面Ｅ２側に最も隣接した外部電極１３５に連結される。

上述のリード配置を備えることにより、垂直に隣接した異種極性の内部電極のリード間の水平距離は、隣接した異種極性の外部電極間のピッチＰより大きくなる。これにより第２キャパシタ部ＣＲ２のＥＳＲは大きく増加することが出来る。また図１３の矢印で表示された通り、内部電極１９１〜１９４内の電流の流れは内部電極の長辺方向（ｘ軸方向）または短辺方向（ｙ軸方向）において逆方向成分を有するか、相互垂直となる。

図１４は、本発明のさらに他の実施形態によるキャパシタの断面図である。図１４のキャパシタ３００は、図１のキャパシタと同じ外形を有し、図４または９の断面図と比較することが出来る。図１４の実施形態は、第２キャパシタ部ＣＲ２の上にもう一つの第１キャパシタ部をさらに積層した形態に該当する。

図１４に図示された通り、キャパシタ本体１１０の上端部及び下端部に２つの第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂ：ＣＲ１が配置され、上下端部の第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂの間に第２キャパシタ部ＣＲ２が配置されている。第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂには、内部電極１４１，１４２が交互に配置され、第２キャパシタ部ＣＲ２には上述の内部電極１９１〜１９４が配置されている。実装面から近い内部電極から順番に内部電極の順番を表すと１４１−１４２−１４１−１４２−...１９１−１９２−１９３−１９４−１９１−１９２−...１４１−１４２−１４１−１４２−...である。

特に、上下端の第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂは相互対称に配置され、積層型チップキャパシタが上下対称性を有することが出来る。これによってキャパシタの実装の対称性を確保することができ、キャパシタの上下面を区別することなく実装面に実装されることが出来る。本実施例もまた高周波でキャパシタ内に流れる電流は既存の内部電極構造１４１，１４２に集中して流れることとなるため、低いＥＳＬを維持しながらも大きく増加したＥＳＲを具現することが出来る。

上述の実施形態では、第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂとして内部電極１４１，１４２構造を使用し、第２キャパシタ部ＣＲ２として内部電極１９１〜１９４構造を使用するが、本発明がこれに限定されるものではない。例えば、第１キャパシタ部ＣＲ１ａ，ＣＲ１ｂとして図１０乃至１２のいずれか一つの例による内部電極構造を使用することができ、第２キャパシタ部ＣＲ２として図２、図５乃至８のいずれか一つの実施形態による内部電極構造を使用することも出来る。

本発明は上述の実施形態及び添付された図面により限定されるものではなく、添付の特許請求の範囲により限定し、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者に自明である。

本発明の実施形態による積層型チップキャパシタの外形を表した斜視図である。 図１のキャパシタの内部電極構造を表した図面で、ｚ軸に垂直な面に沿って切った横断面図である。 図１のキャパシタのリードの配置を表した平面図である。 図１のキャパシタのＹ−Ｙ'ラインに沿って切った断面図である。 本発明の他の実施形態による積層型チップキャパシタの内部電極構造を表した横断面図である。 本発明のさらに他の実施形態による積層型チップキャパシタの内部電極構造を表した横断面図である。 本発明のさらに他の実施形態による積層型チップキャパシタの内部電極構造を表した横断面図である。 本発明のさらに他の実施形態による積層型チップキャパシタの内部電極構造を表した横断面図である。 本発明のさらに他の実施形態による積層型チップキャパシタの断面図である。 図９の第１キャパシタ部の内部電極構造を表した横断面図である。 本発明の他の実施形態によるキャパシタの第１キャパシタ部の内部電極構造を表した横断面図である。 本発明のさらに他の実施形態によるキャパシタの第１キャパシタ部の内部電極構造を表した横断面図である。 本発明のさらに他の実施形態によるキャパシタの第２キャパシタ部の内部電極構造を表した横断面図である。 本発明のさらに他の実施形態によるキャパシタの断面図である。

符号の説明

１００ 積層型チップキャパシタ
１１０ キャパシタ本体
１１０ａ 誘電体層
１２１〜１２８ 内部電極
１３１〜１３８ 外部電極
１２１ａ〜１２８ａ リード
Ｓ１ 第１側面（ｆｉｒｓｔ ｓｉｄｅ ｆａｃｅ）
Ｓ２ 第２側面（ｓｅｃｏｎｄ ｓｉｄｅ ｆａｃｅ）
Ｅ１ 第１端面（ｆｉｒｓｔ ｅｎｄ ｆａｃｅ）
Ｅ２ 第２端面（ｓｅｃｏｎｄ ｅｎｄ ｆａｃｅ）

Claims (17)

1. 複数の誘電体層の積層により形成され、相互対向する第１及び第２側面と相互対向する第１及び第２端面を有し、前記第１及び第２側面に平行な水平方向が長辺方向であるキャパシタ本体と、
   それぞれ積層方向に沿って延長されるよう前記第１及び第２側面それぞれにおいて異種極性の外部電極が交互に配置された複数の外部電極と、
   前記キャパシタ本体内において誘電体層を介して異種極性の内部電極が相互対向するよう交互に配置され、それぞれ前記キャパシタ本体の外面に引出され前記外部電極に接続された１つまたは２つのリードを有する複数の内部電極と、を含み、
   積層方向に隣接した異種極性の内部電極のリード間の水平距離は、いずれも前記キャパシタ本体の同一側面に配置された隣接した異種極性の外部電極間のピッチより大きく、
   積層方向に隣接した異種極性の内部電極のリード間の前記キャパシタ本体の前記長辺方向の水平距離のうち、各内部電極において少なくとも１つの水平距離は、前記キャパシタ本体の同一側面に配置された隣接した異種極性の外部電極間のピッチより大きく、
   前記内部電極内に形成される電流の流れは、前記内部電極の長辺方向及び短辺方向の少なくとも一つの方向において逆方向成分を有するか、相互垂直であり、
   キャパシタは８端子キャパシタで、前記複数の外部電極は第１乃至第８外部電極を含み、第１乃至第４外部電極は第１端面側から第２端面側に第１側面上に順次に配置され、第５乃至第８外部電極は第２端面側から第１端面側に第２側面上に順次に配置されたことを特徴とする積層型チップキャパシタ。
2. 前記内部電極は、前記積層方向に順次に連続して配置された第１乃至第８内部電極を含み、前記第１乃至第８内部電極は一つのブロックを形成し前記ブロックが繰り返して積層されたことを特徴とする請求項１に記載の積層型チップキャパシタ。
3. 前記第１乃至第８内部電極のそれぞれは、第１側面及び第２側面のいずれか一つに引出された１つまたは２つのリードを有することを特徴とする請求項２に記載の積層型チップキャパシタ。
4. 前記第１内部電極は第７外部電極に接続されたリードを有し、前記第２内部電極は第４外部電極に接続されたリードを有し、前記第３内部電極は第１外部電極に接続されたリードを有し、前記第４内部電極は第６外部電極に接続されたリードを有し、前記第５内部電極は第３外部電極に接続されたリードを有し、前記第６内部電極は第８外部電極に接続されたリードを有し、前記第７内部電極は第５外部電極に接続されたリードを有し、前記第８内部電極は第２外部電極に接続されたリードを有することを特徴とする請求項２または請求項３に記載の積層型チップキャパシタ。
5. 前記第１内部電極は、第５外部電極に接続されたリードをさらに有することを特徴とする請求項４に記載の積層型チップキャパシタ。
6. 前記第４内部電極は、第８外部電極に接続されたリードをさらに有することを特徴とする請求項５に記載の積層型チップキャパシタ。
7. 前記第５内部電極は、第１外部電極に接続されたリードをさらに有することを特徴とする請求項６に記載の積層型チップキャパシタ。
8. 前記第８内部電極は、第４外部電極に接続されたリードをさらに有することを特徴とする請求項７に記載の積層型チップキャパシタ。
9. 前記キャパシタ本体は前記積層方向に沿って配列された第１キャパシタ部と第２キャパシタ部を含み、
   前記第２キャパシタ部は前記複数の内部電極を含み、前記第１キャパシタ部は前記本体内において誘電体層を介して異種極性の内部電極が相互対向するよう配置された複数の追加の内部電極を含み、
   前記第１キャパシタ部内では、前記複数の追加の内部電極のそれぞれは前記第１または第２側面に引出された少なくとも一つのリードを有し、同一側面に引出されたリードを有する積層方向に隣接した異種極性の追加の内部電極のリード間の最短水平距離は同一側面に配置された隣接した異種極性の外部電極間のピッチと同じであることを特徴とする請求項１に記載の積層型チップキャパシタ。
10. 前記第１キャパシタ部内では、垂直に隣接した異種極性の内部電極のリードは常に相互隣接して配置されることを特徴とする請求項９に記載の積層型チップキャパシタ。
11. 前記第１キャパシタ部は前記キャパシタ本体内の下端に配置され、前記第２キャパシタ部は前記第１キャパシタ部の上に配置されたことを特徴とする請求項９または請求項１０に記載の積層型チップキャパシタ。
12. 前記キャパシタ本体内の上端及び下端にそれぞれ前記第１キャパシタ部が配置され、前記第２キャパシタ部は前記上下端第１キャパシタ部の間に配置されたことを特徴とする請求項９から請求項１１の何れか１項に記載の積層型チップキャパシタ。
13. 前記上下端の第１キャパシタ部は相互対称に配置され、前記積層型チップキャパシタは上下対称性を有することを特徴とする請求項１２に記載の積層型チップキャパシタ。
14. 前記第２キャパシタ部内の相互対向する１対の内部電極により提供される１層当たりの等価直列抵抗は、前記第１キャパシタ部内の相互対向する１対の追加の内部電極により提供される１層当たりの等価直列抵抗より大きく、前記第１キャパシタ部内の相互対向する１対の追加の内部電極により提供される１層当たりの等価直列インダクタンスは、前記第２キャパシタ部内の相互対向する１対の内部電極により提供される１層当たりの等価直列インダクタンスより小さいことを特徴とする請求項９から請求項１３の何れか１項に記載の積層型チップキャパシタ。
15. 前記第１キャパシタ部内の前記複数の追加の内部電極は、相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、前記第１及び第２極性の追加の内部電極のそれぞれは２つ以上のリードを有し、前記第１極性の追加の内部電極のリードは第２極性の追加の内部電極のリードと隣接して噛み合い状の配列で配置され該当極性の前記外部電極に連結されたことを特徴とする請求項９から請求項１４の何れか１項に記載の積層型チップキャパシタ。
16. 前記第１キャパシタ部内の前記複数の追加の内部電極は相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、前記第１及び第２極性の追加の内部電極のそれぞれは外部電極に連結されたたった１つのリードを有し、
    前記第１キャパシタ部において、同一側面に引出されたリードを有する、積層方向に隣接する異種極性の追加の内部電極のリードは前記同一側面上の相互隣接する外部電極に連結されたことを特徴とする請求項９から請求項１４の何れか１項に記載の積層型チップキャパシタ。
17. 前記第１キャパシタ部内の前記複数の追加の内部電極は相互対向して交互に配置された複数の第１及び第２極性の追加の内部電極を含み、前記第１及び第２極性の追加の内部電極のそれぞれは第１及び第２側面にそれぞれ引出され前記外部電極に連結された計２つのリードを有し、
    前記第１キャパシタ部内のそれぞれの追加の内部電極において、第１側面に引出されたリードは第２側面に引出されたリードに対して１間隣の外部電極の位置ほどオフセットされ、
    前記第１キャパシタ部内の前記複数の追加の内部電極のリードは第１及び第２側面のそれぞれからみると積層方向に沿ってジグザグ状に配置されたことを特徴とする請求項９から請求項１４の何れか１項に記載の積層型チップキャパシタ。

Images