JP4994147B2 - 半導体チップの製造方法および使用方法 - Google Patents
半導体チップの製造方法および使用方法 Download PDFInfo
- Publication number
- JP4994147B2 JP4994147B2 JP2007205319A JP2007205319A JP4994147B2 JP 4994147 B2 JP4994147 B2 JP 4994147B2 JP 2007205319 A JP2007205319 A JP 2007205319A JP 2007205319 A JP2007205319 A JP 2007205319A JP 4994147 B2 JP4994147 B2 JP 4994147B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- region
- layer
- electrode
- channel stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
<1>アノード領域の周りにはN↑−Bv耐圧維持領域3aが素子の定格電圧に見合った幅で設けられており、さらに外側にn↑+チャンネル・ストッパ拡散領域2が形成され、EQR電極5に電気的に接続されていて、このEQR電極5の電位がカソード電極6と同電位にある。
(1)半導体チップの4つのコーナ部の表面の絶縁・保護が十分でないため、極めて痛み易い。また、その部分はRを有しており、かかる部分に最も電界集中が生起するにもかかわらず、構造上の制約から中央の直線部分と同じ幅(N↑−Bv)とせざるを得ないので、アノード・カソード間電位の絶縁距離が十分とれない。
(2)フリップ・チップの使用要求に対して、アノード電極及びカソード電極として機能する電極がチップの表面側の片側面のみ配置されなければならないが、EQR電極の形状のままではカソード電極として機能させることができない。
(3)4つのコーナ部のRの外側の円弧と直角2辺で囲まれる近似三角形の部分が、チップ面積の有効利用の観点からすると、大きな無駄となっている。
該N↑−B層内に設けたP型拡散層と、
該P型拡散層の周囲に設けたN↑−Bv耐圧維持領域(3)と、
該N↑−Bv耐圧維持領域(3)の外側に設けたn↑+チャンネル・ストッパ拡散領域(2)と、
該n↑+チャンネル・ストッパ拡散領域(2)上に設けられ、カソード電極として機能するEQR電極(5)と、
半導体チップ(1)の一方の主面側の前記P型拡散層と前記N↑−Bv耐圧維持領域(3)との境界部分を覆うと共に、半導体チップ(1)の一方の主面側の前記N↑−Bv耐圧維持領域(3)と前記n↑+チャンネル・ストッパ拡散領域(2)との境界部分を覆う第1の絶縁膜(8)と、
半導体チップ(1)の一方の主面側の前記P型拡散層上に位置する前記第1の絶縁膜(8)の開口部に設けたアノード電極(4)と
を具備する複数の矩形の半導体チップ(1)が、スクライブライン(16)に沿ってダイシングカットを実行することによってシリコン・ウェーハから得られる半導体チップの製造方法において、
ダイシングカットが実行される前であって、n↑+チャンネル・ストッパ拡散領域(2)が形成される前に、スクライブライン(16)のクロス部(17)の位置、若しくは、スクライブライン(16)の全体の位置で、前記N↑−B層に対して溝エッチングを施し、次いで、
溝エッチングによって形成された溝の内壁面から不純物を拡散させることにより、前記P型拡散層よりも深いn↑+チャンネル・ストッパ拡散領域(2)を形成すると共に、前記n↑+チャンネル・ストッパ拡散領域(2)の拡散深さを、前記N↑−B層を突き抜けN↑+半導体基板層まで到達する深さとし、次いで、
矩形の各半導体チップ(1)の一方の主面側の4つのコーナ部を覆う第2の絶縁膜(9)を形成し、次いで、
前記4つのコーナ部に、カソード電極として機能するEQR電極(5)と接続可能な1/4円状の前記第2の絶縁膜(9)の開口部(9a)を形成し、次いで、
前記第2の絶縁膜(9)の開口部(9a)に前記EQR電極(5)を配置することを特徴とする半導体チップの製造方法が提供される。
回路基板上のアノード電極対応パターン及びカソード電極対応パターンに対応させて、半田ボールが形成された前記半導体チップ(1)を裏返して配置し、
半田固着し、
前記半導体チップ(1)をフリップ・チップ型半導体チップとして使用することを特徴とする請求項1に記載の半導体チップの使用方法が提供される。
(1)半導体チップの4つのコーナ部が第2の絶縁膜で幅広く覆われることになるので、極めて痛み易い当該部分の半導体チップ表面が確実に、かつ、清浄に保護される。
(2)前記4つのコーナ部に電極メタルと接続可能な第2の絶縁膜の開口部を形成するので、半導体チップの一方の主面側から統一してアノード電極及びカソード電極として機能する電極を取り出すことができるようになり、容易にフリップ・チップ型半導体チップとして使用可能になる。
(3)n↑+チャンネル・ストッパ拡散領域としての拡散層が深いので、半導体チップの一方の主面側のカソード電極として機能する電極からN↑−B層を通りP型拡散層、アノード電極と通り抜ける電子電流(及び正孔電流)を十分に流すことができ、かつ、その時の経路抵抗、すなわち、VFを下げることができる。また、n↑+チャンネル・ストッパ拡散領域の表面濃度が十分高いので、より有効なオーミック接触の取り出し電極とすることができる。
<1>本発明に関連する発明においては、上記四隅の部分に1/4円状のRC≒150μmのEQR電極5との接続が可能な第1の絶縁膜8の開口部8aがある。
2 n↑+チャンネル・ストッパ拡散領域
3 N↑−Bv耐圧維持領域
4 アノード電極
5 EQR電極
6 カソード電極
7 空乏層
8 第1の絶縁膜
8a 開口部
9 第2の絶縁膜
9a 開口部
10 CVD膜
11 半田ボール
12 半田シート
13 回路基板
14 アノード電極対応パターン
15 カソード電極対応パターン
16 スクライブライン
17 クロス部
18 ストリート部
19 開口
L1 PN接合面
L2 接合面
Claims (2)
- N↑+半導体基板上に設けたN↑−B層と、
該N↑−B層内に設けたP型拡散層と、
該P型拡散層の周囲に設けたN↑−Bv耐圧維持領域(3)と、
該N↑−Bv耐圧維持領域(3)の外側に設けたn↑+チャンネル・ストッパ拡散領域(2)と、
該n↑+チャンネル・ストッパ拡散領域(2)上に設けられ、カソード電極として機能するEQR電極(5)と、
半導体チップ(1)の一方の主面側の前記P型拡散層と前記N↑−Bv耐圧維持領域(3)との境界部分を覆うと共に、半導体チップ(1)の一方の主面側の前記N↑−Bv耐圧維持領域(3)と前記n↑+チャンネル・ストッパ拡散領域(2)との境界部分を覆う第1の絶縁膜(8)と、
半導体チップ(1)の一方の主面側の前記P型拡散層上に位置する前記第1の絶縁膜(8)の開口部に設けたアノード電極(4)と
を具備する複数の矩形の半導体チップ(1)が、スクライブライン(16)に沿ってダイシングカットを実行することによってシリコン・ウェーハから得られる半導体チップの製造方法において、
ダイシングカットが実行される前であって、n↑+チャンネル・ストッパ拡散領域(2)が形成される前に、スクライブライン(16)のクロス部(17)の位置、若しくは、スクライブライン(16)の全体の位置で、前記N↑−B層に対して溝エッチングを施し、次いで、
溝エッチングによって形成された溝の内壁面から不純物を拡散させることにより、前記P型拡散層よりも深いn↑+チャンネル・ストッパ拡散領域(2)を形成すると共に、前記n↑+チャンネル・ストッパ拡散領域(2)の拡散深さを、前記N↑−B層を突き抜けN↑+半導体基板層まで到達する深さとし、次いで、
矩形の各半導体チップ(1)の一方の主面側の4つのコーナ部を覆う第2の絶縁膜(9)を形成し、次いで、
前記4つのコーナ部に、カソード電極として機能するEQR電極(5)と接続可能な1/4円状の前記第2の絶縁膜(9)の開口部(9a)を形成し、次いで、
前記第2の絶縁膜(9)の開口部(9a)に前記EQR電極(5)を配置することを特徴とする半導体チップの製造方法。 - 前記半導体チップ(1)の前記アノード電極(4)上及び前記EQR電極(5)上に半田ボールを形成し、
回路基板上のアノード電極対応パターン及びカソード電極対応パターンに対応させて、半田ボールが形成された前記半導体チップ(1)を裏返して配置し、
半田固着し、
前記半導体チップ(1)をフリップ・チップ型半導体チップとして使用することを特徴とする請求項1に記載の半導体チップの使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205319A JP4994147B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体チップの製造方法および使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205319A JP4994147B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体チップの製造方法および使用方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002124105A Division JP4023667B2 (ja) | 2002-04-25 | 2002-04-25 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007306030A JP2007306030A (ja) | 2007-11-22 |
JP4994147B2 true JP4994147B2 (ja) | 2012-08-08 |
Family
ID=38839635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205319A Expired - Fee Related JP4994147B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体チップの製造方法および使用方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4994147B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5933280B2 (ja) * | 2012-02-02 | 2016-06-08 | 新電元工業株式会社 | メサ型半導体素子の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63313859A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | メサ型半導体装置及びその製造方法 |
US4904609A (en) * | 1988-05-06 | 1990-02-27 | General Electric Company | Method of making symmetrical blocking high voltage breakdown semiconductor device |
JPH10256574A (ja) * | 1997-03-14 | 1998-09-25 | Toko Inc | ダイオード装置 |
JP2000312012A (ja) * | 1999-02-25 | 2000-11-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001257211A (ja) * | 2000-03-14 | 2001-09-21 | Hitachi Ltd | ダイオードの製造方法 |
JP4803523B2 (ja) * | 2000-07-13 | 2011-10-26 | 日本インター株式会社 | 半導体装置及びその製造方法 |
-
2007
- 2007-08-07 JP JP2007205319A patent/JP4994147B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007306030A (ja) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892172B2 (ja) | 半導体装置およびその製造方法 | |
US11121248B2 (en) | Semiconductor device | |
CN100392807C (zh) | 半导体装置的制造方法 | |
JP5132977B2 (ja) | 半導体装置およびその製造方法 | |
JP5561922B2 (ja) | パワー半導体装置 | |
WO2015174531A1 (ja) | 半導体装置 | |
US20190371932A1 (en) | Semiconductor device | |
JP2012023199A (ja) | ショットキバリアダイオード | |
JP2006173437A (ja) | 半導体装置 | |
US12068404B2 (en) | Semiconductor device and semiconductor module | |
TWI721634B (zh) | 半導體裝置 | |
JP6013876B2 (ja) | 半導体装置 | |
US20150295043A1 (en) | Semiconductor device | |
JP6736902B2 (ja) | 半導体装置の製造方法 | |
JP4994147B2 (ja) | 半導体チップの製造方法および使用方法 | |
JP2008028110A (ja) | 半導体装置 | |
JP4023667B2 (ja) | 半導体素子 | |
JP6033054B2 (ja) | 半導体装置 | |
JPWO2017168735A1 (ja) | パワー半導体装置及びパワー半導体装置の製造方法 | |
JP2009218307A (ja) | Mos型半導体装置 | |
JP7188230B2 (ja) | 半導体装置 | |
JP4856419B2 (ja) | 双方向プレーナ型ダイオード | |
JP6630410B1 (ja) | SiC半導体装置 | |
JP7168544B2 (ja) | SiC半導体装置 | |
JP4168444B2 (ja) | ショットキ障壁を有する半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120502 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4994147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |