JP4983307B2 - 積層型電子部品およびその製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサなどの積層型電子部品およびその製造方法に係り、さらに詳しくは、誘電体層を薄層、多層化した場合においても、平面から側面にかけて発生する平側クラックが有効に防止された積層型電子部品およびその製造方法に関する。

積層型電子部品としての積層セラミックコンデンサは、小型、大容量、高信頼性の電子部品として広く利用されており、１台の電子機器の中で使用される個数も多数にのぼる。

このような積層セラミックコンデンサは、通常、次のような方法で製造される。すなわち、まず誘電体粉末、バインダ、有機溶剤を含むセラミック塗料を準備する。次に、このセラミック塗料を、ドクターブレード法などを用いてＰＥＴ製フィルム上に塗布し、加熱乾燥させた後、ＰＥＴ製フィルムを剥離してセラミックグリーンシートを得る。次に、このセラミックグリーンシート上に内部電極を印刷して乾燥させ、これらを積層したものをチップ状に切断してグリーンチップとし、このグリーンチップを焼成後、端子電極を形成することにより製造される。

積層セラミックコンデンサを製造する場合には、コンデンサとして必要とされる所望の静電容量に基づき、内部電極が形成されるシートの層間厚みは、約１μｍ〜１００μｍ程度の範囲に設定される。また、積層セラミックコンデンサでは、コンデンサチップの積層方向における外側部分には、内部電極が形成されない外層部分が形成される。この内部電極が形成されない部分に対応する誘電体層の厚みは、数十μｍ〜数百μｍ程度であり、通常、コンデンサ素子内部を保護するために形成される。

一方、内部電極の導電材として、一般にＰｄやＰｄ合金が用いられているが、Ｐｄは高価であるため、比較的安価なＮｉやＮｉ合金等の卑金属が使用されるようになってきている。内部電極の導電材として卑金属を用いる場合、大気中で焼成を行なうと内部電極が酸化してしまうという問題があるため、誘電体層と内部電極との同時焼成を、還元性雰囲気中で行なう必要がある。しかし、還元性雰囲気中で焼成すると、誘電体層が還元されてしまい、比抵抗が低くなってしまう。このため、非還元性の誘電体材料が開発されている。

しかしながら、非還元性の誘電体材料を用いた場合においても、内部電極を構成するＮｉの影響により、内部電極が形成されたシートが多数積層された部分（内層部）と、内部電極が形成されない部分（外層部）とで、焼成時の収縮挙動が異なってしまうこととなり、そして、その結果、コンデンサ素子本体内部にクラックが発生してしまうという問題があった。

これに対して、たとえば特許文献１〜４では、積層型セラミック電子部品を製造するに際して、焼成時における外層部と内層部との収縮挙動に着目し、種々の提案がなされている。たとえば、特許文献１，２では、外層部の焼成による収縮開始温度を、内層部の収縮開始温度よりも低い温度とする方法が提案されている。

また、特許文献３では、外層部を構成することとなるセラミック粒子として、内層部を構成することとなるセラミック粒子よりも、小さい粒子径を有するセラミック粒子を使用する方法が提案されている。特許文献４では、外層部を構成することとなるセラミックグリーンシートの密度を、内層部を構成することとなるセラミックグリーンシートの密度よりも低い密度とする方法が提案されている。

しかしながら、たとえば、誘電体層を３μｍ以下とし、さらなる薄層、多層化を進めた場合には、これらの文献のように、外層部と内層部との関係を所定の関係としただけでは、次のような問題があった。すなわち、薄層、多層化を進めると、内層部と外層部との間における焼成時の収縮挙動の差に基づく構造の歪みが大きくなってしまい、図５（Ａ）および図５（Ｂ）に示すような平面（上面または底面）から側面にかけてクラック（平側クラック）が発生してしまうという問題があった。なお、この図５（Ａ）および図５（Ｂ）は、積層セラミックコンデンサの長さ方向（すなわち、端子電極が形成されている端面と平行な面）における切断面を示す図である。

また、特許文献５では、内層部を構成する内部電極層のうち、外層部側に位置する内部電極層を構成することとなるＮｉ粉末として、比較的に粒子径の大きいものを使用する方法が提案されている。この文献によると、外層部側に位置する内部電極層の焼結開始温度を、他の部分に配置された内部電極層の焼結開始温度よりも高いものとすることができ、これにより内層部と外層部との収縮挙動の差を緩和することにより、コンデンサ素子本体内部におけるクラックの発生を防止するものである。しかしながら、この特許文献５では、外層部側に位置する内部電極層に、比較的に粒子径の大きいＮｉ粉末を使用するため、外層部側に位置する内部電極層の薄層化には限界があり、そのため、得られる積層セラミックコンデンサの小型、薄層化にも限界があった。

特開平９−９７７３３号公報 特開２００４−２２１２６８号公報 特開平１１−３５４３７０号公報 特開２００２−１４１２４３号公報 特開２００５−２０９７２１号公報

本発明は、このような実状に鑑みてなされ、誘電体層を薄層、多層化した場合においても、平面から側面にかけて発生する平側クラックが有効に防止され、信頼性の高い積層型電子部品およびその製造方法を提供することを目的とする。

本発明者等は、上記目的を達成するために、鋭意検討を行った結果、外層部付近に配置された内部電極層の電極端部付近に存在する空隙部分（電極空隙部）を所定の範囲に制御することにより、上記目的を達成できることを見出し、本発明を完成させるに至った。

すなわち、本発明に係る積層型電子部品は、
内部電極層と層間誘電体層とが交互に積層された内層部と、
前記内層部の積層方向の上端面および下端面に配置され、外側誘電体層から構成される上側外層部および下側外層部と、からなる素子本体を有する積層型電子部品であって、
前記内部電極層は、前記素子本体の積層方向に平行な一対の対向する端面に、交互に露出するように形成され、前記内部電極層が露出している一対の端面には、一対の端子電極が形成され、
前記層間誘電体層の積層数は１００層以上であり、
一対の前記端子電極が形成された端面と平行な面で前記素子本体を切断した際における切断面において、
前記切断面における複数の前記内部電極層の長さ方向における前記内部電極層の平均長さが０．１５ｍｍ以上であり、
前記切断面における複数の前記内部電極層の長さ方向の一方の端部を第１端部、他方の端部を第２端部、
前記内部電極層のうち、前記上側外層部側から１５層目までの各内部電極層を上側電極層、前記下側外層部側から１５層目までの各内部電極層を下側電極層とし、
前記上側電極層における、第１端部および第２端部から内部電極層中心側に向かって４０μｍの長さの部分を、それぞれ上側電極層第１コーナー部、上側電極層第２コーナー部、
前記下側電極層における、第１端部および第２端部から内部電極層中心側に向かって４０μｍの長さの部分を、それぞれ下側電極層第１コーナー部、下側電極層第２コーナー部とした場合に、
前記内部電極層の形成部分に存在し、実質的に空隙となっている電極空隙部に関し、
前記上側電極層第１コーナー部における電極空隙部の存在個数Ｎ１、前記上側電極層第２コーナー部における電極空隙部の存在個数Ｎ２、前記下側電極層第１コーナー部における電極空隙部の存在個数Ｎ３、および前記下側電極層第２コーナー部における電極空隙部の存在個数Ｎ４の平均値〔（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）／４〕が、１以上、２０以下であることを特徴とする。

本発明の積層型電子部品において、好ましくは、
前記上側外層部側および前記下側外層部側から、それぞれ１５層目までの合計３０層の各層間誘電体層を構成する誘電体粒子の平均結晶粒径Ｒｆｏ［μｍ］と、
それ以外の部分に位置する層間誘電体層を構成する誘電体粒子の平均結晶粒径Ｒｆｃ［μｍ］と、が０．５５≦Ｒｆｏ／Ｒｆｃ≦０．９５である。

本発明の積層型電子部品において、好ましくは、前記層間誘電体層の平均厚みが３μｍ以下である。
なお、本発明において、層間誘電体層の平均厚みは、前記積層型電子部品を構成する全ての層間誘電体層の積層数をｎとした場合に、前記上側外層部側および前記下側外層部側から、それぞれ、０．０５×ｎ層の層間誘電体層を除いた層間誘電体層の厚みを平均することにより求めることができる。

本発明の積層型電子部品において、好ましくは、前記内部電極層の厚みが２μｍ以下である。

本発明の積層型電子部品において、好ましくは、前記内部電極層に含まれる導電材がＮｉまたはＮｉ合金である。

本発明に係る積層型電子部品の製造方法は、
内部電極層と層間誘電体層とが交互に積層された内層部と、
前記内層部の積層方向の上端面および下端面に配置され、外側誘電体層から構成される上側外層部および下側外層部と、からなる素子本体を有する積層型電子部品を製造する方法であって、
焼成後に前記層間誘電体層となり、誘電体原料を含有する層間グリーンシートを形成する工程と、
焼成後に前記外側誘電体層となり、誘電体原料を含有する外側グリーンシートを形成する工程と、
前記層間グリーンシートの表面に、焼成後に内部電極層となる電極ペースト膜を形成する工程と、
前記電極ペースト膜を有する層間グリーンシートを、前記層間グリーンシートの合計の積層数が１００層以上となるように積層し、内層部用積層体を得る工程と、
前記内層部用積層体の積層方向の上端面および下端面に前記外側グリーンシートを積層し、グリーンチップを得る工程と、
前記グリーンチップを焼成する工程と、を有し、
焼成後に前記層間誘電体層となる層間グリーンシートに関し、前記内層部用積層体の積層方向の上端面および下端面から、それぞれｍ層目（ただし、ｍは、１以上、３０以下）までに位置することとなる層間グリーンシートを外側層間グリーンシート、それ以外の部分に位置することとなる層間グリーンシートを内側層間グリーンシートとした場合に、
前記外側グリーンシートに含有される誘電体原料、および前記外側層間グリーンシートに含有される誘電体原料として、同じ焼結開始温度を有する誘電体原料を使用するとともに、前記外側グリーンシートおよび前記外側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｏ［℃］と、前記内側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｃ［℃］との関係をＴｇｏ＜Ｔｇｃとすることを特徴とする。

なお、前記外側グリーンシートに含有される誘電体原料と、前記外側層間グリーンシートに含有される誘電体原料とは、その焼結開始温度が実質的に同じとなっていれば良く、たとえば、これらの温度は多少異なっていても良い。

本発明の製造方法において、好ましくは、前記ＴｇｏとＴｇｃとの関係を、−１００℃≦Ｔｇｏ−Ｔｇｃ≦−５℃とする。

本発明の製造方法において、好ましくは、前記外側グリーンシートに含有される誘電体原料、および前記外側層間グリーンシートに含有される誘電体原料として、同じ平均粒子径を有する誘電体原料を使用するとともに、前記外側グリーンシートおよび前記外側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｏ［μｍ］とし、前記内側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｃ［μｍ］とした場合に、前記ＲｇｏとＲｇｃとの関係を、Ｒｇｏ＜Ｒｇｃとする。なお、上記と同様に、前記外側グリーンシートに含有される誘電体原料と、前記外側層間グリーンシートに含有される誘電体原料とで、その平均粒子径は実質的に同じとなっていれば良い。

本発明の製造方法において、好ましくは、前記ＲｇｏとＲｇｃとの関係を、０．５０≦Ｒｇｏ／Ｒｇｃ≦０．９５とする。

本発明に係る積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装チップ型電子部品（ＳＭＤ）などが例示される。

本発明の積層型電子部品においては、外層部付近に配置された内部電極層の電極端部付近に存在する空隙部分（電極空隙部）の存在個数を所定の範囲としている。そのため、層間誘電体層の平均厚みを３μｍ以下とし、その積層数を１００層以上とした場合においても、平面から側面にかけて発生する平側クラックを有効に防止することができ、信頼性の高い積層型電子部品を提供することができる。

さらに、本発明の製造方法においては、焼成後に外側誘電体層となる外側グリーンシートに含有される誘電体原料、および焼成後に層間誘電体層となる層間グリーンシートのうち外層部付近に位置することとなる外側層間グリーンシートに含有される誘電体原料として、同じ焼結開始温度を有する誘電体原料を使用するとともに、外側グリーンシートおよび外側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｏ［℃］と、前記内側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｃ［℃］との関係をＴｇｏ＜Ｔｇｃとする。そのため、焼成時に、内層部と外層部との界面における、熱膨張差を緩和することができる。そして、その結果、平面から側面にかけて発生する平側クラックを有効に防止することができ、信頼性の高い積層型電子部品を提供することができる。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２は図１に示すII−II線に沿う積層セラミックコンデンサの概略断面図、
図３は本発明の一実施形態に係る積層セラミックコンデンサの要部断面図、
図４（Ａ）は本発明の実施例に係る積層セラミックコンデンサの要部断面写真、図４（Ｂ）は比較例に係る積層セラミックコンデンサの要部断面写真、
図５（Ａ）、図５（Ｂ）は積層セラミックコンデンサの平側クラックを説明するための図である。

積層セラミックコンデンサ
図１に示すように、本発明の一実施形態に係る積層セラミックコンデンサ１は、層間誘電体層２と内部電極層３とが交互に積層された構成のコンデンサ素子本体１０を有する。このコンデンサ素子本体１０の両側端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の端子電極４，４が形成してある。内部電極層３は、各側端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の端子電極４，４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。

そして、コンデンサ素子本体１０において、内部電極層３および層間誘電体層２の積層方向の上端部および下端部には、それぞれ外側誘電体層２０が配置してあり、素子本体１０の内部を保護している。すなわち、コンデンサ素子本体１０は、複数の内部電極層３および層間誘電体層２が積層された内層部１００と、この内層部１００の上下面に位置し、外側誘電体層２０から形成される上側外層部２００と、下側外層部３００とからなる。

コンデンサ素子本体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、長さＬ（０．６〜５．６ｍｍ、好ましくは０．６〜３．２ｍｍ）×幅Ｗ（０．３〜５．０ｍｍ、好ましくは０．３〜１．６ｍｍ）×厚みＴ（０．１〜１．９ｍｍ、好ましくは０．３〜１．６ｍｍ）程度である。

誘電体層２および２０
層間誘電体層２および外側誘電体層２０は、誘電体磁器組成物で構成される。誘電体層２，２０を構成する誘電体磁器組成物の組成は、特に限定されないが、たとえば、｛（Ｂａ_{（１−ｘ−ｙ）} Ｃａ_ｘ Ｓｒ_ｙ ）Ｏ｝_Ａ （Ｔｉ_{（１−ｚ）} Ｚｒ_ｚ ）_Ｂ Ｏ_２ で表される誘電体酸化物を含む主成分を有するものが挙げられる。なお、Ａ，Ｂ，ｘ，ｙ，ｚは、いずれも任意の範囲である。誘電体磁器組成物中に主成分と共に含まれる副成分としては、Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｈｏ，Ｙｂ，Ｚｎ，Ｃｄ，Ｔｉ，Ｓｎ，Ｗ，Ｂａ，Ｃａ，Ｍｎ，Ｍｇ，Ｃｒ，Ｓｉ，およびＰの酸化物から選ばれる１種類以上を含む副成分が例示される。

副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となり、層間誘電体層２を薄層化した場合の信頼性不良を低減することができ、長寿命化を図ることができる。ただし、本発明では、各誘電体層２，２０を構成するセラミック粒子の組成は、上記に限定されるものではない。

層間誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、層間誘電体層２の平均厚みは、３μｍ以下、好ましくは０．５〜２．８μｍ、より好ましくは１．０〜２．５μｍである。内部電極層３に挟まれた層間誘電体層２の積層数は、１００層以上であり、好ましくは１５０層以上と多層化されている。また、外側誘電体層２０の厚みは、たとえば３０μｍ〜数百μｍ程度である。
なお、本実施形態において、層間誘電体層の平均厚みは、前記積層型電子部品を構成する全ての層間誘電体層の積層数をｎとした場合に、前記上側外層部側および前記下側外層部側から、それぞれ、０．０５×ｎ層の層間誘電体層を除いた層間誘電体層の厚みを平均することにより求めることができる。

また、本実施形態においては、上側外層部２００側および下側外層部３００側から、それぞれ１５層目までの合計３０層の各層間誘電体層２を構成する誘電体粒子の平均結晶粒径をＲｆｏ［μｍ］とし、それ以外の部分に位置する層間誘電体層２を構成する誘電体粒子の平均結晶粒径をＲｆｃ［μｍ］とした場合に、これらＲｆｏとＲｆｃとの比を、好ましくは０．５５≦Ｒｆｏ／Ｒｆｃ≦０．９５、より好ましくは０．６０≦Ｒｆｏ／Ｒｆｃ≦０．９０とする。ＲｆｏとＲｆｃとの比をこのような関係とすることにより、後述する内部電極層３の微細構造を所定の構成とすることができる。

内部電極層３
内部電極層３に含有される導電材は特に限定されないが、誘電体層２，２０の構成材料として、耐還元性を有する材料を使用する場合には、卑金属を用いることができる。導電材として用いる卑金属としては、Ｎｉ、Ｃｕ、Ｎｉ合金またはＣｕ合金が好ましい。内部電極層３の主成分をＮｉなどの卑金属にした場合には、誘電体が還元されないように、低酸素分圧（還元雰囲気）で焼成するという方法がとられている。

内部電極層３の微細構造
次に、内部電極層３の微細構造について、図２、図３を使用して説明する。図２は、図１に示すII−II線に沿う概略断面図（長さ方向の断面図）であり、図３は、内部電極層３の微細構造を示す要部断面図である。なお、図２においては、図１と比較して、素子本体１０の内部の構造を簡素化して表してある。また、図２に示す断面においては、内部電極層３は各側端面に露出することなく、両側面に配置された側面余白部２２により保護された構成となっている。この側面余白部２２は、層間誘電体層２や外側誘電体層２０と同様に誘電体磁器組成物で構成されている。図２に示す断面における、内部電極層３の幅方向（Ｗ方向）の長さは、内層部１００に含有されている複数の内部電極層３の平均値で、０．１５〜４．０ｍｍであり、好ましくは０．２〜１．４ｍｍである。

本実施形態では、複数の内部電極層３のうち、特定箇所、すなわち、図２に示す上側電極層第１、第２コーナー部および下側電極層第１、第２コーナー部における内部電極層の微細構造を以下に説明するような構成とする。

なお、上側電極層第１、第２コーナー部および下側電極層第１、第２コーナー部は、図２に示す上側電極層形成部分および下側電極層形成部分に位置する上側電極層および下側電極層において、それぞれ、幅方向（Ｗ方向）における一方の電極端部である第１端部、および他方の電極端部である第２端部から各電極層中心側に向かって４０μｍの長さの部分である。また、本実施形態において、上側電極層および下側電極層とは、上側外層部２００側および下側外層部３００側から１５層目までの各内部電極層を意味する。すなわち、上側電極層、下側電極層はそれぞれ１５層の内部電極層から構成されている。

次いで、図３を使用して、上側電極層第１、第２コーナー部および下側電極層第１、第２コーナー部における、内部電極層の微細構造を具体的に説明する。図３は図２に示す下側電極層第１コーナー部の一部を拡大した要部断面図である。図３に示すように、下側電極層第１コーナー部には、一方の電極端部である第１端部から４０μｍの長さの部分において、内部電極層３の電極途切れ部分であって、実質的に空隙となっている電極空隙部３０が存在している。本実施形態では、下側電極層第１コーナー部、および下側電極層第１コーナー部以外の、上側電極層第１、第２コーナー部、下側電極層第２コーナー部に存在する、この電極空隙部３０の存在個数が特定の範囲となっていることを特徴とする。

すなわち、上側電極層第１コーナー部における電極空隙部３０の存在個数をＮ１、上側電極層第２コーナー部における電極空隙部３０の存在個数をＮ２、下側電極層第１コーナー部における電極空隙部３０の存在個数をＮ３、および下側電極層第２コーナー部における電極空隙部３０の存在個数をＮ４とした場合に、これらの平均値〔（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）／４〕が、１以上、２０以下、好ましくは２以上、１９以下、より好ましくは３以上、１８以下となっている。

各コーナー部における電極空隙部３０の存在個数を上記範囲とすることにより、層間誘電体層２を薄層、多層化した場合においても、平面から側面にかけて発生する平側クラックを有効に防止することができる。各コーナー部における電極空隙部３０の存在個数が多すぎると、平側クラックの防止効果が不十分となる傾向にあり、一方、存在個数が少なすぎると、層間誘電体層２と内部電極層３との界面で層間剥離（デラミネーション）が発生するおそれがある。

本実施形態において、電極空隙部３０は、内部電極層３の電極途切れ部分のうち実質的に空隙となっている部分であり、たとえば、図３に符号「３２」で示した電極途切れ部分のように内部電極層３の形成部分に誘電体が存在している部分は含まれない。また、本実施形態において、電極空隙部３０としては、その大きさが０．５μｍ×０．５μｍ以上のものをいう。

幅方向（Ｗ方向）における一方の電極端部である第１端部、および他方の電極端部である第２端部は、内層部１００に含有される複数の内部電極層の電極端部位置を平均したものであり、たとえば、各内部電極層の端部位置が、幅方向（Ｗ方向）に沿った方向において、互いに異なる位置となっている場合には、これらの位置を平均することにより求めることができる。

なお、本実施形態では、下側電極層第１コーナー部のみを図示したが、下側電極層第１コーナー部以外の、上側電極層第１、第２コーナー部、下側電極層第２コーナー部も実質的に同様な構成となっている。電極空隙部３０の平均値は、素子本体の長さを１００％とした場合に、長さ方向（Ｌ方向）の１５〜８５％の深さにおける断面において、上記範囲となっていることが好ましい。

また、本実施形態では、内部電極層３の平均厚みは、好ましくは２μｍ以下、特に１．５μｍ以下と薄層化されていることが好ましい。

端子電極４
端子電極４に含有される導電材は特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。なお、本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いることができる。
端子電極４の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態に係る積層セラミックコンデンサの製造方法について説明する。
（１）まず、焼成後に図１に示す層間誘電体層２、外側誘電体層２０を構成することになるセラミックグリーンシート（層間グリーンシート、外側グリーンシート）を製造するために、各グリーンシート用ペーストを準備する。
グリーンシート用ペーストは、誘電体原料を塗料化することにより調製される。グリーンシート用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。

誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が０．４μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

また、グリーンシート用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、たとえば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。

なお、本実施形態では、グリーンシート用ペーストとして、次の３種類のペーストを調製する。すなわち、焼成後に外側誘電体層２０を構成することになる外側グリーンシートを製造するための外側グリーンシート用ペーストと、層間誘電体層２を構成することとなる層間グリーンシートを製造するための２種類の異なる層間グリーンシート用ペーストと、の合計３種類のグリーンシート用ペーストをそれぞれ準備する。

すなわち、層間グリーンシート用ペーストとしては、焼成後に内層部１００となる内層部用積層体の積層方向の上端面および下端面から、それぞれｍ層目（ただし、ｍは１以上、３０以下であり、ｍの下限は、好ましくは２以上、より好ましくは５以上、ｍの上限は、好ましくは２５以下、より好ましくは２０以下である。）までに位置することとなる層間グリーンシート（以下、「外側層間グリーンシート」とする。）を形成するための外側層間グリーンシート用ペーストと、それ以外の部分に位置することとなる層間グリーンシート（以下、「内側層間グリーンシート」とする。）を形成するための内側層間グリーンシート用ペーストとをそれぞれ準備する。

そして、本実施形態では、上記３種類のグリーンシート用ペーストのうち、外側グリーンシート用ペーストに含有させる誘電体原料と、外側層間グリーンシート用ペーストに含有させる誘電体原料とで、同じ焼結開始温度を有する誘電体原料を使用するとともに、これらのペーストに含有させる誘電体原料の焼結開始温度をＴｇｏ［℃］とし、内側層間グリーンシート用ペーストに含有させる誘電体原料の焼結開始温度をＴｇｃ［℃］とした場合に、ＴｇｏとＴｇｃとが、Ｔｇｏ＜Ｔｇｃの関係にある誘電体原料を使用する。すなわち、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストに含有させる誘電体原料として、内側層間グリーンシート用ペーストに含有させる誘電体原料よりも焼結開始温度の低い誘電体原料を使用する。

このような構成を採用することにより、焼成時における、内層部１００と、外層部２００，３００と、の界面に掛かる応力が緩和され、上述した各コーナー部における電極空隙部３０の存在個数を特定の範囲とすることができる。そして、その結果、層間誘電体層２を薄層、多層化した場合においても、平面から側面にかけて発生する平側クラックを有効に防止することができ、得られる積層セラミックコンデンサの信頼性の向上を図ることができる。

ＴｇｏとＴｇｃとの関係は、好ましくは−１００℃≦Ｔｇｏ−Ｔｇｃ≦−５℃であり、より好ましくは−９０℃≦Ｔｇｏ−Ｔｇｃ≦−１０℃である。ＴｇｏとＴｇｃとの差（Ｔｇｏ−Ｔｇｃ）が大きすぎると、層間誘電体層２と内部電極層３との界面で層間剥離（デラミネーション）が発生するおそれがある。なお、本実施形態において、誘電体原料の焼結開始温度とは、ＴＭＡ解析において、昇温時に収縮が開始する温度を意味する。

各グリーンシート用ペーストに含有される誘電体原料の焼結開始温度を上記関係とするための方法としては特に限定されず、種々の方法を採用することができる。このような方法として、たとえば、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストと、内側層間グリーンシート用ペーストとで、平均粒子径の異なる誘電体原料を用いる方法が挙げられる。具体的には、外側グリーンシート用ペーストおよび外側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｏ［μｍ］とし、内側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｃ［μｍ］とした場合に、ＲｇｏとＲｇｃとを、好ましくはＲｇｏ＜Ｒｇｃ、より好ましくは０．５０≦Ｒｇｏ／Ｒｇｃ≦０．９５、さらに好ましくは０．６≦Ｒｇｏ／Ｒｇｃ≦０．９の関係とする。ＲｇｏとＲｇｃとを、上記関係とすることにより、各ペーストに含有される誘電体原料の焼結開始温度を上述した関係とすることができる。

（２）次いで、図１に示す内部電極層３を形成するための電極層用ペーストを準備する。電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、電極層用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

（３）上記にて調製した、外側層間グリーンシート用ペーストと、内側層間グリーンシート用ペーストと、電極層用ペーストとを使用して、焼成後に層間誘電体層２となる各層間グリーンシートと、焼成後に内部電極層３となる電極ペースト膜と、を交互に積層し、焼成後に内層部１００となる内層部用積層体を製造する。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート上に、外側層間グリーンシートおよび内側層間グリーンシートを形成する。各層間グリーンシートは、キャリアシート上に形成された後に乾燥される。各層間グリーンシートの乾燥温度は、好ましくは５０〜１００℃であり、乾燥時間は、好ましくは１〜２０分である。乾燥後の各層間グリーンシートの厚みは、乾燥前に比較して、５〜２５％の厚みに収縮する。
本実施形態においては、外側層間グリーンシートおよび内側層間グリーンシートの厚みは、互いに同じ厚みとしても良いし、互いに異なる厚みとしても良い。また、これらの厚みを異なるものとする場合には、外側層間グリーンシートおよび内側層間グリーンシートのいずれを厚いシートとしても良い。

次いで、上記にて形成した外側層間グリーンシートおよび内側層間グリーンシートの表面に、電極層用ペーストを用いて、電極ペースト膜を所定パターンで形成し、電極ペースト膜を有する層間グリーンシートを得る。そして、得られた電極ペースト膜を有する層間グリーンシートを交互に積層し、内層部用積層体を得る。なお、電極ペースト膜の形成方法としては、特に限定されないが、印刷法、転写法などが例示される。また、必要に応じて、電極ペースト膜が形成されていない部分に、余白パターン膜を形成しても良い。余白パターン膜は、上記した層間グリーンシート用ペーストを用いて、印刷法や転写法などで形成すれば良い。

（４）次いで、上記にて得られた内層部用積層体の積層方向の上端部および下端部に、焼成後に外側誘電体層２０となる外側グリーンシートを単層または複層で積層する。外側グリーンシートは、上記にて調製した外側グリーンシート用ペーストを用いて、支持体としてのキャリアシート上に形成したのちに、キャリアシートを剥離することにより製造される。外側グリーンシートは、好ましくは５〜１００μｍ、より好ましくは５〜３０μｍ程度の厚みで形成される。

そして、このようにして得られた積層体を、所定のサイズに切断し、グリーンチップとした後、脱バインダ処理および焼成を行い、さらに、層間誘電体層２および外側誘電体層２０を再酸化させるため熱処理することにより、図１に示すコンデンサ素子本体１０を得る。

脱バインダ処理は、内部電極層３を形成するための電極層用ペースト中の導電材の種類に応じて適宜決定すれば良いが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、脱バインダ雰囲気中の酸素分圧を１０^−４５ 〜１０^５ Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、脱バインダ効果が低下する。また酸素分圧が前記範囲を超えると、内部電極層が酸化する傾向にある。

また、それ以外の脱バインダ条件としては、昇温速度を好ましくは５〜３００℃／時間、より好ましくは１０〜１００℃／時間、保持温度を好ましくは１８０〜４００℃、より好ましくは２００〜３５０℃、温度保持時間を好ましくは０．５〜２４時間、より好ましくは２〜２０時間とする。また、焼成雰囲気は、空気もしくは還元性雰囲気とすることが好ましく、還元性雰囲気における雰囲気ガスとしては、たとえばＮ_２ とＨ_２ との混合ガスを加湿して用いることが好ましい。

グリーンチップ焼成時の雰囲気は、電極層用ペースト中の導電材の種類に応じて適宜決定されればよいが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、１０^−７〜１０^−３Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を超えると、内部電極層が酸化する傾向にある。

また、焼成時の保持温度は、好ましくは１１００〜１４００℃、より好ましくは１１５０〜１３８０℃、さらに好ましくは１２００〜１３５０℃である。保持温度が前記範囲未満であると緻密化が不十分となり、前記範囲を超えると、内部電極層の異常焼結による電極の途切れや、内部電極層構成材料の拡散による容量温度特性の悪化、誘電体磁器組成物の還元が生じやすくなる。

これ以外の焼成条件としては、昇温速度を好ましくは５０〜５００℃／時間、より好ましくは２００〜３００℃／時間、温度保持時間を好ましくは０．５〜８時間、より好ましくは１〜３時間、冷却速度を好ましくは５０〜５００℃／時間、より好ましくは２００〜３００℃／時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、Ｎ_２ とＨ_２ との混合ガスを加湿して用いることが好ましい。

還元性雰囲気中で焼成した場合、コンデンサ素子本体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりＩＲ寿命を著しく長くすることができるので、信頼性が向上する。

アニール雰囲気中の酸素分圧は、０．１Ｐａ以上、特に０．１〜１０Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると誘電体層の再酸化が困難であり、前記範囲を超えると内部電極層が酸化する傾向にある。

アニールの際の保持温度は、１１００℃以下、特に５００〜１１００℃とすることが好ましい。保持温度が前記範囲未満であると誘電体層の酸化が不十分となるので、ＩＲが低く、また、ＩＲ寿命が短くなりやすい。一方、保持温度が前記範囲を超えると、内部電極層が酸化して容量が低下するだけでなく、内部電極層が誘電体素地と反応してしまい、容量温度特性の悪化、ＩＲの低下、ＩＲ寿命の低下が生じやすくなる。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。

これ以外のアニール条件としては、温度保持時間を好ましくは０〜２０時間、より好ましくは２〜１０時間、冷却速度を好ましくは５０〜５００℃／時間、より好ましくは１００〜３００℃／時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したＮ_２ ガス等を用いることが好ましい。

上記した脱バインダ処理、焼成およびアニールにおいて、Ｎ_２ ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は５〜７５℃程度が好ましい。

脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Ｎ_２ ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、アニールの全過程を加湿したＮ_２ ガス雰囲気としてもよい。

このようにして得られた焼結体（素子本体１０）には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、その後、端子電極用ペーストを焼きつけて端子電極４が形成される。端子電極用ペーストの焼成条件は、たとえば、加湿したＮ_２ とＨ_２ との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、端子電極４上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した電極層用ペーストと同様にして調製すればよい。
このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、上述した実施形態では、本発明に係る積層型電子部品として積層セラミックコンデンサを例示したが、本発明に係る積層型電子部品としては、積層セラミックコンデンサに限定されず、上記構成を有するものであれば何でも良い。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
外側グリーンシート用ペースト、外側層間グリーンシート用ペーストの作製
まず、出発原料として、主成分原料としてのＢａＴｉＯ_３ 粉末と、副成分原料としてのＭｇＯ、ＭｎＯ、Ｙ_２ Ｏ_３ 、Ｖ_２ Ｏ_５ 、ＳｉＯ_２ およびＣｒ_２ Ｏ_３ とを準備した。そして、これらの出発原料をボールミルにより１６時間湿式混合することにより、誘電体原料を調製した。なお、本実施例では、誘電体原料として平均粒子径Ｒｇｏが０．３μｍの原料を使用した。

次いで、上記にて調製した誘電体原料：１００重量部と、アクリル樹脂：４．８重量部と、酢酸エチル：１００重量部と、ミネラルスピリット：６重量部と、トルエン：４重量部とをボールミルで混合して塗料化し、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストを作製した。

内側層間グリーンシート用ペーストの作製
誘電体原料として平均粒子径Ｒｇｃが０．３５μｍの原料を使用した以外は、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストと同様にして、内側層間グリーンシート用ペーストを作製した。

すなわち、本実施例では、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｏと、内側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｃと、の比（Ｒｇｏ／Ｒｇｃ）をＲｇｏ／Ｒｇｃ＝０．８５とした。

電極層用ペーストの作製
Ｎｉ粒子：４４．６重量部と、平均粒径０．１μｍのＢａＴｉＯ_３ 粉末：８重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して電極層用ペーストを作製した。

グリーンチップの形成
次いで、上記にて調製した各ペーストを使用して、以下の方法により、グリーンチップを形成した。
まず、外側層間グリーンシート用ペースト、および内側層間グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが２．５μｍとなるように層間グリーンシートを形成した。すなわち、本実施例では、外側層間グリーンシートおよび内側層間グリーンシートの厚みを共に同じ厚みである２．５μｍとした。
そして、この上に電極層用ペーストを用いて、電極ペースト膜を所定パターンで印刷した後、ＰＥＴフィルムからシートを剥離することにより、電極ペースト膜を有する各層間グリーンシートを得た。
一方、これとは別に、外側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが１０μｍとなるように外側グリーンシートを形成した後、ＰＥＴフィルムからシートを剥離した。

次いで、電極ペースト膜を形成した各層間グリーンシートを複数積層して、焼成後に内層部１００を構成することとなる内層部用積層体を形成し、この積層体の積層方向の上端面および下端面に、外側グリーンシートを複数積層することにより、グリーンチップを得た。なお、本実施例では、外側層間グリーンシートの積層数を、内層部用積層体の積層方向の上端面および下端面から、それぞれｍ層目（ただし、ｍは表１に示す各値とした。）までとして、外側層間グリーンシートの積層数が異なる複数の試料（表１に示す試料番号１〜８）を調製した。

次いで、グリーンチップを所定サイズに切断し、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。
脱バインダ処理条件は、昇温速度：３０℃／時間、保持温度：２５０℃、温度保持時間：８時間、雰囲気：空気中とした。
焼成条件は、昇温速度：２００℃／時間、保持温度：１２５０℃、温度保持時間：２時間、冷却速度：３００℃／時間、雰囲気ガス：加湿したＮ_２ ＋Ｈ_２ 混合ガス（酸素分圧：１０^−２Ｐａ）とした。
アニール条件は、昇温速度：２００℃／時間、保持温度：１０００℃、温度保持時間：２時間、冷却速度：３００℃／時間、雰囲気ガス：加湿したＮ_２ ガス（酸素分圧：１０^−１Ｐａ）とした。
なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を５〜７５℃としたウエッターを用いた。

次いで、得られた積層セラミック焼成体の端面をサンドブラストにて研磨した後、端子電極としてＣｕペーストを塗布し、その後、焼付けを行い、その上にめっき処理を施すことにより、図１に示す積層セラミックコンデンサの試料を得た。

得られたコンデンサ試料のサイズは、１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、内部電極層に挟まれた層間誘電体層の数は１６０とし、１層あたりの層間誘電体層の厚みは１．８μｍとした。

次いで、得られた各コンデンサ試料について、次の方法により、焼成後の誘電体粒子の平均結晶粒径比（Ｒｆｏ／Ｒｆｃ）、各コーナー部における電極空隙部存在個数、平側クラック発生数、およびデラミネーション発生数を、それぞれ測定した。

焼成後の誘電体粒子の平均結晶粒径比（Ｒｆｏ／Ｒｆｃ）
得られたコンデンサ試料を、その切断面が、図２に示す断面（端子電極４を形成した端面に平行な面）となるように切断し、その切断面を研磨した。そして、その研磨面について、顕微鏡により観察を行い、上側外層部２００側、下側外層部３００側から、それぞれ１５層目までの合計３０層の各層間誘電体層２を構成する誘電体粒子の平均結晶粒径Ｒｆｏ［μｍ］と、それ以外の部分に位置する層間誘電体層２を構成する誘電体粒子の平均結晶粒径Ｒｆｃ［μｍ］と、を測定した。各層間誘電体層の平均結晶粒径は、コード法により、誘電体粒子の形状を球と仮定して、誘電体粒子の平均結晶粒径を測定した。平均結晶粒径は、測定点数２５０点の平均値とした。そして、得られた結果より、焼成後の誘電体粒子の平均結晶粒径比（Ｒｆｏ／Ｒｆｃ）を求めた。結果を表１に示す。

各コーナー部における電極空隙部存在個数
得られたコンデンサ試料を、その切断面が、図２に示す断面（端子電極４を形成した端面に平行な面）となるように切断し、その切断面を研磨した。そして、その研磨面について、顕微鏡により観察を行い、上側電極層第１、第２コーナー部における電極空隙部の存在個数Ｎ１、Ｎ２、下側電極層第１、第２コーナー部における電極空隙部の存在個数Ｎ３、Ｎ４を求め、これらの平均値〔（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）／４〕を算出し、電極空隙部存在個数とした。本実施例では、測定サンプル５個の平均値とした。結果を表１に示す。

また、図４（Ａ）に試料番号５の下側電極層第１コーナー部の顕微鏡写真を、図４（Ｂ）に後述する実施例２に係る試料番号９の下側電極層第１コーナー部の顕微鏡写真を、それぞれ示す。なお、図４（Ａ）、図４（Ｂ）より、本発明の実施例である試料番号５においては、電極空隙部（図中、黒色部分）の存在個数はわずかであるのに対し、比較例である試料番号９においては、電極空隙部が多数存在することが確認できる。

平側クラック発生数
得られた各コンデンサ試料について、端子電極の焼付け、めっき処理を行ったコンデンサ試料を研磨し、図２に示す断面（端子電極４を形成した端面に平行な面）を顕微鏡にて観察することにより、平側クラックの発生の有無を確認した。本実施例では、図５（Ａ）または図５（Ｂ）に示すような、平面（上面または下面）から、素子本体内部を経て、側面（端子電極４を形成していない端面）にかけて発生したクラックを平側クラックとし、その発生の有無を確認した。平側クラックの有無の確認は、１００個のコンデンサ試料について行った。断面検査の結果、１００個のコンデンサ試料に対する、平側クラックの発生した試料の数を求めた。結果を表１に示す。

デラミネーションの発生数
得られた各コンデンサ試料について、焼上げ素地を研磨し、図２に示す断面（端子電極４を形成した端面に平行な面）における積層状態を目視にて観察することにより、内部電極層３と層間誘電体層２との界面におけるデラミネーションの発生の有無を確認した。デラミネーションの有無の確認は、１００個のコンデンサ試料について行った。断面検査の結果、１００個のコンデンサ試料に対する、デラミネーションの発生した試料の数を求めた。結果を表１に示す。

表１中、試料番号１は、全ての層間グリーンシートを、内側層間グリーンシート用ペーストを用いて形成した試料である。また、外側層間グリーンシート用ペーストを用いて形成した外側層間グリーンシートの層数は、上端面および下端面からの層数を、それぞれ表１に示す数とした。すなわち、たとえば試料番号５においては、それぞれ上端面からの層数を１５、下端面からの層数を１５とし合計で３０層とした。

表１に示すように、外側層間グリーンシート用ペーストに含有させる誘電体原料として、焼成後に外側誘電体層２０を構成することとなる外側グリーンシート用ペーストと同じ平均粒子径を有する誘電体原料を使用し、かつ、外側層間グリーンシートの層数を、それぞれ１層、２層、５層、１５層、２０層、３０層とした試料番号２〜７においては、次のような結果となった。すなわち、これらの試料においては、焼成後の誘電体粒子の平均結晶粒径比（Ｒｆｏ／Ｒｆｃ）が、０．５５≦Ｒｆｏ／Ｒｆｃ≦０．９５の範囲、各コーナー部における電極空隙部存在個数が、１以上、２０以下の範囲となり、平側クラックおよびデラミネーションのいずれも確認されず、良好な結果となった。

なお、これら試料番号２〜７においては、外側グリーンシート用ペーストに含有させた誘電体原料、および外側層間グリーンシート用ペーストに含有させた誘電体原料の焼結開始温度Ｔｇｏ［℃］、内側層間グリーンシート用ペーストに含有させた誘電体原料の焼結開始温度Ｔｇｃ［℃］との差（Ｔｇｏ−Ｔｇｃ）は、Ｔｇｏ−Ｔｇｃ＝−２０℃であった。

これに対し、全ての層間グリーンシートを、内側層間グリーンシート用ペーストを用いて形成した試料（すなわち、外側層間グリーンシートを形成しなかった試料）である試料番号１においては、各コーナー部における電極空隙部存在個数が多くなりすぎてしまい、平側クラックが発生し、信頼性に劣る結果となった。また、外側層間グリーンシートの層数を４５層とした試料番号８においては、各コーナー部における電極空隙部存在個数が少なくなりすぎてしまい、デラミネーションが発生し、信頼性に劣る結果となった。

実施例２
外側グリーンシート用ペーストに含有させる誘電体原料、および内側層間グリーンシート用ペーストに含有させる誘電体原料として、同じ誘電体原料（平均粒子径０．３５μｍ）を使用した以外は、実施例１と同様にして、積層セラミックコンデンサの試料（試料番号９）を作製した。すなわち、Ｒｇｏ／Ｒｇｃ＝１．００とした。そして、得られたコンデンサ試料について、実施例１と同様にして評価を行った。結果を表２に示す。

実施例３
外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｏと、内側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｃと、の比（Ｒｇｏ／Ｒｇｃ）を、表２に示すように変化させた以外は、実施例１の試料番号５と同様にして、積層セラミックコンデンサの試料（試料番号１０〜１５）を作製した。そして、得られたコンデンサ試料について、実施例１と同様にして評価を行った。結果を表２に示す。

なお、実施例３においては、内側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｃを０．３５μｍに固定し、外側グリーンシート用ペーストおよび外側層間グリーンシート用ペーストに含有させる誘電体原料の平均粒子径Ｒｇｏを変化させることにより、Ｒｇｏ／Ｒｇｃを調整した。

表２中、試料番号５は、実施例１の試料番号５と同じ試料である。

表２より、誘電体原料の平均粒子径比（Ｒｇｏ／Ｒｇｃ）を、Ｒｇｏ／Ｒｇｃ＞０．９５とした試料番号９，１０においては、各コーナー部における電極空隙部存在個数が多くなりすぎてしまい、平側クラックが発生し、信頼性に劣る結果となった。また、誘電体原料の平均粒子径比（Ｒｇｏ／Ｒｇｃ）を、Ｒｇｏ／Ｒｇｃ＜０．５０とした試料番号１５においては、各コーナー部における電極空隙部存在個数が少なくなりすぎてしまい、デラミネーションが発生し、信頼性に劣る結果となった。

実施例４
外側層間グリーンシートの厚みを、表３に示すように変化させた以外は、実施例１の試料番号３と同様にして、積層セラミックコンデンサの試料（試料番号１６〜１８）を作製した。そして、得られたコンデンサ試料について、実施例１と同様にして評価を行った。結果を表３に示す。
すなわち、実施例４においては、外側層間グリーンシートの層数を２層に固定し、外側層間グリーンシートの厚みを変化させた複数の試料を作製した。

表３中、試料番号３は、実施例１の試料番号３と同じ試料である。

表３より、外側層間グリーンシートの厚みを変化させ、外側層間グリーンシートの厚みと、内側層間グリーンシートの厚みと、を異なる厚みとした場合でも、同様に良好な結果が得られることが確認できる。

図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。 図２は図１に示すII−II線に沿う積層セラミックコンデンサの概略断面図である。 図３は本発明の一実施形態に係る積層セラミックコンデンサの要部断面図である。 図４（Ａ）は本発明の実施例に係る積層セラミックコンデンサの要部断面写真、図４（Ｂ）は比較例に係る積層セラミックコンデンサの要部断面写真である。 図５（Ａ）、図５（Ｂ）は積層セラミックコンデンサの平側クラックを説明するための図である。

符号の説明

１… 積層セラミックコンデンサ
１０… コンデンサ素子本体
２… 層間誘電体層
２０… 外側誘電体層
２２… 側面余白部
３… 内部電極層
３０… 電極空隙部
４… 端子電極
１００… 内層部
２００… 上側外層部

Claims (8)

1. 内部電極層と層間誘電体層とが交互に積層された内層部と、
   前記内層部の積層方向の上端面および下端面に配置され、外側誘電体層から構成される上側外層部および下側外層部と、からなる素子本体を有する積層型電子部品であって、
   前記内部電極層は、前記素子本体の積層方向に平行な一対の対向する端面に、交互に露出するように形成され、前記内部電極層が露出している一対の端面には、一対の端子電極が形成され、
   前記層間誘電体層の積層数は１００層以上であり、
   一対の前記端子電極が形成された端面と平行な面で前記素子本体を切断した際における切断面において、
   前記切断面における複数の前記内部電極層の長さ方向における前記内部電極層の平均長さが０．１５ｍｍ以上であり、
   前記切断面における複数の前記内部電極層の長さ方向の一方の端部を第１端部、他方の端部を第２端部、
   前記内部電極層のうち、前記上側外層部側から１５層目までの各内部電極層を上側電極層、前記下側外層部側から１５層目までの各内部電極層を下側電極層とし、
   前記上側電極層における、第１端部および第２端部から内部電極層中心側に向かって４０μｍの長さの部分を、それぞれ上側電極層第１コーナー部、上側電極層第２コーナー部、
   前記下側電極層における、第１端部および第２端部から内部電極層中心側に向かって４０μｍの長さの部分を、それぞれ下側電極層第１コーナー部、下側電極層第２コーナー部とした場合に、
   前記内部電極層の形成部分に存在し、実質的に空隙となっている電極空隙部に関し、
   前記上側電極層第１コーナー部における電極空隙部の存在個数Ｎ１、前記上側電極層第２コーナー部における電極空隙部の存在個数Ｎ２、前記下側電極層第１コーナー部における電極空隙部の存在個数Ｎ３、および前記下側電極層第２コーナー部における電極空隙部の存在個数Ｎ４の平均値〔（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）／４〕が、１以上、２０以下であることを特徴とする積層型電子部品。
2. 前記上側外層部側および前記下側外層部側から、それぞれ１５層目までの合計３０層の各層間誘電体層を構成する誘電体粒子の平均結晶粒径Ｒｆｏ［μｍ］と、
   それ以外の部分に位置する層間誘電体層を構成する誘電体粒子の平均結晶粒径Ｒｆｃ［μｍ］と、が０．５５≦Ｒｆｏ／Ｒｆｃ≦０．９５である請求項１に記載の積層型電子部品。
3. 前記層間誘電体層の平均厚みが３μｍ以下である請求項１または２に記載の積層型電子部品。
4. 前記内部電極層の厚みが２μｍ以下である請求項１〜３のいずれかに記載の積層型電子部品。
5. 前記内部電極層に含まれる導電材がＮｉまたはＮｉ合金である請求項１〜４のいずれかに記載の積層型電子部品。
6. 内部電極層と層間誘電体層とが交互に積層された内層部と、
   前記内層部の積層方向の上端面および下端面に配置され、外側誘電体層から構成される上側外層部および下側外層部と、からなる素子本体を有する積層型電子部品を製造する方法であって、
   焼成後に前記層間誘電体層となり、誘電体原料を含有する層間グリーンシートを形成する工程と、
   焼成後に前記外側誘電体層となり、誘電体原料を含有する外側グリーンシートを形成する工程と、
   前記層間グリーンシートの表面に、焼成後に内部電極層となる電極ペースト膜を形成する工程と、
   前記電極ペースト膜を有する層間グリーンシートを、前記層間グリーンシートの合計の積層数が１００層以上となるように積層し、内層部用積層体を得る工程と、
   前記内層部用積層体の積層方向の上端面および下端面に前記外側グリーンシートを積層し、グリーンチップを得る工程と、
   前記グリーンチップを焼成する工程と、を有し、
   焼成後に前記層間誘電体層となる層間グリーンシートに関し、前記内層部用積層体の積層方向の上端面および下端面から、それぞれｍ層目（ただし、ｍは、１以上、３０以下）までに位置することとなる層間グリーンシートを外側層間グリーンシート、それ以外の部分に位置することとなる層間グリーンシートを内側層間グリーンシートとした場合に、
   前記外側グリーンシートに含有される誘電体原料、および前記外側層間グリーンシートに含有される誘電体原料として、同じ焼結開始温度を有する誘電体原料を使用するとともに、前記外側グリーンシートおよび前記外側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｏ［℃］と、前記内側層間グリーンシートに含有される誘電体原料の焼結開始温度Ｔｇｃ［℃］との関係を−１００℃≦Ｔｇｏ−Ｔｇｃ≦−５℃とすることを特徴とする積層型電子部品の製造方法。
7. 前記外側グリーンシートに含有される誘電体原料、および前記外側層間グリーンシートに含有される誘電体原料として、同じ平均粒子径を有する誘電体原料を使用するとともに、前記外側グリーンシートおよび前記外側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｏ［μｍ］とし、前記内側層間グリーンシートに含有される誘電体原料の平均粒子径をＲｇｃ［μｍ］とした場合に、前記ＲｇｏとＲｇｃとの関係を、Ｒｇｏ＜Ｒｇｃとする請求項６に記載の積層型電子部品の製造方法。
8. 前記ＲｇｏとＲｇｃとの関係を、０．５０≦Ｒｇｏ／Ｒｇｃ≦０．９５とする請求項７に記載の積層型電子部品の製造方法。