JP4965866B2

JP4965866B2 - 自動初期化型周波数分割器

Info

Publication number: JP4965866B2
Application number: JP2006032705A
Authority: JP
Inventors: ロバート・エイチ・ミラー，ジュニア
Original assignee: アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Priority date: 2005-02-16
Filing date: 2006-02-09
Publication date: 2012-07-04
Anticipated expiration: 2026-02-09
Also published as: US7268597B2; US20060181316A1; JP2006229957A

Description

本発明は周波数分割器に関し、特に、自動初期化型周波数分割器に関する。

周波数分割回路は多くのデジタル回路設計に有用である。多くの従来の周波数分割器は周波数を期待通りに分割した後、周波数分割回路を所定の状態に戻すためにリセット動作を行わなければならない。リセット信号は通常、クロック信号と同期している。従って、クロック供給を受けずに動作する制御装置の場合、リセットを行うために、クリアな同期リセット信号を生成しなければならないという、幾分の複雑さがある。リセット動作はクロックの１周期以内で行わなければならないため、周波数が高くなると問題は更に複雑になる。リセット信号を生成する回路内の伝搬遅延はクロックの1周期に近く、クロック周波数が高くなると、場合によっては１周期よりも長くなる。自動初期化回路は、正常な動作のためにリセット信号を必要としない回路である。従って、高周波数クロック用の自動初期化型周波数分割器が必要とされている。

本発明は、添付の図面を参照して行われる下記の説明を読むことで理解することができる。

図１は５分割周波数分割器を示している。図１の周波数分割器は、再循環記憶素子１０６、フィードバック記憶素子１０２、及び末端記憶素子１０４からなる。各記憶素子は、エッジ検出型ＤＱフリップフロップであり、共通のクロック信号１０６を受信する。再循環記憶素子の入力１１２は、末端記憶素子出力を反転させたもの１０８を受信する。フィードバック記憶素子の入力１１６は、再循環記憶素子出力１１４と末端記憶素子出力の反転させたもの１０８の論理和を受信する。末端記憶素子の入力１２０は、フィードバック記憶素子出力１１８を受信する。図１の回路において記憶素子が「０００」状態から始動した場合、再循環記憶素子出力１１４、フィードバック記憶素子出力１１８、及び末端記憶素子出力１２２に関する真理値表は、下記のようになる。

当業者であれば、上記の表から、記憶素子出力１１４、１１８、１２２のうちのいずれか１つは、共通クロック信号を５つに分割した信号を出力することが分かるであろう。図２において、共通クロック信号１０６の周期はＴ_φで示され、分割後のクロックの周期はＴ_Ｄで示されている。このように、記憶素子出力１１４、１１８、１２２のうちのいずれか１つの周期は、共通クロックの周期の５倍となり、共通クロックの立ち上がりエッジ４つおき（５つごと）に立ち上がりエッジが生成される。図１の周波数分割器は自動初期化型周波数分割器である。表１から分かるように、３つの未定義状態が存在する。具体的には、０１０、１００、及び１０１が未定義状態である。仮に図１の周波数分割器が０１０状態から始動した場合、次の状態１１１は定義状態である。このように、周波数分割器は最終的には定義状態に到達し、回路リセットを受けなくても表１のパターン内に留まる。同様に、未定義状態１００は定義状態１１０へ移行する。未定義状態１０１は未定義状態０１０へと移行し、次いでその状態から定義状態１１１へと移行する。このように、リセット信号や関連回路がなくても、未定義状態は最終的には全て定義状態へ移行する。回路が定義状態の１つに到達すれば、その後の状態も全て定義され、周波数分割器からクリーンな分割信号が得られる。

図３は、本発明の他の実施形態による周波数分割器を示している。この実施形態では、図１の回路の他に、再循環記憶素子１００と末端記憶素子１０４との間に、更にもう１つのフィードバック記憶素子が直列に追加されている。図３の実施形態は共通クロック周波数を６つに分割する。図３の周波数分割器は、再循環記憶素子１００、第１のフィードバック記憶素子２００、第２のフィードバック記憶素子２０２、及び末端記憶素子１０４の直列接続を備える。再循環記憶素子の入力１１２は、末端記憶素子出力を反転させたもの１０８を受信する。第１のフィードバック記憶素子の入力２０１は、再循環記憶素子出力１１４と末端記憶素子出力を反転させたもの１０８の論理和を受信する。第２のフィードバック記憶素子の入力２０６は、第１のフィードバック記憶素子出力２０４と末端記憶素子出力を反転させたもの１０８の論理和を受信する。末端記憶素子の入力１２０は、第２のフィードバック記憶素子出力２０８を受信する。図１の回路において記憶素子が「００００」状態から始動した場合、再循環記憶素子出力１１４、第１のフィードバック記憶素子出力２０４、第２のフィードバック記憶素子出力２０８、及び末端記憶素子出力１２２に関する真理値表は、下記のようになる。

当業者であれば、上記の表から、記憶素子出力１１４、２０４、２０８、１２２のうちのいずれか１つは、図４に示すように共通クロック信号を６つに分割した信号を出力することが分かるであろう。このように、記憶素子出力１１４、２０４、２０８、１２２のうちのいずれか１つの周期は、共通クロック１０６の周期の６倍となり、共通クロックの立ち上がりエッジ５つおき（６つごと）に立ち上がりエッジが生成される。図３の周波数分割器は自動初期化型周波数分割器である。表２から分かるように、真理値表には、６つの定義状態と、１０個のみ定義状態が存在する。具体的には、００１０、０１００、０１０１、０１１０、１０００、１００１、１０１０、１０１１、１１００及び１１０１が未定義状態である。仮に図３の周波数分割器が未定義状態のうちの１つから始動した場合、周波数分割器は最終的には定義状態のうちの１つに到達する。例えば、未定義状態００１０、０１１０及び１０１０は定義状態１１１１へ直接移行する。未定義状態０１００、１０００及び１１００は定義状態１１１０へ移行する。未定義状態０１０１及び１１０１は未定義状態００１０及び０１１０をそれぞれ介して定義状態１１１１へ移行する。未定義状態１００１は未定義状態０１００へ移行した後、定義状態１１１０へ移行し、未定義状態１０１１は未定義状態０１０１及び００１０を介して定義状態１１１１へ移行する。このように、図３の周波数分割器は最終的には定義状態に到達し、回路リセットを受けなくても、表２のパターン内に留まる。

図５及び図６は、本発明による周波数分割器の更に他の実施形態を示している。この実施形態は、図３の回路における第２のフィードバック記憶素子２０２を通過記憶素子３００で置き換えたものである。通過記憶素子３００は、その入力部において隣りの記憶素子からの出力しか受信しない点が、第２のフィードバック記憶素子２０２と異なる（末端記憶素子出力を反転させたもの１０８と隣りの記憶素子の出力の論理和を受信するのではなく）。図５の実施形態は共通クロック周波数を７つに分割する。図５の周波数分割器は、再循環記憶素子１００、フィードバック記憶素子１０２、通過記憶素子３００、及び末端記憶素子１０４の直列接続を備える。再循環記憶素子の入力１１２は、末端記憶素子出力を反転させたもの１０８を受信する。フィードバック記憶素子の入力１１６は、再循環記憶素子出力１１４と末端記憶素子出力を反転させたもの１０８の論理和を受信する。通過記憶素子の入力３０２は、フィードバック記憶素子出力１１８を受信する。末端記憶素子の入力１２０は、通過記憶素子出力３０４を受信する。図５の回路において記憶素子が「００００」状態から始動した場合、再循環記憶素子出力１１４、フィードバック記憶素子出力１１８、通過記憶素子出力３０４、及び末端記憶素子出力１２２に関する真理値表は、下記のようになる。

当業者であれば、上記の表から、記憶素子出力１１４、１１８、３０４、１２２のうちのいずれか１つは、図６に示すように共通クロック信号を７つに分割した信号を出力することが分かるであろう。このように記憶素子出力１１４、１１８、３０４、１２２のうちのいずれか１つの周期は、共通クロック１０６の周期の７倍となり、共通クロックの立ち上がりエッジ６つおき（７つごと）に立ち上がりエッジが生成される。図５の周波数分割器は自動初期化型周波数分割器である。表３から分かるように、真理値表には、７つの定義状態と、９つの未定義状態が存在する。具体的には、００１０、０１００、０１０１、０１１０、１０００、１００１、１０１０、１０１１及び１１０１が未定義状態である。仮に図５の周波数分割器が未定義状態のうちの１つから始動した場合、周波数分割器は最終的には定義状態のうちの１つに到達する。例えば、未定義状態００１０、０１０１、０１１０、１０１０、１０１１及び１１０１は直接又は最終的に定義状態１１１１へ移行する。残りの未定義状態０１００、１０００及び１００１は直接又は最終的に定義状態１１１０へ移行する。このように、図５の周波数分割器は最終的には定義状態に到達し、回路リセットを受けなくても、表３のパターン内に留まる。

図７及び図８は共通クロックを８つに分割する実施形態を示している。図１〜図６に関する説明は、この実施形態にも適用することができる。図７に示す実施形態は、図５の実施形態において、第１のフィードバック記憶素子２００と通過記憶素子３００との間に第２のフィードバック記憶素子２０２を追加したものである。８分割実施形態には、全部で５つの記憶素子が使用される。すなわち、再循環記憶素子１００、第１のフィードバック記憶素子２００、第２のフィードバック記憶素子２０２、通過記憶素子３００、及び末端記憶素子１０４である。図７の実施形態の場合、真理値表は下記のようになる。

図８は、共通クロック信号と記憶素子出力のうちのいずれか１つとを対比して示すタイミング図である。この実施形態は８分割周波数分割器であるから、８個の定義状態が存在し、２４個の未定義状態が存在する。周波数分割器がいずれかの未定義状態から始動した場合、回路は最終的には定義状態のうちの１つへ移行し、そこで、図８に示すようなパターン内に留まる。

図１〜図８に関する説明は、自動初期化型Ｎ分割周波数分割器の作成にも適用することができる。図１１は、Ｎ＋１周波数分割器の作成に使用される、本発明によるプロセスを示している。既知のＮ分割周波数分割器を用意した状態１１００から開始し、最初のステップ１１０２において、通過記憶素子３００のうちの１つに隣接するフィードバック記憶素子を特定する。あるいは、通過記憶素子が存在しない場合は、末端記憶素子１０４に隣接するフィードバック記憶素子を特定する。次に１１０４において、特定されたフィードバック記憶素子を通過記憶素子に変換する。次に１１０６において、その結果得られた周波数分割器構成が自動初期化型であるか否かを判定する。自動初期化型であった場合、Ｎ＋１分割周波数分割器の構成は完成となる。得られた周波数分割器構成が自動初期化型ではなかった場合、１１０８において、特定されたフィードバック記憶素子２０２と通過記憶素子３００（もしあれば）との間にフィードバック記憶素子を更に追加するか、あるいは、Ｎ分割周波数分割器が通過記憶素子３００を有していない場合は、特定されたフィードバック記憶素子２０２と末端記憶素子１０４との間にフィードバック記憶素子を更に追加することにより、Ｎ周波数分割器を改変する。この最終的に改変されたものが、自動初期化型Ｎ＋１分割周波数分割器となる。

図９は、本発明に従って構成可能な周波数分割器を示している。この実施形態は、直列接続された複数の記憶素子を有し、それらの間と、末端記憶素子１０４から遠い方の周波数分割器端部に選択素子９０２が挿入されている。各記憶素子出力９０８は隣りの選択素子９０２によって受信され、各選択素子出力９１０は隣りの記憶素子入力によって受信される。各選択素子９０２は、末端記憶素子出力を反転させたもの１０８を受信する。各記憶素子９００及び末端記憶素子１０４は、共通クロック１０６を受信する。この周波数分割器は複数の制御ビット９０６によって設定される。各制御ビット９０６は、対応する選択素子９０２の入力によって受信され、例えば記憶素子９００を再循環記憶素子１００として、又はフィードバック記憶素子２００、２０２の１つとして、あるいは通過記憶素子の１つとして設定する。図１０は、本発明による選択素子９０２の適当なロジックの一実施形態を示している。図中、ＡＮＤゲート１００２は、末端記憶素子出力を反転させたもの１０８及び対応する制御ビット９０６を受信する。ＡＮＤゲートの出力１００４及び隣りの記憶素子の出力９０８は、ＯＲゲート１００６によって受信される。ＯＲゲート１００６の出力は、隣りの記憶素子の入力９１０に供給される。図示のロジック構成を使用した場合、制御ビットのうちのいずれか１つが「０」状態であれば、末端記憶素子出力を反転させたもの１０８の影響は除去される。その結果、その記憶素子９０２は、再循環記憶素子１００又は通過記憶素子として設定される。同様に、制御ビットのうちのいずれか１つが「１」状態であれば、末端記憶素子出力１０８を反転させたもの１０８の影響を受けるため、その記憶素子９０２は例えばフィードバック記憶素子２００、２０２の１つとして設定される。図９の例では、６個の記憶素子９００が直列接続されている。しかしながら、本発明の教示は、記憶素子９００や選択素子９０２の数がどのような数の実施形態にも適用することができ、周波数分割の除数をさらに大きくすることもできる。有利なことに、図９の周波数分割器は様々な用途に再利用可能な設計であり、部品である回路の周波数分割の必要性に従って設定することができる。更に他の利点として、図９の装置の設定可能な態様によれば、自動周波数分割器の外部設定も可能になる。図９の周波数分割器の設定は、制御ワードを所望の論理値にハードワイヤリングしたり、回路内設定機能を提供する外部制御入力を設けることによっても可能である。

図９に示す構成は、図７に示す８分割周波数分割器と同様に、制御ワード「０１１１００」を使用する。ただし、図９に示す一番左の記憶素子は、複数の制御ビット９０６によって構成される制御ワードの最上位ビットとして定義される。当業者には明らかなように、最上位ビットが「１」であれば、その記憶素子は再循環記憶素子として定義される。具体的には、最上位制御ビット９０６（５）が「０」であれば、対応する記憶素子は通過記憶素子として定義され、その記憶素子９０２は周波数分割器から機能的に取り除かれる。最上位から２番目の制御ビット９０６（４）が「１」であれば、対応する記憶素子は、８分割周波数分割器の再循環記憶素子１００として定義される。その次に続く下位２つのビット９０６（３）及び９０６（２）が「１」であれば、次の２つの隣接する記憶素子９００が、フィードバック記憶素子２００、２０２として定義される。その次に続く下位２つのビット９０６（１）及び９０６（０）が「０」であれば、対応する記憶素子はそれぞれ通過記憶素子３００及び末端記憶素子１０４として定義される。制御ワードによっては、図９に示す回路が、自動初期化型周波数分割器として構成されない場合もある。例えば下記の制御ワードを使用すれば、自動初期化型周波数分割器が得られる。

当業者であれば、既知の自動初期化型構成及びその周波数分割除数を利用する本発明の教示による方法を使用して、様々な分割除数を有する自動初期化型周波数分割器を構成する方法が、この例から理解できるであろう。

図１２は、図１の５分割周波数分割器の代替実施形態を示している。この代替実施形態では、図１と同様に、再循環記憶素子１００、フィードバック記憶素子１０２、及び末端記憶素子１０４が直列接続されている。ＯＲゲート１２０２において、フィードバック記憶素子出力１１８を反転させたもの１２００と、末端記憶素子出力を反転させたもの１０８とが、論理和をとることにより結合される。ＯＲゲート１２０２の出力は、再循環記憶素子の入力１１２によって受信される。図１２の実施形態の真理値表は下記のようになる。

図１２の実施形態における未定義状態は、「０００」、「０１０」及び「１０１」である。各定義状態は、定義状態へ直接移行し、又は、未定義状態を介して定義状態へ移行する。従って、図１２の周波数分割器も、自動初期化型周波数分割器である。図１２の未定義状態は図１の未定義状態とは異なるが、始動時の状態が何であれ、５つの状態を移行した後、最終的には定義状態へと移行するので、この回路も自動初期化型周波数分割器である。

数学的見方をすれば、再循環記憶素子出力１１４における論理状態はＳ_０で表され、フィードバック記憶素子出力１１８における論理状態はＳ_１で表され、末端記憶素子１２２における論理状態はＳ_２で表される。回路を数学的に表わすために、単一クロック周期遅延関数をδで表わす。図１の周波数分割器の場合、下記のようになる。

従って、単一クロック周期遅延関数は下記のように分配される。

式（２）を式（３）に代入すると、次の式が得られる。

図１２の周波数分割器の場合、同じ数学的記号を使用すると、

式（７）を式（５）に代入すると、次の式が得られる。

式（６）を式（８）に代入すると、次の式が得られる。

式（４）と式（９）を比較すれば、２つの回路の数式は同じものであり、それらの回路は同じ教示による等価実施形態であることが分かる。

図１３は、図１２の回路をド・モルガンの定理に従って変形したものであり、図１及び図１２の５分割自動初期化周波数分割器の他の実施形態を示している。ド・モルガンの定理によれば、論理積の補数は補数の論理和に等しく、その逆もまた真である。記号を使用すれば、この定理は次のように表現される。

この式は更に次のようにも表される。

ド・モルガンの定理は２以上の要素を持つ論理式に拡張可能であることが、従来技術として知られている。

図１３の実施形態も、再循環記憶素子１００、フィードバック記憶素子１０２、及び末端記憶素子１０４の直列接続を有する。図１２に示すＮＯＴゲート１２０４、１２０６、及びＯＲゲート１２０２は、ド・モルガンの変換により、図１３ではＮＡＮＤゲート１３００に変換されている。末端記憶素子出力１２２及びフィードバック記憶素子出力１１８は、ＮＡＮＤゲート１３００の入力によって受信される。ＮＡＮＤゲート１３００の出力は、再循環記憶素子の入力１１２によって受信される。

本明細書の教示による実施形態は、例として記載したものであり、特許請求の範囲に記載した発明の特定の実施形態を例示したものに過ぎない。具体的には、図３、図５、図７及び図９の周波数分割器に相当するものや、本発明の教示による実施形態を拡大したものも、数学的等価性や、本明細書に開示したド・モルガンの定理による変換により、作成することが可能である。当業者であれば、特許請求の範囲に記載した発明の範囲を外れることなく、本明細書の教示から他の実施形態及び変形形態を考え出すであろう。

本明細書の教示による５分割周波数分割器の一実施形態を示す回路図である。図１の５分割周波数分割器に関するタイミング図である。本明細書の教示による６分割周波数分割器の一実施形態を示す回路図である。図３の６分割周波数分割器に関するタイミング図である。本明細書の教示による７分割周波数分割器の一実施形態を示す回路図である。図５の７分割周波数分割器に関するタイミング図である。本明細書の教示による８分割周波数分割器の一実施形態を示す回路図である。図７の８分割周波数分割器に関するタイミング図である。本明細書の教示による設定可能な周波数分割器の一実施形態を示す回路図であり、この周波数分割器は図１〜図８の周波数分割器を実施するように設定することができる。図９の設定可能な周波数分割器に使用される選択素子の一実施形態を示す図である。本明細書の教示によるプロセスを示すフロー図である。本明細書の教示による５分割周波数分割器の代替実施形態を示す図である。本明細書の教示による５分割周波数分割器の代替実施形態を示す図である。

Claims

共通のクロック１０６を受信する再循環記憶素子１００、少なくとも１つのフィードバック記憶素子１０２及び末端記憶素子１０４の直列接続からなる閉ループシステムを含み、前記末端記憶素子の出力１２２を反転させたもの１０８が、少なくとも１つの他の記憶素子の出力１１４と論理和結合され、当該論理和結合の結果が、後続の記憶素子に入力され、前記末端記憶素子の出力１２２を反転させたもの１０８が、前記閉ループシステムに対する入力１１２として機能し、自動初期化状態機械を形成する、周波数分割装置。
前記フィードバック記憶素子は第１のフィードバック記憶素子２００であり、前記直列接続において前記末端記憶素子１０４と前記第１のフィードバック記憶素子２００との間に配置された第２のフィードバック記憶素子２０２を更に含む、請求項１に記載の周波数分割装置。
前記末端記憶素子の出力を反転させたもの１０８と前記再循環記憶素子の出力１１４との論理和が、前記第１のフィードバック記憶素子２００によって受信され、前記末端記憶素子の出力を反転させたもの１０８と前記第１のフィードバック記憶素子２００の出力２０４との論理和が、前記第２のフィードバック記憶素子２０２によって受信される、請求項２に記載の周波数分割装置。
前記直列接続において前記フィードバック記憶素子１０２と前記末端記憶素子１０４との間に配置された、少なくとも１つの通過記憶素子３００を更に含む、請求項１に記載の周波数分割装置。
前記直列接続において前記再循環記憶素子１００と前記少なくとも１つの通過記憶素子３００との間に、複数のフィードバック記憶素子２００、２０２を更に含む、請求項４に記載の周波数分割装置。
前記直列接続において前記フィードバック記憶素子２００、２０２の直列接続と前記末端記憶素子１０４の間に配置された複数の通過記憶素子３００を更に含む、請求項５に記載の周波数分割装置。
前記末端記憶素子の出力を反転させたもの１０８と前記再循環記憶素子１００の出力１１４との論理和が、前記フィードバック記憶素子１０２によって受信される、請求項１に記載の周波数分割装置。