JP4702718B2 - 分周器およびこの分周器を組み込む電子装置 - Google Patents

Description

本発明は、分周される周波数を有するクロック信号を受信する入力端子と、分周されたクロック信号を出力する出力端子とを備えるデジタル分周回路に関係する。

分周器は、デジタルテクノロジの中でも特に基本的な回路である。分周器はデジタル回路であり、入力周波数は出力周波数の整数倍である。このような回路は、たとえば、絶えずより高いクロックレートまたは周波数の開発が継続的に要求される無線周波数テクノロジで使用される。分周器を実現するために、通常では複数のゲートが分周器の組み合わせ部分に直列に接続されるので、入力信号の状態変化毎に、多数のゲートが１クロック周期内に切り換えられる。

分周器の最大可能入力周波数は、したがって、直列接続されたゲートの信号伝搬時間の和によって制限される。

米国特許第２００３／０００７５９１号は、上記の欠点を解決する分周器を開示する。この分周器は、他のコンポーネントもあるが、状態レジスタ、デコーダ、ローディング装置、および、並列直列変換器を含む。これらのコンポーネントのうちの一部は高周波数クロックでクロックされ、一方、その他のコンポーネントは低周波数クロックでクロックされる。多数のコンポーネントと２個の周波数クロックを使用するので、米国特許第２００３／０００７５９１号に開示された分周器は依然として製造するには非常に複雑である。

したがって、本発明の目的は、高周波数で動作する能力を備え、かつ、依然として非常に容易に製造することができる分周器を提供することである。

上記の目的およびその他の目的を鑑みて、本発明によれば、初期ワードの各ビットを記憶するセルを有するシフトレジスタを含み、前記セルがループ内に直列接続され、前記シフトレジスタは初期ワードが記憶されているセルからループ内の次のセルへ受信されたクロック信号によってクロックされるレートで初期ワードの各ビットをシフトする能力を備え、出力端子が直列接続されたセルのループのうちの１つのセルの出力に接続される、分周器が提供される。

上記の分周器において、シフトレジスタのセルはループを形成するように互いに接続されるので、シフトされたビットは、転回、すなわち、ローテートする。このようなシフトレジスタにおいて、同じ初期ワードが受信されたクロック信号と同期して繰り返しシフトされるならば、１つのセルの一つの出力で観察される信号は周期的であり、その周波数は受信されたクロック信号の周波数の約数である。このような分周器は直列接続されたゲートを含まないことが分かる。その結果として、高クロックレートが処理され得る。その上、この分周器のコンポーネントの台数は米国特許第２００３／００７５９１号の分周器よりも削減される。よって、この分周器はより容易に製造できる。

請求項２から４に記載された特長は分周器の分周比が調整可能であるという効果を奏する。

請求項５から７に記載された特長は分周器のデューティサイクルが選択できるという効果を奏する。

請求項にかかるその他の特徴は従属請求項に記載されている。

本発明は請求項１に記載された分周器を含む電子装置にも関係する。

本発明の上記態様およびその他の態様は以下に記載された実施形態から明白であり、実施形態を参照して解明される。

図１は分周器２の第１の実施形態を表す。分周器２は、分周器の分周比が４に等しく、そのデューティサイクルが５０／５０に等しい特殊なケースにおいて実例の目的のためだけに説明される。

デューティサイクルの値ｘ／ｙは、時間のｘパーセントの間に、出力クロック信号が論理１にセットされ、残りの時間の間に、出力クロック信号が論理０にセットされるべきであることを示す。

分周器２は、クロック分周動作が実行されることを必要とする図１の電子装置３において使用される。

分周器２は入力端子４および出力端子６を含む。端子４は分周比によって分割される周波数をもつクロック信号を受信するために使われる。端子６は受信されたクロック信号の周波数をその分周比で分割した周波数に等しい周波数をもつクロック信号を出力するために使われる。

分周器２は、端子４で受信されたクロックである同じ入力クロックによって同期してクロックされる４台のセル１０〜１３を有するシフトレジスタ８を備える。そのようにするため、各セルのクロック入力は端子４へ直接的に接続される。

ここで、各セルはフリップフロップまたは走査可能な回路である。

各フリップフロップの出力は、最後のフリップフロップ１３を除いて後に続くフリップフロップの入力へ直接的に接続される。フリップフロップ１３の出力は最初のフリップフロップ１０の入力に接続される。このような設計は、フリップフロップ１０〜１３が直列に接続されたループ１４を形成する。

最初の２台のフリップフロップ１０および１１は、これらの２台の最初のフリップフロップを出力の論理１で初期化するため共通リセットライン１８に接続される。他の２台のフリップフロップ１２および１３は、これらの２台のフリップフロップを出力の論理０で初期化するためリセットライン２０に接続される。

リセットライン１８、２０は、たとえば、それぞれの異なる固定電位に接続されるので、フリップフロップ１０および１１は論理１で常に初期化され、一方、フリップフロップ１２および１３は論理０で常に初期化される。

分周器２が機能する方法を次に説明する。

初期化時に、リセットライン１８および２０は、初期ワード「１１００」をシフトレジスタ８に書き込む。

端子４で受信されたクロック信号に立ち上がりエッジが現れるとき、各フリップフロップの出力からの値が次のフリップフロップで獲得される。その結果、ワード「１１００」の各ビットは受信されたクロック信号の立ち上がりエッジ毎に左側へ一つずつ位置がシフトされる。これは以下の表に示されている。

表１の第１行は、シフトレジスタ８の初期状態における各フリップフロップ１０〜１３の出力値を示す。その後に続く行は、それぞれ、受信されたクロック信号の１番目、２番目、３番目、４番目、および、５番目の立ち上がりエッジ後のフリップフロップ１０〜１３の出力値を示す。表１の最後の列は、各立ち上がりエッジに対応する端子６における出力値を示す。

図示されるように、初期ワード「１１００」は受信されたクロック信号の立ち上がりエッジ毎に一つずつ位置がシフトされ、フリップフロップ１３によって出力されたビットはフリップフロップ１０の入力へ戻される。シフトレジスタに記憶された値は、受信されたクロック信号の４回の立ち上がりエッジ毎に周期的に繰り返される。したがって、出力クロック信号は、受信されたクロック信号の４回の立ち上がりエッジ毎に１回の立ち上がりエッジだけを与える。よって、出力クロック信号の周波数は受信されたクロック信号の周波数の四分の一である。

さらに、出力クロック信号の１周期の間、出力クロック信号の値は５０％の間では「１」に等しく、残りの時間の間では「０」に等しいので、分周器２のデューティサイクルは５０／５０に等しいことが分かる。

受信されたクロック信号の最大可能周波数は、１台のフリップフロップを通る信号伝搬時間だけによって分周器２において制限される。たとえば、１台のフリップフロップの入力から同じフリップフロップの出力までの信号伝搬時間が１ｎｓに等しいならば、最大可能入力周波数は１ＧＨｚまでである。

その上、分周器２のデューティサイクルは、シフトレジスタを、「１０００」または「１１１０」のような異なる初期ワードで初期化することによって容易に変更される。初期ワードは、ｎがシフトレジスタのセルの台数を表すとき、１と２^ｎ−２との間に含まれなければならない。

しかし、好ましい実施形態では、各フリップフロップのセッティングは、「ＳＣＡＮテスト」として知られているテスト方法を使用して製造プロセス中の分周器のテストを簡単にするため、調整可能ではなく、すなわち、プログラマブルではない。たとえば、各フリップフロップの初期セッティングは配線接続される。

図２は、全体的な参照番号３０によって指定される分周器の第２の実施形態を示す。分周器３０は、調整可能なデューティとプログラマブル分周比とを有するように設計される。

分周器２と同様に、分周器３０は、分割される周波数をもつ入力クロック信号を受信する入力端子３２と、分周されたクロック信号を出力する出力端子３４とを含む。

分周器３０は、入力クロック信号によってクロックされるシフトレジスタ３６と、シフトレジスタ３６を構成する制御ユニット３８とをさらに備える。

一例として、シフトレジスタ３６は、８に等しい最大分周比をもつように設計される。したがって、シフトレジスタ３６は、ループ４８内で直列に接続された８台のフリップフロップ４０〜４７を含む。フリップフロップ４０〜４３はその出力が論理１で常に初期化される第１の直列接続フリップフロップのグループを形成し、フリップフロップ４４〜４７はその出力が論理０で常に初期化される第２の直列接続フリップフロップのグループを形成する。

第１のグループのフリップフロップの出力を論理１で初期化するため、各フリップフロップの一つのリセット入力は、シフトレジスタ３６の初期化時に論理１を常にセットアップするように構成されたリセットライン５０に接続される。

同様に、第２のグループの各フリップフロップのリセット入力は、シフトレジスタ３６の初期化時にフリップフロップ４４〜４７に論理０を常にセットアップするように構成されたリセットライン５２に接続される。

シフトレジスタ３６のループ４８は、２台だけのマルチプレクサ５４および５６をさらに有する。マルチプレクサ５４は第１のフリップフロップのグループと第２のフリップフロップのグループとの間に接続され、マルチプレクサ５６は第２のフリップフロップのグループと第１のフリップフロップのグループとの間に接続される。より詳細には、第１のグループの各フリップフロップの出力はマルチプレクサ５４の対応する入力に接続され、マルチプレクサ５４の出力は第２のグループの最初のフリップフロップ、すなわち、フリップフロップ４４に接続される。

第２のグループの各フリップフロップの出力はマルチプレクサ５６の対応する入力に接続される。マルチプレクサ５６の出力は第１のグループの最初のフリップフロップ、すなわち、フリップフロップ４０に接続される。

２本の制御ライン５８および６０は、マルチプレクサのどの入力がその出力に接続されるべきであるかを選択するために制御ユニット３８とマルチプレクサ５４および５６との間にそれぞれ接続される。

制御ユニット３８は２個の入力６４および６６を有する。入力６４は希望のデューティサイクルの値を受信するため設けられ、入力６６は希望の分周比の値を受信するため設けられる。

制御ユニット３８は、分周器のデューティサイクルおよび分周比がそれぞれ入力された希望のデューティサイクルおよび分周比に等しくなるように、シフトレジスタ３６を構成するため設計される。そのようにするため、制御ユニット３８は、希望の分周比を獲得するためループ４８内で使用されるべきフリップフロップの台数を決定するモジュール６８と、希望のデューティサイクルを獲得するためシフトレジスタ３６の中のどのフリップフロップがループ４８内で使用されるべきかを決定するモジュール７０とを有する。

モジュール６８および７０は以下の機能を実施するために従来の方法で実現される。

分周器３０が機能する方法は、希望のデューティサイクルが２５／７５に等しく、希望の分周比が４に等しい特別な状況において次に説明される。

初期化時、モジュール６８は、必要なフリップフロップの台数が希望の分周比に相当するので、４に等しい分周比を得るために４台のフリップフロップがシフトレジスタ３６のループ内で使用されるべきであることを決定する。

モジュール７０は、使用されるフリップフロップの２５パーセントが第１のグループに選択され、一方、使用されるその他のフリップフロップが第２のグループに選択されるべきであることを決定する。実際には、希望のデューティサイクルの第１の値、この場合に「２５」は、使用されるフリップフロップの中で、第１のグループに選択されるべきパーセンテージを確定する。一例としてここで説明される特別な状況では、このことは、１台のフリップフロップが第１のグループに選択され、３台のフリップフロップが第２のグループに選択されるべきであることを意味する。

よって、初期化ステップ中に、制御ユニット３８は、フリップフロップ４０の出力をフリップフロップ４４の出力に接続するためマルチプレクサ５４を制御する。制御ユニット３８は、フリップフロップ４６の出力をフリップフロップ４０の入力に接続するためマルチプレクサ５６を同様に制御する。

この初期化ステップ後に、シフトレジスタ３６のループは、４台のフリップフロップ、すなわち、フリップフロップ４０、４４、４５および４６だけにより構成され、入力クロック信号の立ち上がりエッジ毎に位置が一つずつシフトされる初期ワードは「１０００」に等しい。この初期ワードは２５／７５に等しいデューティサイクルに正確に一致する。

ここで、分周器３０は準備が完了し、分周器２について既に説明したとおりに機能する。したがって、それ以上の説明は加えられない。

分周器２と比較すると、分周器３０は、調整可能なデューティサイクル比および分周比を有する利点を提供する。しかし、入力クロック信号に対する最大可能入力周波数は分周器２の最大可能入力周波数よりも僅かに低い。実際に、分周器３０の最大可能入力周波数は１台のフリップフロップおよび１台のマルチプレクサの信号伝搬時間によって決まる。

その他の点では、分周器３０は分周器２と全く同じ効果を奏する。特に、シフトレジスタ３６の各フリップフロップの初期状態は常に同じであり、その結果、分周器３０はＳＣＡＮテスト方法を使用して製造プロセスの間に容易にテストできる。

分周器２および３０は、分周器２および３０のセルの台数がそれぞれ４と８に等しい特別な状況において説明されている。別の実施形態では、調整されるべき最大分周比に応じて、セルの台数が増減される。

分周器２および３０は、シフトレジスタのセルがフリップフロップである特別な状況において説明されている。しかし、順序論理コンポーネントから選択されたその他のコンポーネントがフリップフロップを置き換えるため使用される。しかし、フリップフロップを置き換えるため使用できるこれらの他のコンポーネントの信号伝搬時間に注意する必要がある。

本発明による分周器の第１の実施形態の概略図である。 本発明による分周器の第２の実施形態の概略図である。

符号の説明

２ 分周器
３ 電子装置
４ 入力端子
６ 出力端子
８ シフトレジスタ
１０〜１３ セル
１４ ループ
１８、２０ リセットライン
３０ 分周器
３２ 入力端子
３４ 出力端子
３６ シフトレジスタ
３８ 制御ユニット
４０〜４７ フリップフロップ
４８ ループ
５０、５２ リセットライン
５４、５６ マルチプレクサ
５８、６０ 制御ライン
６４、６６ 入力
６８、７０ モジュール

Claims (9)

1. 分周される周波数を有するクロック信号を受信する入力端子と、
   周波数が分周されたクロック信号を出力する出力端子と、
   ループ内に直列接続され初期ワードの各ビットを記憶するセルを有し、その初期ワードが記憶されているセルから前記ループ内の次のセルへ前記受信されたクロック信号によってクロックされるレートで前記初期ワードの各ビットをシフトするシフトレジスタと、
   を含み、
   前記出力端子が直列接続されたセルの前記ループのうちの１つのセルの出力に接続され、
   前記シフトレジスタの前記ループ内で使用される前記セルが、セルの第１のグループとセルの第２のグループのいずれか一方で選択可能であり、前記第１のグループの各セルが論理１で常に初期化され、前記第２のグループの各セルが論理０で常に初期化される、分周器。
2. 前記ループ内に直列に接続されたセルの数が調整可能であり、
   前記分周器が、希望の分周比を実現するためこのセルの数を調整する制御ユニットを備える、請求項１に記載の分周器。
3. 前記シフトレジスタが、前記ループ内の前記セルの数を調整するために少なくとも１つのマルチプレクサを備える、請求項２に記載の分周器。
4. 前記マルチプレクサまたは各マルチプレクサの各入力が直列接続されたセルのグループの中の対応するセルの出力に接続され、前記マルチプレクサまたは各マルチプレクサの出力が前記ループ内の次のセルに接続され、
   前記制御ユニットが前記マルチプレクサまたは各マルチプレクサの入力のうちその出力に接続される入力を選択するため前記少なくとも１つのマルチプレクサを制御する、請求項３に記載の分周器。
5. 所望のデューティサイクルを実現するため、前記第１のグループと前記第２のグループのいずれか一方において、前記シフトレジスタの前記ループ内で使用される前記セルを選択する制御ユニットを備える、請求項１に記載の分周器。
6. 前記シフトレジスタが前記第１のグループまたは前記第２のグループのいずれかのセルを選択するため第１および第２のマルチプレクサを備える、請求項５に記載の分周器。
7. 前記第１のグループの各セルの出力が前記第１のマルチプレクサの対応する入力に接続され、前記第１のマルチプレクサの出力が前記第２のグループの１つのセルの入力に接続され、前記第２のグループの各セルの出力が前記第２のマルチプレクサの対応する入力に接続され、前記第２のマルチプレクサの出力が前記第１のグループの１つのセルの入力に接続され、
   前記制御ユニットが、前記所望のデューティサイクルに応じて、前記第１および第２のマルチプレクサのそれぞれに対し、前記マルチプレクサの入力のうちその出力に接続される入力を選択するため前記第１および第２のマルチプレクサを制御する、請求項６に記載の分周器。
8. 前記セルがフリップフロップである、請求項１から７のいずれか一項に記載の分周器。
9. 請求項１から８のいずれか一項に記載の分周器と一致した分周器を備える、電子装置。

Images