JPS5945295B2 - プリスケ−ラ - Google Patents

Description

【発明の詳細な説明】 ＩＣの高速化、高集積度化に伴って電気的特性に優れた
Ｐ Ｌ Ｌ （Ｐ ｈａｓｅ Ｌ ｏｃｋｅｄ Ｌ ｏ
ｏｐ）が注目され、周波数シンセサイザ受信機等に利用
されるようになってきた。

これに伴って高速のプログラマブルデバイダを実現する
ための方法としてパルススワローイングメソツドが知ら
れているが、この方法はｎ分周動作又はｎ＋１分周動作
をするプリスケーラを用いることによってその他の分周
部の動作を低速ならしめんとするものである。

本発明は上記プリスケーラに関するものであって、本発
明の目的は簡単な回路構成を有し、且つ高速動作が可能
な５分周動作又は６分周動作をするプリスケーラ（以下
５，６プリスケーラという）を提供することにある。

また本発明の今一つの目的は上記５分周又は６分周動作
をするプリスケーラを用いてなり、高速動作が可能な１
００分周動又は１１分周動作をするプリスケーラ（以下
１０．１１プリスケーラという）を提供することにある
。

まず図面に基いて従来公知の６分周回路、５分周回路が
有した問題点を明らかにする。

第９図は公知の基本的６分周回路を示している。

図〜において９Ｌ９２，９３はいずれもデータ端子Ｄ、
クロック端子ＣＰ、夫々に出力端子Ｑ９１ ｔ Ｑ９２
ｚＱ９３を有するＤ型フリップフロップであり、また
９４はインパークである。

更に■φは被分周入力信号であってＤ型フリップフロッ
プ９１，９２゜９３の各クロック端子ＣＰに人力される
ようになっている。

第１０図は第９図の６分周回路の状態図であって各り型
フリツプフーンプの出力端子Ｑ９１ ＋ Ｑ９２ 、Ｑ
９３の状態が１４０１ルベル（０で表示）であるか、１
１１５ルベルであるか（１で表示）Ｑ９１力じ１″レベ
ル、Ｑ９２ ｔ Ｑ９３が″′０″レベルにあることを
示している。

そしてＶφの１パルスが入力されると矢符の如く次の状
態へ遷移することを示している。

第１０図から明らかな如く第９図の回路は■φの６パル
スにより元の状態に復帰するのでこの回路は６分周回路
として動作することになるのであるが、例えば電源投入
等何らかの合は破線で示すようにこの両状態を反復遷移
し、第９図の回路は２分周動作を行い、所期の目的が達
せられない。

このような誤動作を防止するために従来から種々の工夫
がなされてきた。

第１１図はこの誤動作を防止した公知の６分周回路の１
例を示している。

図において１１１，１１２，１１３はＤ型フリップフロ
ップ、１１４はインバータ、１１５は２人力ＮＯＲゲー
トである。

この２人力ＮＯＲゲート１１５はＤ型フリップフロップ
１１１゜１１３夫々の出力端子Ｑｌｌｌ ｓ Ｑ１１３
を人力とし、その出力はＤ型フリップフロップ１１２の
ダイレクトリセット端子ＤＲに入力されるようにしてい
る。

■φは前同様に被分周入力信号である。而して第１２図
は第１１図の回路の状態図であって、Ｄ型フリップフロ
ップ１１Ｌ１１２，１１３夫夫の出力端子Ｑｌｌｌ 、
Ｑ１１２ ｔ Ｑｔｔａの状態を示している。

第１２図に示す如く第１１図の回路は正常動作時には実
線矢符の如く遷移して６分周動作をする。

そしてこの回路においては２人力ＮＯＲれているので誤
動作によってはこの状態にはなり移して正常な６分周動
作に自己復帰する。

而して第１３図は第９図の回路を、また第１４図は第１
１図の回路を夫々ＩＧＦＥＴ（電界効果トランジスタ）
で構成した場合の回路例を示しており、両図において■
ＧＧ、■ＤＤ、ｖｓｓはいずれも電源端子を示し、また
■φは被分周入力信号を、Ｖφはその反転信号を示して
いる。

更にＮ、、Ｎ２゜Ｎ３は各り型フリップフロップの出力
端子Ｑ９１゜Ｑ９２νＱ９３（又はＱｌｌｌ 、Ｑ１１
２ツＱ ｔ ｔ ３）に相当するノードを示している。

上述したように第１４図の回路は誤動作を惹起しないが
第１３図の回路に比してノードＮｌ 、Ｎ２）Ｎｓの負
荷容量が大きくなっており、その分だけ高速動作をさせ
難くなっている。

これはＩＧＦＥＴによって高速分周器を構成する場合に
おいて致命的な問題点となる。

またＩＧＦＥＴの使用個数も第１３図の回路は２０個で
あるのに対し第１４図の回路は２４個であってそれだけ
チップサイズも犬となる。

第１５図は誤動作を防止した公知の６分周回路の他の例
を示している。

図において１５１，１５２゜１５３はＤ型フリップフロ
ップ、１５４は３人力ＡＮＤ−ＮＯＲゲート、１５５は
インバータを夫夫水している。

第１６図は第１５図の回路の状態図であって、誤動作に
より各り型フリップフロラ移して実線矢符で示す６分周
動作に自己復帰するようになっている。

しかしながらこの回路も第１１図又は第１４図の回路同
様の理由で高速動作をさせ得ない。

第１７図は公知の５分周回路の１例を示している。

図において１７１．１７２，１７３はＤ型フリップフロ
ップ、１７４はＮＯＲゲートを夫々示している。

第１８図は第１７図の回路の状態図であってこの回路が
正常な５分周動作をしている場合は各り型フリップフロ
ップの出力端子Ｑ１７１？Ｑ１７２ ｔ Ｑ１７３は実
線矢符で示す如く遷移する。

そ態に陥った場合には破線矢符で示す如く遷移して５分
周動作に自己復帰する機能を有している。

第１９図は第１５図の６分周回路と第１７図の５分周回
路とを組合せてなる公知のプリスケーラを示しており、
５分周動作又は６分周動作をする。

図において１９１，１９２，１９３はＤ型フリップフロ
ップ、１９４は３人力ＡＮＤ−ＮＯＲゲート、１９５は
２人力ＮＡＮＤゲートを示し、またＤ型フリップフロッ
プのクロック端子ＣＰに人力される■φは被分周入力信
号である。

ＮＡＮＤゲート１９５の一方の入力端子に入力されるＶ
ｏは５分周動作と６分周動作とを切替えるための制御信
号である。

そして第１５図、第１７図の回路との比較から明らかな
ように第１９図の回路はＶＣ” ｏ ”レベルの場合に
５分周動作を、また゛１″レベルの場合に６分周動作を
行う。

而して第１９図に示した、５分周動作又は６分周動作を
するプリスケーラ、すなわち５，６プリスケーラは第１
５図に示した６分周回路同様にやはり高速動作をさせ得
ない。

本発明は高速動作をさせ得ないという上述の回路総てに
共通する問題点を解決するためになされたものであって
、高速動作が可能な５，６プリスケーラ及び該５，６プ
リスケーラを用いてなり、同様に高速動作が可能な１０
．１１プリスケーラを提案するものである。

まず本発明に係る５、６プリスケーラは、被分周入力信
号に同期して入力を出力に伝播する第１の双安定回路と
、第１の双安定回路の出力を入力とし、前記被分周入力
信号に同期して出力する第２の双安定回路と、第２の双
安定回路の出力を入力とし、前記被分周入力信号に同期
して出力する第３の双安定回路と、第２の双安定回路の
出力、第３の双安定回路の出力及び制御信号を入力とし
、その出力を第１の双安定回路の入力とした論理ゲート
とを用いて構成され、前記制御信号により５分周動作と
６分周動作とを切換えるようにしたプリスケーラにおい
て、前記論理ゲートは３人力ＡＮＤ−ＮＯＲゲートから
なり、前記制御信号としては所定周期で必ず位相反転す
るものを用いであることを特徴とするものである。

以下本発明の５，６プリスケーラをその実施例を示す図
面に基いて詳述する。

第１図は本発明の５．６プリスケーラの一例を示すロジ
ック図であって、図において１１．１２．１３はダイレ
クトセット端子又はダイレクトリセット端子を有しなＧ
）Ｄ型フリップフロップであって、いずれもデー々端子
り及びクロック端子ＣＰを具備し、また夫夫に出力端子
Ｑｌｌ ｔ Ｑ１２ 、Ｑ１３を有している。

これら３個のＤ型フリップフロップは１１，１２゜１３
の順に直列接続、すなわち出力端子Ｑ１□がＤ型フリッ
プフロップ１２のデータ端子りに、また出力端子Ｑ１２
がＤ型フリップフロップ１３のデータ端子りに接続され
ている。

また被分周入力信号■φは各り型フリップフロップ１１
，１２．１３のクロック端子ＣＰに入力されるようにな
っている。

１４は３人力ＡＮＤ−ＮＯＲゲ゛−トであって、Ｄ型フ
リップフロップ１２及び１３の出力及び５分周動作と６
分周動作とを切替えるための制御信号（以下５，６切替
信号Ｖｏという）の３つの信号を入力とし、その出力を
Ｄ型フリップフロップ１１のデータ端子りに入力するよ
うにしている。

なお前記５，６切替信号Ｖｏは所定周期でＩＩ Ｏ１９
レベルと゛１″レベルとの間を反転する。

第２図は第１図の回路の状態図であって、５，６切替信
号Ｖｏが０′”レベルである場合には被分周入力信号■
φの１パルス毎に実線矢符で示す如く遷移して６分周動
作を行い、また５、６切替信号Ｖ。

が゛１″レベルである場合には同様に１点鎖線矢符で示
す如く遷移して５分周動作を行う。

そして５．６切替信号Ｖｏが゛０″レベルにあり、６分
周動作が可能な状態において、誤動作により力信号Ｖφ
の１パルス毎に白抜矢符で示す如くこの両状態を反復遷
移して２分周動作をする。

これに対して５，６切替信号Ｖｃ力じ１”レベルにあり
、５分周動作が可能な状態において、誤動作にに破線矢
符で示す如く遷移して正常な５分周動作に自己復帰する
。

而して本発明の５，６プリスケーラにおいては５，６切
替信号■ｃは所定周期でｅ＋ Ｏｔｔレベルと″１″レ
ベルとの間を反転するものであるから、仮にＶｏが４１
０９ルベルの場合に誤動作による２分周動作を惹起した
としても次にＶｏが゛１″レベルに転じたときに正常な
５分周動作に自己復帰する。

なお５，６プリスケーラは５分周動作と６分周動作を常
に切替えるようにして使用するのが一般的であり、５，
６切替信号Ｖｏを本発明回路における如く所定周期で反
転させること自体には何ら問題はない。

以上のように本発明の５，６プリスケーラにおいては誤
動作防止機能を５，６切替信号Ｖｏに持たせ、これによ
り論理ゲートを３人力ＡＮＤ−ＮＯＲゲート１４１段の
みとしたので、第１９図に示した回路に比して蓄しく高
速で動作させることが可能になる。

なお一般に５，６切替信号Ｖｏは５，６プリスケーラの
出力に同期した信号であるので、５，６プリスケ一ラ内
部の動作に比して低速でよく、該５，６切替信号Ｖｏが
５，６プリスケーラの動作周波数を制限することはない
。

第３図は第１図に示した５、６プリスケーラをＩＧＦＥ
Ｔを用いて構成した回路の１例を示すものであって、Ｖ
ＧＧ、■ＤＤ、Ｖｓｓは電源端子を、またＶφは被分周
入力信号■φの反転信号である。

第４図は第１図に示した５、６プリスケーラをＩＧＦＥ
Ｔを用いて構成した他の例を示すものであって、第３図
同様■。

ＧｊＶＤＤｊＶＳＳは電源端子を、またＶφは被分周人
力信号■φの反転信号である。

そして第４図の回路は第３図の回路に比して高速動作特
性が一層優れている。

第５図は本発明の５，６プリスケーラの他の実施例を示
しており、第１図の回路同様に３個のＤ型フリップフロ
ップ５１，５２．５３は直列接続されており各り型フリ
ップフロップ５１，５２゜５３のクロック端子ＣＰには
被分周入力信号■φが入力されるようになっている。

而して５４は３人力０Ｒ−ＮＡＮＤゲートであって、Ｄ
型フリップフロップ５２及び５３の出力及び５，６切替
信号Ｖｏが入力され、その出力をＤ型フリップフロップ
５１のデータ端子りに入力するようにしている。

第６図は第５図の回路の状態図であって、第１図の回路
とは逆に５，６切替信号Ｖｏが°゛１”ルベルである場
合には実線矢符で示す如く遷移して６分周動作を行い、
また５、６切替信号Ｖｏが”０″レベルである場合には
１点鎖線矢符で示す如く遷移して５分周動作を行う。

そして５，６切替信号Ｖｏが゛１″レベルにあり６分周
動作が可能な状に陥った場合は白抜矢符で示す如くこの
両状態を反復遷移するが、これに対して５，６切替信号
Ｖｏが゛０″レベルにあり、５分周動作が可能な状態に
陥った場合は破線矢符で示す如く遷移して正常な５分周
動作に自己復帰する。

そしてこの回路においても５，６切替信号Ｖｏは所定周
期で反転するようにしているので、この５，６切替信号
Ｖｏ自体が誤動作防止機能を果たすことになる。

また第５図の回路も論理ゲートを３人力０Ｒ−ＮＡＮＤ
ゲート５４１段のみとしたので高速動作が可能である０ なお第１図の実施例で用いた３人力ＡＮＤ−ＮＯＲゲー
ト１４は、負論理では第５図の実施例に用いた３人力０
Ｒ−ＮＡＮＤゲート５４に相当し、従って両実施例は実
質的に同様のものであると言うことができ、これは第２
図と第６図との対比から明らかである。

また第１図及び第５図の回路においては伝播回路として
Ｄ型フリップフロップを用いたがこれに替えて同様の機
能を有する適宜の双安定回路を用いてもよいことは勿論
である。

次に本発明に係る１０，１１プリスケーラについて説明
する。

本発明に係るｉｏ、ｉｉプリスケーラは、被分周人力信
号に同期して入力を出力に伝播する第１の双安定回路、
該第１の双安定回路の出力を入力とし、前記被分周入力
信号に同期して出力する第２の双安定回路、該第２の双
安定回路の出力を入力とし、前記被分周人力信号に同期
して出力する第３の双安定回路、並びに前記第２の双安
定回路の出力、第３の双安定回路の出力及び第１の制御
信号を入力とし、またその出力を第１の双安定回路の入
力する３人力ＡＮＤ−ＮＯＲゲートを用いてなり、第１
の制御信号の内容に応じて５分周動作又は６分周動作を
するプリスケーラ部と、前記いずれかの双安定回路の出
力に同期して２分周動作をする２分周回路と、該２分周
回路の出力及び第２の制御信号を入力とし、その出力を
前記第１の制御信号としたＮＡＮＤゲートとを具備し、
所定周期で必ず位相反転する前記第２の制御信号の位相
反転により１０分周動作と１１分周動作とを切替えるよ
うにしたことを特徴とするものである。

第７図は本発明の１０，１１プリスケーラの１実施例を
示している。

図において７１ 、７２．７３は第１図の回路同様に直
列接続された３個のＤ型フリップフロップであって、夫
々のクロック端子ＣＰには被分周入力信号■φが入力さ
れるようにしている。

７４は３人力ＡＮＤ−ＮＯＲゲ゛−トであって、Ｄ型フ
リップフロップフ２及び７３の出力並びに制御信号、す
なわち５，６切替信号Ｖ。

が人力され、その出力はＤ型フリップフロップ７１のデ
ータ端子りに人力されるようになっており、上記３個の
Ｄ型フリップフロップ７１，７２゜７３及び３人力ＡＮ
Ｄ−ＮＯＲゲートによって前述した本発明に係る５、６
プリスケーラ同様の５゜６プリスケ一ラ部が構成されて
いる。

７５はＴ型フリツプフ田ンプであって、そのＴ端子には
Ｄ型フリップフロップ７３の出力端子Ｑｑｓが接続され
ており、またそのＱＴ端子は２人力ＮＡＮＤゲート７６
の一方の入力端に接続されている。

すなわち、このＴ型フリップフロップ７５はＤ型フリッ
プフロップ７３の出力を２分周してその２分周出力を前
記２人力ＮＡＮＤゲート７６に入力するようにしている
。

■ｃ′はこの１０．１１プリスケーラの動作を１０分周
又は１１分周に切替えるための制御信号（以下１０，１
１切替信号という）であって、前記２人力ＮＡＮＤゲー
ト７６の他方の入力端に入力されるようになっており、
第１図、第５図に示した５、６プリスケーラにおける切
替信号■ｃ同様所定周期で°゛０″０″レベル″レベル
との間を反転する。

そしてこの２人力ＮＡＮＤゲート７６の出力は５，６切
替信号Ｖｏとして前記３人力ＡＮＤ−ＮＯＲ回路に入力
されるようになっている０ 第８図は第７図の回路の状態図であって、Ｔ型フリップ
フロップ７５のＱＴ端子及びＤ型フリップフロップ７Ｌ
７２．７３夫々の出力端子Ｑ７１゜Ｑ７２ ｔ Ｑ７３
の状態を組合せて示している。

１０゜１１切替信号■ｃ′が“１″レベルである場合に
は被分周入力信号■φの１パルス毎に実線矢符で示す如
く遷移して１１分周動作を行い、１０，１１切替信号■
ｃ′が゛０″レベルである場合には同様に１点鎖線矢符
で示す如く遷移して１０分周動作を行う。

そして１０，１１切替信号■ｃ′が”１″レベルにあり
、１１分周動作が可能な状態におい用人力信号■φの１
パルス毎に白抜矢符で示す如く遷移して正常な１１分周
動作に引き込まれる。

また１０．１１切替信号Ｖｃ′が”０゛ルベルにあり、
１０分周動作が可能な状態において、誤動作により前同
様の状態に陥った場合は同様に破線矢符で示す如く遷移
して正常な１０分周動作に引き込まれる。

すなわちこの１０．１１プリスケーラにおいでは１０，
１１切替信号に無関係に自己復帰する機能を有している
。

なお上述の実施例では５，６プリスケ一ラ部として第１
図の回路を用いたがこれに替えて第５図の回路を用いて
もよく、また２分周回路としてはＴ型フリップフロップ
に限らず適宜のものを用いてもよいことは勿論である。

更に上述の実施例ではＤ型フリップフロップ７３の出力
端子Ｑ７３をＴ型フリップフロップ７５のＴ端子に接続
することとしたが、該Ｔ端子には他のＤ型フリップフロ
ップ７１又は７２の出力端子Ｑ７１又はＱ７２を接続し
てもよい。

以上詳述したように本発明によれば高速動作特性に優れ
た５、６プリスケーラ及び１０．１１プリスケーラを、
使用するＩＧＦＥＴの少ない簡単な回路構成で実現でき
る。

【図面の簡単な説明】

図面は本発明の実施例を示すものであって、第１図は本
発明に係る５、６プリスケーラのロジック図、第２図は
その状態図、第３図及び第４図は第１図に示した５、６
プリスケーラをＩＧＦＥＴを用いて構成した場合の回路
図、第５図は本発明に係る５、６プリスケーラの他の実
施例を示すロジック図、第６図はその状態図、第７図は
本発明に係る１０，１１プリスケーラのロジック図、第
８図はその状態図、第９図は公知の基本的６分周回路の
ロジック図、第１０図はその状態図、第１１図は公知の
６分周回路のロジック図、第１２図はその状態図、第１
３図は第９図の基本的６分周回路をＩＧＦＥＴを用いて
構成した場合の回路図、第１４図は第１１図の６分周回
路をＩＧＦＥＴを用いて構成した場合の回路図、第１５
図は公知の他の６分周回路のロジック図、第１６図はそ
の状態図、第１７図は公知の５分周回路のロジック図、
第１８図はその状態図、第１９図は公知の５，６プリス
ケーラのロジック図である。 １１．１２，１３，５１．５２，５３，７１ 。 ７２．７３・・・・・・Ｄ型フリップフロップ、１４，
７４・・・・・・３人力ＡＮＤ−ＮＯＲゲート、５４・
・・・・・３人力０Ｒ−ＮＡＮＤゲート、７５・・・・
・・Ｔ型フリップフロップ ７６・・・・・・ＮＡＮＤ
ゲート。

Claims (1)

1. 【特許請求の範囲】 １ 被分周入力信号に同期して入力を出力に伝播する第
   １の双安定回路と、第１の双安定回路の出力を入力とし
   、前記被分周入力信号に同期して出力する第２の双安定
   回路と、第２の双安定回路の出力を入力とし、前記被分
   周人力信号に同期して出力する第３の双安定回路と、第
   ２の双安定回路の出力、第３の双安定回路の出力及び制
   御信号を入力とし、その出力を第１の双安定回路の入力
   とした論理ゲートとを用いて構成され、前記制御信号に
   より５分周動作と６分周動作とを切換えるようにしたプ
   リスケーラにおいて 前記論理ゲートは３人力ＡＮＤ−ＮＯＲゲートからなり
   、前記制御信号としては所定周期で必ず位相反転するも
   のを用いであることを特徴とするプリスケーラ。 ２ 被分周入力信号に同期して入力を出力に伝播する第
   １の双安定回路、該第１の双安定回路の出力を入力とし
   、前記被分周入力信号に同期して出力する第２の双安定
   回路、該第２の双安定−路の出力を入力とし、前記被分
   周入力信号に同期して出力する第３の双安定回路、並び
   に前記第２の双安定回路の出力、第３の双安定回路の出
   力及び第１の制御信号を入力とし、またその出力を第１
   の双安定回路の入力する３人力ＡＮＤ−ＮＯＲゲートを
   用いてなり、第１の制御信号の内容に応じて５分周動作
   又は６分周動作をするプリスケーラ部と、 前記いずれかの双安定回路の出力に同期して２分周動作
   をする２分周回路と、 該２分周回路の出力及び第２の制御信号を入力とし、そ
   の出力を前記第１の制御信号としたＮＡＮＤゲートとを
   具備し、 所定周期で必ず位相反転する前記第２の制御信号の位相
   反転により１００分周動と１１分周動作とを切換えるよ
   うにしであることを特徴とするプリスケーラ。