JP4957395B2 - 半導体試験装置用テストヘッド - Google Patents

Description

本発明は、半導体試験装置用テストヘッドに関する。

周知のように、半導体試験装置はテストヘッド（半導体試験装置用テストヘッド）を備えている。テストヘッドは、ＤＵＴ（Device Under Test）の種類や半導体試験装置の仕様によって機能が多少異なるが、試験対象であるＤＵＴと試験装置本体との間にあって、試験装置本体から入力される信号に基づいてＤＵＴとの間で機能試験に関する各種信号（試験用信号）の入出力を行うものである。

下記特許文献１には、このようなテストヘッドに関する技術が開示されている。このテストヘッドは、特許文献１の図１及び図４等に示されているように、複数のピンカード（ピンエレクトロニクスカード）を備えている。ピンカードは、上記試験用信号を生成してＤＵＴに供給する回路やＤＵＴの出力信号を受け入れて所定の信号処理を施す回路等が実装されたプリント配線板である。そして、これらのピンカードは、マザーボードやパフォーマンスボード、ソケット等の信号伝送手段を介してＤＵＴとの間で各種信号の入出力を行う。

さて、近年の技術の革新により、情報機器間、情報機器内の通信速度は、Ｇｂｐｓオーダを超え、またパーソナルコンピュータ等に用いられるＤＲＡＭメモリのデータレートもＧｂｐｓを超えつつある。このため、上述の情報機器に用いられるＤＲＡＭメモリ等の半導体素子をＤＵＴとして試験を行う際には、Ｇｂｐｓを超える高速信号で試験する必要が生じている。また、半導体素子の価格の低価格化が進んでおり、試験コストを下げるために同時に試験できるＤＵＴの個数を増やすことが求められている。

ところが、従来のテストヘッドにて、高速信号への対応や試験個数の増加への対応を行うに関し、以下のような問題点が生じる。

（１）高速信号の劣化
ピンカード上には、高速信号を扱うタイミング発生器、ドライバ、コンパレータ及びスイッチと、低速信号を扱うロジック回路及び電源回路とが試験回路として設置されている。同時に試験できるＤＵＴの個数を増やすには、高速信号を扱う試験回路を同時に試験可能なＤＵＴの数に応じて複数設置する必要があると共にピン数が増大する。したがって、ピンカードのプリント回路基板サイズは大きなものとなり、層間の位置合わせ精度やスルーホールに対するランドパターンのマージンが大きくなる等の信号損失の劣化要因が増大する。同様に、マザーボードも大きなサイズを必要とするためマザーボードを介した信号伝送も損失が大きくなる。

（２）ピンカードの製造歩留まりの悪化
同時に試験できるＤＵＴの個数を増やすには、上述するようにピン数を増大させる必要があるが、高速信号を扱う回路が製造バラツキや部品特性のバラツキに敏感なため、１つのピンあたりの製造歩留まりが従来に比べて劣る。したがって、ピン数の増大は、ピンカードの製造歩留まりを悪化させる。

（３）修理費用の増大
ピンカード上には、故障率の高いスイッチ等の部品が実装されるが、例えばこのようなスイッチが故障した場合の交換単位は、ピンカード単位となる。同時に試験できるＤＵＴの個数を増やすために、ピンカード上に実装される部品点数が増大した場合には、ピンカードの交換を頻繁に行う必要が生じ、修理費用が増大する。

（４）コネクタの損傷
ピン数の増大は、ピンカードを接続するためのコネクタの数が増大することを意味する。一方で、高速信号を伝送するコネクタは、インピーダンス制御、端子間信号分離を行う必要があり、構造上、接地導体を伴う形状でかつコネクタピン（接続端子）の形状精度を高くする必要がある。このため、コネクタの数が増大した場合には、コネクタの位置合わせが難しく接続の困難性が増加し、コネクタの損傷が起きやすくなる。

以上のような問題を解決するために、非特許文献１には、高速信号を処理する回路をサブ基板上に４ピン分集約したピンカードが提案されている。
このような非特許文献１に開示されたピンカードによれば、サブ基板を用いるため、高速信号に適した低誘電率かつ低誘電体損失の基板材料を用いることができ、またビア位置精度が高められることによってインピーダンス制御ビアやオープンスタブにならないビア工法を用いることができ、高速信号の波形品質の劣化を特許文献１と比較して抑制することができる。
また、故障の際にサブ基板単位の交換が可能となり、修理費用が低減できる。また、実質的に一基板あたりの部品の実装数を特許文献１と比較して減少させることができる。このため、例えば良品のサブ基板を集めることによってピンカードの製造歩留まりを向上させることもできる。

なお、特許文献２には、所定範囲の移動の自由度を持ってコネクタブロックをフローティング固定する固定機構が記載されている。このような固定機構を用いてコネクタブロックを支持体にフローティング固定することによって、コネクタの位置合わせが容易となり、コネクタの損傷を抑制することが可能となる。
特開平８−６２２８８号公報 米国特許第６６９５６５０明細書 ＶＥＲＧＹ社カタログＶ５９８９−１７６１ＥＮ

しかしながら、非特許文献１に提案されたピンカードは、サブ基板とメイン基板とから構成されており、サブ基板がケーブルハーネスによってメイン基板と接続されている。つまり、サブ基板は、ケーブルハーネス及びメイン基板を経由してメインボードやパフォーマンスボード等に電気的に接続される。
このため、以下のような問題点を有している。

（１）装置コストの増加
サブ基板とメイン基板とを電気的に接続するケーブルハーネスは、高速信号を扱うものであるため非常に高価である。つまり、非特許文献１に提案されたピンボードは、このような高価なケーブルハーネスをサブ基板ごとに設置する必要があり、装置コストが増加する。

（２）高速信号を扱うケーブルハーネスにおける高速信号の劣化
サブ基板とメイン基板とを電気的に接続するケーブルハーネスにおいても高速信号の劣化が生じる。サブ基板内をマイクロストリップ線路等で構成した伝送線路で信号伝送を行う場合と比較すれば、ケーブルハーネスを用いることによって高速信号の劣化を抑制することができるが十分ではない。
なお、サブ基板とメイン基板とを電気的に接続するケーブルハーネスにおける高速信号の劣化は、例えば径の大きな伝送ケーブルを用いることによって抑制することができるが、スペースを考慮すると、数ミリ程度の径の伝送ケーブルしか使用することができず、信号損失の削減が難しい。

（３）コネクタにおける接続信頼性の低下
テストヘッドの内部においては、サブ基板とメイン基板とを電気的に接続するケーブルハーネスの伝送ケーブルを引き回すために十分に広いスペースを確保することが難しく、伝送ケーブルを曲げて設置する必要がある。このため、伝送ケーブルを介して上記ケーブルハーネスのコネクタに力の負荷がかかり、コネクタと伝送ケーブルとの接続の信頼性が低下する。

本発明は、上述する問題点に鑑みてなされたもので、半導体試験装置用テストヘッドにおいて、ピンカードと信号伝送手段との間における信号波形品質の劣化を抑制し、ピンカードと信号伝送手段との間の接続信頼性を高め、かつ、装置の低コスト化を図ることを目的とする。

上記目的を達成するために、本発明の半導体試験装置用テストヘッドは、所定の第１の信号を扱うメイン基板及びＤＵＴ（Device Under Test）との間で第２信号の入出力を行うサブ基板を有するピンカードと、該ピンカードとＤＵＴとの間に介在し、少なくとも上記第２信号を伝送する信号伝送手段と、を備えた半導体試験装置用テストヘッドであって、上記サブ基板は、上記メイン基板を経由することなく信号伝送手段に直接接続されることを特徴とする。

このような特徴を有する本発明の半導体試験装置用テストヘッドによれば、サブ基板がメイン基板を経由することなく信号伝送手段に直接接続される。
なお、本発明において「直接接続」とは、接続対象同士が他の部材を介することなく接続されていることを意味する。
すなわち、本発明においては、サブ基板が他の部材を介することなく信号伝送手段に接続される。

また、本発明の半導体試験装置用テストヘッドにおいては、上記第２信号は、上記第１信号よりも高速の信号であるという構成を採用する。

また、本発明の半導体試験装置用テストヘッドにおいては、上記ピンカードが、上記メイン基板に接続する第１支持剛体を備え、上記サブ基板が、複数の接続端子と当該接続端子を纏めるコネクタハウジングとを有するサブ基板コネクタブロックを備え、上記信号伝送手段が、複数の接続端子と当該接続端子を纏めるコネクタハウジングとを有する信号伝送手段コネクタブロックと、該信号伝送手段コネクタブロックを支持する第２支持剛体と、を備え、上記第１支持剛体と上記第２支持剛体とを係合する第１係合機構と、上記サブ基板コネクタブロックの上記コネクタハウジングと上記信号伝送手段コネクタブロックのコネクタハウジングとを係合する第２係合機構と、上記サブ基板コネクタブロックの上記接続端子と上記信号伝送手段コネクタブロックの接続端子とを係合する第３係合機構と、のうち少なくとも２つの係合機構を備えるという構成を採用する。

また、本発明の半導体試験装置用テストヘッドにおいては、上記サブ基板が上記第１支持剛体に接続されると共に、上記第１支持剛体が除熱機構としての機能を有するという構成を採用する。

また、本発明の半導体試験装置用テストヘッドにおいては、上記サブ基板を所定範囲の移動の自由度を持って上記第１支持剛体あるいは上記メイン基板にフローティング固定するサブ基板固定機構、若しくは、上記信号伝送手段コネクタブロックを所定範囲の移動の自由度を持って上記第２支持剛体にフローティング固定する信号伝送手段コネクタブロック固定機構を備えるという構成を採用する。

また、本発明の半導体試験装置用テストヘッドにおいては、上記サブ基板が上記第１支持剛体に固定されている場合において、上記第１支持剛体の内部に形成される流路を備え、上記第１係合機構を介して上記流路への冷媒の出し入れが行われるという構成を採用する。

また、本発明の半導体試験装置用テストヘッドにおいては、上記サブ基板に一体形成される第３支持剛体と、該第３支持剛体の内部に形成される流路とを備え、上記第２係合機構を介して上記流路への冷媒の出し入れが行われるという構成を採用する。

本発明の半導体試験装置用テストヘッドによれば、サブ基板が他の部材を介することなく信号伝送手段に接続される。
このため、本発明の半導体試験装置用テストヘッドによれば、サブ基板とＤＵＴとの間にて入出力が行われる信号（第２信号）を伝送するためのケーブルハーネスを用いて、サブ基板とメイン基板とを電気的に接続する必要がない。つまり、コネクタの数を減少することができると共に、サブ基板とメイン基板とを接続する伝送ケーブルを必要としない。
よって、本発明の半導体試験装置用テストヘッドによれば、装置の低コスト化を図ることができる。
また、サブ基板とメイン基板とを電気的に接続するケーブルハーネスにおける信号の劣化をなくすことができる。
また、曲げて設置される伝送ケーブルによってコネクタに力が加わることがない。このため、ワイヤハーネスの伝送ケーブルによるコネクタへの力の負荷をなくすことができ、コネクタにおける接続信頼性が低下する虞がない。

このように本発明の半導体試験装置用テストヘッドによれば、半導体試験装置用テストヘッドにおいて、ピンカードと信号伝送手段との間における信号波形品質の劣化を抑制し、ピンカードと信号伝送手段との間の接続信頼性を高め、かつ、装置の低コスト化を図ることができる。

以下、図面を参照して、本発明に係る半導体試験装置用テストヘッドの一実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。

なお、本発明の「信号伝送手段」は、以下の実施形態において、ケーブルハーネス３、パフォーマンスボード４、第２の支持剛体６及びソケット７によって構成されており、ピンカード２とＤＵＴとの間にて高速信号（第２信号）を入出力するものである。
また、以下の実施形態において、「ケーブルハーネス」とは、同軸ケーブルの各端にコネクタが接続されたものを示す。
また、以下の実施形態において、ケーブルハーネス側コネクタブロックとは、ピンカードに設置されるコネクタブロックであって、ケーブルハーネス側を向いて設置されるものを示す。
また、マザーボード側コネクタブロックとは、ピンカードに設置されるコネクタブロックであって、マザーボード側を向いて設置されるものを示す。
また、ピンカード側コネクタブロックとは、ケーブルハーネスが備えるコネクタブロックであって、ピンカード側を向いて設置されるものを示す。
また、パフォーマンスボード側コネクタブロックとは、ケーブルハーネスが備えるコネクタブロックであって、パフォーマンスボード側を向いて設置されるものを示す。

（第１実施形態）
図１は、本実施形態のテストヘッドＨ（半導体試験装置用テストヘッド）の構成を示す断面図である。この図に示すように、本テストヘッドは、マザーボード１、複数のピンカード２、複数のケーブルハーネス３、パフォーマンスボード４及び筐体５等から構成されている。

マザーボード１は、試験装置本体（図示略）とピンカード２との間の接続を仲介するプリント配線板であり、本体接続用のケーブルハーネスＷによって試験装置本体と接続されている。

ピンカード２は、図２にも示すように、上記試験用信号を生成してＤＵＴ（Device Under Test）に供給する回路やＤＵＴの出力信号を受け入れて所定の信号処理を施す回路等からなる試験回路が実装されたプリント配線板であり、メイン基板２１、第１の支持剛体２２（第１支持剛体）、サブ基板２３、ケーブルハーネス側コネクタブロック２４（サブ基板コネクタブロック）、マザーボード側コネクタブロック２５等から構成されている。

メイン基板２１は、試験回路のうち、相対的に低速の信号（第１信号）を処理する（扱う）ロジック回路や電源回路が形成されたプリント配線板である。
第１の支持剛体２２は、メイン基板２１よりも剛性が高い剛体であり、メイン基板２１に接続されると共にサブ基板２３が固定されるものである。この第１の支持剛体２２は、アルミニウム等の熱伝導性の高い材料から構成されており、サブ基板２３を冷却するためのヒートシンク（除熱機構）として機能する。

サブ基板２３は、第１の支持剛体２２の表裏に各４つずつ設置されており、１枚のメイン基板２１に対して８つ設置されている。このサブ基板２３には、上記試験回路を構成する部品のうち、相対的に高速の信号（以下、高速信号（第２信号）と称する）を処理する部品（高速信号処理回路）が実装されている。具体的には、サブ基板２３には、図３に示すように、パターン発生器もしくはタイミング発生器２３ａと、ドライバ・コンパレータ２３ｂと、スイッチ２３ｃとが、内側面（メイン基板２１側の面）に実装されている。

そして、各サブ基板２３は、ケーブルハーネス側コネクタブロック２４を有している。このケーブルハーネス側コネクタブロック２４は、サブ基板２３とケーブルハーネス３とを直接接続するためのコネクタブロックであり、複数の接続端子２４ａと、接続端子２４ａを纏めると共に接続端子２４ａに応じた貫通孔２４ｂが形成されたコネクタハウジング２４ｃとを備えている。

また、図３に示すように、サブ基板２３の内側面には、メイン基板２１に設置されるコネクタ２３ｄと接続されるコネクタ２３ｅがさらに実装されている。
また、第１の支持剛体２２にはサブ基板２３に向けて突出する突出部２２ｃが形成され、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃには突出部２２ｃが嵌合される嵌合孔２４ｄが形成されている。
そして、突出部２２ｃが嵌合孔２４ｄに嵌合されることによって、サブ基板２３が第１の支持剛体２２に対して位置決めされる。このように第１の支持剛体２２に対して位置決めされたサブ基板２３は、複数の固定ネジ２１ｇによって第１の支持剛体２２に直接固定される。

なお、コネクタ２３ｄあるいはコネクタ２３ｅとしては、所定範囲にて移動の自由度を有するフローティング機能を有するものを用いることが好ましい。このようなフローティング機能を有するコネクタを用いることによって、コネクタ２３ｄとコネクタ２３ｅの接続を容易に行うことが可能となる。このようなフローティング機能を有するコネクタとしては、例えば、http://www.kel.jp/product/cate_conn/bb_donn/dy.htmlに示されるものを用いることができる。

図１に戻り、ケーブルハーネス３は、伝送ケーブル３１の一端にピンカード側コネクタブロック３２（信号伝送手段コネクタブロック）が装着され、他端にパフォーマンスボード側コネクタブロック３３が装着されたものである。このケーブルハーネス３は、ピンカード側コネクタブロック３２がピンカード２に固定されたサブ基板２３のケーブルハーネス側コネクタブロック２４に、またパフォーマンスボード側コネクタブロック３３がパフォーマンスボード４に接続されることにより、サブ基板２３とパフォーマンスボード４とを電気的に接続する。

ピンカード側コネクタブロック３２は、図２に示すように、ケーブルハーネス３とサブ基板２３とを直接接続するためのコネクタブロックであり、複数の接続端子３２ａと、接続端子３２ａを纏めると共に接続端子３２ａの先端部が突出するための貫通孔３２ｂが形成されたコネクタハウジング３２ｃとを備えている。

当該ピンカード側コネクタブロック３２は、ピンカード側コネクタブロック固定機構８０（信号伝送手段コネクタブロック固定機構）によって、所定範囲で移動の自由度を有して後述する第２の支持剛体６（第２支持剛体）にフローティング固定されている。
ピンカード側コネクタブロック固定機構８０は、図４の拡大図に示すように、コネクタハウジング３２ｃと第２の支持剛体６とに形成された同径の貫通孔３２ｄ，６ａに挿通されると共にこれらの貫通孔３２ｄ，６ａよりも小径のピン８１と、コネクタハウジング３２ｃと第２の支持剛体６との間に介在されるバネ８２（弾性体）と、によって構成されている。なお、ピン８１の頭部は、貫通孔３２ｄ，６ａよりも大径とされており、これによってピン８１の抜け落ちが防止されている。
ピンカード側コネクタブロック３２は、このようなピンカード側コネクタブロック固定機構８０によってフローティング固定されることによって、ピン８１が貫通孔３２ｄ，６ａ内にて移動できる範囲、及び、バネ８２の伸縮範囲にて移動の自由度を有することとなる。
したがって、ケーブルハーネス３のピンカード側コネクタブロック３２とケーブルハーネス側コネクタブロック２４とを容易に接続することができる。

図１に戻り、パフォーマンスボード４は、ＤＵＴ（図示略）が装着される複数のＩＣコネクタ４ａ及び各種の補助回路（図示略）が実装されたプリント配線板であり、筐体５に支持されている。このパフォーマンスボード４は、ケーブルハーネス３のパフォーマンスボード側コネクタブロック３３が接続されることにより、サブ基板２３と電気的に接続される。
つまり、本実施形態のテストヘッドＨにおいては、ピンカード２とＤＵＴとの間には、ケーブルハーネス３とパフォーマンスボード４とが介在され、これらのケーブルハーネス３及びパフォーマンスボード４によって信号が伝送される。すなわち、本実施形態のテストヘッドＨにおいては、本発明の信号伝送手段がケーブルハーネス３及びパフォーマンスボード４を備える構成となっている。なお、上述のように本実施形態のテストヘッドＨにおいては、本発明の信号伝送手段が、ケーブルハーネス３及びパフォーマンスボード４の他、第２の支持剛体６を備える構成となっている。

筐体５は、テストヘッドＨの外形を構成するものであり、上端部と下端部とが開口された中空部材によって構成されている。
そして、筐体５の上端部にパフォーマンスボード４が嵌合されることによって支持され、筐体５の下端部にマザーボード１が嵌合されることによって支持されている。

第２の支持剛体６は、筐体５の内部にて、ピンカード側コネクタブロック固定機構８０を介してピンカード側コネクタブロック２４を支持する剛体であり、筐体５に固定されている。

また、図２に示すように、本実施形態のテストヘッドＨは、第２の支持剛体６とピンカード２の第１の支持剛体２２とを係合することによって位置決めする第１係合機構４０と、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃとピンカード側コネクタブロック３２のコネクタハウジング３２ｃとを係合することによって位置決めする第２係合機構５０と、ケーブルハーネス側コネクタブロック２４の接続端子２４ａとピンカード側コネクタブロック３２の接続端子３２ａとを係合することによって位置決めする第３係合機構６０とを備えている。

第１係合機構４０は、第２の支持剛体６に形成された２つの係合孔４１と、第１の支持剛体２２から上方に向けて突出すると共に上記係合孔４１に嵌合される２つの係合突起４２とから構成されている。そして、各係合突起４２が各係合孔４１に嵌合されることによって、第２の支持剛体６と第１の支持剛体２２とが位置合わせされる。

第２係合機構５０は、ピンカード側コネクタブロック３２のコネクタハウジング３２ｃに各々形成された２つの係合孔５１と、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃから上方に向けて突出すると共に上記係合孔５１に嵌合される２つの係合突起５２とから構成されている。そして、各係合突起５２が各係合孔５１に嵌合されることによって、ピンカード側コネクタブロック３２のコネクタハウジング３２ｃとケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃとが位置合わせされる。

第３係合機構６０は、上述した、ケーブルハーネス側コネクタブロック２４の接続端子２４ａと、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃが有する貫通孔２４ｂと、ピンカード側コネクタブロック３２の接続端子３２ａとによって構成されている。そして、ケーブルハーネス側コネクタブロック２４の接続端子２４ａと、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃが有する貫通孔２４ｂとが係合孔として機能し、ピンカード側コネクタブロック３２の接続端子３２ａが係合突起として機能する。

図５及び図６は、第３係合機構６０について示す図であり、図５が接続端子２４ａと接続端子３２ａとが分離された状態を示す図であり、図６が接続端子２４ａと接続端子３２ａとが嵌合された状態を示す図である。

これらの図に示すように、ケーブルハーネス側コネクタブロック２４の接続端子２４ａは、中空でありかつ開口端６１ｄを有する外接地導体６１ａと、該外接地導体６１ａの内部を挿通される中心信号導体６１ｂと、該中心信号導体６１ｂを固定する絶縁体６１ｃとから構成されている。外接地導体６１ａ及び中心信号導体６１ｂは、サブ基板２３の伝送線路配線に直接半田付けもしくは圧入固定されている。そして、貫通孔２４ｂが外接地導体６１ａの開口端６１ｄに位置合わせされるように、コネクタハウジング２４ｃが外接地導体６１ａに固定されている。そして、貫通孔２４ｂ及び外接地導体６１ａの開口端６１ｄによって、開口が奥部に向かうに連れて狭まる係合孔の入口部が構成されている。

ピンカード側コネクタブロック３２の接続端子３２ａは、中空でありかつ開口端６２ｂを有する外接地導体６２ａと、該外接地導体６２ａの内部を挿通される中心信号導体６２ｃと、該中心信号導体６２ｃを固定する絶縁体６２ｄとから構成される先端部６２Ａを備えている。また、ピンカード側コネクタブロック３２の接続端子３２ａは、中空であり先端部６２Ａの外接地導体６２ａと接続される外接地導体６２ｅと、該外接地導体６２ｅの内部を挿通されると共に先端部６２Ａの中心信号導体６２ｃと接続される中心信号導体６２ｆと、該中心信号導体６２ｆを固定する絶縁体６２ｇとから構成される本体部６２Ｂを備えている。なお、本体部６２Ｂは、コネクタハウジング３２ｃとの間に所定間隔（例えば、０．５ｍｍ〜１ｍｍ程度）の隙間が形成された状態にて留めＣリング６２ｈによってコネクタハウジング３２ｃにフローティング固定されている。そして、先端部６２Ａが係合突起として機能する。

このような構成の第３係合機構６０によれば、接続端子２４ａと接続端子３２ａが嵌合される場合において、接続端子３２ａの先端部６２Ａの位置が実装誤差等に起因して接続端子２４ａに対してずれている場合であっても、先端部６２Ａが貫通孔２４ｂ及び外接地導体６１ａの開口端６１ｄに沿って移動することによって先端部６２Ａの位置が補正される。この際、ピンカード側コネクタブロック３２の接続端子３２ａは、コネクタハウジング３２ｃに対してフローティング固定されている。このため、接続端子３２ａの先端部６２Ａの位置を容易に補正することができる。
そして、ケーブルハーネス側コネクタブロック２４の接続端子２４ａの中心信号導体６１ｂが、ピンカード側コネクタブロック３２の接続端子３２ａの先端部６２Ａが備える外接地導体６２ａの開口端６２ｂから挿入し、中心信号導体６２ｃと当接する。また、ケーブルハーネス側コネクタブロック２４の接続端子２４ａの外接地導体６１ａとピンカード側コネクタブロック３２の接続端子３２ａの先端部６２Ａが備える外接地導体６２ａとが当接される。これによって、接続端子２４ａと接続端子３２ａとが他の部材を介することなく直接接続される。

そして、これらの第１係合機構４０、第２係合機構５０及び第３係合機構６０の各構成部材の形成位置及び長さは、ピンカード２とケーブルハーネス３とを接続する場合に、第１係合機構４０、第２係合機構５０、第３係合機構６０の順に機能するように設定されている。
このため、ピンカード２とケーブルハーネス３とを接続する場合には、まず、第１係合機構４０の係合突起４２が係合孔４１に嵌合されることによって、第２の支持剛体６とピンカード２の第１の支持剛体２２とが位置決めされる。
続いて、図７に示すように、第２係合機構５０の係合突起５２が係合孔５１に嵌合されることによって、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃとピンカード側コネクタブロック３２のコネクタハウジング３２ｃとが位置決めされる。この際、ピンカード側コネクタブロック３２は、第２の支持剛体６に対してフローティング固定されているこのため、ケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃとピンカード側コネクタブロック３２のコネクタハウジング３２ｃとの位置決めを容易に行うことが可能となる。
そして最後に、第３係合機構６０の係合突起である接続端子３２ａの先端部６２Ａが、係合孔である接続端子２４ａ及び貫通孔２４ｂに嵌合されることによって、接続端子２４ａと接続端子３２ａとが位置決めされ、さらに接続端子２４ａと接続端子３２ａとが直接接続される。

このように、第１係合機構４０による第２の支持剛体６とピンカード２の第１の支持剛体２２との係合、第２係合機構５０によるケーブルハーネス側コネクタブロック２４のコネクタハウジング２４ｃとピンカード側コネクタブロック３２のコネクタハウジング３２ｃとの係合、第３係合機構６０による接続端子２４ａと接続端子３２ａとの係合が順に行われることによって、徐々に接続端子２４ａと接続端子３２ａとが位置合わせされる。このため、確実に接続端子２４ａと接続端子３２ａとを接続させることが可能となり、位置ずれに起因する接続端子３２ａの先端部６２Ａの損傷を防止することができる。

そして、このように構成された本実施形態のテストヘッドＨにおいては、ピンカード２がケーブルハーネス３に接続された状態で、ソケット７に接続されたＤＵＴとピンカード２との間にて高速信号等の入出力を行うことで、ＤＵＴの試験が行われる。

以上の説明のように、本実施形態のテストヘッドＨにおいて、サブ基板２３は、メイン基板２１を経由することなく、すなわち他の部材を介することなくケーブルハーネス３に直接接続される。
このため、本実施形態のテストヘッドＨによれば、信号伝送に要するコネクタ（コネクタブロック）の数を減少することができると共に、サブ基板２３とメイン基板２１とを接続するケーブルハーネスを必要としない。
よって、本実施形態のテストヘッドＨによれば、装置の低コスト化を図ることができる。特に本実施形態のテストヘッドＨのように、サブ基板２３が高速信号を扱う試験回路を有している場合には、電気的接続を確保する部品が高価なものとなる。したがって、本実施形態のテストヘッドＨのように、サブ基板２３とメイン基板２１とを接続するケーブルハーネスを必要としない構成を採用することによる装置コストの低減は顕著なものとなる。

また、本実施形態のテストヘッドＨによれば、サブ基板２３とメイン基板２１とを接続するケーブルハーネスを必要としないため、信号の劣化を従来よりもさらに抑制することが可能となる。特に本実施形態のテストヘッドＨのように、サブ基板２３が高速信号を扱う試験回路を有している場合には、電気的接続を確保する部品における信号損失が大きなものとなる。したがって、本実施形態のテストヘッドＨのように、サブ基板２３とメイン基板２１とを接続するケーブルハーネスを必要としない構成を採用することによる信号劣化の抑制がより効果的なものとなる。

また、本実施形態のテストヘッドＨによれば、サブ基板２３とメイン基板２１とを接続するケーブルハーネスを必要としないため、伝送ケーブルを介してコネクタ（コネクタブロック）に力の負荷がかかることがなく、コネクタにおける接続信頼性が低下する虞がない。また、ピンカード２とケーブルハーネス３（信号伝送手段）との間において伝送ケーブルを引き回すスペースを必要としないため、装置を小型化することができる。

このように本実施形態のテストヘッドＨによれば、テストヘッドにおいて、ピンカード２とケーブルハーネス３との間における信号波形品質の劣化を抑制し、ピンカード２とケーブルハーネス３との間の接続信頼性を高め、かつ、装置の低コスト化を図ることができる。

なお、本実施形態のテストヘッドＨにおいては、高速信号を処理する試験回路の一部がサブ基板２３上に集約されているため、故障した場合の交換単位をサブ基板単位とすることができる。したがって、交換単位がピンカード単位である場合と比較して、故障時の修理費用を低減させることができる。

次に、本発明の第２〜６実施形態について説明する。なお、第２〜第６実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。

（第２実施形態）
図８は、本発明の第２実施形態に係るテストヘッドにおいて、ピンカード２とケーブルハーネス３とが離間された状態を示す斜視図である。

この図に示すように、本実施形態のテストヘッドにおいては、ピンカード２の第１の支持剛体２２に冷媒を流すための流路１００が形成されている。なお、流路１００の両端部は、第１の支持剛体２２から突出しており、一方の端部が冷媒を流入するための注入口継ぎ手１０１として構成され、他方の端部が冷媒を排出するための排出口継ぎ手１０２として構成されている。

上記第１実施形態において、ピンカード２のメイン基板２１が備える第１の支持剛体２２がヒートシンクとして機能することについて説明した。そして、本実施形態のテストヘッドにおいては、上記第１の支持剛体２２の内部に流路１００が形成された構成を有しており、流路１００に冷媒を流すことによって、第１の支持剛体２２の放熱機構としての機能を増強させることができる。
サブ基板２３が有する試験回路において高速信号を処理する場合には、サブ基板２３上における消費電力が増大して発熱量が増加するが、本構成を採用することによって、サブ基板２３を十分に冷却することができる。また、流路１００に流す冷媒の流量や温度を調整することによって、冷却性能を制御することが可能となるため、サブ基板２３を所望の温度に保持することが可能となる。
したがって、本実施形態のテストヘッドによれば、上記第１実施形態のテストヘッドＨと同様の効果を奏すると共に、テストヘッドの安定した動作を確保することが可能となる。
なお、さらに効率的な放熱を行うためには、サブ基板２３に実装される部品の放熱パッドを伝熱弾性体または伝熱シート等を介して第１の支持剛体２２に圧着することが好ましい。

なお、サブ基板２３の冷却のみを考えれば、別途放熱機構を設置することも可能であるが、このような場合には、放熱機構用のスペースを別に確保する必要が生じ、装置の大型化を招く。これに対して、本実施形態のテストヘッドにおいては、流路１００が第１の支持剛体２２の内部に形成されるため、装置の大型化を抑制することが可能となる。

（第３実施形態）
図９は、本発明の第３実施形態に係るテストヘッドにおいて、ピンカード２とケーブルハーネス３とが離間された状態を示す斜視図である。

本実施形態のテストヘッドでは、上記第２実施形態と同様に、第１の支持剛体２２の内部に流路１００が形成されている。そして、注入口継ぎ手１０１が第１係合機構４０の係合突起４２の一方と兼用され、排出口継ぎ手１０２が第１係合機構４０の係合突起４２の他方と兼用されている。
また、第１係合機構４０の係合孔４１が貫通孔とされており、係合孔４１に冷媒を供給あるいは排出を行うためのチューブ１０３が接続されている。
そして、チューブ１０３を介して一方の係合突起４２に冷媒が供給されることで流路１００の内部に冷媒が流れ、さらに他方の係合突起４２からチューブ１０３に冷媒が供給されることによって冷媒が排出される。すなわち、係合突起４２を介して冷媒の出し入れが行われる。

このような本実施形態のテストヘッドによれば、第１係合機構４０の係合突起４２を注入口継ぎ手１０１あるいは排出口継ぎ手１０２と兼用しているため、上記第２実施形態のテストヘッドよりもさらに装置の大型化を抑制することが可能となる。
また、第１の支持剛体２２から流路１００が突出することがないため、サブ基板２３の交換を容易に行うことができる。

（第４実施形態）
図１０は、本発明の第４実施形態に係るテストヘッドにおいて、ピンカード２とケーブルハーネス３が離間された状態を示す斜視図である。なお、図１０においては、説明の便宜上、分解されたサブ基板２３を１つのみ図示している。

本実施形態のテストヘッドは、サブ基板２３を所定範囲の移動の自由度を持って第１の支持剛体２２にフローティング固定するフローティング固定機構（サブ基板固定機構）として、図１１に示すような、途中部位に弾性体２０１が介在された固定ネジ２００（ネジ）を備える。

この固定ネジ２００は、上記第１実施形態において説明した固定ネジ２１ｇ及び突出部２１ｃの替わりに用いられるものであり、図１０に示すように、一端がサブ基板２３に固定され、他端が第１の支持剛体２２に固定される。このような固定ネジ２００によって第１の支持剛体２２に固定されるサブ基板２３は、弾性体２０１の伸縮範囲において移動の自由度を有する。
なお、固定ネジ２００としては、http://www.geltec.co.jp/product/pro_01.htm#thetaに示されるもの等を用いることができる。

また、本実施形態のテストヘッドにおいては、サブ基板２３と第１の支持剛体２２との間に、熱伝導ゲル２０２（伝熱媒体）が介在されている。
この熱伝導ゲルとしては、http://www.geltec.co.jp/product/pro_08.htmに示されるもの等を用いることができる。

また、本実施形態のテストヘッドにおいては、ピンカード側コネクタブロック３２を第２の支持剛体６にフローティング固定するピンカード側コネクタブロック固定機構８０と、ケーブルハーネス３の伝送ケーブル３１とが設置されておらず、ピンカード側コネクタブロック３２が第２の支持剛体６及びパフォーマンスボード４と直接接続されている。
すなわち、ピンカード側コネクタブロック３２がパフォーマンスボード４の一部として構成されており、サブ基板２３とパフォーマンスボード４とが直接接続されている。

このような構成を採用する本実施形態のテストヘッドにおいては、ピンカード側コネクタブロック３２が第２の支持剛体６及びパフォーマンスボード４と直接接続されているが、サブ基板２３が固定ネジ２００によってフローティング固定されているため、ピンカード２とケーブルハーネス３との接続の場合において、容易にピンカード側コネクタブロック３２の接続端子３２ａとケーブルハーネス側コネクタブロック２４の接続端子２４ａとを接続することができる。
また、ピンカード側コネクタブロック３２が第２の支持剛体６及びパフォーマンスボード４と直接接続されることによって、伝送ケーブル３１を設置する必要がなくなり、装置コストのさらなる低減を図ることができると共に、ケーブルハーネス３における信号劣化を抑制することが可能となる。
なお、本実施形態においては、伝送ケーブル３１が設置されていないため、ケーブルハーネスという語句が妥当な表現ではなくなっているが、上記第１実施形態との対比を容易とするためにケーブルハーネスという語句を用いている。

また、本実施形態のテストヘッドにおいては、サブ基板２３と第１の支持剛体２２との間に、熱伝導ゲル２０２が介在されている。このため、より効率的にサブ基板２３の熱を第１の支持剛体２２に伝達することができ、サブ基板２３の放熱を促進させることができる。
なお、効率的にサブ基板２３の熱を第１の支持剛体２２に伝達するための伝熱媒体は、熱伝導ゲル２０２に限られるものではなく、伝熱シート等を用いることもできる。

（第５実施形態）
図１２は、本発明の第５実施形態に係るテストヘッドにおいて、ピンカード２とケーブルハーネス３が離間された状態を示す斜視図である。なお、図１２においては、説明の便宜上、分解されたサブ基板２３を１つのみ図示している。

本実施形態のテストヘッドにおいては、ピンカード２の第１の支持剛体２２の一部が、サブ基板用支持剛体２３Ａ（第３支持剛体）として、サブ基板２３に一体形成された構成を有している。このサブ板用支持剛体２３Ａは、メイン基板２１に固定されるものである。
このようなサブ基板２３は、上記第４実施形態において示した固定ネジ２００によってサブ基板用支持剛体２３Ａがメイン基板２１に固定されることによって、メイン基板２１に対してフローティング固定されている。また、ピンカード側コネクタブロック３２は、第２の支持剛体６に直接固定されている。

そして、本実施形態のテストヘッドにおいては、サブ基板用支持剛体２３Ａの内部に流路３００が形成されており、注入口継ぎ手３０１が第２係合機構５０の係合突起５２の一方と兼用され、排出口継ぎ手３０２が第２係合機構５０の係合突起５２の他方と兼用されている。
また、第２係合機構５０の係合孔５１が貫通孔とされており、係合孔５１に冷媒を供給あるいは排出を行うためのチューブ３０３が接続されている。
そして、チューブ３０３を介して一方の係合突起５２に冷媒が供給されることで流路３００の内部に冷媒が流れ、さらに他方の係合突起５２からチューブ３０３に冷媒が供給されることによって冷媒が排出される。すなわち、係合突起５２を介して冷媒の出し入れを行うことができる。

このような本実施形態のテストヘッドによれば、第２係合機構５０の係合突起５２を注入口継ぎ手３０１あるいは排出口継ぎ手３０２と兼用しているため、上記第３実施形態のテストヘッドと同様に装置の大型化を抑制することが可能となる。

（第６実施形態）
図１３及び図１４は、本発明の第６実施形態に係るテストヘッドの第２係合機構５０近傍の拡大断面図であり、図１３が第２係合機構５０の係合孔５１と係合突起５２とが分離された状態を示す図であり、図１４が第２係合機構５０の係合孔５１と係合突起５２とが嵌合された状態を示す図である。

これらの図に示すように、本実施形態のテストヘッドにおいては、ピンカード側コネクタブロック３２のコネクタハウジング３２ｃと第２の支持剛体６との間に介在されるバネ８２の替わりに、ピンカード側コネクタブロック３２のコネクタハウジング３２ｃと第２の支持剛体６との間及び貫通孔３２ｄ，６ａとピン８１との間に介在されるブッシュ４００を有している。ブッシュ４００は、シリコーンゴム等の弾性体によって形成されている。

このような構成を有する本実施形態のテストヘッドにおいても、コネクタハウジング３２ｃが、ブッシュ４００の伸縮範囲にて移動の自由度を有している。このため、上記第１実施形態と同様に、コネクタハウジング３２ｃがフローティング固定されるため、接続端子２４ａと接続端子３２ａとを容易に接続することができる。
また、ブッシュ４００は、多軸緩衝材の機能も持つため、万が一接続端子２４ａと接続端子３２ａとが衝突した場合であっても、接続端子２４ａ及び接続端子３２ａが損傷することを抑制することができる。

（第７実施形態）
図１５は、本発明の第７実施形態に係るテストヘッドにおいて、ピンカード２とケーブルハーネス３が離間された状態を示す斜視図である。

本実施形態のテストヘッドにおいては、ピンカード２がメイン基板２１に接続される第１コネクタ５００を備え、ケーブルハーネス３が第１コネクタ５００に接続する第２コネクタ６００を備え、第１コネクタ５００と第２コネクタ６００とが接続されることによって、メイン基板２１とＤＵＴとが電気的に接続可能となる。

そして、ピンカード２は、ＤＵＴとメイン基板２１との間で相対的に低速な信号である第１信号の入出力を行う。このような本実施形態のテストヘッドによれば、相対的に低速な第１信号と相対的に高速な第２信号との両方がピンカード２とＤＵＴとの間にて入出力され、第１信号及び第２信号によってＤＵＴの試験が行われる。

以上、添付図面を参照しながら本発明に係る半導体試験装置用テストヘッドの好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

本発明の第１実施形態に係るテストヘッドの構成を示す断面図である。 本発明の第１実施形態に係るテストヘッドが備える本体部とピンカードとが離間された状態を示す図である。 本発明の第１実施形態に係るテストヘッドが備えるピンカードの分解斜視図である。 本発明の第１実施形態に係るテストヘッドが備える第２係合機構近傍の拡大断面図である。 本発明の第１実施形態に係るテストヘッドが備える第３係合機構について示す図である。 本発明の第１実施形態に係るテストヘッドが備える第３係合機構について示す図である。 本発明の第１実施形態に係るテストヘッドが備える第２係合機構近傍の拡大断面図である。 本発明の第２実施形態に係るテストヘッドにおいて、本体部とピンカードとが離間された状態を示す斜視図である。 本発明の第３実施形態に係るテストヘッドにおいて、本体部とピンカードとが離間された状態を示す斜視図である。 本発明の第４実施形態に係るテストヘッドにおいて、本体部とピンカードとが離間された状態を示す斜視図である。 本発明の第４実施形態に係るテストヘッドが備える固定ピンの斜視図である。 本発明の第５実施形態に係るテストヘッドにおいて、本体部とピンカードとが離間された状態を示す斜視図である。 本発明の第６実施形態に係るテストヘッドが備える第２係合機構近傍の拡大断面図である。 本発明の第６実施形態に係るテストヘッドが備える第２係合機構近傍の拡大断面図である。 本発明の第７実施形態に係るテストヘッドにおいて、本体部とピンカードとが離間された状態を示す斜視図である。

符号の説明

Ｈ……テストヘッド（半導体試験装置用テストヘッド）、１……マザーボード、２……ピンカード、２１……メイン基板、２２……支持剛体（第１支持剛体）、２３……サブ基板、２４……ケーブルハーネス側コネクタブロック（サブ基板コネクタブロック）、２４ａ……接続端子、２４ｃ……コネクタハウジング、３……ケーブルハーネス、３１……伝送ケーブル、３２……ピンカード側コネクタブロック（信号伝送手段コネクタブロック）、３２ａ……接続端子、３２ｃ……コネクタハウジング、６……支持剛体（第２支持剛体）、４０……第１係合機構、５０……第２係合機構、６０……第３係合機構、８０……ピンカード側コネクタブロック固定機構（信号伝送手段コネクタブロック固定機構）、１００，３００……流路、２００……固定ネジ（サブ基板固定機構）

Claims (6)

1. 所定の第１の信号を扱うメイン基板及びＤＵＴ（Device Under Test）との間で、前記第１信号よりも高速の第２信号の入出力を行うサブ基板を有するピンカードと、該ピンカードとＤＵＴとの間に介在し、少なくとも前記第２信号を伝送する信号伝送手段と、を備えた半導体試験装置用テストヘッドであって、
   前記サブ基板は、前記メイン基板を経由することなく信号伝送手段に直接接続され、
   前記ピンカードが、前記メイン基板に接続する第１支持剛体を備え、
   前記サブ基板が、複数の接続端子と当該接続端子を纏めるコネクタハウジングとを有するサブ基板コネクタブロックを備え、
   前記信号伝送手段が、複数の接続端子と当該接続端子を纏めるコネクタハウジングとを有する信号伝送手段コネクタブロックと、該信号伝送手段コネクタブロックを支持する第２支持剛体と、を備え、
   前記第１支持剛体と前記第２支持剛体とを係合する第１係合機構と、
   前記サブ基板コネクタブロックの前記コネクタハウジングと前記信号伝送手段コネクタブロックのコネクタハウジングとを係合する第２係合機構と、
   前記サブ基板コネクタブロックの前記接続端子と前記信号伝送手段コネクタブロックの接続端子とを係合する第３係合機構と、
   のうち少なくとも２つの係合機構を備える
   ことを特徴とする半導体試験装置用テストヘッド。
2. 前記サブ基板が前記第１支持剛体に接続されると共に、前記第１支持剛体が除熱機構としての機能を有することを特徴とする請求項１記載の半導体試験装置用テストヘッド。
3. 前記サブ基板を所定範囲の移動の自由度を持って前記第１支持剛体あるいは前記メイン基板にフローティング固定するサブ基板固定機構、若しくは、前記信号伝送手段コネクタブロックを所定範囲の移動の自由度を持って前記第２支持剛体にフローティング固定する信号伝送手段コネクタブロック固定機構を備えることを特徴とする請求項１または２記載の半導体試験装置用テストヘッド。
4. 前記サブ基板が前記第１支持剛体に固定されている場合において、前記第１支持剛体の内部に形成される流路を備え、前記第１係合機構を介して前記流路への冷媒の出し入れが行われることを特徴とする請求項１〜３いずれかに記載の半導体試験装置用テストヘッド。
5. 前記サブ基板に一体形成される第３支持剛体と、該第３支持剛体の内部に形成される流路とを備え、前記第２係合機構を介して前記流路への冷媒の出し入れが行われることを特徴とする請求項１〜４いずれかに記載の半導体試験装置用テストヘッド。
6. 前記ピンカードは、前記ＤＵＴと前記メイン基板との間で前記第１信号の入出力を行うことを特徴とする請求項１〜５いずれかに記載の半導体試験装置用テストヘッド。

Images