KR101158119B1 - 번-인 기판 및 번-인 장치 - Google Patents

번-인 기판 및 번-인 장치 Download PDF

Info

Publication number
KR101158119B1
KR101158119B1 KR1020040096806A KR20040096806A KR101158119B1 KR 101158119 B1 KR101158119 B1 KR 101158119B1 KR 1020040096806 A KR1020040096806 A KR 1020040096806A KR 20040096806 A KR20040096806 A KR 20040096806A KR 101158119 B1 KR101158119 B1 KR 101158119B1
Authority
KR
South Korea
Prior art keywords
burn
bus bar
semiconductor device
power supply
substrate
Prior art date
Application number
KR1020040096806A
Other languages
English (en)
Other versions
KR20050051557A (ko
Inventor
켄이치 오이
Original Assignee
에스펙 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스펙 가부시키가이샤 filed Critical 에스펙 가부시키가이샤
Publication of KR20050051557A publication Critical patent/KR20050051557A/ko
Application granted granted Critical
Publication of KR101158119B1 publication Critical patent/KR101158119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

번-인이 실시될 반도체 디바이스에 대해, 미소전류인 신호의 입출력은 마더기판으로부터 디바이스 구동유닛을 통해 수행하고, 큰 전류인 주전원의 공급은 마더기판과는 다른 버스 바로부터 디바이스 구동 유닛을 통해 수행한다. 이에 따라, 번-인 기판이나 번-인 소켓에서의 손상 발생의 위험성을 감소시킬 수 있으며, 손상이 발생한 경우라 하더라도 그 손실을 경감시킬 수 있다.

Description

번-인 기판 및 번-인 장치{BURN-IN SUBSTRATE AND BURN-IN DEVICE}
도 1(a)는 번-인 기판의 구성을 나타내는 평면도이고, 도 1(b)는 번-인 기판의 구성을 나타내는 측면도이다.
도 2 (a)는 반도체 디바이스의 구성을 나타내는 측면도이고, 도 2(b)는 반도체 디바이스의 구성을 나타내는 저면도이다.
도 3은 상기 번-인 기판에 이용되는 디바이스 구동 유닛의 주요부의 구성을 나타내는 도면이다.
도 4(a)는 상기 디바이스 구동 유닛의 구성을 나타내는 평면도이고, 도 4(b)는 상기 디바이스 구동 유닛의 구성을 나타내는 정면도이고, 도 4(c)는 상기 디바이스 구동 유닛의 구성을 나타내는 측면도이다.
도 5(a)는 디바이스 구동 유닛에 있어서의 디바이스 구동용 주전원 도체판의 평면도이고, 도 5(b)는 접지 도체판의 평면도이다.
본 발명은, 반도체 디바이스에 대해 초기 불량을 발견하기 위한 번-인(burn-in) 테스트를 실시하기 위한 번-인 장치, 및 번-인 장치에서 반도체 디바이스를 장 착하기 위한 번-인 기판에 관한 것이다.
최근의 CPU(Central Processing Unit)는, 그 연산 처리 능력의 증대에 따른 고집적화로 인해, 동작 전류가 증대되는 경향이 있다. 또한, 고집적화된 CPU에서는, 회로 패턴 등의 미세화에 따른 절연성 저하로 인해 누설 전류도 증가 일로에 있으며, 이 또한, CPU에 있어서의 소비 전류의 증가 요인이 되고 있다. 이 때문에, 최근에는 디바이스 구동용 전원으로서 100암페어를 초과하는 큰(大) 전류를 소비하는 반도체 디바이스의 개발도 진행되고 있다.
이러한 하이 파워 디바이스(큰 전류를 소비하는 반도체 디바이스)에서는, 디바이스 구동용 전원(VDD), 접지측 (GND) 및 입출력 신호의 접속이 많이 필요하므로, 일반적으로, BGA(Ball Grid Array)나 LGA(Land Grid Array)라 불리우는 패키지 스타일로 실장되고 있다.
BGA나 LGA로 실장되는 반도체 디바이스는, 디바이스 기판에서의 이면측 (실장기판의 대향면측)에, 피치 1mm정도의 매트릭스형상으로 배치된 다수의 전극 패드(디바이스 전극)를 가지고 있다.
또한 일반적으로, 반도체 디바이스는, 출하하기에 앞서 품질이 양호한지 불량한지를 판별하는 테스트와 함께, 초기 불량을 발견하기 위한 번-인(burn-in)이라 불리우는 테스트가 실시된다. 번-인 테스트시에는, 반도체 디바이스에 통상의 사용시보다도 큰 부하가 가해지게 된다.
번-인 테스트에서는, 번-인 기판상에 설치된 번-인 소켓에 반도체 디바이스 를 장착하여 실시된다. 번-인 기판은, 표면에 디바이스 전극의 배치와 동일한 매트릭스상에 전극 패드가 패터닝 형성되어 있고, 상기 전극 패드에 VDD, GND나 입출력 신호의 배선이 실시된 다층 프린트 기판이 이용된다.
상기 번-인 소켓은, 디바이스 전극과 동일한 매트릭스형상으로 배치된 콘택트 핀이 디바이스 전극과 번-인 기판의 전극 패드의 쌍방에 접촉하여 전기적 접속을 도모한다. 번-인 소켓은, 일반적으로 번-인에 필요한 전극부에만 콘택트 핀을 배치하여 비용 절감을 도모하고 있으나, 상당히 고가이다. 또한, 번-인 기판도 다층 프린트 기판을 이용하기 때문에 비용이 높아지며, 이에 따라 복수 개의 번-인 소켓을 탑재한 번-인 기판은 대단히 고비용이 소요된다.
이와 같이, 번-인 기판에 다층 프린트 기판을 이용한 것의 예로는, 일본 특허공개 H9(1997)-68557호 공보(공개일:1997년 3월11일), 일본 특허공개 2000-221234호 공보(공개일:2000년 8월11일) 및 일본 특허 제3392783호 공보(공개일:2001년 1월26일)를 들 수 있다.
상술한 번-인 테스트는, 초기 고장을 일으킬 가능성이 높은 잠재 불량품을 발견하여, 이것을 제거하는 것을 목적으로 실시된다. 이 때문에, 번-인 테스트중에는, 테스트중에 고장나는 반도체 디바이스가 당연히 발생한다. 이 때, 고장난 반도체 디바이스의 고장 형태에 따라서는, 반도체 디바이스의 VDD-GND간에 과전류가 흘러, 번-인 기판이나 번-인 소켓을 소손(燒損, burn-outs)시키는 경우가 있다.
종래의 하이 파워 디바이스는, 소비 전류가 30암페어 정도였기 때문에 번-인 기판을 형성하는 다층 프린트 기판 중 하나 내지는 복수의 도체층을 VDD와 GND의 배선층으로 하여 전류를 공급하였다. 그러나, 프린트 기판의 도체층(구리 호일)의 두께는 35~70㎛로 얇아, 개발이 진행중인 100암페어를 넘는 큰 전류를 소비하는 하이 파워 디바이스에 대한 전력공급(給電)은 곤란하다. 또한, 도체저항에 대하여 전류값의 2승에 비례하여 증대되는 전류 손실로 인해 VDD의 전압강하나, 배선 도체의 발열, 반도체 디바이스의 동작 상태의 변화에 따른 소비 전류의 변화에 고속으로 추종하는 것이 불가능하다는 등의 문제가 있다.
또한, 반도체 디바이스의 통상 소비 전류에 대해 배선층의 최대 전류 용량에 여유가 없기 때문에, 디바이스 고장 등으로 인한 근소한 과전류에 의해서도, VDD를 공급하는 전원장치의 과전류 보호(OCP: Over Current Protector)가 동작하기까지의 단시간 동안에 번-인 기판이 손상되는 경우가 있다.
이러한 소손은, 거의 수리가 불가능하기 때문에, 손상된 번-인 기판은 일부 또는 전부가 사용이 불가능해진다. 특히, 큰 전류를 소비하는 하이 파워 디바이스일수록 손상의 위험성이 높고, 손실액도 커진다.
본 발명의 목적은, 특히 하이 파워 디바이스에 대해 번-인을 실시하는 번-인 장치에 있어서, 번-인 기판이나 번-인 소켓에서의 소손 발생의 위험성을 감소시키고, 또한, 소손이 발생된 경우라 하더라도 그로 인한 손실을 감소시킬 수 있는 번-인 기판 및 번-인 장치를 제공하는데 있다.
본 발명의 번-인 기판은, 반도체 디바이스에 대해 번-인 테스트를 실시하는 번-인 장치에 이용되며, 상기의 목적을 달성하기 위해, 복수의 반도체 디바이스가 탈부착가능하게 구성됨과 동시에, 장착된 상기 복수의 반도체 디바이스에 대해 전원 공급이나 신호 입출력의 접속을 돕는 번-인 기판에 있어서, 장착된 복수의 반도체 디바이스에 대해, 적어도 신호의 입출력을 수행하기 위한 배선을 갖는 마더기판과, 장착될 각 반도체 디바이스마다 마더기판상에 부착되어, 마더기판과 반도체 디바이스 간의 신호의 입출력, 및 마더기판 이외로부터의 반도체 디바이스에 대한 전원 공급을 돕는 유닛부재를 구비하고 있다.
상기의 구성에 따르면, 번-인 테스트가 실시될 각 반도체 디바이스는, 미약한 전류인 입출력 신호를 상기 유닛부재를 통해 마더기판과의 사이에서 주고 받으며, 큰 전류인 구동 주전원을 마더기판 이외로부터 공급받는다.
여기서, 상기 마더기판은 신호의 입출력용 배선을 가지기 위해 프린트 기판으로 형성되지만, 큰 전류인 구동 주전원을 주고 받는데는 기여하지 않기 때문에, 하이 파워 디바이스에 대해 번-인을 실시하는 경우라 하더라도, 소손 발생의 위험성이 대폭적으로 감소된다. 더욱이, 상기 마더기판은, 그 면적이 클 것이 요구되나, 비교적 미약한 전류만을 취급하기 때문에, 다층기판을 이용하는 경우라 하더라도 그 층수가 대폭 증가하는 것을 회피할 수 있어, 낮은 비용으로 제작하는 것이 가능해진다.
또한, 큰 전류인 구동 주전원은, 마더기판이외 (예를 들면, 마더기판과는 별도로 설치된 금속 로드 부재(bus bars))로부터 유닛부재를 통해 각 반도체 디바이스로 공급된다. 여기서, 유닛부재에 흐르는 구동 주전원에 의한 전류는 1개의 반도체 디바이스에 상응하는 만큼이기 때문에, 복수의 반도체 디바이스에 대해 설치되는 마더기판을 통해 구동 주전원을 공급하는 경우에 비해 흐르는 전류가 작아져, 과전류로 인한 소손의 가능성을 감소시킬 수 있다. 한편, 상기 반도체 디바이스에서 주(主)전원 이외에 미소전류인 부(副)전원의 공급을 필요로 하는 경우, 상기 마더기판은 신호의 입출력 뿐만 아니라 부전원의 공급까지 수행하는 것이어도 좋다.
또한, 번-인이 실시되고 있는 반도체 디바이스에서 고장이 발생하여, 상기 반도체 디바이스가 장착된 유닛부재에서 과전류로 인한 소손이 발생하였다 하더라도, 그 소손은 하나의 유닛부재에 그치므로, 번-인 기판 전체를 교환해야 할 필요는 생기지 않기 때문에, 소손이 발생할 경우의 손실을 감소시킬 수 있다.
본 발명의 기타 목적, 특징 및 우수한 점은, 이하에 기재되는 바에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부한 도면을 참조한 다음의 설명으로부터 명백해질 것이다.
본 발명의 하나의 실시예에 대해 도면에 근거하여 설명하면, 다음과 같다.
우선, 반도체 디바이스의 구성을 도2(a), (b)를 참조하여 설명한다. 반도체 디바이스(10)는, 도2 (a)에 나타낸 바와 같이, 반도체 칩(101)을 디바이스 기판(102)상에 탑재하여 이루어지는 구성이다. 또한, 디바이스 기판(102)의 이면측(반도체 칩(101)의 탑재면과 반대측)에는, 매트릭스 형상으로 배치된 다수의 전극 패드(103)가 형성되며, 디바이스 기판(102)의 표면측(반도체 칩(101)의 탑재측)의 프 린트 배선과 접속되어 있다.
또한, 디바이스 기판(102)의 이면의 전극 패드(103)는, 번-인 시에 그 전부가 이용된다고 한정할 수는 없다. 예를 들면, 전원 공급용으로 약 100개, GND용으로 약 100개, 신호 입출력용으로 약 100개 정도를 이용한다.
다음으로, 상기 반도체 디바이스(10)에 대해 번-인을 실시하는 번-인 장치에 대해 설명한다.
본 실시형태에 따른 번-인 장치는, 도1(a)에 나타낸 바와 같이, 상기 번-인 장치에 테스트되어야 할 반도체 디바이스(10)를 부착시키고, 부착된 반도체 디바이스(10)에 대해 전원 공급 및 신호 입출력을 수행하기 위해, 디바이스 구동 유닛(20)과 마더기판(30)을 갖는 구성의 번-인 기판을 구비하고 있다. 우선은, 디바이스 구동 유닛(20)의 구성을, 다음과 같이 도 3 내지 도 5를 참조하여 설명한다.
하이 파워 디바이스인 반도체 디바이스(10)는, 일반적으로 BGA나 LGA의 패키지 스타일이 이용되며, 번-인은 반도체 디바이스(10)의 탈부착이 용이한 소켓에 장착하여 수행된다. 본 실시형태에서도, BGA나 LGA에 대응가능한 소켓 형식을 이용한 디바이스 구동 유닛(20)을 예시하고 있다.
디바이스 구동 유닛(20)은, 위부터(반도체 디바이스(10)의 장착측으로부터) 소켓(21), 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24), 보강판(25)의 순서대로 적층되며, 이것들을 소켓 부착 나사(26)에 의해 보강판(25)에 체결하여 이루어지는 구성이다. 또한, 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)의 각각의 사이에는 절연성 필름(27)이 개재되어 있 다. 보강판(25)은, 이들 기판 및 도체판이 휨 변형을 일으키지 않도록 강성이 높은 금속판으로 하는 것이 바람직하며, 이 경우, 접지 도체판(24)과 보강판(25) 사이에도 절연성 필름(27)이 개재된다.
상기 분배 기판(22)은, 반도체 디바이스(10)에 대해, 신호의 입출력을 수행하거나, 디바이스 구동용 부전원(주전원 VDD1(부전원이 존재하는 경우는 주전원 VDD를 VDD1으로 기재한다)보다도 미소한 전류에 의한 전원: VDD2, VDD3 등)을 공급하기 위한 기판이며, 프린트 기판으로 형성된다.
분배 기판(22)의 표면(소켓(21)과 접하는 면)에 있어서, 반도체 디바이스(10)의 설치 영역에는 반도체 디바이스(10) 이면의 전극배치와 동일한 배치로 번-인에 필요한 전극 패드(도시 생략 : VDD 및 GND를 제외함)가 다수 배치되며, 이들 전극 패드와 상기 분배 기판(22)의 양단부에 설치한 핀 헤더(pin header, 28)와의 사이에 입출력 신호와 디바이스 구동용 부전원(주전원보다도 미소한 전류에 의한 전원: VDD2, VDD3 등)의 배선 패턴이 설비된다. 또한, 분배 기판(22)에서, VDD와 GND의 전극배치에 상응하는 위치에는, 분배 기판의 배선층과 절연하여 관통하는 적절한 직경의 구멍이 다수 형성되어 있다.
디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)에는, 전기양도체인 금속판(예를 들면, 구리)이 이용된다. 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)은, 반도체 디바이스(10)가 하이 파워 디바이스이고 공급되는 동작 전류가 크기 때문에, 도체저항을 낮추어 저항 손실을 억제하기 위해, 판 두께가 큰 도체판 (0.6mm ~ 2.0mm 정도)으로서 구비되는 것이 바람직하다.
디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)에서의 반도체 디바이스(10) 설치 부분에는, 도 5(a), (b)에 나타낸 바와 같이, 반도체 디바이스(10) 이면의 VDD전극 및 GND전극 배치에 상응하는 위치 (즉, 반도체 디바이스(10)의 VDD 및 GND의 전극 레이아웃과 일치하는 위치)에, 다수의 핀형상 도체(231, 241)가 압입(壓入)설치되어 있다(또한 상기 도면에서, 핀형상 도체의 개수는 간략화되어 있다). 핀형상 도체(231, 241)는, 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)이 디바이스 구동 유닛(20)으로서 조립된 상태에서, 그 선단이 최상층 분배 기판(22)의 표면과 동일면이 되는 길이를 가지며, 압입 부분은 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)의 두께를 넘지 않도록 되어 있다.
또한, 디바이스 구동용 주전원 도체판(23)에는, 접지 도체판(24)에서의 핀형상 도체(241)와 일치하는 위치에 핀형상 도체(241)보다도 큰 직경을 갖는 관통구멍(232)이 형성되어 있다. 관통구멍(232)은, 디바이스 구동용 주전원 도체판(23)과 접지 도체판(24)을 적층하였을 때, 디바이스 구동용 주전원 도체판(23)과 핀형상 도체(241)가 접촉되지 않도록 하여, 그 사이의 절연성을 확보하는 절연 틈새가 된다.
디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)에서의 핀형상 도체(231, 241)의 압입은, 이들 도체판에 에칭에 의해 미세 구멍을 형성하고, 상기 미 세 구멍에 핀형상 도체(231, 241)를 압입하는 방법이 적합하다.
분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)은, 각각에 있어서 적층시의 위치 결정 기준 구멍(디바이스 구동용 주전원 도체판(23), 접지 도체판(24)에서는 위치 결정 기준 구멍(233, 242 ; 도 5(a), (b) 참조))을 가지고 있으며, 이들 위치 결정 기준 구멍에 절연성 위치 결정 핀(29)을 관통시킴으로써, 기판 면내방향의 위치 결정이 정확히 이루어진다.
또한, 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)은 각각, 이들을 서로 위치결정하여 적층하였을 때, 반도체 디바이스(10)의 설치부분이 적층방향에서 소정의 방향으로 겹치도록 위치결정됨과 동시에, 다른 기판 혹은 도체판과 적층방향으로 겹치지 않도록 돌출된 부분을 갖는다.
분배 기판(22)에서의 돌출부(22A)는, 디바이스 구동 유닛(20)의 주위 4변 중, 마주보는 2변에 형성되어 있으며, 디바이스 구동용 주전원 도체판(23)에서의 돌출부(23A), 접지 도체판(24)에서의 돌출부(24A)는, 마주보는 나머지 2변에 각각 형성되어 있다. 분배 기판(22)에서의 돌출부(22A)에는 상술한 핀 헤더(28)가 배치되어 있다. 또한, 디바이스 구동용 주전원 도체판(23)에서의 돌출부(23A)에는 전원접속용 구멍(234)이, 접지 도체판(24)에서의 돌출부(24A)에는 GND접속용 구멍(243)이 형성되어 있으며, 번-인 장치에 구비된 전원접속부 혹은 GND접속부가 되는, 후술하는 버스 바(33, 34)와 접속되어 있다.
상기 디바이스 구동 유닛(20)에서, 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)의 적층 순서는 특별히 한정되지 않지만, 부전원(VDD2, VDD3)의 GND를 접지 도체판(24)으로 공통화할 경우, 디바이스 구동용 주전원 도체판(23)의 전류보다 더욱 큰 전류가 접지 도체판(24)에 흐르기 때문에, 디바이스 구동용 주전원 도체판(23)보다 접지 도체판(24)을 두껍게 할 필요가 있음을 고려하면, 반도체 디바이스(10)와의 접속 용이성의 관점에서 분배 기판(22)을 최상층 (반도체 디바이스(10)에 가장 가까운 층)에, 디바이스 구동용 주전원 도체판(23)을 그 다음 층에, 그리고, 접지 도체판(24)을 최하층으로 하는 것이 바람직하다. 이와 같이 함으로써, 하층의 도체판으로부터 나오는 핀형상 도체를 길게 하지 않아도 된다.
분배 기판(22), 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)이, 그 적층방향으로 중첩되는 영역에는 소켓(21)이 배치된다.
소켓(21)은, 주로 도 3에 나타낸 바와 같이, 크게 나누어 상측 프레임부(211)와 하측 베이스부(212)로 구성되어 있다. 상측 프레임부(211)는, 소켓(21)을 디바이스 구동 유닛(20)에 고정함과 동시에, 번-인을 실시하는 반도체 디바이스(10)를 세트하기 위한 부재이며, 그 상부면에는 반도체 디바이스(10)와 동일한 사이즈의 프레임이 되는 디바이스 프레임부(213)가 설치되어 있다.
또한, 하측 베이스부(212)는, 반도체 디바이스(10)를 올려 놓기 위한 디바이스 장착 베이스(214)가 베이스부(215)에 대해, 사이에 스프링(216)을 통해 플로팅(floating) 상태로 부착된 구성으로 되어 있다. 또한, 하측 베이스부(212)에서는, 디바이스 장착 베이스(214) 및 베이스부(215)를 양방향 신축성이 있는 콘택트 핀(217)이 관통하고 있다. 콘택트 핀(217)은, 반도체 디바이스(10)의 하부면에서의 전극 패드(103)과 동일한 피치의 매트릭스 형상으로 배치되어 있다.
또한, 상기 콘택트 핀(217)이 매트릭스 형상으로 설치되어 있는 소켓(21)에서, 상기 소켓(21)은 반도체 디바이스(10)의 전극 레이아웃에 상관없이 사용이 가능한 범용의 소켓이 된다. 그러나, 상기 콘택트 핀(217)은, 반도체 디바이스(10)의 전극 레이아웃에 일치시켜 필요한 곳에만 배치하는 것도 가능하다. 이 경우, 상기 소켓(21)은, 반도체 디바이스(10)의 전극 레이아웃에 맞추어 제작되게 되는데, 콘택트 핀(217)의 사용 개수를 줄일 수 있으므로, 소켓(21)의 제조 비용을 절감할 수 있다.
상기 소켓(21)을 디바이스 구동 유닛(20)에 부착시킨 상태에서는, 분배 기판(22), 디바이스 구동용 주전원 도체판(23), 접지 도체판(24)에 대해 소켓(21)의 위치 맞춤도 추가로 필요하게 된다. 이 때문에, 소켓(21)에서는, 베이스부(215)의 하부면에 복수의 위치결정 돌기(218)가 형성되어 있으며, 이 위치결정 돌기(218)를 분배 기판(22)에 형성된 위치결정구멍(221)과 끼워 결합시킴으로써 소켓(21)이 분배 기판(22)에 대해 위치결정된다.
번-인이 실시되는 반도체 디바이스(10)는, 소켓(21)의 디바이스 장착 베이스(214)에 장착되며, 이 때 디바이스 프레임부(213)내에 끼워 넣어짐으로써 소켓(21)에 대해 위치결정된다. 장착된 반도체 디바이스(10)는, 가압기구(도시 생략)에 의해 하측방향으로 가압된다. 상기 가압력에 의해, 디바이스 장착 베이스(214)가 하강되어, 반도체 디바이스(10)의 하부면의 전극 패드(103)가 콘택트 핀(217)의 상단 과 접한다.
상기 반도체 디바이스(10)에서, 신호 입출력용 전극 패드(103)는 콘택트 핀(217A)에 의해 분배 기판(22) 표면의 전극 패드(도시 생략)와 접촉한다. 전류공급용 전극 패드(103)는 콘택트 핀(217B)에 의해 디바이스 구동용 주전원 도체판(23)에 압입된 핀형상 도체(231)와 접촉한다. 그리고, GND접속용 전극 패드(103)는 콘택트 핀(217C)에 의해 접지 도체판(24)에 압입된 핀형상 도체(241)와 접촉한다.
상기와 같이 구성된 디바이스 구동 유닛(20)에 의해, 반도체 디바이스(10)는, 분배 기판(22)으로부터 입출력 신호나 미소한 구동 전류를 받고, 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)으로부터 큰 전류의 구동 주전류를 받아서 구동된다. 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)에서는, 프린트 기판의 배선층을 이용하지 않고 판두께가 큰 도체판 (예를 들면, 두께가 1mm정도인 동판)을 이용함으로써, 종래에 비해 매우 큰 도체 단면적을 확보할 수 있고, 공급되는 전류가 커지더라도 도체의 저항 손실을 최소한으로 할 수 있음과 동시에, 동작 상태의 변화에 따른 소비 전류의 변화에 대해서도 고속으로 추종할 수 있어, 안정적인 전원공급이 가능해진다.
또한, 상기 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)은, 그 판두께를 자유롭게 설정할 수 있으며, 향후 계속되는 개발에 의해, 더욱 큰 전류와 낮은 전압의 디바이스가 개발된다고 하더라도, 판두께를 크게 함으로써(혹은, 도체판의 층수를 늘림으로써) 용이하게 대응할 수 있다. 이 때문에, 상기 디바이스 구동 유닛(20)을 번-인 장치에 적용한 경우, 상기 번-인 장치에서 직류 전원장치나 냉각 장치의 소형화를 도모할 수 있다.
다음으로, 마더기판(30)의 구성 및 마더기판(30)에 대한 디바이스 구동 유닛(20)의 부착 형태에 대해, 도 1(a) 및 도 1(b)를 참조하여 설명한다.
마더기판(30)은, 복수의 반도체 디바이스(10)에 대해 동시에 번-인 테스트를 실시할 수 있도록, 복수의 디바이스 구동 유닛(20)을 탑재할 수 있는 면적을 갖는 프린트 기판으로 형성되어 있으며, 그 한 변에 카드 에지(31)를 가지고 있다. 카드 에지(31)는, 번-인 장치에서의 카드 에지 커넥터(도시 생략)에 삽입, 끼움결합되어, 디바이스 구동용 부전원이나 입출력 신호의 전달을 수행한다.
마더기판(30)에서, 디바이스 구동 유닛(20)이 설치되는 소정의 부분에는, 디바이스 구동 유닛(20)의 분배 기판(22) 양단부에 설치한 핀 헤더(28)와 끼움결합되는 위치에 소켓 헤더(32)가 설치되어 있고, 상기 카드 에지(31)의 전극과 소켓 헤더(32) 사이에서 디바이스 구동용 부전원과 입출력 신호의 배선 패턴이 설비된다.
또한, 디바이스 구동 유닛(20)의 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)에 대해 큰 전류를 공급하는 VDD 및 GND용 배선으로는, 전기양도체인 로드부재 (예를 들면, 구리)를 이용한 버스 바(33, 34)를 디바이스 구동 부전원이나 입출력 신호와 절연하여 마더기판(30) 상에 설치(布設)해두고, VDD 버스 바(33)와 GND 버스 바(34)를 소정의 간격으로 고정한다.
VDD 버스 바(33) 및 GND 버스 바(34)의 카드 에지(31)측에 가까운 일단은, 도시되지 않은 대전류 소켓의 플러그가 되도록, 선단부가 원기둥 형상으로 가공되어 있다. 또한, VDD 버스 바(33) 및 GND 버스 바(34)의 타단은, 디바이스 구동 유닛(20)이 설치되는 소정의 부분까지 도달되며, 디바이스 구동 유닛(20)의 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)의 체결이 가능하도록 암나사를 가진다.
도 1(a)에 나타낸 바와 같이, 본 실시형태에서는, 디바이스 구동 유닛(20)의 탈부착을 용이하게 하기 위해, 모든 버스 바(33, 34)가 동일한 평면상으로 나란히 설치되어 있다. 이 때문에, 디바이스 구동 유닛(20)의 설치위치, 즉, 카드 에지(31)로부터의 원근에 따라, VDD 버스 바(33) 및 GND 버스 바(34)의 설치 간격이 변화한다. 즉, 카드 에지(31)와 가장 가까운 위치에 설치되는 디바이스 구동 유닛(20)에서는, 여기에 접속되는 VDD 버스 바(33) 및 GND 버스 바(34)의 설치 간격이 상기 디바이스 구동 유닛(20)에 직접 연결가능한 간격으로 되어 있지만, 그보다 먼 위치의 디바이스 구동 유닛(20)에서는, 여기에 접속되는 VDD 버스 바(33) 및 GND 버스 바(34)의 설치 간격이 카드 에지(31)로부터 멀어질수록 넓어져 있다. 이 때문에, 카드 에지(31)측으로부터 떨어져 설치되는 디바이스 구동 유닛(20)은, VDD 버스 바(33) 및 GND 버스 바(34)의 간격을 보정하기 위한, 어댑터 도체(35, 36)를 이용하여 VDD 버스 바(33) 및 GND 버스 바(34)에 접속되어 있다.
그러나, VDD 버스 바(33) 및 GND 버스 바(34)를 굽힘가공하는 등의 방법으로 그 설치 간격을 조절하면, 어댑터 도체(35, 36)를 이용하지 않고 모든 디바이스 구 동 유닛(20)을 VDD 버스 바(33) 및 GND 버스 바(34)에 직접 연결하는 것도 가능하다.
마더기판(30)에 대한 디바이스 구동 유닛(20)의 탑재는, 디바이스 구동 유닛(20)의 분배 기판(22)에서의 핀 헤더(28)를, 마더기판(30)의 소켓 헤더(32)에 삽입, 끼움결합한 후, 디바이스 구동 유닛(20)의 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)의 단자부 (즉, 돌출부(23A 및 24A)를 VDD 버스 바(33) 및 GND 버스 바(34) (또는, 어댑터 도체(35, 36))에 나사 체결함으로써 모든 전기적 접속이 완료된다. 이와 같이, 디바이스 구동 유닛(20)은 마더기판(30)에 대하여, 그 부착 및 제거가 용이하게 수행될 수 있다.
또한, 상기의 설명에서는, 디바이스 구동 유닛(20)이, 신호의 입출력을 수행하는 분배 기판(22)만을 프린트 기판으로 하고, 동작용 주전원을 공급하는 부분은 디바이스 구동용 주전원 도체판(23) 및 접지 도체판(24)과 같은 도체판을 이용하고 있다. 그러나, 디바이스 구동 유닛에 있어서, 동작용 주전원을 공급하는 부분까지 다층 프린트 기판의 특정한 배선층으로 형성한 것도 본 발명에 포함된다.
즉, 동작용 주전원을 공급하기 위해 다층 프린트 기판의 배선이 이용되는 경우라 하더라도, 그 배선이 1개의 반도체 디바이스에만 대응하는 디바이스 구동 유닛내에 형성되는 것이라면, 복수의 반도체 디바이스에 공통적으로 이용되는 마더기판에 주전원 공급용 배선을 형성하는 경우에 비해 흐르는 전류가 감소되기 때문에, 소손 방지의 효과를 얻을 수 있는 것이다.
이상과 같이, 본 실시 형태에 따른 번-인 기판은, 반도체 디바이스에 대해 번-인 테스트를 실시하는 번-인 장치에 이용되며, 복수의 반도체 디바이스가 탈부착가능하게 구성됨과 동시에, 장착된 상기 복수의 반도체 디바이스에 대해 전원 공급이나 신호 입출력의 접속을 돕는 번-인 기판에 있어서, 장착된 복수의 반도체 디바이스에 대해, 적어도 신호의 입출력을 수행하기 위한 배선을 갖는 마더기판과, 장착될 각 반도체 디바이스마다 마더기판상에 부착되어, 마더기판과 반도체 디바이스 사이에서의 신호의 입출력, 및 마더기판 이외로부터 반도체 디바이스로 전원이 공급되는 것을 돕는 유닛부재를 구비하고 있다.
상기의 구성에 의하면, 번-인 테스트가 실시될 각 반도체 디바이스는, 상기 유닛부재를 통해, 미약한 전류인 입출력 신호를 마더기판과의 사이에서 주고 받고, 큰 전류인 구동 주전원을 마더기판이외로부터 공급받는다.
여기서, 상기 마더기판은 신호 입출력용의 배선을 가지기 위해 프린트 기판으로 형성되지만, 큰 전류인 구동 주전원을 주고 받는 데에는 기여하지 않기 때문에, 하이 파워 디바이스에 대해 번-인을 실시하는 경우라 하더라도, 소손 발생의 위험성이 대폭적으로 감소된다. 또한, 상기 마더기판은, 큰 면적이 요구되는 반면, 비교적 미약한 전류만을 취급하기 때문에, 다층기판을 이용하는 경우라 하더라도 그 층수가 대폭 증가되는 것을 피할 수 있어, 낮은 비용으로 제작이 가능하다.
또한, 큰 전류인 구동 주전원은, 마더기판 이외 (예를 들면, 마더기판과는 별도로 설치된 금속 로드부재(bus bar))로부터 유닛부재를 통해 각 반도체 디바이스로 공급된다. 여기서, 유닛부재에 흐르는 구동 주전원에 의한 전류는 1개의 반도체 디바이스에 상응하는 만큼이기 때문에, 복수의 반도체 디바이스에 대해 설치되는 마더기판을 통해 구동 주전원을 공급하는 경우에 비해 흐르는 전류가 작아져, 과전류로 인한 소손 가능성을 감소시킬 수 있다. 한편, 상기 반도체 디바이스에서 주전원 이외에 미소전류인 부전원의 공급을 필요로 하는 경우, 상기 마더기판은 신호의 입출력뿐만 아니라 부전원의 공급까지 수행하는 것이어도 좋다.
또한, 번-인이 실시되고 있는 반도체 디바이스에서 고장이 발생하여, 상기 반도체 디바이스가 장착된 유닛부재에서 과전류로 인한 소손이 발생하였다 하더라도, 그 소손은 하나의 유닛부재에 그치므로, 번-인 기판 전체를 교환할 필요는 없기 때문에, 소손이 발생할 경우의 손실을 경감시킬 수 있다.
또한, 상기 번-인 기판에서, 상기 유닛부재는, 상기 마더기판에 형성된 배선과 전기적으로 접속되는 배선을 가지며, 반도체 디바이스에 대해 신호의 입출력을 수행하는 분배 기판과, 상기 반도체 디바이스에 동작용 주전원을 공급하기 위한 전원공급용 도체판 및 접지용 도체판을, 절연체를 통해 적층시킨 구조를 가지며, 상기 분배 기판에서의 동작 신호 입출력용 전극 패드와, 전원공급용 도체판 및 접지용 도체판에서의 접속 전극을, 동일한 실장면내에 반도체 디바이스의 전극 레이아웃과 일치되도록 배치하여 이루어진다.
상기의 구성에 따르면, 반도체 디바이스는, 분배 기판으로부터 입출력 신호를 받고, 전원공급용 도체판 및 접지용 도체판으로부터 큰 전류인 구동 주전류를 받아 구동된다.
반도체 디바이스에 동작용 주전원을 공급하기 위한 전원공급용 도체판 및 접지용 도체판은, 분배 기판의 배선을 이용하지 않고, 판두께가 큰 도체판 (예를 들면, 두께가 1mm정도인 동판(銅板))을 이용함으로써 종래에 비해 매우 큰 도체 단면적을 확보할 수 있으며, 이에 따라, 공급되는 전류가 커지더라도, 도체의 저항 손실을 최소한으로 할 수 있음과 동시에, 동작 상태의 변화에 따른 소비 전류의 변화에도 고속으로 추종할 수 있어, 안정된 전원공급을 수행할 수 있다.
또한, 분배 기판에는 프린트 기판(통상, 다층기판)이 사용되지만, 상기 분배 기판은 주전원용 배선을 가질 필요가 없기 때문에, 층수를 감소시킬 수 있어 낮은 비용으로 제작이 가능하다.
더욱이, 종래의 번-인 기판에서, 상기 반도체 디바이스가 (통상, 소켓을 이용하여) 번-인 기판에 부착되는 부분에서는, 반도체 디바이스의 전극 패드의 레이아웃에 맞추어 전극이 배치되기 때문에, 높은 배선밀도가 요구되어, 배선층의 다층화가 불가피해진다. 이에 반해, 상기 구성에서는 배선 밀도가 높은 부분은, 유닛부재의 분배 기판에 형성되고, 상기 분배 기판은 배선을 확장하여 배선밀도를 낮춘 다음 마더기판의 배선과 접속되기 때문에, 마더기판 자체의 배선밀도는 비교적 낮게 할 수가 있다. 분배 기판 자체는 마더기판에 비해 면적이 작기 때문에(면적비로 하여 1/30정도) 다층기판으로 하더라도 비용의 상승량은 작으며, 면적이 큰 마더기판에 배선밀도가 높은 부분을 갖게 하여 층수가 많은 다층기판으로 하는 것보다 비용을 절감할 수 있다.
또한, 번-인이 실시될 반도체 디바이스의 종류에 따라 전극 패드의 배치가 다르다 하더라도, 마더기판의 전극과 반도체 디바이스의 전극 간의 접속은, 분배 기판의 배선을 적절히 설계함으로써 적합하게 만드는 것이 용이하다. 이에 따라, 마더기판에 있어서는, 반도체 디바이스의 종류에 상관없이, 공통의 것으로 할 수 있으므로 비용을 절감할 수 있다.
발명의 상세한 설명에 기재된 구체적인 실시 양태 또는 실시예는, 어디까지나 본 발명의 기술내용을 명확히 하기 위한 것이며, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위내에서, 여러가지로 변경하여 실시가 가능하다.
본원 발명의 구성에 따르면, 번-인이 실시될 반도체 디바이스에 대해, 미소전류인 신호의 입출력은 마더기판으로부터 디바이스 구동유닛을 통해 수행하고, 큰 전류인 주전원의 공급은 마더기판과는 다른 버스 바로부터 디바이스 구동 유닛을 통해 수행됨으로써, 번-인 기판이나 번-인 소켓에서의 소손 발생의 위험성을 감소시킬 수 있으며, 손상이 발생한 경우라 하더라도 그 소손을 경감시킬 수 있다.

Claims (5)

  1. 반도체 디바이스에 대해 번-인 테스트를 실시하는 번-인 장치에 이용되며, 복수의 반도체 디바이스를 탈부착가능하게 구성함과 동시에, 장착된 상기 복수의 반도체 디바이스에 대해 전원 공급이나 신호 입출력의 접속을 돕는 번-인 기판으로서,
    장착된 복수의 반도체 디바이스에 대해, 적어도 신호의 입출력을 수행하기 위한 배선을 갖는 마더기판과,
    장착될 각 반도체 디바이스마다 마더기판상에 부착되어, 마더기판과 반도체 디바이스 사이에서의 신호 입출력, 및 마더기판 이외로부터 반도체 디바이스로 전원이 공급되는 것을 돕는 유닛부재와,
    상기 유닛부재에 접속되어, 상기 반도체 디바이스로의 전원을 유닛부재마다 개별로 공급하는 전기양도체인 로드부재로 이루어지는 전원측 버스 바 및 접지측 버스 바를 구비하고 있고,
    상기 마더기판은, 그 한변에 상기 번-인 장치의 에지 커넥터에 삽입, 끼움결합됨으로써 입출력 신호의 전달을 행하는 카드 에지를 가지고 있으며,
    상기 전원측 버스 바 및 상기 접지측 버스 바는, 모두 동일한 평면상으로 평행하게 설치되고, 상기 마더 기판의 카드 에지측으로 연장되어 있는 일단으로부터 전류를 공급받는 것인 동시에, 유닛부재마다 접속되는 상기 전원측 버스 바와 상기 접지측 버스 바간의 설치 간격은 상기 카드 에지측과 유닛부재 사이의 거리가 길수록 크게 되어 있는 번-인 기판.
  2. 제 1 항에 있어서, 상기 유닛부재는,
    상기 마더기판에 형성된 배선과 전기적으로 접속되는 배선을 가지며, 반도체 디바이스에 대해 신호의 입출력을 수행하는 분배 기판과,
    상기 반도체 디바이스에 상기 전원측 버스 바 및 상기 접지측 버스 바로부터 공급되는 동작용 주전원을 공급하기 위한 전원공급용 도체판 및 접지용 도체판을, 절연체를 통해 적층시킨 구조를 가지며,
    상기 분배 기판에 있어서의 동작 신호의 입출력용 전극 패드와, 전원공급용 도체판 및 접지용 도체판에 있어서의 접속 전극을, 동일한 실장면내에 반도체 디바이스의 전극 레이아웃과 일치하도록 배치하여 이루어지는 번-인 기판.
  3. 제 1 항에 있어서,
    상기 유닛부재의 적어도 하나는, 상기 설치 간격을 보정하기 위한 어댑터 도체를 통하여 상기 전원측 버스 바 및 상기 접지측 버스 바에 접속되는 번-인 기판.
  4. 제 1 항에 있어서,
    상기 전원측 버스 바 및 상기 접지측 버스 바는 굽힘가공되어 있으며, 상기 유닛부재의 부착위치에서는, 상기 전원측 버스 바 및 상기 접지측 버스 바의 간격이 동등하게 되도록 조절되어 있는 번-인 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 번-인 기판을 구비한 것을 특징으로 하는 번-인 장치.
KR1020040096806A 2003-11-27 2004-11-24 번-인 기판 및 번-인 장치 KR101158119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00396866 2003-11-27
JP2003396866A JP4411056B2 (ja) 2003-11-27 2003-11-27 バーンイン基板、およびバーンイン装置

Publications (2)

Publication Number Publication Date
KR20050051557A KR20050051557A (ko) 2005-06-01
KR101158119B1 true KR101158119B1 (ko) 2012-06-19

Family

ID=34616506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096806A KR101158119B1 (ko) 2003-11-27 2004-11-24 번-인 기판 및 번-인 장치

Country Status (4)

Country Link
US (1) US7199598B2 (ko)
JP (1) JP4411056B2 (ko)
KR (1) KR101158119B1 (ko)
TW (1) TWI351726B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598614B2 (ja) * 2005-06-30 2010-12-15 富士通株式会社 ソケット及び電子機器
TW201006322A (en) * 2008-07-25 2010-02-01 King Yuan Electronics Co Ltd Multilayer burn-in board structure with power tower
CN111474455A (zh) * 2019-01-23 2020-07-31 新贺科技股份有限公司 具有独立大电流供应层的预烧板机构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129392A (ja) * 1991-11-05 1993-05-25 Mitsubishi Electric Corp バーンイン装置
JPH0755877A (ja) * 1993-08-09 1995-03-03 Hitachi Ltd 環境試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118984A (ja) 1990-09-10 1992-04-20 Fujitsu Ltd 電子部品の実装構造
US5672981A (en) * 1994-09-16 1997-09-30 At&T Global Information Solutions Company Universal power interface adapter for burn-in board
JPH0968557A (ja) 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
KR100192575B1 (ko) * 1995-11-09 1999-06-15 윤종용 유니버셜 번-인 보오드
JPH09297162A (ja) * 1996-04-30 1997-11-18 Nittetsu Semiconductor Kk バーンインボード
JP2000221234A (ja) 1999-01-29 2000-08-11 Nec Corp バーンイン装置及びバーンイン方法
JP3392783B2 (ja) 1999-07-08 2003-03-31 エスペック株式会社 バーンインボードの挿抜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129392A (ja) * 1991-11-05 1993-05-25 Mitsubishi Electric Corp バーンイン装置
JPH0755877A (ja) * 1993-08-09 1995-03-03 Hitachi Ltd 環境試験装置

Also Published As

Publication number Publication date
KR20050051557A (ko) 2005-06-01
TWI351726B (en) 2011-11-01
JP4411056B2 (ja) 2010-02-10
US7199598B2 (en) 2007-04-03
US20050116223A1 (en) 2005-06-02
JP2005156407A (ja) 2005-06-16
TW200518240A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
US4688151A (en) Multilayered interposer board for powering high current chip modules
US7095619B2 (en) Power delivery to base of processor
US6556455B2 (en) Ultra-low impedance power interconnection system for electronic packages
CN100550369C (zh) 具有用以实现全栅格插座的空隙的阵列电容器
US6646886B1 (en) Power connection structure
CN107112654B (zh) 模块-端子台连接结构及连接方法
JP2002158420A (ja) プリント基板の電源線および信号線の接続方法ならびに電気機器
KR101158119B1 (ko) 번-인 기판 및 번-인 장치
KR101046871B1 (ko) 반도체 디바이스의 실장부재, 반도체 디바이스의 패키지 및 반도체 디바이스의 구동장치
KR102519003B1 (ko) 반도체 컴포넌트 번인 테스트 모듈 및 번인 테스트 장비
US6729896B2 (en) Electrical connector with distortion-resistant cover
KR20200068002A (ko) 웨이퍼 레벨 다중 사이트 테스트 구조
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
KR20200090627A (ko) 전지 시스템용 회로 캐리어 및 전지 시스템
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
KR101097152B1 (ko) 프로브 카드
CN211457533U (zh) 一种激光器cob封装电路板
US20020144841A1 (en) High current SMD jumper
JPH10260220A (ja) Ｉｃモジュール試験用ボード
US20220399256A1 (en) Semiconductor device, printed circuit board (pcb), and method of interfacing control pin (gate pin) of a power semiconductor device (mosfet) to a printed circuit board (pcb) in a battery management system (bms)
CN115657831A (zh) 一种用于主板芯片的供电系统和服务器
JP4382774B2 (ja) 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法
CN111474455A (zh) 具有独立大电流供应层的预烧板机构
JP2546418B2 (ja) 電子回路モジュール構造
KR100305086B1 (ko) 모듈화 집적회로 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8